JPH05326804A - 端子の接合構造 - Google Patents
端子の接合構造Info
- Publication number
- JPH05326804A JPH05326804A JP12373492A JP12373492A JPH05326804A JP H05326804 A JPH05326804 A JP H05326804A JP 12373492 A JP12373492 A JP 12373492A JP 12373492 A JP12373492 A JP 12373492A JP H05326804 A JPH05326804 A JP H05326804A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- solder
- ceramic substrate
- film
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
けで接合してなる端子の接合構造に関し、使用するはん
だの融点を変えずに、セラミック基板と端子との接合部
の融点を高くすることを目的とする。 【構成】 セラミック基板24に接合用パッド22を設
ける。接合用パッド22と端子21を、Au−Snはん
だ25とInを用いて、所定の条件ではんだ付けする。
このはんだ付けの際に、接合用パッド22と端子21の
間の接合層23中に、AuIn2 を生成させる。
Description
特に端子とセラミック基板とを、はんだ付けで接合して
なる端子の接合構造に関する。
層化が進むにつれ、電子・通信機器の各構成部品は益々
高価になっている。このため、個々の部品が故障した場
合には、故障部品だけを交換することのできる構成が要
求されている。
回路基板の信頼性より劣るため、ICやLSIを回路基
板上に多数配置する電子回路モジュールでは、故障した
ICやLSIだけを交換できる構造であることが要求さ
れている。
ラミック基板上に多数実装して、セラミック基板ごとマ
ザーボードに実装し、ICやLSIが故障した際には、
ICやLSIだけを取り外して交換できる構造とした、
電子回路モジュールが知られている。
Iを実装する面の反対側に、ICやLSIをマザーボー
ドと電気的に接続する端子を備えており、これらの端子
の接合部には、高温下での耐久性が要求される。
ジュールの構成を表す図を示す。同図中、2及び3は、
電子回路モジュール1を構成するLSIの一部である。
LSI2、3は、それぞれ耐熱ソケット4、6にはんだ
付けされており、それらの各端子は、耐熱ソケットのソ
ケット端子5、7と導通している。
にソケット端子5、7ではんだ付けされており、各LS
I2、3は、セラミック基板8の回路を介して互いに電
気的に接続している。
がはんだ付けされる面の反対側の面に、多数の端子9を
備えている。これらの端子9は、LSI2、3と外部回
路を接続するための端子で、これらの端子9とセラミッ
ク基板8とは、はんだ付けにより接合している。
複数のセラミック基板を電気的に接続する基板で、各セ
ラミック基板の端子に対応した孔を備えている。これら
の各孔には、所定の配線が施されており、各セラミック
基板を所定の位置に配置することにより、電子回路モジ
ュール1が構成される。
I2、3が故障した場合、LSI2、3を耐熱ソケット
4、6から取り外して、新しい物と交換する。この交換
を繰り返し行うことにより、耐熱ソケット4、6が劣化
したら、次の段階では、耐熱ソケット4、6ごと交換す
る。そして、再び耐熱ソケットが劣化するまでLSI
2、3だけを交換する。
合、LSI2、3と耐熱ソケット4、6との接合に用い
る第1のはんだ、または耐熱ソケット4、6とセラミッ
ク基板8との接合に用いる第2のはんだを溶かす必要が
ある。
交換するたびに、第1または第2のはんだの融点まで加
熱されることになる。このとき、端子9とセラミック基
板8との接合が外れると、動作不良の原因となるため、
セラミック基板8と端子9との接合に用いる第3のはん
だは、第1及び第2のはんだより融点が高い必要があ
る。
付けの際に電子回路モジュールに加わるダメージが大き
くなり、やはり、動作不良となる。
点が280℃の金(Au)−Snはんだを使用してい
る。また、第1及び第2のはんだの融点にも、温度差を
付ける必要があり、従来、第1のはんだを、鉛(Pb)
−錫(Sn)はんだ、第2のはんだをインジウム(I
n)−Snはんだ、としている。
界面の図を示す。同図(A)は、セラミック基板8と端
子9とが接合した状態の概略図を示し、同図(B)は、
接合界面の拡大図を示す。
リウム(Be)−銅(Cu)合金よりなる基材9aと、
基材9aに順にメッキした、ニッケル(Ni)膜9b、
Au膜9cよりなる。また、セラミック基板8は、Cu
膜11a、Ni膜11b、Au膜11cからなる接合用
パッド11を備えている。
8は、Au−Snはんだ12で接合してある。このた
め、同図(B)に示すように、接合層13には、Au−
Snはんだ12が均一に存在している。
ジュールでは、LSI交換可能回数を増やすため、耐熱
ソケットを多重にすることが要求されている。このた
め、LSI等の実装に用いるはんだのバリエーションを
増やす必要があり、融点が280℃に近いはんだでLS
I等を実装する場合がある。
用するLSIの増加に伴って、セラミック基板が加熱さ
れる回数も増加している。
接合層の融点が低すぎて、LSI等の実装の際に端子が
脱落したり、セラミック基板の加熱が繰り返されること
により接合部が劣化したりして、十分な接合強度が得ら
れないという問題がある。
であり、使用するはんだの融点を変えずに、端子とセラ
ミック基板との接合部の融点を高くした端子の接合構造
を提供することを目的とする。
ために本発明は、端子をセラミック基板に設けた接合用
パッドに接合してなる端子の接合構造において、前記端
子と前記接合用パッドとを、金とインジウムの金属間化
合物を含む接合層によって接合し、前記接合層は、予め
接合しようとする部位に供給しておいた、金を含むはん
だとインジウムとが、前記端子と前記接合用パッドとを
接合する際に溶融されて生成する構成としてある。
ッドとを接合する際に、前記はんだは、その温度が自己
の融点まで上昇すると溶融する。インジウムの融点は、
前記はんだの融点より低いため、前記はんだの融点より
低い温度で溶融する。
が前記はんだの融点に達すると、前記インジウムと金を
含むはんだが溶融状態で混ざり合う。また、金とインジ
ウムは、溶融状態で混ざり合うと、化学反応を起こして
前記金属間化合物を生成する。
点が高く、該はんだの融点近傍の温度では、溶融しな
い。このため、前期端子と前記接合用パッドの接合部
は、前記はんだの融点程度の温度下でも十分な接合強度
を有する。
施例の図を示す。同図(A)は、端子の接合構造の概略
図を示し、同図(B)は、その拡大図を示す。
に、Be−Cu製の基材21aに、Ni膜21b及びA
u膜21cを順に着けてある。また、セラミック基板2
4も従来と同様に、Cu膜22a、Ni膜22b及びA
u膜22cからなる接合用パッド22を備えている。
すように、接合層23で接合している。以下同図(B)
に基づいて、接合層23について説明する。
cの間が、端子21と、接合用パッド22の接合界面
で、接合層23を介して接合している。接合層23に
は、金を含むはんだである融点280℃のAu−Snは
んだ25と、AuとInの金属間化合物であるAuIn
2 26が混在している。
結合及び共有結合で結合している。このため、AuIn
2 における原子間の結合力は、金属結合だけで結合して
いるAu−Snはんだ25より強く、AuIn2 の融点
は540℃で、Au−Snはんだ25の融点の約2倍に
等しい。
℃のAu−Snはんだ25と、融点が540℃のAuI
n2 26とが混在しているため、接合層23の融点は、
Au−Snはんだ25だけの場合と比べて高くなる。
接合した状態で、280℃に加熱しても、接合層23が
再溶融せず、端子21が脱落することが無い。このた
め、セラミック基板11に、LSI等を実装するための
はんだの融点を、280℃付近まで上げることができ
る。
の仕方の第1実施例の図を示す。以下同図に基づいて、
本実施例の接合構造の形成の仕方について説明する。ま
た、同図において、図1と同一部分には、同一の符号を
付して、その説明を省略する。
板24の断面図を示す。同図に示すように、セラミック
基板24は、一方の面に接合用パッド22を有してい
る。接合用パッド22は、セラミック基板24に、銅
(Cu)膜22a、ニッケル(Ni)膜22b、Au膜
22cを蒸着または、圧着等により順に着けて形成して
いる。
同図中21aは、端子21の基材であり、Be−Cu合
金を釘状に成形することにより構成している。基材21
aには、Ni膜22b、Au膜22cをメッキ等で順に
着けてある。また、端子21の、釘の頭に相当する部分
には、融点が280℃のAu−Snはんだ25を着けて
あり、更に、Au−Snはんだ25には、In膜27を
着けている。
用パッド22に、端子21を接合した状態の断面図を示
す。
2に接触させた状態で、セラミック基板24を280℃
に加熱すると、Inの融点が156℃であるため、In
膜27及びAu−Snはんだ25は、共に溶融する。こ
のため、InとAu−Sn合金が混ざり合った状態とな
る。
し易く、Inを含むAu−Snはんだが、280℃に加
熱された場合、InとAuが化学反応を起こして、Au
In 2 を生成する。従って、接合層23には、Au−S
nはんだ25と、AuIn226が混在した状態とな
り、上記したように、接合層23の融点が高くなる。
接合する際に、端子21及びセラミック基板24に加え
る温度のプロファイルの一例を表す図を示す。
ァイルを示し、ピーク温度330℃で、30秒保持した
後降温するプロファイルである。端子21とセラミック
基板24は、この温度プロファイルに示すように加熱す
ることにより、接合することができる。
した温度プロファイルで、330℃で、30秒保持した
後、400℃まで昇温してから降温している。本実施例
の接合構造では、330℃で30秒保持する段階におい
て、AuIn2 が生成する。本発明者は、同図に示すよ
うに、400℃まで昇温しても、接合がずれたり外れた
りしていないことを確認した。
合部の融点が、化学反応により上昇する。このため、セ
ラミック基板24にLSI等を実装するためのはんだの
融点を従来より高くすることができる。更に、端子21
とセラミック基板24の接合部が熱応力に強くなり、電
子回路モジュールの信頼性が向上する。
表す図を示す。同図に示すように、端子21を連結した
状態で搬送する端子群28を、各端子21の頭部だけが
溶融はんだ29、またはメッキ溶液30に浸るように配
置し、端子を所定の速さで順送りすることにより、容易
に本実施例の端子21を製造することができる。
成の仕方の他の実施例の図を示す。同図(A)は、本実
施例に使用するセラミック基板34の断面図を示してい
る。
接合用パッド32を備えている。接合用パッド32は、
セラミック基板34に、Cu膜32a、Ni膜32b、
Au膜32cを順次成膜した後、Au膜32c上に、I
n膜33を形成して構成している。
1の断面図を示す。同図に示すように、端子31は、釘
状の基材31aにNi膜31b、Au膜31cを着けた
あと、釘の頭の部分に、Au−Snはんだ35を着けて
いる。
5を、セラミック基板34のIn膜33に重ねて所定の
温度にすると、Au−Snはんだ35とIn膜33が反
応して、上記の第1実施例の場合と同様の効果が得られ
る。
34のIn膜33は、Inシートを打ち抜いて圧着する
ことにより、容易に形成することができる。このため、
上記の第1実施例の場合に比べて、容易にIn膜を形成
することができる。
成の仕方の他の実施例の図を示す。
ック基板44の断面図を示す。セラミック基板44の一
方の面には、接合用パッド42、及びAu−Snはんだ
から成るはんだボール45を備えている。
に、Cu膜42a、Ni膜42b、Au膜42cを順次
成膜した後、Au膜42c上に、In膜43を形成して
構成している。
1の断面図を示す。同図に示すように、端子41は、釘
状の基材41aにNi膜41b、Au膜41cを着けて
構成している。
分を、はんだボール45に重ねて所定の温度にすると、
はんだボール45とIn膜43が反応して、上記の第1
実施例の場合と同様の効果が得られる。
44のIn膜43は、上記の第2の実施例と同様に、容
易に形成することができる。更に、本実施例において
は、Au−Snはんだをはんだボールで供給するため、
はんだ量の制御が容易である。
ば、端子とセラミック基板の接合用パッドの間の接合層
が、電子回路モジュールに使用するはんだの融点程度の
温度下では、十分な接合強度を有する。
品を実装するためのはんだの融点を従来より高く設定す
ることができる。従って、部品実装用のはんだのバリエ
ーションを増やすことができ、はんだ付け工程の自由度
を上げることができる。
端子部分の熱に対する耐久性も向上し、電子回路モジュ
ールの信頼性も向上する。
とAuを含むはんだを予め端子に着けておくため、従来
と同様な接合工程で実施することができる。
用パッドに着けるため、端子にInを着ける場合に比べ
て、Inを容易に着けることができる。
はんだをはんだボールで供給するため、はんだの供給量
を制御し易い。
ある。
1実施例の図である。
度プロファイルの一例を表す図である。
子の製造方法を表す図である。
2実施例の図である。
3実施例の図である。
を表す図である。
Claims (4)
- 【請求項1】 端子(21、31、41)を、セラミッ
ク基板(24、34、44)に設けた接合用パッド(2
2、32、42)に接合してなる端子の接合構造におい
て、 前記端子(21、31、41)と前記接合用パッド(2
2、32、42)とを、金とインジウムの金属間化合物
(26)を含む接合層(23)によって接合した構成と
したことを特徴とする端子の接合構造。 - 【請求項2】 前記接合層(23)は、予め前記端子
(21)に着けておいた、金を含むはんだ(25)と、
予め該はんだ(25)につけておいたインジウム膜(2
7)とを、前記端子(21)と前記接合用パッド(2
2)とを接合する際に溶融させて形成する構成としたこ
とを特徴とする請求項1記載の端子の接合構造。 - 【請求項3】 前記接合層(23)は、予め前記端子
(31)に着けておいた、金を含むはんだ(35)と、
予め前記接合用パッド(32)の表面に着けておいたイ
ンジウム膜(33)とを、前記端子(31)と前記接合
用パッド(32)とを接合する際に溶融させて形成する
構成としたことを特徴とする請求項1記載の端子の接合
構造。 - 【請求項4】 前記接合層(23)は、予め前記接合用
パッド(42)の表面に着けておいたインジウム膜(4
3)と、予め該インジウム膜(43)に着けておいた、
金を含むはんだから成るはんだボール(45)とを、前
記端子(41)と前記接合用パッド(42)とを接合す
る際に溶融させて形成する構成としたことを特徴とする
請求項1記載の端子の接合構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4123734A JP3034126B2 (ja) | 1992-05-15 | 1992-05-15 | 端子の接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4123734A JP3034126B2 (ja) | 1992-05-15 | 1992-05-15 | 端子の接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05326804A true JPH05326804A (ja) | 1993-12-10 |
JP3034126B2 JP3034126B2 (ja) | 2000-04-17 |
Family
ID=14868024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4123734A Expired - Fee Related JP3034126B2 (ja) | 1992-05-15 | 1992-05-15 | 端子の接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3034126B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1433564A1 (en) * | 2002-12-24 | 2004-06-30 | Agilent Technologies Inc | System and method for hermetic seal formation |
JP2009519834A (ja) * | 2005-12-16 | 2009-05-21 | イノベイティブ マイクロ テクノロジー | 隆起特徴部を有する金属合金を用いたウェハレベル気密接合 |
-
1992
- 1992-05-15 JP JP4123734A patent/JP3034126B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1433564A1 (en) * | 2002-12-24 | 2004-06-30 | Agilent Technologies Inc | System and method for hermetic seal formation |
JP2009519834A (ja) * | 2005-12-16 | 2009-05-21 | イノベイティブ マイクロ テクノロジー | 隆起特徴部を有する金属合金を用いたウェハレベル気密接合 |
Also Published As
Publication number | Publication date |
---|---|
JP3034126B2 (ja) | 2000-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5893725A (en) | C4 substrate contact pad which has a layer of NI-B plating | |
US6259159B1 (en) | Reflowed solder ball with low melting point metal cap | |
US5634268A (en) | Method for making direct chip attach circuit card | |
US5796591A (en) | Direct chip attach circuit card | |
US6344234B1 (en) | Method for forming reflowed solder ball with low melting point metal cap | |
US6573609B2 (en) | Microelectronic component with rigid interposer | |
JP3038644B2 (ja) | 中継基板、その製造方法、中継基板付き基板、基板と中継基板と取付基板とからなる構造体、その製造方法およびその構造体の分解方法 | |
KR100466680B1 (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
JPH04234139A (ja) | 半導体チップの基板への直接取付け法 | |
US5678287A (en) | Uses of uniaxially electrically conductive articles | |
US7205659B2 (en) | Assemblies for temporarily connecting microelectronic elements for testing and methods therefor | |
JP3034126B2 (ja) | 端子の接合方法 | |
JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
JP3813767B2 (ja) | 樹脂製配線基板及びその製造方法 | |
JP3544439B2 (ja) | 接続ピンと基板実装方法 | |
JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
JP2692522B2 (ja) | パッケージモジュール基板 | |
JP2894172B2 (ja) | 半導体装置 | |
JPS6364079B2 (ja) | ||
JP2000307238A (ja) | ピン振込み治具およびプリント基板へのピンの取付方法 | |
JP2002368038A (ja) | フリップチップ実装方法 | |
JP2004048072A (ja) | 樹脂製配線基板及びその製造方法 | |
JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
JP2000340594A (ja) | 転写バンプシートとその製造方法 | |
JPH10256302A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |