JP3717660B2 - フィルムキャリア及びバーンイン方法 - Google Patents
フィルムキャリア及びバーンイン方法 Download PDFInfo
- Publication number
- JP3717660B2 JP3717660B2 JP11869098A JP11869098A JP3717660B2 JP 3717660 B2 JP3717660 B2 JP 3717660B2 JP 11869098 A JP11869098 A JP 11869098A JP 11869098 A JP11869098 A JP 11869098A JP 3717660 B2 JP3717660 B2 JP 3717660B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- burn
- pad
- film carrier
- test pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、フィルムキャリアの構造、及び該フィルムキャリアのベースフィルムにＴＡＢ（Tape Automated Bonding）技術によってアセンブリされたＩＣチップの一括バーンイン方法に関するものである。
【０００２】
【従来の技術】
図１２は、従来のフィルムキャリアの上面構造を示す上面図であり、図１３は、図１２に示したフィルムキャリアの底面構造を上面側から透視して示す透視図である。フィルムキャリアはベースフィルム１０１を備え、複数のスプロケットホール１０２が、ベースフィルム１０１の長尺方向に一定間隔で形成されている。また、ベースフィルム１０１には、ＩＣチップ１０４がＴＡＢ技術によってアセンブリされている。さらに、ベースフィルム１０１には、ＩＣチップ１０４の有する複数のパッド（図示しない）のそれぞれに対応する複数のテストパッド１０３が形成されている。そして、テストパッド１０３とＩＣチップ１０４の有するパッドとは、ベースフィルム１０１の上面上に形成されたリード１０６を介して互いに接続される。また、全てのテストパッド１０３は、ベースフィルム１０１の上面上に形成された配線１０５に接続されている。この配線１０５はリード線１０６の電解メッキのために設けられているもので、一般にメッキ線と呼ばれている。所定の金属溶液中で配線１０５からテストパッド１０３を介してリード１０６に所定の電位を与えることにより、リード１０６の表面を電解メッキし、リード１０６の耐食性の向上が図られる。
【０００３】
ＩＣチップ１０４を回路基板に実装する際には、リード１０６を途中で切断し、このリード１０６を回路基板の電極に接続する。しかし、リード１０６を切断する前、即ちＩＣチップ１０４がベースフィルム１０１にアセンブリされた状態で、ＩＣチップ１０４のテストが一般に行われており、そのテストの一つとしてＩＣチップのバーンインがある。
【０００４】
図１４は、ＩＣチップ１０４のバーンイン方法を説明するための図である。まず、フィルムキャリアを各ＩＣチップ１０４毎に切り分けるとともに、配線１０５とテストパッド１０３との接続部分を切断する。次に、各ＩＣチップ１０４毎に切り分けられたフィルムキャリアをバーンインボード１０８上に搭載されたソケット１０７に装着する。次に、このバーンインボード１０８をバーンイン装置１０９内に投入する。その後、所定のテストパッド１０３に、バーンイン装置１０９から所定の電源電位及び接地電位を供給する。
【０００５】
【発明が解決しようとする課題】
しかし、このような従来のフィルムキャリアによれば、ＩＣチップがベースフィルムにアセンブリされた状態で当該ＩＣチップのバーンインを実施するにあたり、バーンインボードやソケットが必要となり、コストが高くなるという問題があった。
【０００６】
また、各ＩＣチップ毎に切り分けたフィルムキャリアをソケットへ装着する際に時間がかかり、バーンインのための準備時間が長くなるという問題もあった。
【０００７】
さらに、バーンイン装置の容量にも限界があるため、バーンイン装置内に一度に投入できるバーンインボードの個数が制限され、バーンインを一度に実施できるＩＣチップの個数も制限されるという問題もあった。
【０００８】
この発明はこれらの問題を解決するために成されたものであり、バーンインを実施するにあたりバーンインボードやソケットを必要とせず、かつ、バーンインのための準備時間を短縮できるフィルムキャリア、及び該フィルムキャリアを用いたバーンイン方法を得ることを目的とするものである。
【０００９】
【課題を解決するための手段】
この発明のうち請求項１記載のフィルムキャリアは、ベースフィルムと、ベースフィルムにアセンブリされるＩＣチップの有する複数のパッドのそれぞれに対応してベースフィルムに設けられた複数のテストパッドと、ベースフィルム上に設けられ、複数のテストパッドのそれぞれに対して共通に接続される第１の配線と、ベースフィルム上に設けられ、複数のテストパッドのそれぞれに対して共通に接続されるとともに、複数のテストパッド以外の部分では第１の配線と電気的に分離された第２の配線とを備えるものである。
【００１０】
また、この発明のうち請求項２記載のフィルムキャリアは、請求項１記載のフィルムキャリアであって、第１及び第２の配線のうち少なくともいずれか一方は、テストパッドとパッドとを接続するリードを電解メッキするためのメッキ線であることを特徴とするものである。
【００１１】
また、この発明のうち請求項３記載のフィルムキャリアは、請求項１記載のフィルムキャリアであって、複数のテストパッドのそれぞれはベースフィルムの第１主面と第２主面との間を選択的に貫通して形成され、第１の配線はベースフィルムの第１主面上に設けられ、第２の配線はベースフィルムの第２主面上に設けられることを特徴とするものである。
【００１２】
また、この発明のうち請求項４記載のフィルムキャリアは、請求項３記載のフィルムキャリアであって、第１及び第２の配線は、第１及び第２の配線とテストパッドとの接続部分において互いに二次元的に重複しないようにテストパッドにそれぞれ接続されることを特徴とするものである。
【００１３】
また、この発明のうち請求項５記載のバーンイン方法は、請求項１〜４のいずれか一つに記載のフィルムキャリアのＩＣチップの一括バーンイン方法であって、複数のパッドのうち所定の第１電位を与えるべき第１パッドに対応するテストパッド以外のテストパッドと第１の配線との第１接続部分を切断する第１工程と、複数のパッドのうち所定の第２電位を与えるべき第２パッドに対応するテストパッド以外のテストパッドと第２の配線との第２接続部分を切断する第２工程と、第１の配線を介して第１パッドに第１電位を、第２の配線を介して第２パッドに第２電位をそれぞれ与える第３工程とを備えるものである。
【００１４】
また、この発明のうち請求項６記載のバーンイン方法は、請求項５記載のバーンイン方法のうち特に請求項４記載のフィルムキャリアのＩＣチップの一括バーンイン方法であって、第１及び第２接続部分の切断は、ベースフィルムの第１主面から第２主面に貫通する穴を第１及び第２接続部分にそれぞれ設けることによりそれぞれ実行されることを特徴とするものである。
【００１５】
また、この発明のうち請求項７記載のバーンイン方法は、請求項５記載のバーンイン方法であって、第１及び第２工程後、第３工程前に実行され、フィルムキャリアをリールに巻き取る工程と、リールをバーンイン装置に投入する工程とをさらに備え、第１及び第２電位は、フィルムキャリアの端部において第１及び第２の配線にそれぞれ接続される電位供給部から第１及び第２の配線にそれぞれ与えられることを特徴とするものである。
【００１６】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１に係るフィルムキャリアの上面構造を示す上面図である。フィルムキャリアはベースフィルム１を備えており、ベースフィルム１には、ベースフィルム１の長尺方向に一定間隔で並ぶ複数のスプロケットホール２が形成されている。また、ベースフィルム１には、複数のパッド（図示しない）を有するＩＣチップ４がＴＡＢ技術によってアセンブリされている。さらに、ベースフィルム１には、ＩＣチップ４の有する複数のパッドのそれぞれに対応する複数のテストパッド３が形成されている。そして、テストパッド３とＩＣチップ４の有するパッドとは、ベースフィルム１の上面上に形成されたリード６を介して互いに接続される。
【００１７】
また、第１の配線５ａがベースフィルム１の上面上に形成されており、この第１の配線５ａは全てのテストパッド３に対して共通して接続されている。第１の配線５ａは以下に述べる２つの機能を有する。一つはメッキ線としての機能である。即ち、所定の金属溶液中で第１の配線５ａからテストパッド３を介してリード６に所定の電位を与える。これによりリード６の表面が電解メッキされ、リード６の耐食性の向上が図られる。他の一つは、ＩＣチップ４の有する所定のパッドにバーンインのための所定の電位を与える機能である。即ち、ＩＣチップ４のバーンインを実施する際に、第１の配線５ａからテストパッド３及びリード６を介して、ＩＣチップ４の有する所定のパッドにバーンインのための所定の電位を与える。
【００１８】
図２は、図１に示したフィルムキャリアの底面構造を上面側から透視して示す透視図である。ここで、「透視して示す」としたのは、一のテストパッド３を、フィルムキャリアの上面側及び底面側からそれぞれ眺めたのでは、当該一のテストパッド３の位置関係が反転して不明確となるため、これを回避するために透視図としたものである。本明細書において「透視して示す」とあるのは、全てこの趣旨に基づくものである。
【００１９】
ベースフィルム１の底面上には、全てのテストパッド３に対して共通して接続される第２の配線５ｂが形成されている。第２の配線５ｂは、ＩＣチップ４のバーンインを実施する際に、第２の配線５ｂからテストパッド３及びリード６を介して、ＩＣチップ４の有する所定のパッドにバーンインのための所定の電位を与える機能を有する。なお、図２において、第２の配線５ｂは実際にはベースフィルム１の底面に対して紙面の裏側に設けられている。
【００２０】
図３は、図１，２に示したフィルムキャリアの断面構造を示す断面図であり、特に図２におけるＡ1部分の断面図に相当するものである。図３に示すように、テストパッド３はベースフィルム１の上面と底面との間を選択的に貫通して形成されている。そして、ベースフィルム１の上面上に形成された第１の配線５ａはテストパッド３の上面に接続され、一方、ベースフィルム１の底面上に形成された第２の配線５ｂはテストパッド３の底面に接続される。また、図３に示すように、第１の配線５ａと第２の配線５ｂとはベースフィルム１によって互いに電気的に分離され、テストパッド３が形成されている部分においてのみ互いに電気的に接続される。なお、ＩＣチップ４とリード６とは、ＩＣチップ４の有するパッド及びリード６にそれぞれ接触する導電性のバンプ７を介して互いに接続される。
【００２１】
図４〜図７は、ＩＣチップ４のバーンイン方法を順に説明するための図である。バーンインを実施する際には、ＩＣチップ４の有する全てのパッドのうち１又は２以上の所定のパッドには電源電位を与え、他の１又は２以上の所定のパッドには接地電位を与え、残りのパッドはオープンにする必要がある。図４，５では、電源電位を与えるパッドに対応するテストパッドをテストパッド３ａと、接地電位を与えるパッドに対応するテストパッドをテストパッド３ｂとして表している。
【００２２】
図１に示したように、全てのテストパッド３は第１の配線５ａに接続されている。そこで、リード６のメッキ処理後、テストパッド３ａ以外のテストパッドと第１の配線５ａとの接続部分を例えばレーザ等によって切断する（図４）。また、図２に示したように、全てのテストパッド３は第２の配線５ｂに接続されている。そこで、テストパッド３ｂ以外のテストパッドと第２の配線５ｂとの接続部分を例えばレーザ等によって切断する（図５）。
【００２３】
その後、フィルムキャリアをリール８に巻き取り（図６）、これをバーンイン装置９内に投入する（図７）。そして、バーンイン装置９の有する電位供給部１０によって、第１の配線５ａに電源電位を、第２の配線５ｂに接地電位をそれぞれ与える。これにより、ＩＣチップ４の有する全てのパッドのうち電源電位を与えるべき所定のパッドには第１の配線５ａ及びテストパッド３ａを介して電源電位が与えられ、接地電位を与えるべき他の所定のパッドには第２の配線５ｂ及びテストパッド３ｂを介して接地電位が与えられる。また、オープンにすべき残りのパッドには電源電位も接地電位も与えられない。
【００２４】
なお、以上の説明では、第１の配線５ａが、バーンインのための電源電位をテストパッド３ａに与える機能とメッキ線としての機能とを併有する場合について説明した。しかし、これに限るものではなく、バーンインのための電源電位をテストパッド３ａに与えるための配線とメッキ線とを独立に設けてもよい。但し、第１の配線５ａが当該２つの機能を共用することにより、フィルムキャリアの構造を簡略化することができる。
【００２５】
このように本実施の形態１に係るフィルムキャリア及びバーンイン方法によれば、フィルムキャリアを各ＩＣチップ４毎に切り分けてからバーンインを実施する必要がないため、従来のバーンイン方法では必要であったバーンインボードやソケットが不要となる。これにより、コストの低減、処理工程の削減、及びバーンインのための準備時間の短縮化を図ることができる。
【００２６】
しかも、バーンイン装置９内にはフィルムキャリアをリール８に巻き取った状態で投入するため、バーンイン装置９内に一度に投入できるＩＣチップ４の個数を増大でき、バーンイン装置９の処理能力を大幅に向上することができる。
【００２７】
また、予め全てのテストパッド３に第１の配線５ａ及び第２の配線５ｂをそれぞれ接続し、その後、第１の配線５ａ及び第２の配線５ｂとテストパッドとの接続部分を必要に応じて切断するため、電源電位及び接地電位を供給するあらゆるパターンに対応することができ、汎用性を高めることができる。
【００２８】
実施の形態２．
図８は、本発明の実施の形態２に係るフィルムキャリアの上面構造を示す上面図である。基本的な構造は図１に示した構造と同様であるが、第１の配線５ａをテストパッド３の上面の中央部に接続するのではなく、テストパッド３の上面の一端部に片寄らせて接続する点でこれと相違する。また、図９は、図８に示したフィルムキャリアの底面構造を上面側から透視して示す透視図である。基本的な構造は図２に示した構造と同様であるが、第２の配線５ｂをテストパッド３の底面の中央部に接続するのではなく、上記一端部とは異なるテストパッド３の底面の他端部に片寄らせて接続する点でこれと相違する。このように、第１の配線５ａをテストパッド３の上面の一端部に、第２の配線５ｂをテストパッドの底面の他端部にそれぞれ接続することにより、第１の配線５ａと第２の配線５ｂとはテストパッド３との接続部分において二次元的に重複しない。
【００２９】
以下、ＩＣチップ４のバーンイン方法について説明する。図１０，１１は、ＩＣチップ４のバーンイン方法の一つの工程を説明するための図である。図１０，１１において、テストパッド３ａは、ＩＣチップ４の有する複数のパッドのうち電源電位を与えるべきパッドに対応するテストパッドである。また、テストパッド３ｂは、ＩＣチップ４の有する複数のパッドのうち接地電位を与えるべきパッドに対応するテストパッドである。図８，９に示したように、全てのテストパッド３は第１の配線５ａ及び第２の配線５ｂにそれぞれ接続されている。そこで、テストバッド３ａ以外のテストパッドと第１の配線５ａとの接続部分を切断し、かつ、テストパッド３ｂ以外のテストパッドと第２の配線５ｂとの接続部分を切断するように、ベースフィルム１の上面から底面に貫通する穴を穴開け機等によって形成する（図１０，１１）。
【００３０】
その後の工程は上記実施の形態１と同様である。即ち、フィルムキャリアをリール８に巻き取り、これをバーンイン装置９内に投入する。そして、バーンイン装置９の備える電位供給部１０によって、第１の配線５ａに電源電位を、第２の配線５ｂに接地電位をそれぞれ与える。
【００３１】
このように本実施の形態２に係るフィルムキャリア及びバーンイン方法によれば、第１の配線５ａと第２の配線５ｂとがテストパッド３との接続部分において互いに二次元的に重複しない。従って、テストパッド３ａ以外のテストパッドと第１の配線５ａとの接続部分、あるいはテストパッド３ｂ以外のテストパッドと第２の配線５ｂとの接続部分を切断する際に、ベースフィルム１の上面と底面との間を貫通する穴を開けることにより、各接続部分を容易に切断することができる。
【００３２】
【発明の効果】
この発明のうち請求項１に係るものによれば、フィルムキャリアがテストパッド以外の部分では互いに電気的に分離された第１及び第２の配線を備える。従って、各テストパッドごとに第１又は第２の配線とテストパッドとの接続部分を選択的に切断することで、第１の配線５ａとテストパッドとの接続を残すことにより、あるいは第２の配線とテストパッドとの接続を残すことにより、第１又は第２の配線及びテストパッドを介してＩＣチップの有するパッドに異なる電位を与えることができる。
【００３３】
また、この発明のうち請求項２に係るものによれば、第１及び第２の配線のうち少なくともいずれか一方をメッキ線と共用することにより、フィルムキャリアの構成の簡略化を図ることができる。
【００３４】
また、この発明のうち請求項３に係るものによれば、第１及び第２の配線がベースフィルムの第１及び第２主面上にそれぞれ形成されるため、第１及び第２の配線とテストパッドとの接続部分を切断する場合に、その切断が容易となる。
【００３５】
また、この発明のうち請求項４に係るものによれば、第１及び第２の配線がテストパッドとの接続部分において互いに２次元的に重複しないため、第１及び第２の配線とテストパッドとの接続部分を、穴開け機等のような簡単な装置によって切断することができる。
【００３６】
また、この発明のうち請求項５に係るものによれば、第１接続部分を切断することにより第１パッドのみに第１電位を与えることができ、第２接続部分を切断することにより第２パッドのみに第２電位を与えることができる。即ち、フィルムキャリアを各ＩＣチップ毎に切り分けることなくＩＣチップの有するパッドに異なる電位を与えることができ、フィルムキャリアごと一括してバーンインを実施することができる。
【００３７】
また、この発明のうち請求項６に係るものによれば、穴開け機等によって第１及び第２接続部分の切断を実行することができ、レーザ等を用いて切断する場合よりも簡易に当該切断を実行することができる。
【００３８】
また、この発明のうち請求項７に係るものによれば、フィルムキャリアをリールに巻き取った状態でバーンイン装置に投入するため、バーンイン装置に一度に投入できるＩＣチップの個数を増大でき、バーンイン装置の処理能力を大幅に向上することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係るフィルムキャリアの上面構造を示す上面図である。
【図２】 図１に示したフィルムキャリアの底面構造を上面側から透視して示す透視図である。
【図３】 図１，２に示したフィルムキャリアの断面構造を示す断面図である。
【図４】 ＩＣチップ４のバーンイン方法を順に説明するための図である。
【図５】 ＩＣチップ４のバーンイン方法を順に説明するための図である。
【図６】 ＩＣチップ４のバーンイン方法を順に説明するための図である。
【図７】 ＩＣチップ４のバーンイン方法を順に説明するための図である。
【図８】 本発明の実施の形態２に係るフィルムキャリアの上面構造を示す上面図である。
【図９】 図８に示したフィルムキャリアの底面構造を上面側から透視して示す透視図である。
【図１０】 ＩＣチップ４のバーンイン方法を説明するための図である。
【図１１】 ＩＣチップ４のバーンイン方法を説明するための図である。
【図１２】 従来のフィルムキャリアの上面構造を示す上面図である。
【図１３】 図１２に示したフィルムキャリアの底面構造を上面側から透視して示す透視図である。
【図１４】 ＩＣチップ１０４のバーンイン方法を説明するための図である。
【符号の説明】
１ ベースフィルム、３，３ａ，３ｂ テストパッド、４ ＩＣチップ、５ａ第１の配線、５ｂ 第２の配線、６ リード、８ リール、９ バーンイン装置、１０ 電位供給部。
【発明の属する技術分野】
この発明は、フィルムキャリアの構造、及び該フィルムキャリアのベースフィルムにＴＡＢ（Tape Automated Bonding）技術によってアセンブリされたＩＣチップの一括バーンイン方法に関するものである。
【０００２】
【従来の技術】
図１２は、従来のフィルムキャリアの上面構造を示す上面図であり、図１３は、図１２に示したフィルムキャリアの底面構造を上面側から透視して示す透視図である。フィルムキャリアはベースフィルム１０１を備え、複数のスプロケットホール１０２が、ベースフィルム１０１の長尺方向に一定間隔で形成されている。また、ベースフィルム１０１には、ＩＣチップ１０４がＴＡＢ技術によってアセンブリされている。さらに、ベースフィルム１０１には、ＩＣチップ１０４の有する複数のパッド（図示しない）のそれぞれに対応する複数のテストパッド１０３が形成されている。そして、テストパッド１０３とＩＣチップ１０４の有するパッドとは、ベースフィルム１０１の上面上に形成されたリード１０６を介して互いに接続される。また、全てのテストパッド１０３は、ベースフィルム１０１の上面上に形成された配線１０５に接続されている。この配線１０５はリード線１０６の電解メッキのために設けられているもので、一般にメッキ線と呼ばれている。所定の金属溶液中で配線１０５からテストパッド１０３を介してリード１０６に所定の電位を与えることにより、リード１０６の表面を電解メッキし、リード１０６の耐食性の向上が図られる。
【０００３】
ＩＣチップ１０４を回路基板に実装する際には、リード１０６を途中で切断し、このリード１０６を回路基板の電極に接続する。しかし、リード１０６を切断する前、即ちＩＣチップ１０４がベースフィルム１０１にアセンブリされた状態で、ＩＣチップ１０４のテストが一般に行われており、そのテストの一つとしてＩＣチップのバーンインがある。
【０００４】
図１４は、ＩＣチップ１０４のバーンイン方法を説明するための図である。まず、フィルムキャリアを各ＩＣチップ１０４毎に切り分けるとともに、配線１０５とテストパッド１０３との接続部分を切断する。次に、各ＩＣチップ１０４毎に切り分けられたフィルムキャリアをバーンインボード１０８上に搭載されたソケット１０７に装着する。次に、このバーンインボード１０８をバーンイン装置１０９内に投入する。その後、所定のテストパッド１０３に、バーンイン装置１０９から所定の電源電位及び接地電位を供給する。
【０００５】
【発明が解決しようとする課題】
しかし、このような従来のフィルムキャリアによれば、ＩＣチップがベースフィルムにアセンブリされた状態で当該ＩＣチップのバーンインを実施するにあたり、バーンインボードやソケットが必要となり、コストが高くなるという問題があった。
【０００６】
また、各ＩＣチップ毎に切り分けたフィルムキャリアをソケットへ装着する際に時間がかかり、バーンインのための準備時間が長くなるという問題もあった。
【０００７】
さらに、バーンイン装置の容量にも限界があるため、バーンイン装置内に一度に投入できるバーンインボードの個数が制限され、バーンインを一度に実施できるＩＣチップの個数も制限されるという問題もあった。
【０００８】
この発明はこれらの問題を解決するために成されたものであり、バーンインを実施するにあたりバーンインボードやソケットを必要とせず、かつ、バーンインのための準備時間を短縮できるフィルムキャリア、及び該フィルムキャリアを用いたバーンイン方法を得ることを目的とするものである。
【０００９】
【課題を解決するための手段】
この発明のうち請求項１記載のフィルムキャリアは、ベースフィルムと、ベースフィルムにアセンブリされるＩＣチップの有する複数のパッドのそれぞれに対応してベースフィルムに設けられた複数のテストパッドと、ベースフィルム上に設けられ、複数のテストパッドのそれぞれに対して共通に接続される第１の配線と、ベースフィルム上に設けられ、複数のテストパッドのそれぞれに対して共通に接続されるとともに、複数のテストパッド以外の部分では第１の配線と電気的に分離された第２の配線とを備えるものである。
【００１０】
また、この発明のうち請求項２記載のフィルムキャリアは、請求項１記載のフィルムキャリアであって、第１及び第２の配線のうち少なくともいずれか一方は、テストパッドとパッドとを接続するリードを電解メッキするためのメッキ線であることを特徴とするものである。
【００１１】
また、この発明のうち請求項３記載のフィルムキャリアは、請求項１記載のフィルムキャリアであって、複数のテストパッドのそれぞれはベースフィルムの第１主面と第２主面との間を選択的に貫通して形成され、第１の配線はベースフィルムの第１主面上に設けられ、第２の配線はベースフィルムの第２主面上に設けられることを特徴とするものである。
【００１２】
また、この発明のうち請求項４記載のフィルムキャリアは、請求項３記載のフィルムキャリアであって、第１及び第２の配線は、第１及び第２の配線とテストパッドとの接続部分において互いに二次元的に重複しないようにテストパッドにそれぞれ接続されることを特徴とするものである。
【００１３】
また、この発明のうち請求項５記載のバーンイン方法は、請求項１〜４のいずれか一つに記載のフィルムキャリアのＩＣチップの一括バーンイン方法であって、複数のパッドのうち所定の第１電位を与えるべき第１パッドに対応するテストパッド以外のテストパッドと第１の配線との第１接続部分を切断する第１工程と、複数のパッドのうち所定の第２電位を与えるべき第２パッドに対応するテストパッド以外のテストパッドと第２の配線との第２接続部分を切断する第２工程と、第１の配線を介して第１パッドに第１電位を、第２の配線を介して第２パッドに第２電位をそれぞれ与える第３工程とを備えるものである。
【００１４】
また、この発明のうち請求項６記載のバーンイン方法は、請求項５記載のバーンイン方法のうち特に請求項４記載のフィルムキャリアのＩＣチップの一括バーンイン方法であって、第１及び第２接続部分の切断は、ベースフィルムの第１主面から第２主面に貫通する穴を第１及び第２接続部分にそれぞれ設けることによりそれぞれ実行されることを特徴とするものである。
【００１５】
また、この発明のうち請求項７記載のバーンイン方法は、請求項５記載のバーンイン方法であって、第１及び第２工程後、第３工程前に実行され、フィルムキャリアをリールに巻き取る工程と、リールをバーンイン装置に投入する工程とをさらに備え、第１及び第２電位は、フィルムキャリアの端部において第１及び第２の配線にそれぞれ接続される電位供給部から第１及び第２の配線にそれぞれ与えられることを特徴とするものである。
【００１６】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１に係るフィルムキャリアの上面構造を示す上面図である。フィルムキャリアはベースフィルム１を備えており、ベースフィルム１には、ベースフィルム１の長尺方向に一定間隔で並ぶ複数のスプロケットホール２が形成されている。また、ベースフィルム１には、複数のパッド（図示しない）を有するＩＣチップ４がＴＡＢ技術によってアセンブリされている。さらに、ベースフィルム１には、ＩＣチップ４の有する複数のパッドのそれぞれに対応する複数のテストパッド３が形成されている。そして、テストパッド３とＩＣチップ４の有するパッドとは、ベースフィルム１の上面上に形成されたリード６を介して互いに接続される。
【００１７】
また、第１の配線５ａがベースフィルム１の上面上に形成されており、この第１の配線５ａは全てのテストパッド３に対して共通して接続されている。第１の配線５ａは以下に述べる２つの機能を有する。一つはメッキ線としての機能である。即ち、所定の金属溶液中で第１の配線５ａからテストパッド３を介してリード６に所定の電位を与える。これによりリード６の表面が電解メッキされ、リード６の耐食性の向上が図られる。他の一つは、ＩＣチップ４の有する所定のパッドにバーンインのための所定の電位を与える機能である。即ち、ＩＣチップ４のバーンインを実施する際に、第１の配線５ａからテストパッド３及びリード６を介して、ＩＣチップ４の有する所定のパッドにバーンインのための所定の電位を与える。
【００１８】
図２は、図１に示したフィルムキャリアの底面構造を上面側から透視して示す透視図である。ここで、「透視して示す」としたのは、一のテストパッド３を、フィルムキャリアの上面側及び底面側からそれぞれ眺めたのでは、当該一のテストパッド３の位置関係が反転して不明確となるため、これを回避するために透視図としたものである。本明細書において「透視して示す」とあるのは、全てこの趣旨に基づくものである。
【００１９】
ベースフィルム１の底面上には、全てのテストパッド３に対して共通して接続される第２の配線５ｂが形成されている。第２の配線５ｂは、ＩＣチップ４のバーンインを実施する際に、第２の配線５ｂからテストパッド３及びリード６を介して、ＩＣチップ４の有する所定のパッドにバーンインのための所定の電位を与える機能を有する。なお、図２において、第２の配線５ｂは実際にはベースフィルム１の底面に対して紙面の裏側に設けられている。
【００２０】
図３は、図１，２に示したフィルムキャリアの断面構造を示す断面図であり、特に図２におけるＡ1部分の断面図に相当するものである。図３に示すように、テストパッド３はベースフィルム１の上面と底面との間を選択的に貫通して形成されている。そして、ベースフィルム１の上面上に形成された第１の配線５ａはテストパッド３の上面に接続され、一方、ベースフィルム１の底面上に形成された第２の配線５ｂはテストパッド３の底面に接続される。また、図３に示すように、第１の配線５ａと第２の配線５ｂとはベースフィルム１によって互いに電気的に分離され、テストパッド３が形成されている部分においてのみ互いに電気的に接続される。なお、ＩＣチップ４とリード６とは、ＩＣチップ４の有するパッド及びリード６にそれぞれ接触する導電性のバンプ７を介して互いに接続される。
【００２１】
図４〜図７は、ＩＣチップ４のバーンイン方法を順に説明するための図である。バーンインを実施する際には、ＩＣチップ４の有する全てのパッドのうち１又は２以上の所定のパッドには電源電位を与え、他の１又は２以上の所定のパッドには接地電位を与え、残りのパッドはオープンにする必要がある。図４，５では、電源電位を与えるパッドに対応するテストパッドをテストパッド３ａと、接地電位を与えるパッドに対応するテストパッドをテストパッド３ｂとして表している。
【００２２】
図１に示したように、全てのテストパッド３は第１の配線５ａに接続されている。そこで、リード６のメッキ処理後、テストパッド３ａ以外のテストパッドと第１の配線５ａとの接続部分を例えばレーザ等によって切断する（図４）。また、図２に示したように、全てのテストパッド３は第２の配線５ｂに接続されている。そこで、テストパッド３ｂ以外のテストパッドと第２の配線５ｂとの接続部分を例えばレーザ等によって切断する（図５）。
【００２３】
その後、フィルムキャリアをリール８に巻き取り（図６）、これをバーンイン装置９内に投入する（図７）。そして、バーンイン装置９の有する電位供給部１０によって、第１の配線５ａに電源電位を、第２の配線５ｂに接地電位をそれぞれ与える。これにより、ＩＣチップ４の有する全てのパッドのうち電源電位を与えるべき所定のパッドには第１の配線５ａ及びテストパッド３ａを介して電源電位が与えられ、接地電位を与えるべき他の所定のパッドには第２の配線５ｂ及びテストパッド３ｂを介して接地電位が与えられる。また、オープンにすべき残りのパッドには電源電位も接地電位も与えられない。
【００２４】
なお、以上の説明では、第１の配線５ａが、バーンインのための電源電位をテストパッド３ａに与える機能とメッキ線としての機能とを併有する場合について説明した。しかし、これに限るものではなく、バーンインのための電源電位をテストパッド３ａに与えるための配線とメッキ線とを独立に設けてもよい。但し、第１の配線５ａが当該２つの機能を共用することにより、フィルムキャリアの構造を簡略化することができる。
【００２５】
このように本実施の形態１に係るフィルムキャリア及びバーンイン方法によれば、フィルムキャリアを各ＩＣチップ４毎に切り分けてからバーンインを実施する必要がないため、従来のバーンイン方法では必要であったバーンインボードやソケットが不要となる。これにより、コストの低減、処理工程の削減、及びバーンインのための準備時間の短縮化を図ることができる。
【００２６】
しかも、バーンイン装置９内にはフィルムキャリアをリール８に巻き取った状態で投入するため、バーンイン装置９内に一度に投入できるＩＣチップ４の個数を増大でき、バーンイン装置９の処理能力を大幅に向上することができる。
【００２７】
また、予め全てのテストパッド３に第１の配線５ａ及び第２の配線５ｂをそれぞれ接続し、その後、第１の配線５ａ及び第２の配線５ｂとテストパッドとの接続部分を必要に応じて切断するため、電源電位及び接地電位を供給するあらゆるパターンに対応することができ、汎用性を高めることができる。
【００２８】
実施の形態２．
図８は、本発明の実施の形態２に係るフィルムキャリアの上面構造を示す上面図である。基本的な構造は図１に示した構造と同様であるが、第１の配線５ａをテストパッド３の上面の中央部に接続するのではなく、テストパッド３の上面の一端部に片寄らせて接続する点でこれと相違する。また、図９は、図８に示したフィルムキャリアの底面構造を上面側から透視して示す透視図である。基本的な構造は図２に示した構造と同様であるが、第２の配線５ｂをテストパッド３の底面の中央部に接続するのではなく、上記一端部とは異なるテストパッド３の底面の他端部に片寄らせて接続する点でこれと相違する。このように、第１の配線５ａをテストパッド３の上面の一端部に、第２の配線５ｂをテストパッドの底面の他端部にそれぞれ接続することにより、第１の配線５ａと第２の配線５ｂとはテストパッド３との接続部分において二次元的に重複しない。
【００２９】
以下、ＩＣチップ４のバーンイン方法について説明する。図１０，１１は、ＩＣチップ４のバーンイン方法の一つの工程を説明するための図である。図１０，１１において、テストパッド３ａは、ＩＣチップ４の有する複数のパッドのうち電源電位を与えるべきパッドに対応するテストパッドである。また、テストパッド３ｂは、ＩＣチップ４の有する複数のパッドのうち接地電位を与えるべきパッドに対応するテストパッドである。図８，９に示したように、全てのテストパッド３は第１の配線５ａ及び第２の配線５ｂにそれぞれ接続されている。そこで、テストバッド３ａ以外のテストパッドと第１の配線５ａとの接続部分を切断し、かつ、テストパッド３ｂ以外のテストパッドと第２の配線５ｂとの接続部分を切断するように、ベースフィルム１の上面から底面に貫通する穴を穴開け機等によって形成する（図１０，１１）。
【００３０】
その後の工程は上記実施の形態１と同様である。即ち、フィルムキャリアをリール８に巻き取り、これをバーンイン装置９内に投入する。そして、バーンイン装置９の備える電位供給部１０によって、第１の配線５ａに電源電位を、第２の配線５ｂに接地電位をそれぞれ与える。
【００３１】
このように本実施の形態２に係るフィルムキャリア及びバーンイン方法によれば、第１の配線５ａと第２の配線５ｂとがテストパッド３との接続部分において互いに二次元的に重複しない。従って、テストパッド３ａ以外のテストパッドと第１の配線５ａとの接続部分、あるいはテストパッド３ｂ以外のテストパッドと第２の配線５ｂとの接続部分を切断する際に、ベースフィルム１の上面と底面との間を貫通する穴を開けることにより、各接続部分を容易に切断することができる。
【００３２】
【発明の効果】
この発明のうち請求項１に係るものによれば、フィルムキャリアがテストパッド以外の部分では互いに電気的に分離された第１及び第２の配線を備える。従って、各テストパッドごとに第１又は第２の配線とテストパッドとの接続部分を選択的に切断することで、第１の配線５ａとテストパッドとの接続を残すことにより、あるいは第２の配線とテストパッドとの接続を残すことにより、第１又は第２の配線及びテストパッドを介してＩＣチップの有するパッドに異なる電位を与えることができる。
【００３３】
また、この発明のうち請求項２に係るものによれば、第１及び第２の配線のうち少なくともいずれか一方をメッキ線と共用することにより、フィルムキャリアの構成の簡略化を図ることができる。
【００３４】
また、この発明のうち請求項３に係るものによれば、第１及び第２の配線がベースフィルムの第１及び第２主面上にそれぞれ形成されるため、第１及び第２の配線とテストパッドとの接続部分を切断する場合に、その切断が容易となる。
【００３５】
また、この発明のうち請求項４に係るものによれば、第１及び第２の配線がテストパッドとの接続部分において互いに２次元的に重複しないため、第１及び第２の配線とテストパッドとの接続部分を、穴開け機等のような簡単な装置によって切断することができる。
【００３６】
また、この発明のうち請求項５に係るものによれば、第１接続部分を切断することにより第１パッドのみに第１電位を与えることができ、第２接続部分を切断することにより第２パッドのみに第２電位を与えることができる。即ち、フィルムキャリアを各ＩＣチップ毎に切り分けることなくＩＣチップの有するパッドに異なる電位を与えることができ、フィルムキャリアごと一括してバーンインを実施することができる。
【００３７】
また、この発明のうち請求項６に係るものによれば、穴開け機等によって第１及び第２接続部分の切断を実行することができ、レーザ等を用いて切断する場合よりも簡易に当該切断を実行することができる。
【００３８】
また、この発明のうち請求項７に係るものによれば、フィルムキャリアをリールに巻き取った状態でバーンイン装置に投入するため、バーンイン装置に一度に投入できるＩＣチップの個数を増大でき、バーンイン装置の処理能力を大幅に向上することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係るフィルムキャリアの上面構造を示す上面図である。
【図２】 図１に示したフィルムキャリアの底面構造を上面側から透視して示す透視図である。
【図３】 図１，２に示したフィルムキャリアの断面構造を示す断面図である。
【図４】 ＩＣチップ４のバーンイン方法を順に説明するための図である。
【図５】 ＩＣチップ４のバーンイン方法を順に説明するための図である。
【図６】 ＩＣチップ４のバーンイン方法を順に説明するための図である。
【図７】 ＩＣチップ４のバーンイン方法を順に説明するための図である。
【図８】 本発明の実施の形態２に係るフィルムキャリアの上面構造を示す上面図である。
【図９】 図８に示したフィルムキャリアの底面構造を上面側から透視して示す透視図である。
【図１０】 ＩＣチップ４のバーンイン方法を説明するための図である。
【図１１】 ＩＣチップ４のバーンイン方法を説明するための図である。
【図１２】 従来のフィルムキャリアの上面構造を示す上面図である。
【図１３】 図１２に示したフィルムキャリアの底面構造を上面側から透視して示す透視図である。
【図１４】 ＩＣチップ１０４のバーンイン方法を説明するための図である。
【符号の説明】
１ ベースフィルム、３，３ａ，３ｂ テストパッド、４ ＩＣチップ、５ａ第１の配線、５ｂ 第２の配線、６ リード、８ リール、９ バーンイン装置、１０ 電位供給部。
Claims (7)
- ベースフィルムと、
前記ベースフィルムにアセンブリされるＩＣチップの有する複数のパッドのそれぞれに対応して前記ベースフィルムに設けられた複数のテストパッドと、
前記ベースフィルム上に設けられ、前記複数のテストパッドのそれぞれに対して共通に接続される第１の配線と、
前記ベースフィルム上に設けられ、前記複数のテストパッドのそれぞれに対して共通に接続されるとともに、前記複数のテストパッド以外の部分では前記第１の配線と電気的に分離された第２の配線と
を備えるフィルムキャリア。 - 前記第１及び第２の配線のうち少なくともいずれか一方は、前記テストパッドと前記パッドとを接続するリードを電解メッキするためのメッキ線である、請求項１記載のフィルムキャリア。
- 前記複数のテストパッドのそれぞれは前記ベースフィルムの第１主面と第２主面との間を選択的に貫通して形成され、
前記第１の配線は前記ベースフィルムの前記第１主面上に設けられ、
前記第２の配線は前記ベースフィルムの前記第２主面上に設けられる、請求項１記載のフィルムキャリア。 - 前記第１及び第２の配線は、前記第１及び第２の配線と前記テストパッドとの接続部分において互いに二次元的に重複しないように前記テストパッドにそれぞれ接続される、請求項３記載のフィルムキャリア。
- 請求項１〜４のいずれか一つに記載のフィルムキャリアの前記ＩＣチップの一括バーンイン方法であって、
前記複数のパッドのうち所定の第１電位を与えるべき第１パッドに対応する前記テストパッド以外の前記テストパッドと前記第１の配線との第１接続部分を切断する第１工程と、
前記複数のパッドのうち所定の第２電位を与えるべき第２パッドに対応する前記テストパッド以外の前記テストパッドと前記第２の配線との第２接続部分を切断する第２工程と、
前記第１の配線を介して前記第１パッドに前記第１電位を、前記第２の配線を介して前記第２パッドに前記第２電位をそれぞれ与える第３工程と
を備えるバーンイン方法。 - 請求項５記載のバーンイン方法のうち特に請求項４記載のフィルムキャリアの前記ＩＣチップの一括バーンイン方法であって、
前記第１及び第２接続部分の切断は、前記ベースフィルムの前記第１主面から前記第２主面に貫通する穴を前記第１及び第２接続部分にそれぞれ設けることによりそれぞれ実行される、請求項５記載のバーンイン方法。 - 前記第１及び第２工程後、前記第３工程前に実行され、前記フィルムキャリアをリールに巻き取る工程と、
前記リールをバーンイン装置に投入する工程と
をさらに備え、
前記第１及び第２電位は、前記フィルムキャリアの端部において前記第１及び第２の配線にそれぞれ接続される電位供給部から前記第１及び第２の配線にそれぞれ与えられる、請求項５記載のバーンイン方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11869098A JP3717660B2 (ja) | 1998-04-28 | 1998-04-28 | フィルムキャリア及びバーンイン方法 |
| US09/118,927 US6300577B1 (en) | 1998-04-28 | 1998-07-20 | Film carrier and method of burn-in testing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11869098A JP3717660B2 (ja) | 1998-04-28 | 1998-04-28 | フィルムキャリア及びバーンイン方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312714A JPH11312714A (ja) | 1999-11-09 |
| JP3717660B2 true JP3717660B2 (ja) | 2005-11-16 |
Family
ID=14742770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11869098A Expired - Fee Related JP3717660B2 (ja) | 1998-04-28 | 1998-04-28 | フィルムキャリア及びバーンイン方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6300577B1 (ja) |
| JP (1) | JP3717660B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154048B2 (en) * | 2000-04-12 | 2006-12-26 | Citizen Watch Co., Ltd. | Common electrode wire for plating |
| TW546804B (en) * | 2001-11-16 | 2003-08-11 | Advanced Semiconductor Eng | Electric testing method for bumps |
| KR100505665B1 (ko) * | 2003-01-14 | 2005-08-03 | 삼성전자주식회사 | 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법 |
| KR100555507B1 (ko) * | 2003-07-16 | 2006-03-03 | 삼성전자주식회사 | 칩스케일패키지 제조를 위한 박형 인쇄회로기판 |
| US7134197B2 (en) * | 2003-12-18 | 2006-11-14 | Honeywell International Inc. | Plastic lead frames utilizing reel-to-reel processing |
| CN101471321B (zh) * | 2007-12-29 | 2010-08-18 | 南茂科技股份有限公司 | 用于封装芯片的承载带及芯片封装结构 |
| JP4906747B2 (ja) * | 2008-01-29 | 2012-03-28 | ルネサスエレクトロニクス株式会社 | 信頼性試験に用いられるテストボード及び信頼性試験方法 |
| KR101457939B1 (ko) | 2009-11-02 | 2014-11-10 | 엘지이노텍 주식회사 | 탭 테이프 및 그 제조방법 |
| KR101148099B1 (ko) * | 2010-10-01 | 2012-05-23 | 엘지이노텍 주식회사 | 탭 테이프 및 그 제조방법 |
| KR101944795B1 (ko) | 2012-01-25 | 2019-04-17 | 삼성전자주식회사 | 테이프 필름 패키지 및 그의 제조방법 |
| KR20230123802A (ko) * | 2022-02-17 | 2023-08-24 | 삼성전자주식회사 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4479088A (en) * | 1981-01-16 | 1984-10-23 | Burroughs Corporation | Wafer including test lead connected to ground for testing networks thereon |
| US4467400A (en) * | 1981-01-16 | 1984-08-21 | Burroughs Corporation | Wafer scale integrated circuit |
| US4814855A (en) * | 1986-04-29 | 1989-03-21 | International Business Machines Corporation | Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape |
| US4717988A (en) * | 1986-05-05 | 1988-01-05 | Itt Defense Communications Division Of Itt Corporation | Universal wafer scale assembly |
| US4806409A (en) * | 1987-05-20 | 1989-02-21 | Olin Corporation | Process for providing an improved electroplated tape automated bonding tape and the product produced thereby |
| WO1989009493A1 (en) | 1988-03-28 | 1989-10-05 | Digital Equipment Corporation | Burn-in pads for tab interconnect structures |
| US5036380A (en) * | 1988-03-28 | 1991-07-30 | Digital Equipment Corp. | Burn-in pads for tab interconnects |
| US4899174A (en) * | 1988-08-05 | 1990-02-06 | Eastman Kodak Company | Method of making LED array printhead with tab bonded wiring |
| US5028983A (en) * | 1988-10-28 | 1991-07-02 | International Business Machines Corporation | Multilevel integrated circuit packaging structures |
| US5216806A (en) * | 1992-09-01 | 1993-06-08 | Atmel Corporation | Method of forming a chip package and package interconnects |
| JP2875122B2 (ja) * | 1992-11-20 | 1999-03-24 | 株式会社東芝 | リ−ド・キャリア |
| US5629239A (en) * | 1995-03-21 | 1997-05-13 | Tessera, Inc. | Manufacture of semiconductor connection components with frangible lead sections |
| US5726075A (en) * | 1996-03-29 | 1998-03-10 | Micron Technology, Inc. | Method for fabricating microbump interconnect for bare semiconductor dice |
| US6075711A (en) * | 1996-10-21 | 2000-06-13 | Alpine Microsystems, Inc. | System and method for routing connections of integrated circuits |
-
1998
- 1998-04-28 JP JP11869098A patent/JP3717660B2/ja not_active Expired - Fee Related
- 1998-07-20 US US09/118,927 patent/US6300577B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6300577B1 (en) | 2001-10-09 |
| JPH11312714A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5177863A (en) | Method of forming integrated leadouts for a chip carrier | |
| DE69527473T2 (de) | Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren | |
| JP3038553B2 (ja) | 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法 | |
| JPS62150728A (ja) | テ−プキヤリアおよびそれを用いた半導体装置 | |
| JP3717660B2 (ja) | フィルムキャリア及びバーンイン方法 | |
| EP0408863A2 (en) | Tab mounted chip burn-in structure | |
| EP1605738B1 (en) | Method for production of semiconductor package | |
| JP2007081058A (ja) | 配線基板及びその製造方法、並びに半導体装置 | |
| JPH0658926B2 (ja) | 動的チツプ・バーン・イン可能なテープ構造 | |
| US5181317A (en) | Method of making an engineering change to a printed wiring board | |
| JP2000216203A (ja) | Ｂｇａ用テ―プキャリアおよびそれを用いた半導体装置 | |
| CN210042351U (zh) | 一种pcb单板和pcb拼版 | |
| JP3008146B2 (ja) | 半導体素子収納用セラミックパッケージとその製造方法 | |
| US6538212B1 (en) | Circuit board for semiconductor device and manufacturing method thereof | |
| JPH0722469A (ja) | Ｔａｂ用テープキャリア | |
| JPH0878554A (ja) | Ｂｇａ型半導体装置 | |
| JPH10163591A (ja) | プリント配線板 | |
| JP2542636B2 (ja) | フィルムキャリア | |
| JP2629642B2 (ja) | 改造用印刷配線基板 | |
| JP3932188B2 (ja) | フレキシブル基板 | |
| JPH02129941A (ja) | キヤリアテープ | |
| JP2666786B2 (ja) | リードレス混成集積回路および回路結線方法 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JP2003171792A (ja) | 配線基板及びそのメッキ方法 | |
| JPS614264A (ja) | 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041110 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050831 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130909 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |