JP2000311912A - 半導体基板の処理方法、電気的組立体の製作方法、及び、はんだバンプ付き半導体基板 - Google Patents
半導体基板の処理方法、電気的組立体の製作方法、及び、はんだバンプ付き半導体基板Info
- Publication number
- JP2000311912A JP2000311912A JP2000097411A JP2000097411A JP2000311912A JP 2000311912 A JP2000311912 A JP 2000311912A JP 2000097411 A JP2000097411 A JP 2000097411A JP 2000097411 A JP2000097411 A JP 2000097411A JP 2000311912 A JP2000311912 A JP 2000311912A
- Authority
- JP
- Japan
- Prior art keywords
- polymer layer
- semiconductor substrate
- solder
- release layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 210
- 239000004065 semiconductor Substances 0.000 title claims abstract description 127
- 239000000758 substrate Substances 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title abstract description 52
- 229920000642 polymer Polymers 0.000 claims abstract description 173
- 239000000203 mixture Substances 0.000 claims description 55
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 abstract description 25
- 238000002161 passivation Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 295
- 230000008569 process Effects 0.000 description 24
- 239000002002 slurry Substances 0.000 description 20
- 239000002245 particle Substances 0.000 description 16
- 230000001070 adhesive effect Effects 0.000 description 12
- 238000005553 drilling Methods 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 10
- 238000003672 processing method Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 239000002131 composite material Substances 0.000 description 8
- 239000007788 liquid Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- 239000002998 adhesive polymer Substances 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000000712 assembly Effects 0.000 description 4
- 238000000429 assembly Methods 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- -1 polysiloxane Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- HYZJCKYKOHLVJF-UHFFFAOYSA-N 1H-benzimidazole Chemical compound C1=CC=C2NC=NC2=C1 HYZJCKYKOHLVJF-UHFFFAOYSA-N 0.000 description 1
- 229910001369 Brass Inorganic materials 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000006165 Knowles reaction Methods 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 239000004902 Softening Agent Substances 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 239000004643 cyanate ester Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 150000001925 cycloalkenes Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 239000004811 fluoropolymer Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229920001002 functional polymer Polymers 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001643 poly(ether ketone) Polymers 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920000412 polyarylene Polymers 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05164—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05169—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05611—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05664—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05669—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
組立体の信頼性を改良し、製作中に使用される工程及び
材料が削減された半導体基板及びその製作方法の提供を
目的とする。 【解決手段】 本発明の半導体基板の処理方法は、導電
性領域と、ポリマー層と、リリース層とを含む積層を形
成する工程を有し、ポリマー層は、半導体基板と回路層
の間に設けられる。アパーチャは、導電性領域を露出す
るため、ポリマー層とリリース層の間に形成される。ア
パーチャ内において、はんだ組成物は、はんだバンプを
形成するためリフロー処理される。ポリマー層は、半導
体基板から得られたチップに対するパッシベーション層
として役立つ。
Description
マー層を含む半導体装置に処理する方法及び構造体に関
する。
ップを回路基板のような配線基板に連結するための非常
に一般的な方法である。フリップチップボンディング処
理の一例として、複数のはんだバンプが半導体チップ上
に作製され、バンプはチップの表面側にある。バンプが
作製されたチップは、表裏が逆にされて回路基板に取り
付けられ、バンプは導電性パッドを回路基板に接触させ
る。次に、はんだバンプは加熱され、パッドに結合され
たはんだジョイントを形成し、チップを回路基板に連結
する。
ップは、ワイヤボンディングのような他のチップ接続処
理よりも多数の利点がある。たとえば、ワイヤボンディ
ングされた組立体における回路基板は、典型的に環状パ
ターンのパッドを有し、チップは表向きに環状パターン
内に固定される。精細な配線は、回路基板上のパッドを
チップの上向き面の周辺にあるパッドに接触させる。こ
のような組立体の場合に、チップと基板の間の入出力
(I/O)コネクションの数は制限され、配線によって
占領される空間はかなり大きい。
処理されたチップは、ボンディングワイヤのような中間
導電性構造体を用いること無く、下側にある回路基板と
連結する。その結果として、フリップチップ組立体内の
チップと回路基板の間には、ワイヤボンディング処理さ
れた組立体のような組立体よりも短い信号パスが存在す
る。また、フィリップチップボンディング処理されたチ
ップは、チップと回路基板を連結するボンディングワイ
ヤのような中間導電性構造体を必要としないので、電気
的組立体で使用される材料及び処理工程が削減される。
材料及び処理工程を削減することによって、電気的組立
体のコストが著しく削減される。その上、フリップチッ
プ組立体の場合に、I/Oコネクションは、典型的なワ
イヤボンディング処理された組立体の場合とは異なり、
チップ面の周辺領域には限定されない。フリップチップ
組立体の場合に、I/Oコネクション(たとえば、はん
だジョイント)は、チップの表面全域に存在する。フリ
ップチップ組立体におけるチップと回路基板の間のI/
Oコネクションの本数が増加すると、チップと回路基板
の間の信号経路が増加する。
があるが、フリップチップボンディングには多数の問題
点もある。たとえば、ステンシルは、フリップチップボ
ンディングされるべきチップ上にはんだバンプを形成す
るため使用され得る。典型的なステンシル処理の場合
に、剛性ステンシルが多数のチップを有する半導体ウェ
ーハ上に設けられる。ステンシルはウェーハ上に設けら
れるので、ステンシルのアパーチャは個々のチップのパ
ッドと整列される。堆積したはんだは、次に、ウェーハ
上にはんだバンプを形成するようリフロー処理される。
リフロー処理後、ステンシルはウェーハから分離され
る。マスクがウェーハから分離されたとき、ステンシル
は、1個以上のはんだバンプと不注意に接触し、はんだ
バンプをウェーハから取り除く可能性がある。このよう
な状況が発生したとき、バンプが作製されたチップの歩
留まりを最大にするためウェーハを加工する必要があ
る。ウェーハの加工はコスト高であり、かつ、時間を要
する。従来の写真像形成可能、かつ、除去可能なはんだ
マスクは、上記の剛性ステンシルの代わりに使用できる
が、はんだマスクを使用すると、形成された電気的組立
体のコストを増加させる余分な処理工程が必要になる。
んだジョイントを有する点が有利ではあるが、はんだジ
ョイントの数が増加すると共に他の問題が生ずる。たと
えば、鉛含有はんだは、アルファ粒子を放出し、このア
ルファ粒子ははんだが接合されるチップを入る。吸収さ
れたアルファ粒子は、チップ内のセルをフリップ状態に
変え、チップのメモリエラーが生ずる。このようなエラ
ーは「ソフトエラー」として公知であり、チップ形状が
小さくなり、はんだジョイントの数が増加すると共に増
大する傾向がある。
性がある。動作中に、チップ組立体内のチップは、ター
ンオンされ、ターンオフされるのに応じて加熱、冷却さ
れる。チップ及び回路基板は、典型的に、異なる熱膨張
特性を有する非類似の材料により作られるので、チップ
及び回路基板は相対的に移動し得る。この相対運動はは
んだジョイントを変形させ、機械的応力を加える。この
応力は、チップの繰り返し動作と共にり返しジョイント
に加えられ、時間的にはんだジョイントを破損させる。
したがって、はんだジョイントの破損の可能性は、たと
えば、ワイヤボンディングチップ組立体よりもフリップ
チップ組立体の方が高い。その理由は、チップ上のはん
だジョイントの数が、ワイヤボンディングチップ組立体
よりもフリップチップ組立体の場合に著しく多いからで
ある。
ップチップを有する電気的組立体の信頼性を改良するこ
とができると共に、フリップチップを有する電気的組立
体を形成するため使用される工程及び材料が削減された
方法及び構造体を提供することである。
導体基板を処理する方法に関係する。この方法は、導電
性領域と、ポリマー層と、リリース層とを含む積層を形
成する工程を有し、ポリマー層は、半導体基板と回路層
の間に設けられる。アパーチャは、導電性領域を露出す
るため、ポリマー層とリリース層の間に形成される。ア
パーチャ内において、はんだ組成物は、はんだバンプを
形成するためリフロー処理される。
た半導体基板に関係する。バンプが形成された半導体基
板は、導電性領域と、半導体基板上のポリマー層と、ポ
リマー層上のリリース層とを有する。ポリマー層及びリ
リース層は、導電性領域上に設けられた共通アパーチャ
を有し、共通アパーチャは導電性領域に電気的接続され
たはんだバンプを有する。
ュール及びチップスケールパッケージのような電気的組
立体を形成する方法に関する。
マー層、及び、リリース層を有する半導体基板を含み、
上記ポリマー層が上記半導体基板と上記リリース層との
間に設けられた積層体を形成し、上記導電性領域を露出
するため、上記ポリマー層及び上記リリース層にアパー
チャを形成し、上記アパーチャ内にはんだ組成物を堆積
し、はんだバンプを形成するため、上記はんだ組成物が
上記アパーチャ内に残っている間に上記はんだ組成物を
リフロー処理し、上記ポリマー層から上記リリース層を
分離する、半導体基板の処理方法である。
複数の導電性領域を有する半導体基板と、ポリマー層
と、リリース層とを含み、上記ポリマー層が上記半導体
基板と上記リリース層との間に設けられた積層体を形成
し、上記導電性領域を露出するため、上記ポリマー層及
び上記リリース層に複数のアパーチャを形成し、上記ア
パーチャ内にはんだ組成物を堆積し、複数のはんだバン
プを上記半導体基板上に形成するため、上記はんだ組成
物が上記アパーチャ内に残っている間に上記はんだ組成
物をリフロー処理し、上記ポリマー層から上記リリース
層を分離し、上記複数のチップを互いに分離するため、
少なくとも1個のチップに、はんだバンプと、上記少な
くとも1個のチップの表面で上記はんだバンプの周辺に
設けられたポリマー層の一部分とが含まれるように、上
記半導体基板及び上記ポリマー層を切断し、上記少なく
とも1個のチップ上の上記はんだバンプが回路基板上の
導電性領域に連結されるように、上記少なくとも1個の
チップを回路基板に実装する電気的組立体の製作方法で
ある。
る半導体基板と、上記半導体基板の上にあるポリマー層
と、上記ポリマー層の上にあるリリース層と、はんだバ
ンプとを含み、上記ポリマー層及び上記リリース層は上
記導電性領域上に配置された共通のアパーチャを有し、
上記はんだバンプは上記共通のアパーチャ内に設けら
れ、上記半導体基板上の上記導電性領域に電気的接続さ
れている、はんだバンプ付き半導体基板である。
付き半導体基板は、上記はんだバンプが支柱部及びヘッ
ド部を有し、上記支柱部が上記ヘッド部と上記導電性領
域との間に設けられている。
導体基板は、上記はんだバンプが約3のアスペクト比を
有する。
以下の詳細な説明、添付図面、及び、特許請求の範囲に
記載された事項から当業者に容易に理解される。
施例について説明する。図1乃至6には、半導体基板上
にはんだバンプを形成する例示的な方法が示されてい
る。
な積層体20が形成される。積層体20は半導体基板1
0を含み、半導体基板10は、複数の導電性領域11、
リリース層16、及び、基板10とリリース層16の間
のポリマー層14を有する。
の断面図が示される。好ましい実施例において、半導体
基板10は、複数の集積回路チップを含む半導体ウェー
ハ(たとえば、Si、GaAs)である。本発明の実施例にお
いて、導電性領域は、個別の集積回路チップ上の導電性
パッドでもよい。ウェーハは、後で(たとえば、ウェー
ハ上にはんだバンプを形成した後に)、集積回路チップ
を分離するためダイシングされるので、望ましい形態で
実装若しくはパッケージングすることができる。他の実
施例において、半導体基板10は、ダイシングされない
単体の半導体装置でもよい。
作製され、単層若しくは多層のいずれの形式でも構わな
い。たとえば、導電性領域11は、Cu、Al、Ag、Au、P
d、Pt及びこれらの合金のような金属の単層を含む。必
要に応じて、導電性領域11は多層により構成してもよ
い。たとえば、導電性領域11は、真鍮、青銅、Zn、N
i、Sn、Cd、Bi、Au、In、Pd、Ag、はんだ、合金及びこ
れらの化合物のような適当な金属材料を含む1層以上の
適当な導電性材料の層で被覆された導電性材料(たとえ
ば、Al若しくはCuのような金属)の層を含む。導電性領
域は、Ti/Ni/Au及びAl-W/Cuのようなアンダーバンプ冶
金(UBM)組成物を含み得る。導電性領域11内の層数
とは無関係に、導電性領域の露出面(すなわち、蒸着は
んだにより接触されるべき表面)は、好ましくは、Cu、
Ni、Ag、Au、Sn、Pd、及び、これらの化合物のようなは
んだ付けできる材料を含む。より詳細には、はんだ付け
できる材料は、Ni若しくはPdのような拡散バリアメタル
である。
着特性を有し、熱硬化性又は熱可塑性である。ポリマー
層14は、エラストマー特性があってもよい。適当なポ
リマー材料には、エポキシ機能性ポリマー、ポリイミ
ド、液晶ポリマー、シクロオレフィン、ポリウレタン、
ポリアミド、ベンゾシクロブタン、ポリアミド−イミ
ド、ポリアリレン エーテル、ベンゾイミダゾール、ポ
リエーテルケトン、ポリシロキサン、ポリエーテルエー
テルケトン、ポリフェニルキノザリン、ポリイミドイソ
−インドロキナゾリンジオン、フルオロポリマー、シア
ナート エステル、ビスマレイミド トリアジン(B
T)、シナート エステル、及び、これらの化合物が含
まれる。
ある。ポリマー層が熱硬化性である場合に、ポリマー層
は硬化していないときには粘着性があるが、硬化したと
きには粘着性がない。さらに、ポリマー層14は適時硬
化される。好ましくは、ポリマー層14は、リリース層
16及びポリマー層14にアパーチャ(図3)が形成さ
れる前に硬化される。
同一組成物若しくは異なる組成物の適当な数の副層を有
する。たとえば、ポリマー層は、1又は2層のポリマー
副層で覆われた剛性コア若しくは熱的に安定な柔軟性コ
アを含む。ポリマー層14、又は、ポリマー層14の中
の1層以上の副層は、適当な厚さを有する。たとえば、
ポリマー層14、又は、ポリマー層14の中の1層以上
の副層の厚さは、約10μm以上でもよい。好ましく
は、ポリマー層14の厚さは、少なくとも約75μmで
ある。このような厚さは、はんだバンプ若しくは引き続
いて形成されたはんだジョイントより放出されたアルフ
ァ粒子からウェーハ内の集積回路を保護するため適当で
ある。ポリマー層は、より好ましくは、約100μm乃
至約200μm以上の厚さを有する。この厚さは、チッ
プスケールパッケージのような電気的組立体を製作する
ため特に適当である。
剥離可能な形でポリマー層14に接着される。すなわ
ち、ポリマー層14とリリース層16の間の接着力は、
人若しくは機械が、ポリマー層14の物理的配置を著し
く阻害することなく、リリース層16をポリマー層14
から剥ぎ取ることができるような力である。
さを含む適当な厚さを有する。一部の実施例において、
リリース層は、約7.5μm乃至約200μmの厚さを
有し、好ましくは、約50μm乃至約100μmの厚さ
を有する。他の実施例において、リリース層は、約50
0μm以上の厚さを有する。引き続いて形成されるバン
プ付きの半導体基板からチップスケールパッケージを形
成する必要があるとき、約500μmよりも厚いリリー
ス層を使用しても構わない。リリース層は、たとえば、
電気的組立体のチップと回路基板の間の間隔を増大させ
ることができる高アスペクト比のはんだバンプを製作す
るため利用される。間隔を増大させる利点は以下に詳細
に説明される。
れる。たとえば、リリース層は、はんだバンプを形成す
るため使用されるはんだ粒子のリフロー温度で溶融しな
い金属材料若しくはポリマー材料を含有する。この点に
関して、リリース層16は、約250℃を超える融点、
好ましくは、約350℃、或いは、約450℃を超える
融点を有する。好ましくは、リリース層は、ポリテトラ
フルオロエチレン(TeflonTM)、ポリイミド、又は、金
属のような熱的に安定な材料である。
形成することができる。たとえば、ポリマー層14は、
半導体基板10に接着する前に予め形成してもよい。適
当な予備形成されたポリマー層には、いわゆる「ボンデ
ィングシート」が含まれる。適当な市販されているボン
ディングシートには、日本製鋼製のポリイミドボンディ
ングシートSPB-Aと、DuPont製のKaptonTMKJ及びKapton
TMEKJと、ニットーデンコー製のPFMと、三菱GMPLと、味
の素ABFとがが含まれる。
マー層は半導体基板10に積層される。一例として、2
層のリリース層の間に挟み込まれた粘着性ポリマー層を
含む合成物が得られる。一方のリリース層は、粘着性ポ
リマー層から分離してもよく、粘着性ポリマー層の粘着
面が露出される。次に、粘着性ポリマー層/リリース層
の合成物は、半導体基板10にタック積層してもよい。
タック積層中に、熱及び圧力によって粘着性ポリマー層
中の樹脂が軟化され、ポリマー層14が半導体基板10
に接着できるようになる。好ましくは、タック積層は、
真空下の低圧(たとえば、約15psi乃至約100p
si)で行なわれる。リリース層16/ポリマー層14
の合成物が半導体基板10上に積層されるとき、リリー
ス層16は、ポリマー層14が積層プレスのダイに接着
することを防止する利点が得られる。これは、リリース
層16の外面が実質的に非粘着性のためである。タック
積層後、予め露出したポリマー層14の粘着面は、半導
体基板の表面に接触し、分離されていないリリース層1
6はポリマー層14の上部にあり、これにより、積層体
20が形成される。
リース層16は異なるリリース層で置き換えてもよい。
たとえば、リリース層16/ポリマー層14の合成物
は、半導体基板10に積層され得る。ポリマー層が半導
体基板に接触、接着した後、リリース層16は、露出し
た粘着面を有するポリマー層から(剥離によって)分離
される。より望ましいリリース層は、積層体20を形成
するため、ポリマー層の露出した粘着面上に積層され得
る。リリース層の置き換えは、異なる特性を有するリリ
ース層が必要とされる場合には望ましい。たとえば、低
い融点を有するリリース層は、より高い融点を有するリ
リース層と置換する方が望ましい。
マー層及びリリース層は、半導体基板上に同時に積層し
てもよい。たとえば、望ましいポリマー層及び望ましい
リリース層は、半導体基板に配置される。この合成物
は、熱プラテンを用いてこの合成物に加圧することによ
って、又は、この合成物を1対の積層ローラーに通すこ
とによって、一体的に積層され、積層体20が形成され
る。
体基板10に形成してもよい。これは、液体接着剤の層
を第1の回路層10の表面上にスクリーン印刷、スプレ
イコーティング、又は、カーテンコーティングするよう
な適当な方法で半導体基板10に形成され得る。液体接
着層が半導体基板10に堆積された後、液体接着層は溶
媒を除去するためソフトベーキング処理される。溶媒が
液体接着剤中に存在する場合、ソフトベーキングは、溶
媒を蒸発させることにより液体接着剤からの溶媒の除去
速度を増加させて液体接着剤から溶媒を分離させる。液
体接着層は、材料の接着特性を著しく失わせることな
く、約1分間以上に亘って室温(25℃)を上回る温度
まで加熱される。粘着性ポリマー層を形成した後、リリ
ース層がポリマー層に積層される。
リリース層は任意の適当な方法でポリマー層14に形成
される。これは、ポリマー層14が半導体基板10の上
に置かれる前、又は、置かれた後に行なわれる。たとえ
ば、リリース層16は、金属又はポリマー材料の連続的
若しくは不連続的な層をボンディングシート14に蒸着
することによってポリマー層14上に作製される。
た後、1個以上のアパーチャが、半導体基板10上の1
個以上の導電性領域11を露出させるため、ポリマー層
14とリリース層16に作製される。各アパーチャ18
は、約25μm以上の径を有する。作製されたアパーチ
ャは、好ましくは、約25μmから約500μmの範
囲、より好ましくは、約50μmから約250μmの範
囲に収まる径を有する。本発明の実施例において、最小
アパーチャ径は、引き続いてアパーチャに堆積される導
電性粒子の最大粒子サイズの約3倍である。たとえば、
図3に示されたアパーチャの最小径は、約15μmの最
大径を有する導電性粒子に対し約50μm以上に達し得
る。
る。好ましくは、アパーチャ18は、ポリマー層14/
リリース層16の合成物が半導体基板1−上に配置され
ている間にこの合成物をレーザドリル加工することによ
って形成される。レーザドリル加工を行うことにより、
ポリマー層14及びリリース層16に作製されたアパー
チャは、相互に整列し、かつ、半導体基板10上の導電
性領域11に対し整列する。この目的のため適当なレー
ザが使用される。たとえば、YAG−UVレーザ、エキ
シマレーザ、又は、炭酸ガスレーザがアパーチャ18を
作製するため使用される。YAG−UVレーザは、より
歩留まりの高い無欠陥ドリル加工アパーチャが得られ、
かつ、YAG−UVレーザを用いて作製されたアパーチ
ャは典型的に洗浄する必要が無いので、YAG−UVレ
ーザが好ましい。選択的に、レージングシートは、レー
ザドリル加工処理(レーザ穿孔)を簡単に行うためリリ
ース層の上部に載置され得る。レージングシートは、レ
ーザドリル加工のため有益な熱分散を促し、より精密な
孔ドリル加工を実現させる。適当なレージングシート
は、Mitsubishi Chemical, Inc.から入手できる。
成してもよく、多数のアパーチャ18はレーザを用いて
実質的に同時に形成され得る。たとえば、広域レーザ除
去プロセスにおいて、レーザドリルマスク(たとえば、
約1ミクロン以上の厚さを有するCr又はTiの不連続層)
がリリース層16の上に形成若しくは載置される。次
に、レーザは、複数のアパーチャ18を実質的に同時に
形成するため、レーザマスクのアパーチャを通して露出
したリリース層16とポリマー層14の一部分を照射
し、次に除去する。本例の場合に、好ましくは、CO2レ
ーザは、複数のアパーチャを実質的に同時に形成すべ
く、リリース層16とポリマー層14の一部分を除去す
るため使用される。レーザドリル加工の後、レーザマス
クは取り除かれる。
することによって、下にあるポリマー層の上側表面がレ
ーザドリル加工プロセスからの副生物によって汚染され
ることは防止される。ポリマー層14がチップと回路基
板の間のアンダーフィルとして使用されるべき場合、ポ
リマー層の露出した粘着面上の汚染は、ポリマー層が回
路基板に接着することを阻害する。たとえば、残骸副生
物は、アパーチャを作製するためポリマー層がレーザ加
工されるときに生成される可能性がある。残骸副生物が
ポリマー層の粘着性表面に堆積した場合、残骸副生物
は、この表面と回路基板の表面との間に堆積し、チップ
と回路基板の間のボンディングを阻止する。
は、ドライエッチング法若しくはウェットエッチング法
を用いてポリマー層14とリリース層16に作製され
る。たとえば、一部の実施例では、ホトレジスト層はリ
リース層16の上に堆積される。ホトレジスト層は、次
に、パターニングされ、半導体基板10上で導電性領域
11の上方にリリース層16の一部分を露出させるため
現像される。リリース層16の露出した部分は、導電性
領域11を露出させるアパーチャ18を作製するため、
隣接したポリマー層14の対応した部分と共にエッチン
グされる。他の実施例では、リリース層16及びポリマ
ー層14は感光性であり、両方の層は放射線でパターン
露光され、複数のアパーチャ18を形成するように現像
される。
ましくない残留物を取り除くため洗浄してもよい。プラ
ズマ洗浄処理又は湿式洗浄プロセスを含む適当な洗浄方
法が使用される。
半導体基板10の導電性領域11の上方のポリマー層1
4及びリリース層16に作製された後、はんだ組成物3
0がアパーチャ18と導電性領域11に堆積される。好
ましくは、はんだ組成物は、導電性スラリーの形をして
いる。はんだ組成物が堆積させられる方法とは無関係
に、はんだ組成物は、リリース層16が未だ元の場所に
ある間に、アパーチャ18内と導電性領域11上とに堆
積される。
組成物がアパーチャ内の堆積される。好ましくは、はん
だ組成物は、鉛又は錫合金を含有するはんだ粒子を含
む。このような適当な合金の例には、Sn-Ag(たとえ
ば、Sn96.5:Ag3.5)及びSn−Pb(たとえば、63Sn:37P
b)合金が含まれる。はんだ組成物は、キャリア(たと
えば、柔軟化用キャリア)を含み、選択的にその他の適
当な添加物を含有する。キャリアは、樹脂、溶媒、硬化
剤、及び、柔軟化剤の中の少なくとも一つを含む。
スラリーは、ステンシル処理を含む適当な方法によって
アパーチャ18内に堆積させられる。ステンシル処理
は、立ち上がりエッジに沿ってスラリーが堆積したリリ
ース層16の表面の上でドクターブレードのようなブレ
ードを通過させる。スラリーはリリース層16の表面全
体を通過するので、一部のスラリー20がアパーチャ1
8内に堆積する。一部のスラリー残留物21は、ステン
シル処理後にリリース層16の外面上に留まる。開口さ
れたリリース層16はステンシルとして機能し、ポリマ
ー層14のアパーチャ内に堆積するスラリーの量を制御
する。
リース層をステンシルとして使用することにより幾つか
の利点が得られる。第1に、リリース層16は、スラリ
ーの堆積中にポリマー層14のボンディング表面を保護
し、スラリーがポリマー層のボンディング表面を汚染す
ることは防止される。上述の通り、ポリマー層がアンダ
ーフィル材料として使用される場合、ポリマー層のボン
ディング表面に存在する汚染物はポリマー層が隣接した
回路基板に適切に接着することを妨げる。
に、処理中にステンシルのミスアライメントが生じる可
能性がある。このため、ステンシルアパーチャの径は、
通常、はんだ組成物が堆積するアパーチャの径よりも小
さい。しかし、本発明の実施例の場合に、リリース層1
6のアパーチャは、下にあるポリマー層14内のアパー
チャと実質的に完全に整列され、実質的に同じ径を有す
る。したがって、ポリマー層のアパーチャの最小径は、
除去可能なステンシルの場合のようにリリース層のアパ
ーチャの径によって制限されない。このため、リリース
層を使用することにより、より小さい径を有し、かつ、
より稠密に詰め込まれたはんだバンプを作製することが
できる。
な最も薄いステンシル(25μm)よりも薄い12.5
μmにすることができる。より薄いステンシルは、スラ
リーをより小さいアパーチャに堆積させるため使用する
ことができ、結果的にさらに小さいはんだバンプが作製
される。
シルと対比するに、下にある半導体基板の不均一性によ
って生じたポリマー層の表面上の任意の非平坦部に巧く
倣う。このため、複数のアパーチャ18の中にステンシ
ルされるはんだ組成物の量の変動が減少する。その結果
として、リリース層16を用いることによって、高稠密
の小さいバイア構造体を高い信頼性で作製するために重
要な要因であるより均一な充填と、より優れた制御可能
性とが実現する。
数回使用され、後でポリマー層14に移される可能性の
ある汚染物をその表面に収集する傾向がある。上記の通
り、ポリマー層14のボンディング表面上の汚染は、ポ
リマー層14の粘着性表面が隣接した表面に接着するこ
とを妨げる。
物を誘電体層(たとえば、ポリマー層)のアパーチャ内
にステンシル処理することは、電気めっき、及び、スパ
ッタリングのような方法よりも多数の有利な効果をもた
らす。たとえば、ステンシル処理は、スパッタリングや
電気めっきのような従来の方法よりも非常に高速であ
り、低価格であり、実施しやすい。その上、スパッタリ
ングや電気めっきのような方法は、典型的に、余分な材
料を取り除くため、余分なエッチバック若しくはプレー
ナー化工程を必要とする。このような工程は本発明の実
施例の場合には必要とされない。さらに、ステンシル処
理され得る多数の望ましいはんだ組成物は、めっき処
理、若しくは、蒸着のような方法でパターニングできな
い。さらに、ステンシル処理中、導電性スラリーは、異
なるサイズを有するポリマー層のアパーチャに堆積され
得る。その結果として、異なるサイズを有するはんだバ
ンプがポリマー層に作製される。これに対し、電気めっ
きを用いて異なるサイズを有するバイア構造体を高い信
頼性で作製することは困難である。たとえば、ポリマー
層内の異なるサイズのアパーチャは、はんだを用いて均
一な高さまでアパーチャを完全にめっきするため、それ
ぞれに異なる電流密度を必要とする。これは、全体を通
じて比較的に均一な電気密度を有する電気めっき浴を用
いる場合には容易に実現し得ない。
パーチャ18に堆積させた後、はんだ組成物30はリフ
ローされる。リフロー処理時に、はんだ組成物30中の
導電性粒子は溶融し、一つに混じり合い、はんだ粒子の
間に存在していた隙間を実質的に除去する。はんだ組成
物30内の融合金属粒子の表面張力によって、融合粒子
ははんだバンプ31を形成する。
リフローすることができる。たとえば、はんだ組成物3
0は、はんだバンプ31を形成するため、アパーチャ1
8内で第1の時間に亘って第1のリフロー工程でリフロ
ーされ得る。組成物中のはんだ粒子は溶融し、流動する
ので、ポリマー層14及びリリース層16内のアパーチ
ャ18の側壁は、はなだ組成物のリフローを拘束する。
しかし、形成されたはんだバンプのはんだ組成物30の
露出した端部は拘束されずに還流する。形成中のバンプ
の露出した端における還流するはんだの表面張力は、バ
ンプの露出した端を湾曲させる(たとえば、円錐体又は
円錐体形状にする)。したがって、形成されたはんだバ
ンプは、露出した略直線状の辺部及び湾曲した端部を有
する。露出した端部は、バンプが配置されている導電性
領域11に対向して設けられる。
の上に開口されたリリース層が存在することにより多数
の効果が生じる。第1に、リリース層は隣接した還流は
んだ組成物の堆積物を分離するので、隣接した堆積物が
リフロー中に一体的に集まる可能性を減少させ、短絡を
生じさせる。
させる間、並びに、リフロー処理の間に、開口されたリ
リース層がポリマー層上に存在することにより、形成さ
れたはんだバンプにより多くのはんだを組み込むことが
可能になる。例えば、図4を参照するに、リリース層1
6のアパーチャは、下にあるポリマー層14の対応した
アパーチャ上方のスラリーの量を制限する。このスラリ
ーの量は、リリース層16内の個々のアパーチャの平均
断面積と、リリース層16の厚さとの積によって決まる
容積に実質的に一致する。リフロー処理中に、融合して
いるはんだ粒子は、はんだバンプを形成するため、溶融
し、一体的に混じり合う。スラリー中の非金属構成物は
蒸発し、形成されたはんだバンプから分離する。
層16は、たとえば、剥離によってポリマー層14から
分離される。リリース層16の上面に残る過剰なスラリ
ー、又は、ステンシルプロセスから還流されたスラリー
は、リリース層16をポリマー層14から分離すること
によって、得られた構造体からリリース層16と共に除
去される。このため、ポリマー層14の上側表面が露出
される。リリース層16をポリマー層14から分離した
後、図6に示されるように、ポリマー層を有するバンプ
付き半導体基板50が形成される。図6に示されるよう
に、はんだバンプ31の高さ又は長さは、ポリマー層1
4の厚さよりも大きくなる。
はんだバンプ32を再形成するため、第2のリフロー工
程で2回リフロー処理される。第2のリフローは、リリ
ース層16をポリマー層14から分離した後に行なわれ
る。第2のリフロー中に、予め形成されたはんだバンプ
の上部が還流し、リリース層のアパーチャ壁に拘束され
ることなく再形成する。バンプの上部にはんだの表面張
力が拘束されることなく生じ、略球状のヘッド部を形成
する。図7に示される如く、第2のリフロー後、再形成
されたはんだバンプ32は、ヘッド部32(a)と、支
柱部32(b)とを有する。支柱部32(b)はポリマ
ー層14のアパーチャ内に配置される。
め、形成されたはんだバンプを再度リフロー処理するこ
とによって、再形成されたはんだバンプの高さの正確な
測定が行なえる。再形成されたはんだバンプの最終的な
高さは、ポリマー層を上回り、リリース層の厚さと、リ
リース層内のアパーチャの径とにより影響される。プロ
セスの変形に応じて、ポリマー層及びリリース層内のア
パーチャの径は変化する。(リリース層を分離し、か
つ、第2のリフロー工程の後に)再形成されたバンプ上
で行なわれた高さ測定は、プロセスの変形をより正確に
表わす。はんだバンプの正確な表現は、形成されたはん
だバンプがプロセス制御の限界内に収まることを保証す
るため役立つ。
後、はんだバンプは選択的に融解若しくは洗浄される。
バンプは、水又はイソプロピルアルコールのような洗浄
液で洗浄され、及び/又は、適当な融剤材料を用いて溶
かされる。或いは、スパッタリング、蒸着、又は、PA
DS(プラズマアシスト乾燥はんだ付け)のようなプロ
セスによってバンプの上に保護層を堆積又は形成しても
よい。洗浄処理は、はんだバンプがポリマー層/リリー
ス層の合成物のアパーチャ内に存在する間に行なわれ、
又は、リリース層がポリマー層から分離されたの地位行
なわれる。
バンプは、非常に長く、及び/又は、高アスペクト比を
有し、チップと基板の間のスタンドオフ距離を増加させ
る。はんだバンプのアスペクト比は、はんだバンプの長
さを、はんだバンプの最小断面幅で除算したものであ
る。本発明の実施例に従って形成されたはんだバンプ
は、約2を上回るアスペクト比を有し、好ましくは、ア
スペクト比が約3よりも大きい。この高いアスペクト比
に対し、従来技術の方法によって形成されたはんだバン
プのアスペクト比は約1である。
ップと回路基板の間のスタンドオフ距離を増加させる。
スタンドオフ距離を増大させることは非常に望ましい。
たとえば、スタンドオフ距離の増加によって、はんだジ
ョイントの疲労寿命が延びる。はんだジョイントの疲労
は、一方で、チップの温度サイクルと、非常に間隔が狭
いチップと回路基板の熱膨張特性の大きな差とに起因す
る。チップと下にある回路基板との間の空間が増大する
ことによって、チップが回路基板に接近して配置されて
いる場合に、熱サイクルに応じてチップがより自由に動
けるようになる。したがって、スタンドオフ距離が増大
すると、はんだジョイント疲労は軽減され、はんだジョ
イントを破損する可能性は低減する。
フ距離は、はんだジョイントを形成するため大きい径を
有するはんだボールを使用することによって拡大され
た。しかし、径の大きいはんだボールを単に使用するだ
けでは、形成されたはんだジョイントのピッチが増加
し、チップと回路基板の間のI/Oコネクションの密度
が減少する。これに対し、本発明の実施例によれば、ス
タンドオフの高さはピッチを増加させることなく大きく
できる。たとえば、本発明の実施例によれば、はんだバ
ンプの平均ピッチは約150μm未満であり、少なくと
も約150μmのスタンドオフ距離が得られる。
施例では一層増加される。たとえば、図8を参照する
に、はんだボールは、より大きいはんだバンプ33を形
成するため、本発明の他の実施例に従って形成されたは
んだバンプ(たとえば、図6に示されたはんだバンプ3
2)に接合され、或いは、はんだバンプ上に形成され
る。形成されたはんだバンプ33は、ヘッド部33
(a)及び支柱部33(b)を有し、ヘッド部33
(a)は半導体基板10上の対応したパッド11に対向
して配置される。支柱部33(b)は、湾曲した側面、
若しくは、直線状の側面を有し、ヘッド部33(a)は
実質的に球状である。このようなはんだバンプ33を設
けることによって、スタンドオフ距離がより増大され
る。
ールは、任意の適当な径を有し、たとえば、径が25μ
mより大きくてもよい。はんだバンプ33の次に形成さ
れたヘッド部33(a)は、はんだボールと同じ寸法を
有する。特に、チップスケールパッケージアプリケーシ
ョンの場合に、はんだボールは、好ましくは、約200
μm乃至約400μmの径を有する。フリップチップア
プリケーションの場合に、はんだボールは、好ましく
は、およそピッチの半分以下の径を有する。たとえば、
はんだボールは、ピッチが約150μmであるとき、約
75μmの径を有する。
を形成するため、既に形成されたはんだバンプに適当な
方法で接合される。たとえば、本発明の実施例によれ
ば、予備形成されたはんだボールが載置され、形成され
たはんだバンプの露出した端部に融合される。他の実施
例の場合に、はんだボールは、より大きいはんだバンプ
を形成するため、はんだバンプの露出した端部に形成さ
れ得る。たとえば、はんだ組成物を含むスラリーは、形
成されたはんだバンプの端部にステンシル処理される。
次に、ステンシル処理されたはんだ組成物は、はんだバ
ンプの露出した端部にはんだボールを形成するためリフ
ロー処理される。
14から分離した後、図6乃至8に示されるように、ポ
リマー層50を有するバンプ付きの半導体基板はが形成
される。半導体基板10が単独の装置である場合、バン
プ付きの半導体基板は、裏返しにされ、適当な回路基板
(図示しない)に実装される。
分割された多数の集積回路チップを含む。半導体基板1
0と、半導体基板10に配置されたポリマー層は、チッ
プを分割するため、適当な装置(たとえば、鋸、レー
ザ)を用いて、刻み線に沿って切断(ダイシング)され
る。個々のチップは、はんだバンプを有し、バンプの周
囲に不連続ポリマー層がも設けられる。ポリマー層は半
導体基板と共に切断されるので、切断によって形成され
たポリマー層の部分は、分割されたチップと実質的に同
じ平面的な寸法を有する。バンプ付きのチップを相互に
分離した後、バンプ付きのチップは裏返しにされ、チッ
プを基板に連結するため、回路基板の導電性領域(たと
えば、パッド)に実装される。複数のはんだジョイント
が、チップを回路基板に接合するためはんだバンプから
形成され、これにより、マルチチップモジュール又はチ
ップスケールパッケージのような電気的組立体を形成す
る。適当な回路基板には、フレキシブル回路基板、剛性
回路基板などが含まれる。ポリマー層が形成されたはん
だバンプと実質的に同じ厚さを有する場合、ポリマー層
は、アンダーフィル材料並びにアルファ粒子バリアとし
て働く。他の実施例では、形成された電気的組立体にお
いて、空間がポリマー層と回路基板との間に存在する。
に幾つかの利点を生じさせる。たとえば、電気的組立体
において、ポリマー層14は、半導体基板10、又は、
半導体基板から得られたチップの表面をパッシベーショ
ンする。より詳細には、ポリマー層14は、半導体基板
10、又は、半導体基板から得られたチップを、湿度、
物理的損傷及び残骸物などのチップに有害な環境条件か
ら保護する。図9に示されるように、半導体基板10内
の集積回路に損傷を加えるおそれのあった取り扱いに起
因した残骸物41及び損傷43は、ポリマー層14によ
って阻止される。ポリマー層14は、形成されたはんだ
ジョイントによって放出されたアルファ粒子へのバリア
としても働く。たとえば、ポリマー層14は、半導体チ
ップ内の集積回路又は半導体基板に向かって進むアルフ
ァ粒子を遮断し、ソフトエラーを生じさせる可能性を低
減し、半導体基板又はチップの信頼性を高める。
4は、回路基板とフリップチップボンディングされたチ
ップとの間にあるアンダーフィル材料として使用され
る。これらの実施例の場合に、形成されたはんだバンプ
の高さ若しくは長さは、形成されたポリマー層の厚さと
実質的に一致する。形成された電気的組立体内にアンダ
ーフィル材料が存在するため、ジョイントを固定するこ
とによって、形成されたはんだジョイントの疲労寿命が
延びる。さらに、電気的組立体の安定性は、チップが回
路基板に粘着的に取り付けられ得るので向上する。
路基板との間にはんだジョイントが形成された後、チッ
プと回路基板との間に堆積される。アンダーフィル材料
を追加するために要する付加的な工程は、時間を要し、
コストを上昇させる。しかし、本発明の実施例におい
て、このような付加的な工程は不要である。上記の事項
から明らかなように、ポリマー層は複数のチップを有す
る半導体基板上に設けられ、スラリーを半導体基板の導
電性領域に堆積させるために役立つステンシルとして使
用される。このステンシルは別個のチップ上に残されて
もよく、別個のアンダーフィル材料堆積工程を行なうこ
と無く、アンダーフィル材料として使用される。したが
って、本発明の実施例によれば、処理工程が削減され、
形成された組立体の総コストが低下する。
ー層14と、回路基板70とを含む電気的組立体の断面
図が示される。半導体チップ60は、複数のチップを含
む切断又はダイシングされた半導体基板から得られる。
電気的組立体において、ポリマー層14は、ポリマー層
14がアンダーフィル材料として使用されるとき、チッ
プ60と回路基板40との間に配置され、その隙間を充
填する。半導体チップ60は、回路基板70上で導電性
領域71と対向する導電性領域11を有する。前述のは
んだバンプから形成された多数のはんだジョイント34
が対向する導電性領域11と導電性領域71の間に配置
され、対向する導電性領域11と導電性領域71を電気
的に結合する。ポリマー層14は、アンダーフィル材料
として使用され、チップ60の動作中に形成されたはん
だジョイント34に安定性を与える。
施例に関して説明されているが、本発明の開示に基づい
て、本発明の範囲を逸脱すること無く、種々の変形、変
更及び適応をなし得ることが明らかである。
半導体基板は、半導体基板から得られたチップに対する
パッシベーション層として役立つポリマー層を有する。
これにより、フリップチップを有する電気的組立体の信
頼性を改良することができると共に、フリップチップを
有する電気的組立体を形成するため使用される工程及び
材料が削減される。
が考えられる。
リリース層を有する半導体基板を含み、上記ポリマー層
が上記半導体基板と上記リリース層との間に設けられた
積層体を形成し、上記導電性領域を露出するため、上記
ポリマー層及び上記リリース層にアパーチャを形成し、
上記アパーチャ内にはんだ組成物を堆積し、はんだバン
プを形成するため、上記はんだ組成物が上記アパーチャ
内に残っている間に上記はんだ組成物をリフロー処理
し、上記ポリマー層から上記リリース層を分離する、半
導体基板の処理方法。
を露出するため上記ポリマー層及び上記リリース層をレ
ーザ穿孔加工することにより形成される、項1記載の処
理方法。
上記リリース層を上記半導体基板に積層することにより
形成される、項1又は2記載の処理方法。
約500μmの径を有する、項1乃至3のうちいずれか
一項記載の処理方法。
するため、上記はんだバンプをリフロー処理する工程を
更に有する項1乃至4のうちいずれか一項記載の処理方
法。
にはんだボールを接合する工程を更に有する項1乃至5
のうちいずれか一項記載の処理方法。
ス層の上部及び上記アパーチャ内部の全域ではんだ組成
物をステンシル処理することにより堆積される、項1乃
至6のうちいずれか一項記載の処理方法。
リマー層の厚さと実質的に同じである、項1乃至7のう
ちいずれか一項記載の処理方法。
更に有する項1乃至8のうちいずれか一項記載の処理方
法。
75μmの厚さを有する、項1乃至9のうちいずれか一
項記載の処理方法。
約3のアスペクト比を有する、項1乃至10のうちいず
れか一項記載の処理方法。
を有する半導体ウェーハであり、上記リリース層を分離
した後、上記複数のチップを分割するため上記半導体ウ
ェーハをダイシングする工程を更に有する項1乃至11
のうちいずれか一項記載の処理方法。
領域を有する半導体基板と、ポリマー層と、リリース層
とを含み、上記ポリマー層が上記半導体基板と上記リリ
ース層との間に設けられた積層体を形成し、上記導電性
領域を露出するため、上記ポリマー層及び上記リリース
層に複数のアパーチャを形成し、上記アパーチャ内には
んだ組成物を堆積し、複数のはんだバンプを上記半導体
基板上に形成するため、上記はんだ組成物が上記アパー
チャ内に残っている間に上記はんだ組成物をリフロー処
理し、上記ポリマー層から上記リリース層を分離し、上
記複数のチップを互いに分離するため、少なくとも1個
のチップに、はんだバンプと、上記少なくとも1個のチ
ップの表面で上記はんだバンプの周辺に設けられたポリ
マー層の一部分とが含まれるように、上記半導体基板及
び上記ポリマー層を切断し、上記少なくとも1個のチッ
プ上の上記はんだバンプが回路基板上の導電性領域に連
結されるように、上記少なくとも1個のチップを回路基
板に実装する電気的組立体の製作方法。
上の厚さを有する項13記載の製作方法。
含む項13又は14記載の製作方法。
と、上記半導体基板の上にあるポリマー層と、上記ポリ
マー層の上にあるリリース層と、はんだバンプとを含
み、上記ポリマー層及び上記リリース層は上記導電性領
域上に配置された共通のアパーチャを有し、上記はんだ
バンプは上記共通のアパーチャ内に設けられ、上記半導
体基板上の上記導電性領域に電気的接続されている、は
んだバンプ付き半導体基板。
体チップを有する半導体ウェーハを含む、項16記載の
はんだバンプ付き半導体基板。
る項16又は17記載のバンプ付き半導体基板。
ヘッド部を有し、上記支柱部は上記ヘッド部と上記導電
性領域との間に設けられている、項16又は17記載の
はんだバンプ付き半導体基板。
ペクト比を有する項16乃至19のうちいずれか一項記
載のバンプ付き半導体基板。
ールパッケージである項13記載の製作方法。
ダーフィル材料である項13記載の製作方法。
シベーション層である項13記載の製作方法。
上記回路基板に実装した後、上記少なくとも1個のチッ
プ上で上記はんだバンプから複数のはんだジョイントを
形成する工程を更に有し、上記はんだジョイントは上記
少なくとも1個のチップと上記回路基板に電気的接続さ
れている項13記載の製作方法。
ス層内の上記複数のアパーチャは、複数のアパーチャを
形成するためのレーザマスクを通して上記ポリマー層及
び上記リリース層をレーザ穿孔加工することにより形成
される、項13記載の製作方法。
体基板を形成するため使用される基板の断面図である。
体基板を形成するため使用される基板の断面図である。
体基板を形成するため使用される基板の断面図である。
体基板を形成するため使用される基板の断面図である。
体基板を形成するため使用される基板の断面図である。
体基板を形成するため使用される基板の断面図である。
断面図である。
断面図である。
断面図である。
的組立体の断面図である。
Claims (5)
- 【請求項1】 導電性領域、ポリマー層、及び、リリー
ス層を有する半導体基板を含み、上記ポリマー層が上記
半導体基板と上記リリース層との間に設けられた積層体
を形成し、 上記導電性領域を露出するため、上記ポリマー層及び上
記リリース層にアパーチャを形成し、 上記アパーチャ内にはんだ組成物を堆積し、 はんだバンプを形成するため、上記はんだ組成物が上記
アパーチャ内に残っている間に上記はんだ組成物をリフ
ロー処理し、 上記ポリマー層から上記リリース層を分離する、半導体
基板の処理方法。 - 【請求項2】 複数のチップ及び複数の導電性領域を有
する半導体基板と、ポリマー層と、リリース層とを含
み、上記ポリマー層が上記半導体基板と上記リリース層
との間に設けられた積層体を形成し、 上記導電性領域を露出するため、上記ポリマー層及び上
記リリース層に複数のアパーチャを形成し、 上記アパーチャ内にはんだ組成物を堆積し、 複数のはんだバンプを上記半導体基板上に形成するた
め、上記はんだ組成物が上記アパーチャ内に残っている
間に上記はんだ組成物をリフロー処理し、 上記ポリマー層から上記リリース層を分離し、 上記複数のチップを互いに分離するため、少なくとも1
個のチップに、はんだバンプと、上記少なくとも1個の
チップの表面で上記はんだバンプの周辺に設けられたポ
リマー層の一部分とが含まれるように、上記半導体基板
及び上記ポリマー層を切断し、 上記少なくとも1個のチップ上の上記はんだバンプが回
路基板上の導電性領域に連結されるように、上記少なく
とも1個のチップを回路基板に実装する電気的組立体の
製作方法。 - 【請求項3】 導電性領域を有する半導体基板と、 上記半導体基板の上にあるポリマー層と、 上記ポリマー層の上にあるリリース層と、 はんだバンプとを含み、 上記ポリマー層及び上記リリース層は上記導電性領域上
に配置された共通のアパーチャを有し、 上記はんだバンプは上記共通のアパーチャ内に設けら
れ、上記半導体基板上の上記導電性領域に電気的接続さ
れている、はんだバンプ付き半導体基板。 - 【請求項4】 上記はんだバンプは支柱部及びヘッド部
を有し、上記支柱部は上記ヘッド部と上記導電性領域と
の間に設けられている、請求項3記載のはんだバンプ付
き半導体基板。 - 【請求項5】 上記はんだバンプは約3のアスペクト比
を有する請求項3又は4記載のバンプ付き半導体基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US282788 | 1988-12-09 | ||
US09/282,788 US6271107B1 (en) | 1999-03-31 | 1999-03-31 | Semiconductor with polymeric layer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000311912A true JP2000311912A (ja) | 2000-11-07 |
JP4203211B2 JP4203211B2 (ja) | 2008-12-24 |
Family
ID=23083123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000097411A Expired - Fee Related JP4203211B2 (ja) | 1999-03-31 | 2000-03-31 | 半導体基板の処理方法、電気的組立体の製作方法、及び、はんだバンプ付き半導体基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6271107B1 (ja) |
JP (1) | JP4203211B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002324776A (ja) * | 2001-04-26 | 2002-11-08 | Nippon Steel Corp | 半導体素子のバンプ形成方法 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6642136B1 (en) * | 2001-09-17 | 2003-11-04 | Megic Corporation | Method of making a low fabrication cost, high performance, high reliability chip scale package |
US6544880B1 (en) * | 1999-06-14 | 2003-04-08 | Micron Technology, Inc. | Method of improving copper interconnects of semiconductor devices for bonding |
TW459362B (en) * | 2000-08-01 | 2001-10-11 | Siliconware Precision Industries Co Ltd | Bump structure to improve the smoothness |
US6992322B2 (en) * | 2001-01-02 | 2006-01-31 | Kavassery Sureswaran Narayan | Photo-responsive organic field effect transistor |
US6815324B2 (en) * | 2001-02-15 | 2004-11-09 | Megic Corporation | Reliable metal bumps on top of I/O pads after removal of test probe marks |
US6818545B2 (en) | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US7902679B2 (en) * | 2001-03-05 | 2011-03-08 | Megica Corporation | Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump |
TWI313507B (en) | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
US6869515B2 (en) | 2001-03-30 | 2005-03-22 | Uri Cohen | Enhanced electrochemical deposition (ECD) filling of high aspect ratio openings |
US6605524B1 (en) * | 2001-09-10 | 2003-08-12 | Taiwan Semiconductor Manufacturing Company | Bumping process to increase bump height and to create a more robust bump structure |
US20030047339A1 (en) * | 2001-09-12 | 2003-03-13 | Lutz Michael A. | Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same |
US7099293B2 (en) | 2002-05-01 | 2006-08-29 | Stmicroelectronics, Inc. | Buffer-less de-skewing for symbol combination in a CDMA demodulator |
TWI245402B (en) | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
JP3717899B2 (ja) * | 2002-04-01 | 2005-11-16 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US20040007779A1 (en) * | 2002-07-15 | 2004-01-15 | Diane Arbuthnot | Wafer-level method for fine-pitch, high aspect ratio chip interconnect |
JP2004063953A (ja) * | 2002-07-31 | 2004-02-26 | Ube Ind Ltd | ダイシングテ−プ |
US6734567B2 (en) * | 2002-08-23 | 2004-05-11 | Texas Instruments Incorporated | Flip-chip device strengthened by substrate metal ring |
US6774497B1 (en) * | 2003-03-28 | 2004-08-10 | Freescale Semiconductor, Inc. | Flip-chip assembly with thin underfill and thick solder mask |
US7470997B2 (en) * | 2003-07-23 | 2008-12-30 | Megica Corporation | Wirebond pad for semiconductor chip or wafer |
US7744802B2 (en) | 2004-06-25 | 2010-06-29 | Intel Corporation | Dielectric film with low coefficient of thermal expansion (CTE) using liquid crystalline resin |
CN100531514C (zh) * | 2004-07-12 | 2009-08-19 | 鸿富锦精密工业(深圳)有限公司 | 防止短路的印刷电路板结构 |
US8067837B2 (en) * | 2004-09-20 | 2011-11-29 | Megica Corporation | Metallization structure over passivation layer for IC chip |
US9929080B2 (en) * | 2004-11-15 | 2018-03-27 | Intel Corporation | Forming a stress compensation layer and structures formed thereby |
DE102004062212A1 (de) * | 2004-12-23 | 2006-07-13 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung, Chipkontaktierungsverfahren und Kontaktierungsvorrichtung |
US8294279B2 (en) | 2005-01-25 | 2012-10-23 | Megica Corporation | Chip package with dam bar restricting flow of underfill |
CN2788876Y (zh) * | 2005-05-10 | 2006-06-21 | 张逸夫 | 模拟花开动作的仿真玩具花 |
US20070026575A1 (en) * | 2005-06-24 | 2007-02-01 | Subramanian Sankara J | No flow underfill device and method |
US20070145104A1 (en) * | 2005-12-28 | 2007-06-28 | Mengzhi Pang | System and method for advanced solder bumping using a disposable mask |
US7517788B2 (en) * | 2005-12-29 | 2009-04-14 | Intel Corporation | System, apparatus, and method for advanced solder bumping |
US7381590B2 (en) * | 2006-03-09 | 2008-06-03 | International Business Machines Corporation | Method and device including reworkable alpha particle barrier and corrosion barrier |
US8305131B2 (en) | 2006-03-21 | 2012-11-06 | Maxim Integrated, Inc. | Passive offset and overshoot cancellation for sampled-data circuits |
US9084377B2 (en) * | 2007-03-30 | 2015-07-14 | Stats Chippac Ltd. | Integrated circuit package system with mounting features for clearance |
US20090042382A1 (en) * | 2007-08-06 | 2009-02-12 | Barry Thomas Hawkey | Device packages |
US8269345B2 (en) | 2007-10-11 | 2012-09-18 | Maxim Integrated Products, Inc. | Bump I/O contact for semiconductor device |
US20090127718A1 (en) * | 2007-11-15 | 2009-05-21 | Chen Singjang | Flip chip wafer, flip chip die and manufacturing processes thereof |
US8618648B1 (en) | 2012-07-12 | 2013-12-31 | Xilinx, Inc. | Methods for flip chip stacking |
US9508563B2 (en) * | 2012-07-12 | 2016-11-29 | Xilinx, Inc. | Methods for flip chip stacking |
US9786517B2 (en) * | 2013-09-09 | 2017-10-10 | Intel Corporation | Ablation method and recipe for wafer level underfill material patterning and removal |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06105774B2 (ja) | 1987-11-17 | 1994-12-21 | 富士通株式会社 | 半導体記憶装置及びその製造方法 |
US5094919A (en) | 1988-06-30 | 1992-03-10 | Nippon Steel Chemical Co., Ltd. | Polyimide copolymers and process for preparing the same |
US4928387A (en) | 1989-09-07 | 1990-05-29 | Rockwell International Corp. | Temporary soldering aid for manufacture of printed wiring assemblies |
US5679977A (en) | 1990-09-24 | 1997-10-21 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
JP2940269B2 (ja) | 1990-12-26 | 1999-08-25 | 日本電気株式会社 | 集積回路素子の接続方法 |
JPH0567869A (ja) | 1991-09-05 | 1993-03-19 | Matsushita Electric Ind Co Ltd | 電装部品接合方法並びにモジユール及び多層基板 |
US5539153A (en) | 1994-08-08 | 1996-07-23 | Hewlett-Packard Company | Method of bumping substrates by contained paste deposition |
CA2135508C (en) | 1994-11-09 | 1998-11-03 | Robert J. Lyn | Method for forming solder balls on a semiconductor substrate |
JP3353508B2 (ja) | 1994-12-20 | 2002-12-03 | ソニー株式会社 | プリント配線板とこれを用いた電子装置 |
KR100192766B1 (ko) | 1995-07-05 | 1999-06-15 | 황인길 | 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조 |
US5789271A (en) * | 1996-03-18 | 1998-08-04 | Micron Technology, Inc. | Method for fabricating microbump interconnect for bare semiconductor dice |
US5808360A (en) * | 1996-05-15 | 1998-09-15 | Micron Technology, Inc. | Microbump interconnect for bore semiconductor dice |
JP3413020B2 (ja) * | 1996-07-17 | 2003-06-03 | 株式会社東芝 | 半導体装置の製造方法 |
JP3587019B2 (ja) | 1997-04-08 | 2004-11-10 | ソニー株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-03-31 US US09/282,788 patent/US6271107B1/en not_active Expired - Lifetime
-
2000
- 2000-03-31 JP JP2000097411A patent/JP4203211B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002324776A (ja) * | 2001-04-26 | 2002-11-08 | Nippon Steel Corp | 半導体素子のバンプ形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US6271107B1 (en) | 2001-08-07 |
JP4203211B2 (ja) | 2008-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4203211B2 (ja) | 半導体基板の処理方法、電気的組立体の製作方法、及び、はんだバンプ付き半導体基板 | |
US6190940B1 (en) | Flip chip assembly of semiconductor IC chips | |
EP0714123B1 (en) | A semiconductor device, a semiconductor device-mounted apparatus, and a method for replacing the semiconductor device | |
US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
US6696764B2 (en) | Flip chip type semiconductor device and method of manufacturing the same | |
US6828669B2 (en) | Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof | |
US7595228B2 (en) | Method for manufacturing electronic component-mounted board | |
US8367539B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP5113114B2 (ja) | 配線基板の製造方法及び配線基板 | |
US6643923B1 (en) | Processes for manufacturing flexible wiring boards | |
US6849955B2 (en) | High density integrated circuit packages and method for the same | |
JP4720438B2 (ja) | フリップチップ接続方法 | |
JP2010114140A (ja) | 半導体装置及びその製造方法 | |
US7964106B2 (en) | Method for fabricating a packaging substrate | |
JP2008177619A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
JP2007234841A (ja) | 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法 | |
JP7052464B2 (ja) | 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法 | |
JP2003229513A (ja) | 素子内蔵基板および素子内蔵基板の製造方法 | |
JP4605176B2 (ja) | 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ | |
JP4285140B2 (ja) | 半導体装置の製造方法 | |
JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
JP7087369B2 (ja) | 微細配線層付きキャリア基板および微細配線層付き半導体パッケージ基板の製造方法 | |
JP4605177B2 (ja) | 半導体搭載基板 | |
JP2023183320A (ja) | 積層基板及び積層基板の製造方法 | |
JP2023183319A (ja) | 積層基板及び積層基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081010 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |