JP2002324776A - 半導体素子のバンプ形成方法 - Google Patents

半導体素子のバンプ形成方法

Info

Publication number
JP2002324776A
JP2002324776A JP2001128688A JP2001128688A JP2002324776A JP 2002324776 A JP2002324776 A JP 2002324776A JP 2001128688 A JP2001128688 A JP 2001128688A JP 2001128688 A JP2001128688 A JP 2001128688A JP 2002324776 A JP2002324776 A JP 2002324776A
Authority
JP
Japan
Prior art keywords
bump
forming
semiconductor device
under
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001128688A
Other languages
English (en)
Inventor
Yukihiro Yamamoto
幸弘 山本
Hideji Hashino
英児 橋野
Kohei Tatsumi
宏平 巽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP2001128688A priority Critical patent/JP2002324776A/ja
Publication of JP2002324776A publication Critical patent/JP2002324776A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 本発明は、アンダーバンプメタル上への均一
性・密着性・信頼性の高いバンプの形成方法及び、その
方法による信頼性の高い半導体装置を提供することを目
的とする。 【解決手段】 半導体素子の電極表面上のアンダーバン
プメタル上に導電性バンプを形成する方法であって、バ
ンプ形成前に前記半導体素子のアンダーバンプメタル表
面を一回以上溶媒で洗浄する工程を含むことを特徴とす
る半導体素子のバンプ形成方法、及びこの方法により形
成されたバンプ付半導体装置である。さらにUVオゾン洗
浄する工程を含む。さらにバンプ形成材料を搭載しリフ
ローする際に、バンプ形成材料の溶融する温度よりも50
〜160℃高い温度でリフローする工程を含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子をフリ
ップチップ方式やフィルムキャリア方式などのワイヤレ
スボンディング方式を用いて実装する場合に必要な、半
導体素子のバンプ形成方法、及びこれにより形成された
バンプを有する半導体装置に関するものである。
【0002】
【従来の技術】シリコンウェハ上に製作されたアルミニ
ウムや銅の電極上にメッキ法またはスパッタ法で形成さ
れたアンダーバンプメタル(Under Bump Metal: UBM)上
に突起電極(バンプ)を形成する方法には、(1) 半田メッ
キを行い、加熱する事により半田バンプを形成する方
法、(2) UBM上に半田ワイヤーによりスタッドバンプを
形成し、加熱する事でバンプを形成する方法、そして
(3) あらかじめ導電性ボールを作っておき、UBM上にフ
ラックス塗布後、ボール搭載し、適温でリフローする事
でバンプを形成する方法、(4) UBM上に半田ペーストを
適量印刷し、適温でリフローする事でバンプを形成する
方法とが有る。
【0003】これらのバンプ形成方法の内、特に(2)、
(3)及び(4)の場合において、リフロー後にバンプ形成材
料が充分に接合できず、UBM上に丸いまま残り、フラッ
クスの洗浄と共にバンプ形成材料が流れ去ってしまうと
言う所謂付き残り現象が生じる場合があった。加熱また
はリフローによりUBMと半田との接合処理を行う前の前
処理を十分に行っておかないと、接合処理時に、汚れの
ためにUBM上でのフラックスの活性度が阻害されたり、
リフロー時に半田のUBMとのぬれ具合が阻害されたりす
る事が有る。そのため、一個のUBM内・チップ上の個々
のUBM間・ウェハ上でのチップ間・あるいは同時処理す
るウェハ間でUBMへの半田のぬれ性が異なるという事態
が生じ易い。この現象は、結果としてチップ上の電極の
所々にボールバンプの抜けが発生する事を引き起こすこ
とになる。またバンプの抜けが生じないまでも個々のボ
ールのUBMとの密着性に差が出るため、バンプ高さやバ
ンプのシェア強度に差が生じる場合がある。さらにボー
ル抜けの部分をリペアするのに手間がかかり、はなはだ
しい場合はリペアのために生産障害が生じる場合もあ
る。また、半導体装置として使用出来ない程抜けがある
ものが出来たりして、歩留まり低下を招いていた。
【0004】
【発明が解決しようとする課題】この原因としては、一
つにはウェハやチップの取り扱い時における小さなゴミ
や油分や水分が考えられる。したがって、それらの不均
一状態を取り除き、全てのUBM部分が小さなゴミや油分
や水分等の有機成分・無機成分の無い均一な面となるよ
うに前処理を十分に行う必要がある。さらにUBMと半田
との密着性を向上させ、シェア強度も十分にあり、バン
プの高さにも差が出来るだけ少ない様にして、後のフリ
ップチップボンディングが容易に行えるようにする必要
が有る。
【0005】本発明は、上記問題点を除去し、UBM上に
バンプを形成する際に、一個のUBM内の各部分,チップ
上の個々のUBM間,ウェハ内でのチップ間でのUBMとバン
プ形成材料との密着性の差を出来るだけ小さくし、均一
で信頼性に優れたバンプを形成する方法を提供すること
を目的とする。また、そのようにして作製された均一で
信頼性に優れた導電性バンプ付半導体装置を提供するこ
とを目的とする。
【0006】
【課題を解決するための手段】本発明は、上記目的を達
成するために、以下のような手段を用いる。 (1) 半導体素子の電極表面上のアンダーバンプメタル
上に導電性バンプを形成する際に、バンプ形成前に上記
半導体素子のアンダーバンプメタル表面を1回以上溶媒
で洗浄する半導体素子のバンプ形成方法。 (2) 半導体素子の電極表面上のアンダーバンプメタル
上に導電性バンプを形成する際に、バンプ形成前に上記
半導体素子のアンダーバンプメタル表面を1回以上溶媒
で洗浄する工程と、さらにUVオゾン洗浄する工程とを行
う半導体素子のバンプ形成方法。 (3) 半導体素子の電極表面上のアンダーバンプメタル
上に導電性バンプを形成する際に、バンプ形成前に上記
半導体素子のアンダーバンプメタル表面を1回以上溶媒
で洗浄する工程と、さらにUVオゾン洗浄する工程と、ア
ンダーバンプメタル上に、必要に応じてフラックスを塗
布してから、バンプ形成材料を搭載しリフローする際
に、該バンプ形成材料の溶融する温度よりも50〜160℃
高い温度でリフローする工程とを行う半導体素子のバン
プ形成方法。 (4) 半導体素子の電極表面上のアンダーバンプメタル
上に導電性バンプを形成する際に、バンプ形成前に上記
半導体素子のアンダーバンプメタル表面を1回以上溶媒
で洗浄する工程と、さらにUVオゾン洗浄する工程と、ア
ンダーバンプメタル上に、必要に応じてフラックスを塗
布してから、バンプ形成材料を搭載しリフローする際
に、バンプ形成材料の溶融する温度以上かつ溶融する温
度+160℃以下の温度範囲での加熱時間を30秒から400秒
としてリフローする工程とを行う半導体素子のバンプ形
成方法。 (5) 前記溶媒が、硝酸・硫酸・フッ酸またはリン酸か
ら選ばれる一種または二種以上、または有機溶媒である
上記(1)〜(4)に記載の半導体素子のバンプ形成方法。 (6) リフローを2回以上行う上記(3)または(4)に記載
の半導体素子のバンプ形成方法。 (7) アンダーバンプメタル上にバンプ形成材料を搭載
する前に、アンダーバンプメタル表面に対し還元性雰囲
気、酸化性雰囲気または不活性雰囲気で、プラズマ処理
を行う上記(1)〜(6)に記載の半導体素子のバンプ形成方
法。 (8) 上記(1)〜(7)の形成方法で作製したバンプで接合
されている半導体装置において、アンダーバンプメタル
上に搭載しリフローにより接合した導電性ボールの頂上
からアンダーバンプメタルの中心部への断面で、バンプ
の横方向の最大長さをaとし、縦方向のバンプの高さをb
とし、バンプ断面でaとbの交点から下の部分をcとした
時、a≧b≧c≧0、b≧a/2である導電性バンプ付半導体装
置。
【0007】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。本発明について、アルミニウムや銅
の電極上のニッケル・金のUBM上へのバンプ形成材料に
よるバンプ形成法を例に説明する。
【0008】アルミニウム電極をパターニングし、その
上にニッケル及び金をメッキしUBMを形成したシリコン
基板へのバンプ形成を行ったものについて説明する。表
面清浄化処理として以下の工程を行う。
【0009】第一に、少なくとも1回以上有機溶媒中及
びまたは酸性溶液中でウェハまたはチップ等のUBM表面
を洗浄する工程を導入する。有機溶媒中の洗浄はそれぞ
れ1〜30分とし、超音波をかけても良い。この処理工程
は、1分未満では効果が乏しく、30分超行っても効果は
同じである。有機溶媒としては、例えば、アセトンやメ
チルエチルケトン等のケトン系のもの、エタノール、メ
タノールやプロパノール等のアルコール系のもの、ある
いはそれらを適当な比率で混合した混合物を用いる。そ
の他、テトラヒドロフラン等、ウェハ上に付着したごみ
・油分・水分を溶かすまたは流し去る各種の溶媒を使用
しても良い。複数回洗浄を行う時は、溶媒として比誘電
率の低いものと高いもののように、比誘電率の異なるも
のを選択するのが良い。酸性溶液としては、硝酸・硫酸
・りん酸及びそれらの混合物が用いられる。濃度は、濃
硝酸・濃硫酸・濃りん酸から10分の1まで希釈したもの
が用いられる。酸性溶液中の洗浄では、超音波洗浄は特
に必要としない。
【0010】上記の洗浄だけでは不十分の場合は、第二
に、前記有機溶媒または酸性溶液を乾燥後、さらにUVオ
ゾン洗浄を行い、ウェハまたはチップ等のUBM上の有機
物を完全に除去する工程を導入する。これは、大気中ま
たは酸素雰囲気中または酸素をわずかでも含む雰囲気中
で紫外線を1〜30分間当てることにより、有機物を分解
除去する工程である。この処理工程は、1分未満では効
果が乏しく、30分超行っても効果は同じである。ここで
いうUVオゾン洗浄とは、UBM表面に酸素の存在下でUV(紫
外)光を当て、紫外線及び紫外線により発生したオゾン
で有機物を分解洗浄する工程である。
【0011】また、さらに密着性を確実とするために、
アンダーバンプメタル上にバンプ形成材料を搭載する前
に、アンダーバンプメタルに対し還元性雰囲気(H2、C
H4、等のガス)、または酸化性雰囲気(O2、O3、空気また
はO2を含むAr、N2等の気体)または不活性雰囲気(N2また
はAr等の希ガス)において、プラズマ処理を行って、表
面の0.5〜20nm程度の厚みで表面を削る事により、電極
最上層のニッケルを多く含む部分を削り取り、金の含有
量の多い層を表面に出す工程を導入しても良い。このこ
とにより、アンダーバンプメタルとバンプ形成材料との
接着性と密着性が向上する。UBM形成のメッキにおいて
は、アルミまたは銅の電極上にニッケルそして金の順に
メッキが施されるが、この置換型金メッキ膜の上にニッ
ケルが酸化物や塩の形で20nm以下の薄い層として存在し
ている場合が多い。この層が存在すると、UBM上にバン
プ形成材料を搭載しリフローしても接合しにくい場合が
多いからである。
【0012】以上の処理により、UBM上の無機物及び有
機物は全て除去される。この工程はバンプ形成時のフラ
ックス塗布処理前に行うことが好ましい。フラックス塗
布を行わない場合は、半田ボール搭載前や半田ペースト
印刷前に行う。
【0013】バンプ形成材料としては、共晶半田や各種
鉛フリー半田のペーストまたはボール、コアが銅で周囲
が半田のボール、金ボール、金合金ボール等を使用する
ことが出来る。
【0014】ここまでは、UBMとバンプ形成材料との接
合反応の開始をし易くする処理方法を説明したが、次
に、接合反応を進め、完全に接合し易くする条件に付い
て説明する。バンプ形成に際し、アンダーバンプメタル
上に、必要に応じてフラックスを塗布してから、バンプ
形成材料を搭載しリフローする際に、バンプ形成材料の
溶融する温度よりも50〜160℃高い温度でリフローする
工程を行うことにより、半導体素子のバンプを形成する
と接合反応が開始し易くなり、バンプ形成材料の付き残
りが減少する。その溶融温度よりも50℃高い温度よりも
低いとUBMとバンプ形成材料との間に十分な密着性が得
られない。また、溶融する温度+160℃より高いとバン
プ形成材料が溶けて流れてバンプ形成ができない場合が
ある。また、アンダーバンプメタル上に、必要に応じて
フラックスを塗布してから、バンプ形成材料を搭載しリ
フローする際に、バンプ形成材料の溶融する温度以上か
つ溶融する温度+160℃以下の温度範囲での加熱時間を
長くしてリフローすることにより、十分な密着性を持つ
半導体素子のバンプを形成する。通常は30〜60秒程度で
リフローが行われているが、400秒まで時間延長すると
密着性が向上し、バンプ形成材料の付き残り数が減少す
る。30秒より短いと十分な密着性が得られず、400秒超
では、効果が飽和すると共に生産性を阻害する恐れが有
る。
【0015】バンプ形成材料を搭載する前のフラックス
塗布は必要に応じて行う。通常はフラックスを塗布する
ことが好ましいが、例えばレーザーによる加熱を行う場
合にはフラックスを塗布しなくてもバンプ形成を行うこ
とができる。
【0016】また、上記におけるリフローを2回以上行
うことにより、半導体素子のバンプ形成反応を十分に行
わせる。しかし、5回以上行っても効果は変わらず、か
えってバンプのシェア強度が減少する場合があるので、
リフローのくり返しは4回までが望ましい。
【0017】上記の方法で作製したバンプで接合されて
いる半導体装置において、図1に示すように、アンダー
バンプメタル2上に搭載しリフローにより接合したバン
プ1の頂上からアンダーバンプメタル2の中心部への断
面におけるバンプ1の横方向の最大長さをa、縦方向の
バンプの高さをbとし、バンプ断面でaとbの交点から下
の部分をcとした時、 a≧b≧c≧0 (式1) b≧a/2 (式2) となるように作製した導電性バンプ付半導体装置とす
る。(式1)、(式2)は、形成されたバンプ形状が半球状以
上である事を示す。両式を満たす場合、半導体装置とし
て使用する際に密着性の良いフリップチップボンディン
グが行える。半球状より小さい場合は平坦なバンプ形状
となり、密着性の良いチップとして使用しにくくなる。
【0018】以上、アルミニウム電極を例に説明した
が、銅電極の場合にも同じプロセスで処理を行えば、同
様の導電性バンプ付半導体装置が得られる。
【0019】本方法によれば、UBM上にバンプ形成材料
を搭載し、リフローすれば、密着性の良い均一な高さの
信頼性の高いバンプを形成することが出来、密着性の良
いバンプ形成材料付半導体装置が得られる。作成したバ
ンプのシェア強度試験においても均一な値が得られる。
【0020】
【実施例】以下に、実施例を用いて本発明を説明する。
処理条件等はこれら実施例のみにとらわれるものではな
い。
【0021】(実施例1)アルミニウム電極(厚さ1μm)の
上に無電解メッキにより作製したUBM(Ni-P(P含量11mass
%):5μm/Au:0.05μm)の付いた8インチ(200mm)ウェハ(61
9個のテストチップがあり、一つのチップごとに625個の
100×100μm角のUBM付電極が140μmピッチで並んでい
る。)を用いた。まず、アセトン中で5分、エタノール中
で5分それぞれ超音波洗浄を行った。乾燥後、UVオゾン
洗浄器で5分間洗浄処理を行った。その後、フラックス
を適量塗布し、100μmφの共晶半田ボールを搭載した。
窒素雰囲気下130℃2分→230℃40秒→130℃1分の条件で
リフローを行った。フラックス残さを洗浄し、バンプの
評価を行った。 リフロー後のバンプ形状の測定(図1の
a、b、cの測定)、シェア強度の測定をそれぞれ表1-1、
表1-2に示す。バンプ形状のbはバンプ高さに相当する。
リフロー後のボールの付き残り数は、100個程度であっ
た。なお、UBM上の金メッキは、リフローにより半田内
へ拡散する。
【0022】
【表1】
【0023】(実施例2)実施例1において、熱処理条件を
130℃2分→310℃40秒→130℃1分の条件でリフローを行
った以外はすべて同様の処理を行い、半田バンプを形成
し、バンプの評価を行った。リフロー後のバンプ形状の
測定(図1のa、b、cの測定)、シェア強度の測定をそれぞ
れ表2−1、表2−2に示す。シェア強度が上記実施例
よりもよく揃っている。ボールの付き残り数は、80個程
度であった。
【0024】
【表2】
【0025】(実施例3)実施例2のウェハよりチップを切
り出し、130℃2分→310℃40秒→130℃1分の条件で再リ
フローを行った以外はすべて同様の処理を行い(フラッ
クス洗浄は、再リフロー後行った。)、半田バンプを形
成し、バンプの評価を行った。リフロー後のバンプ形状
の測定(図1のbの測定)、シェア強度の測定をそれぞれ表
3、表4に示す。シェア強度・バンプ高さともによく揃
っている。
【0026】
【表3】
【0027】
【表4】
【0028】(実施例4)実施例2のウェハよりチップを切
り出し、130℃2分→310℃360秒→150℃1分の条件で再リ
フローを行った以外はすべて同様の処理を行い、半田バ
ンプを形成し、バンプの評価を行った。リフロー後のバ
ンプ形状の測定(図1のbの測定)、シェア強度の測定をそ
れぞれ表3、表4に示す。シェア強度・バンプ高さとも
によく揃っている。
【0029】(実施例5)アルミニウム電極(厚さ1μm)の
上に無電解メッキにより作製したUBM(Ni-P(P含量11mass
%):5μm/Au:0.05μm)の付いた8インチ(200mm)ウェハ(61
9個のテストチップがあり、一つのチップごとに625個の
80×80μm角の穴あけパッシベーション膜付UBM電極が14
0μmピッチで並んでいる。)を用いた。まず、アセトン
中で5分、エタノール中で5分それぞれ超音波洗浄を行っ
た。乾燥後、UVオゾン洗浄器で5分間洗浄処理を行っ
た。その後、フラックスを適量塗布し、100μmφの共晶
半田ボールを搭載した。窒素雰囲気下130℃2分→230℃4
0秒→130℃1分の条件でリフローを行った。フラックス
残さを洗浄し、バンプの評価を行った。 リフロー後の
バンプ形状の測定(図1のbの測定)、シェア強度の測定を
それぞれ表3、表4に示す。付き残りは、350個程度で
あった。
【0030】(実施例6)実施例5において、130℃2分→23
0℃40秒→130℃1分の条件で再リフローを行った以外は
すべて同様の処理を行い、半田バンプを形成し、バンプ
の評価を行った。リフロー後のバンプ形状の測定(図1の
bの測定)、シェア強度の測定をそれぞれ表3、表4に示
す。シェア強度・バンプ高さともによく揃っている。シ
ェア強度はやや向上している。ボールの付き残りは300
個であった。
【0031】(比較例)実施例1に示した各種洗浄を全く
行わずに、窒素雰囲気で130℃2分→230℃40秒→130℃1
分リフローを行った。ボールの付き残りは、1000個以上
あった。バンプ形成した部分のシェア強度・バンプ高さ
に付いては、実施例1のデータと大差なかった。
【0032】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、UBM上に均一な高さとシェア強度を持つバンプ
を簡便な処理をすることで容易に形成することが出来、
均一高さのバンプを持つ信頼性のあるバンプ付半導体装
置が得られる。
【図面の簡単な説明】
【図1】リフロー後の半田バンプ形状の模式図
【符号の説明】
1 半田バンプ 2 アンダーバンプメタル(ニッケル) 3 電極(アルミニウム) 4 シリコン基板 a バンプ幅 b バンプ高さ c 基板より最大バンプ幅までの高さ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 巽 宏平 富津市新富20−1 新日本製鐵株式会社技 術開発本部内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子の電極表面上のアンダーバン
    プメタル上に導電性バンプを形成する方法であって、バ
    ンプ形成前に前記半導体素子のアンダーバンプメタル表
    面を1回以上溶媒で洗浄する工程を含むことを特徴とす
    る半導体素子のバンプ形成方法。
  2. 【請求項2】 半導体素子の電極表面上のアンダーバン
    プメタル上に導電性バンプを形成する方法であって、バ
    ンプ形成前に上記半導体素子のアンダーバンプメタル表
    面を1回以上溶媒で洗浄する工程と、さらにUVオゾン洗
    浄する工程とを含むことを特徴とする半導体素子のバン
    プ形成方法。
  3. 【請求項3】 半導体素子の電極表面上のアンダーバン
    プメタル上に導電性バンプを形成する方法であって、バ
    ンプ形成前に上記半導体素子のアンダーバンプメタル表
    面を1回以上溶媒で洗浄する工程と、さらにUVオゾン洗
    浄する工程と、アンダーバンプメタル上に、必要に応じ
    てフラックスを塗布してから、バンプ形成材料を搭載し
    リフローする際に、バンプ形成材料の溶融する温度より
    も50〜160℃高い温度でリフローする工程とを含むこと
    を特徴とする半導体素子のバンプ形成方法。
  4. 【請求項4】 半導体素子の電極表面上のアンダーバン
    プメタル上に導電性バンプを形成する方法であって、バ
    ンプ形成前に上記半導体素子のアンダーバンプメタル表
    面を1回以上溶媒で洗浄する工程と、さらにUVオゾン洗
    浄する工程と、アンダーバンプメタル上に、必要に応じ
    てフラックスを塗布し、バンプ形成材料を搭載しリフロ
    ーする際に、バンプ形成材料の溶融する温度以上かつ溶
    融する温度+160℃以下の温度範囲での加熱時間を30秒
    から400秒としてリフローする工程とを含むことを特徴
    とする半導体素子のバンプ形成方法。
  5. 【請求項5】 前記溶媒が、硝酸・硫酸・フッ酸または
    リン酸から選ばれる一種または二種以上、または有機溶
    媒であることを特徴とする請求項1乃至4のいずれかに
    記載の半導体素子のバンプ形成方法。
  6. 【請求項6】 リフローを2回以上行うことを特徴とす
    る請求項3または4に記載の半導体素子のバンプ形成方
    法。
  7. 【請求項7】 アンダーバンプメタル上にバンプ形成材
    料を搭載する前に、アンダーバンプメタル表面に対し還
    元性雰囲気、酸化性雰囲気または不活性雰囲気で、アン
    ダーバンプメタル表面にプラズマ処理を行うことを特徴
    とする請求項1乃至6のいずれかに記載の半導体素子の
    バンプ形成方法。
  8. 【請求項8】 上記請求項1乃至7のいずれかの形成方
    法で作製したバンプで接合されている半導体装置であっ
    て、アンダーバンプメタル上に搭載しリフローにより接
    合した導電性バンプの頂上からアンダーバンプメタルの
    中心部への断面において、バンプの横方向の最大長さを
    a、縦方向のバンプの高さをbとし、バンプ断面でaとbの
    交点から下の部分をcとした時、a≧b≧c≧0、 b≧a/2で
    あることを特徴とする導電性バンプ付半導体装置。
JP2001128688A 2001-04-26 2001-04-26 半導体素子のバンプ形成方法 Pending JP2002324776A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001128688A JP2002324776A (ja) 2001-04-26 2001-04-26 半導体素子のバンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001128688A JP2002324776A (ja) 2001-04-26 2001-04-26 半導体素子のバンプ形成方法

Publications (1)

Publication Number Publication Date
JP2002324776A true JP2002324776A (ja) 2002-11-08

Family

ID=18977348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001128688A Pending JP2002324776A (ja) 2001-04-26 2001-04-26 半導体素子のバンプ形成方法

Country Status (1)

Country Link
JP (1) JP2002324776A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335364A (ja) * 1997-05-27 1998-12-18 Samsung Electron Co Ltd 半導体装置のフリップチップ実装型ソルダーバンプの製造方法、これにより製造されるソルダーバンプ及びその分析方法
JPH11121523A (ja) * 1997-10-17 1999-04-30 Seiko Epson Corp 電子部品の実装方法、チップの実装方法及び半導体パッケージ
JP2000114301A (ja) * 1998-10-07 2000-04-21 Matsushita Electric Ind Co Ltd 半田バンプの形成方法および半田バンプの実装方法
JP2000311912A (ja) * 1999-03-31 2000-11-07 Fujitsu Ltd 半導体基板の処理方法、電気的組立体の製作方法、及び、はんだバンプ付き半導体基板
JP2000332151A (ja) * 1999-05-21 2000-11-30 Sony Corp バンプ電極形成用球状体の転写方法及び半導体装置の製造方法
JP2001023946A (ja) * 1990-03-01 2001-01-26 Koninkl Philips Electronics Nv 基板表面から液体を除去する方法、当該方法を用いる半導体装置の製造方法、及び基板表面から液体を除去する装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023946A (ja) * 1990-03-01 2001-01-26 Koninkl Philips Electronics Nv 基板表面から液体を除去する方法、当該方法を用いる半導体装置の製造方法、及び基板表面から液体を除去する装置
JPH10335364A (ja) * 1997-05-27 1998-12-18 Samsung Electron Co Ltd 半導体装置のフリップチップ実装型ソルダーバンプの製造方法、これにより製造されるソルダーバンプ及びその分析方法
JPH11121523A (ja) * 1997-10-17 1999-04-30 Seiko Epson Corp 電子部品の実装方法、チップの実装方法及び半導体パッケージ
JP2000114301A (ja) * 1998-10-07 2000-04-21 Matsushita Electric Ind Co Ltd 半田バンプの形成方法および半田バンプの実装方法
JP2000311912A (ja) * 1999-03-31 2000-11-07 Fujitsu Ltd 半導体基板の処理方法、電気的組立体の製作方法、及び、はんだバンプ付き半導体基板
JP2000332151A (ja) * 1999-05-21 2000-11-30 Sony Corp バンプ電極形成用球状体の転写方法及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6476494B1 (en) Silver-tin alloy solder bumps
US6683375B2 (en) Semiconductor die including conductive columns
TW201209976A (en) Semiconductor device and method for making same
JP2007012776A (ja) 半導体装置用ボンディングワイヤ
TW200421495A (en) Method for eliminating voiding in plated solder
JP2008028112A (ja) 半導体装置の製造方法
JPH1070153A (ja) 電子部品の接続方法
US7838411B2 (en) Fluxless reflow process for bump formation
JP2012114256A (ja) はんだバンプの製造方法、及び半導体装置
US7855137B2 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
US8252677B2 (en) Method of forming solder bumps on substrates
JPWO2002062117A1 (ja) 電子部品の接合方法
Kang et al. Flip-chip interconnections: past, present, and future
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
JP2002324776A (ja) 半導体素子のバンプ形成方法
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
JP2005310956A (ja) 半導体装置の製造方法
JP4703835B2 (ja) アンダーバンプメタル、半導体装置用バンプ、導電性ボール付半導体装置
JP4467260B2 (ja) バンプ形成方法
JP2011243746A (ja) 半導体装置の製造方法
JP2009188264A (ja) バンプ形成方法
JP2009194357A (ja) 半導体装置およびその製造方法
Oppermann et al. Reliability investigations of hard core solder bumps using mechanical palladium bumps and SnPb solder
TW507337B (en) Method of forming high flip chip solder bump
KR101097488B1 (ko) 핀 그리드 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061019

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615