JPH11121523A - 電子部品の実装方法、チップの実装方法及び半導体パッケージ - Google Patents

電子部品の実装方法、チップの実装方法及び半導体パッケージ

Info

Publication number
JPH11121523A
JPH11121523A JP28579097A JP28579097A JPH11121523A JP H11121523 A JPH11121523 A JP H11121523A JP 28579097 A JP28579097 A JP 28579097A JP 28579097 A JP28579097 A JP 28579097A JP H11121523 A JPH11121523 A JP H11121523A
Authority
JP
Japan
Prior art keywords
substrate
chip
flux
electronic component
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28579097A
Other languages
English (en)
Other versions
JP3543573B2 (ja
Inventor
Yoshiaki Mori
義明 森
Yohei Kurashima
羊平 倉島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP28579097A priority Critical patent/JP3543573B2/ja
Publication of JPH11121523A publication Critical patent/JPH11121523A/ja
Application granted granted Critical
Publication of JP3543573B2 publication Critical patent/JP3543573B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 基板にチップをハンダ接合する場合の特に活
性種としてのハロゲン化合物が基板表面部に残留しない
ようにして、ハロゲンが基板上のパッシベーション膜と
反応して腐食、ピンホールの原因となることを防止す
る。 【解決手段】 接合面をフラックス処理もしくはフッ化
処理してチップを基板回路にハンダ接合する。その後、
基板表面に残留するハロゲン化合物を酸化もしくは窒化
処理して非活性化合物に転換する。これは酸素プラズマ
などにハンダ接合したチップ搭載基板を晒す処理のいわ
ゆるドライ洗浄方式で行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はチップ等の電子部品
を基板へ実装するための技術であって、特にベアチップ
を基板に搭載する場合の基板表面に形成されたハロゲン
化合物残渣を効果的に除去することができるようにした
実装方法とこれにより製造された半導体パッケージに関
する。
【0002】
【従来の技術】半導体基板にチップを実装搭載する場合
には一般的にハンダ接合が行われる。このハンダ接合し
た後は特別な洗浄処理はしてないが、特にハンダ接合に
際してフラックスを使用した場合には、フラックス中に
存在するCl等の残渣を洗浄処理をするようにしてい
た。また、ハンダの濡れ性を改善するためにハロゲン物
質を用いて接合処理することも行われている。このよう
なフラックス等の中に存在したり、あるいはハンダ材料
中に存在するハロゲン物質は、ハンダのリフロー処理に
際してハンダ表面に塩化錫や塩化鉛、あるいはフッ化錫
やフッ化鉛などのハロゲン残渣を生成してしまう。ハロ
ゲン付着物などの付着汚染に関しては、一定の基準を満
たしているか否かの基板検査が行われ、一定の基準以下
であることを確認した後に出荷している。この付着物除
去のために、従来からウェットもしくはドライ洗浄方式
で洗浄除去するようにしていた。
【0003】しかし、これらの洗浄方式では表層部上へ
の付着物を除去することができるものの、表層部に化合
物として存在するハロゲンを除去することができなかっ
た。このようなハロゲン化合物の存在は、活性種が基板
表面部に存在することを意味し、これが特に微細化技術
としてベアチップ実装を行った場合に電気的特性に悪影
響を与えてしまうおそれがあった。例えば、基板へチッ
プを実装する場合は、通常、パッケージ化されたICを
実装するが、最近では細密化のための究極の接合方式と
いわれているベアチップ実装を行う方向にある。これは
ICをパッケージとせずに直接基板に実装するようにし
たもので、チップ全面に接続端子を採ることができ、単
位面積当たりの接続端子数を増大し、チップサイズを小
さくでき、合わせて配線距離の最短化、高速化により電
気的特性に優れたものとなり、接続信頼性が極めて高
い。このようなベアチップ実装に際して、残渣としてハ
ロゲン化合物が表層部に残存することは電気的特性に与
える影響が大きく、例えば、狭ピッチになった場合のリ
ード間にハロゲン化合物が存在するためにマイグレーシ
ョン等の問題を生じてしまう。特に将来的にウェハへの
直接実装に移行するような場合でのハロゲン残渣を除去
することは極めて重要である。
【0004】本発明は、上記従来の問題点に着目し、今
後のさらなる微細な実装、例えばベアチップ実装に移行
すると、狭ギャップのウェット洗浄が困難となるばかり
か、シリコン基板上に残留するハロゲンがシリコン基板
上のパッシベーション膜と反応して腐食、ピンホールの
原因となってしまうおそれがあるとの観点から、基板に
チップをハンダ接合する場合の特に活性種としてのハロ
ゲン化合物が基板表面部に残留しないように洗浄除去す
るための方法およびこれによって作成された半導体パッ
ケージを提供することを目的としている。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る電子部品の実装方法は、接合面を含む
基板表面にフラックス処理もしくはフッ化処理して電子
部品を接合面にハンダ接合し、その後少なくとも前記接
合面以外の基板表面に残留するハロゲン化合物を酸化も
しくは窒化処理して非活性化合物に実質的に転換するよ
うに構成した。あるいは、電子部品と基板とを加熱加圧
してハンダ接合を行った後、後処理としてドライ洗浄に
より残留ハロゲン化合物を酸化物あるいは窒化物等の非
活性化合物とするように構成することも可能である。更
に、基板の少なくとも接合面及び前記接合面の近傍の基
板表面にフラックスを塗布し、電子部品を搭載してハン
ダリフローさせ、これを活性酸素を含む雰囲気において
ドライ洗浄することにより実質的に残留ハロゲン化合物
を酸化物の非活性化合物とした後、モールドするように
できる。また、基板の少なくとも接合面及び前記接合面
の近傍の基板表面にフラックスを塗布し、電子部品を搭
載してハンダリフローさせ、その後ウェット洗浄するこ
とにより、少なくとも前記接合面以外の前記基板表面に
付着する残渣を取り除くとともに、引き続き活性酸素に
よりドライ洗浄を連続して行ってモールドする構成とし
たり、あるいは基板の少なくとも接合面及び接合面の近
傍にフラックスを塗布し、電子部品を熱圧着してハンダ
リフローさせ、活性酸素を含む雰囲気においてドライ洗
浄をなしてモールドするように構成とすることも可能で
ある。また本発明に係るチップの実装方法は、接合面を
フラックス処理もしくはフッ化処理してチップを基板回
路にハンダ接合し、その後基板表面に残留するハロゲン
化合物を酸化もしくは窒化処理して非活性化合物に転換
するように構成した。あるいは、チップと基板を加熱加
圧してハンダ接合を行った後、後処理としてドライ洗浄
により残留ハロゲン化合物を酸化物あるいは窒化物等の
非活性化合物とするように構成することも可能である。
更に、接合面にフラックスを塗布し、チップを搭載して
ハンダリフローさせ、これを活性酸素によりドライ洗浄
することにより残留ハロゲン化合物を酸化物の非活性化
合物とした後、モールドするようにできる。また、接合
面にフラックスを塗布し、チップを搭載してハンダリフ
ローさせ、その後ウェット洗浄することにより表面付着
残渣を取り除くとともに、引き続き活性酸素によりドラ
イ洗浄を連続して行ってモールドする構成としたり、あ
るいは接合面にフラックスを塗布し、チップを熱圧着し
てハンダリフローさせ、活性酸素によりドライ洗浄をな
してモールドするように構成とすることも可能である。
これらの場合において、前記チップはベアチップである
場合に極めて有効である。
【0006】本発明に係る半導体パッケージは、ベアチ
ップの基板へのハンダ接合後、活性酸素、活性窒素にて
ドライ洗浄することにより基板表面の残留ハロゲン化合
物を酸化物あるいは窒化物等の非活性化合物に転換して
製造したものである。
【0007】
【発明の実施の形態】以下に、本発明の実施形態の具体
例を図面を参照しつつ詳細に説明する。
【0008】図1に示した第1のチップ実装方法は次の
ように処理するようにしている。まずベアチップのバン
プにフラックスを転写する(ステップ100)。転写方
式はフラックスを回転式の転写ステージに塗布し、それ
をさらにベアチップ上のバンプの部分のみに塗布する。
次いで、ベアチップを搭載基板に位置合わせする(ステ
ップ110)。搭載ベアチップの位置認識はカメラを用
いて行うのが一般的である。これをリフロー炉に搬送
し、フェイスダウン接合を行う(ステップ120))。
ハンダの融点以上の雰囲気加熱により、ハンダを溶か
し、ハンダ接合を完了する。この時のフラックス塗布に
より基板における金属表面の酸化物がエッチングされ
る。これはフラックスに含まれるF、Cl、Iを含む水
酸化物は、簡単にF-、Cl-、I-の負イオンを作り、
これらは金属(殆どが正イオン)と簡単に結合して溶け
出す。これによって金属表面の酸化物エッチングができ
るのである。
【0009】このようにハンダ接合した基板を必要に応
じてウェット洗浄処理する(ステップ130)。これは
ベアチップと基板とのギャップ部のフラックス残渣を除
去してモールドするために行われ、溶剤を用いたり界面
活性剤を利用した水系の洗浄方式が採用される。フラッ
クス残渣が無視できる程度であればこの工程を省略する
ことができる。すなわち、フラックスとしてハロゲン系
のものを多く含んでいる場合には、ハンダ接合後に残渣
としてハロゲンが残留すると、腐食あるいは電極間の絶
縁抵抗の低下を招くことはよく知られている。したがっ
て、ハロゲン系の多く含んだフラックスを使用している
場合には、ウェット洗浄をなしてフラックス残渣を除去
する必要があるのである。ハロゲンの少ないフラックス
を使用している場合には、このウェット洗浄工程は省略
できる。
【0010】ウェット洗浄しただけでは、基板に付着し
たハロゲンおよび有機材(例えば松ヤニ)を洗い流すだ
けで、基板とハロゲンで形成される基板表面のハロゲン
化合物は残留する。そこで、ハンダ接合した基板は、次
にドライ洗浄処理に移行するのである(ステップ14
0)。これは基本的にはフラックスに含まれるClを主
とするハロゲン、およびこれと金属と化合物であるハロ
ゲン化合物のハロゲンを酸素と置換するようにしてい
る。あるいは、フラックスに含まれる有機物、および基
板表面の有機物上に残るハロゲンを含む有機物をアッシ
ングすなわち灰(ガス状)にして除去するようにしてい
る。有機物はH、C、O、Nの結合体であると考えられ
るが、有機物をフラックス処理すると上記結合体にHC
l、HFが残留する。この残留層をオゾンや酸素ラジカ
ル等の活性酸素の雰囲気にておくことにより、H、C、
O、Nの結合を切断して水やガスとなり、同時にハロゲ
ン化合物HCl、HFもガスとして除去されるのであ
る。
【0011】このドライ洗浄処理は、酸素を含むプラズ
マに晒すことで実現することができ、例えば図2(1)
に示しているように、真空チャンバ10に内蔵したテー
ブル12にワーク14を載置し、真空ポンプにより1P
a(パスカル)位まで排気した後、図示しないガス供給
手段により酸素ガスを真空チャンバ10内に導入して5
Pa位に保持する。プラズマ発生用電極16に繋がれた
高周波電源18を投入してプラズマを発生させる。高周
波電源出力を200W、処理時間約10分で完了する。
もちろん、残留したハロゲン量が多い場合は高周波電源
出力を大きくし、あるいは処理時間を長くする必要があ
る。また、処理圧力も5Paに限らず広い範囲での処理
が可能である。このようなドライ洗浄処理により、基板
表面に残留したハロゲン化合物は、活性な酸素、例えば
酸素単原子ラジカルO*、酸素単原子O、オゾンO3に晒
すと、ハロゲン化合物のハロゲンは酸素と入れ替わり、
酸化物が残ることになる。この結果、基板表層部のハロ
ゲン化合物としての塩化錫や塩化鉛、あるいはフッ化錫
やフッ化鉛は、酸化錫、酸化鉛となり、活性種がなくな
り、ベアチップ搭載基板の安定性を確保することができ
る。
【0012】また、真空プラズマ処理に限らず大気圧プ
ラズマ処理によっても可能である。これは図2(2)に
示しているように、上部電極20と下部電極22とを対
向させておき、その間にワーク24をセットする。電極
20、22間に1〜20kVの交流電圧を印加し、酸素
を含むエアーの放電を行う。これを5分間行わせるので
ある。この場合、望ましくは両電極20、22間に酸素
を積極導入するようにすればよい。当該方法も残留ハロ
ゲン量により処理条件は左右される。
【0013】ここで、真空、大気圧両方法において、必
ずしも被処理物を直接プラズマに晒す必要はない。な
お、上述した真空プラズマ処理や大気圧プラズマ処理の
場合において、熱をアシストとして加えると効果的にハ
ロゲンの置換処理ができる。
【0014】次に、ベアチップ搭載基板の隙間にモール
ド剤を侵入塗布する(図1ステップ150)。塗布方法
は接合済みのベアチップの1辺脇をディスペンサにより
描画することにより、絶縁性のモールド剤を封入する。
その後、乾燥炉にてモールド剤の乾燥を行い完了する。
このモールド剤の封入に際して前処理として上述したド
ライ洗浄処理を行っていることにより、基板表面の濡れ
性が向上し、もって本実施形態のように狭いギャップへ
のモールド剤封入の場合に、簡単にモールド剤をギャッ
プに流れ込んでベアチップと搭載基板にしっかり密着す
るという効果も得られる。
【0015】次に、図3に他の実施形態を示す。これ
は、まず、ベアチップのハンダバンプ部にフッ化処理を
行う(ステップ200)。すなわち基板をHF雰囲気や
フッ素プラズマ等に晒し、基板表面にハロゲン化物層を
成膜するようにしている。これにより、ハロゲン化物層
が金属基材の表面を覆って金属基材の酸化を防止すると
ともに、ハンダ接合時にハロゲンが金属基材中への拡
散、大気中への蒸発により、金属基材がハンダを構成す
る金属と結合しやすくなり、フラックスを用いることな
くハンダの濡れ性を改善することができ、フラックスな
しで容易にハンダ接合を行うことができる。このような
処理の後、ベアチップの接合を行う(ステップ21
0)。接合方法はベアチップの保持部が加熱加圧できる
ツールを用いて搭載基板、ベアチップの能動面を位置認
識し、ベアチップを加熱しながらハンダ付けするように
している(ステップ220)。このハンダ接合後に、ド
ライ洗浄をなすようにしている(ステップ230)。こ
のような処理ではフラックスレスであるため、ウェット
洗浄を省略することができる。ドライ洗浄処理は前述し
た方法と同様に、酸素を含むプラズマに基板を晒すこと
で実現することができ、真空チャンバに内蔵したテーブ
ルにワークを載置した状態で、真空ポンプにより1Pa
位まで排気した後、ガス供給手段により酸素ガスを真空
チャンバ内に導入して5Pa位に保持する。プラズマ発
生用電極に繋がれた高周波電源を投入してプラズマを発
生させる。高周波電源出力を200W、処理時間約10
分で完了する。このようなドライ洗浄処理により、基板
表面に残留したハロゲン化合物は、活性な酸素、例えば
酸素単原子ラジカルO*、酸素単原子O、オゾンO3に晒
すと、ハロゲン化合物のハロゲンは酸素と入れ替わり、
酸化物が残ることになる。この結果、基板表層部のハロ
ゲン化合物としてのフッ化錫やフッ化鉛は、酸化錫、酸
化鉛となって活性種が除去されため、ベアチップ搭載基
板のマイグレーションの問題を改善することができる。
最終的にベアチップと搭載基板のギャップ内にモールド
剤を封入して処理を完了する(ステップ240)。
【0016】更に、プラズマ以外の処理方法として、オ
ゾン雰囲気中にワークを配置したり、あるいはワークへ
UV照射を行うことによっても可能である。オゾンを利
用したチップ実装時におけるハロゲン化合物の洗浄処理
装置の概要を図4(1)に示している。処理容器30内
にワーク32を内蔵しておき、処理容器30に接続され
たオゾン発生器34からオゾンを供給する。オゾン発生
器34には酸素あるいはエアーが供給され、約100p
pmのオゾンを生成して処理容器30に導入する。この
オゾンの流れの中にワーク32を配置し、約30分間の
処理を行う。このような処理によっても基板表層部のハ
ロゲン化合物としてのフッ化錫やフッ化鉛を酸化錫、酸
化鉛等にして活性種を除去することができるため、ベア
チップ搭載基板のマイグレーションの問題を改善するこ
とができる。
【0017】図4(2)は、上記装置構成に加えてUV
アシストを行うようにしたものである。このため処理容
器30に内蔵されたワーク32に紫外線を照射するUV
照射装置36を設けている。この照射装置36がハロゲ
ン化合物の酸化物への転換処理を促進する。
【0018】更に、同図(3)は(1)の装置に加熱ユ
ニット38を加えることによって加熱アシストを行うよ
うにしたものである。ワーク32をインライン下にお
き、処理部40の入口に設けた加熱ユニット38により
ワーク32を加熱する。処理部40にはオゾン発生器3
4から供給されたオゾンが導入され、ワーク32をオゾ
ンの流れの中に置いている。これによってもハロゲン化
合物の酸化物への転換処理を促進することができる。
【0019】なお、上記実施例ではハロゲン化合物を酸
化物に置換処理する例について説明したが、これは窒化
物への転換処理を行うようにしてもよいのはもちろんで
ある。要するにハロゲン化合物を活性でない安定した化
合物へ転換処理し、あるいはアッシング処理することが
できるものであればよい。
【0020】上述したように、本実施形態では、基板に
チップ特にベアチップとハンダ接合することで実装する
に際して、ハンダ接合のためにフラックス処理もしくは
フッ化処理の後に接合面以外の表面に残留するハロゲン
化合物を酸化もしくは窒化処理することによりマイグレ
ーションなどの問題を改善することができ、とくにドラ
イ洗浄方式によって行うので、微細化が要求されている
ベアチップ実装技術に極めて有効な作用を果たすもので
ある。
【0021】尚、本実施の形態では、ベアチップ実装に
ついて詳述したが、他の電子部品の実装方法について
も、本発明が適用可能であることは言うまでもない。但
し、ベアチップ実装のように隣り同士の接合面の距離が
短い場合においては、特に有効である。
【0022】
【発明の効果】以上説明したように、本発明は接合面を
フラックス処理もしくはフッ化処理してチップを基板回
路にハンダ接合し、その後基板表面に残留するハロゲン
化合物を酸化もしくは窒化処理して非活性化合物に転換
するように構成することで、チップをハンダ接合する場
合の特に活性種としてのハロゲン化合物を取り除くこと
ができ、残留するハロゲンが基板上のパッシベーション
膜と反応して腐食、ピンホールの原因となってしまうこ
とを有効に防止して、ベアチップ実装に極めて有効な効
果が得られる。
【図面の簡単な説明】
【図1】実施形態に係るチップ実装処理の工程図であ
る。
【図2】同処理に用いられるドライ洗浄装置の断面図で
ある
【図3】第2の実施形態に係るチップ実装処理の工程図
である。
【図4】オゾンを用いたドライ洗浄装置の構成例の断面
図である。
【符号の説明】
10 真空チャンバ 12 テーブル 14 ワーク 16 プラズマ発生用電極 18 高周波電源 20 上部電極 22 下部電極 24 ワーク 30 処理容器 32 ワーク 34 オゾン発生器 36 UV照射装置 38 加熱ユニット
フロントページの続き (51)Int.Cl.6 識別記号 FI H05K 3/34 511 H05K 3/34 511

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 接合面を含む基板表面にフラックス処理
    もしくはフッ化処理して電子部品を前記接合面にハンダ
    接合し、その後少なくとも前記接合面以外の基板表面に
    残留するハロゲン化合物を酸化もしくは窒化処理して非
    活性化合物に実質的に転換することを特徴とする電子部
    品の実装方法。
  2. 【請求項2】 電子部品と基板とを加熱加圧してハンダ
    接合を行った後、後処理としてドライ洗浄により残留ハ
    ロゲン化合物を酸化物あるいは窒化物等の非活性化合物
    とすることを特徴とする電子部品の実装方法。
  3. 【請求項3】 基板の少なくとも接合面及び前記接合面
    の近傍の基板表面にフラックスを塗布し、電子部品を搭
    載してハンダリフローさせ、これを活性酸素を含む雰囲
    気においてドライ洗浄することにより、少なくとも前記
    接合面以外の表面に残留する残留ハロゲン化合物を酸化
    物の非活性化合物とした後、モールドすることを特徴と
    する電子部品の実装方法。
  4. 【請求項4】 基板の少なくとも接合面及び前記接合面
    の近傍の基板表面にフラックスを塗布し、電子部品を搭
    載してハンダリフローさせ、その後ウェット洗浄するこ
    とにより、少なくとも前記接合面以外の前記基板表面に
    付着する残渣を取り除くとともに、引き続き活性酸素を
    含む雰囲気においてドライ洗浄を連続して行い、前記電
    子部品をモールドすることを特徴とする電子部品の実装
    方法。
  5. 【請求項5】 基板の少なくとも接合面及び前記接合面
    の近傍にフラックスを塗布し、電子部品を熱圧着してハ
    ンダリフローさせ、活性酸素を含む雰囲気においてドラ
    イ洗浄をなしてモールドすることを特徴とする電子部品
    実装方法。
  6. 【請求項6】 接合面をフラックス処理もしくはフッ化
    処理してチップを基板回路にハンダ接合し、その後基板
    表面に残留するハロゲン化合物を酸化もしくは窒化処理
    して非活性化合物に転換することを特徴とするチップの
    実装方法。
  7. 【請求項7】 チップと基板を加熱加圧してハンダ接合
    を行った後、後処理としてドライ洗浄により残留ハロゲ
    ン化合物を酸化物あるいは窒化物等の非活性化合物とす
    ることを特徴とするチップの実装方法。
  8. 【請求項8】 接合面にフラックスを塗布し、チップを
    搭載してハンダリフローさせ、これを活性酸素によりド
    ライ洗浄することにより残留ハロゲン化合物を酸化物の
    非活性化合物とした後、モールドすることを特徴とする
    チップの実装方法。
  9. 【請求項9】 接合面にフラックスを塗布し、チップを
    搭載してハンダリフローさせ、その後ウェット洗浄する
    ことにより表面付着残渣を取り除くとともに、引き続き
    活性酸素によりドライ洗浄を連続して行ってモールドす
    ることを特徴とするチップの実装方法。
  10. 【請求項10】 接合面にフラックスを塗布し、チップ
    を熱圧着してハンダリフローさせ、活性酸素によりドラ
    イ洗浄をなしてモールドすることを特徴とするチップ実
    装方法。
  11. 【請求項11】 前記チップはベアチップであることを
    特徴とする請求項6ないし10のいずれかに記載のチッ
    プの実装方法。
  12. 【請求項12】 ベアチップの基板へのハンダ接合後、
    活性酸素もしくは活性窒素にてドライ洗浄することによ
    り基板表面の残留ハロゲン化合物を酸化物あるいは窒化
    物等の非活性化合物に転換して製造された半導体パッケ
    ージ。
JP28579097A 1997-10-17 1997-10-17 電子部品の実装方法およびチップの実装方法 Expired - Fee Related JP3543573B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28579097A JP3543573B2 (ja) 1997-10-17 1997-10-17 電子部品の実装方法およびチップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28579097A JP3543573B2 (ja) 1997-10-17 1997-10-17 電子部品の実装方法およびチップの実装方法

Publications (2)

Publication Number Publication Date
JPH11121523A true JPH11121523A (ja) 1999-04-30
JP3543573B2 JP3543573B2 (ja) 2004-07-14

Family

ID=17696114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28579097A Expired - Fee Related JP3543573B2 (ja) 1997-10-17 1997-10-17 電子部品の実装方法およびチップの実装方法

Country Status (1)

Country Link
JP (1) JP3543573B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324776A (ja) * 2001-04-26 2002-11-08 Nippon Steel Corp 半導体素子のバンプ形成方法
JP2004356384A (ja) * 2003-05-29 2004-12-16 Nitto Denko Corp ウエハ裏面の処理方法およびダイシング用シート貼付け装置
US7223439B2 (en) 2003-03-26 2007-05-29 Tdk Corporation Method for manufacturing magnetic recording medium and magnetic recording medium
JP2009278140A (ja) * 2009-08-25 2009-11-26 Nitto Denko Corp 半導体チップの製造方法
CN103874334A (zh) * 2014-03-25 2014-06-18 广东达进电子科技有限公司 一种铁氟龙高频电路板的制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324776A (ja) * 2001-04-26 2002-11-08 Nippon Steel Corp 半導体素子のバンプ形成方法
US7223439B2 (en) 2003-03-26 2007-05-29 Tdk Corporation Method for manufacturing magnetic recording medium and magnetic recording medium
JP2004356384A (ja) * 2003-05-29 2004-12-16 Nitto Denko Corp ウエハ裏面の処理方法およびダイシング用シート貼付け装置
JP4614416B2 (ja) * 2003-05-29 2011-01-19 日東電工株式会社 半導体チップの製造方法およびダイシング用シート貼付け装置
KR101057298B1 (ko) * 2003-05-29 2011-08-16 닛토덴코 가부시키가이샤 웨이퍼 이면의 처리 방법 및 다이싱용 시트 부착 장치
JP2009278140A (ja) * 2009-08-25 2009-11-26 Nitto Denko Corp 半導体チップの製造方法
CN103874334A (zh) * 2014-03-25 2014-06-18 广东达进电子科技有限公司 一种铁氟龙高频电路板的制作方法

Also Published As

Publication number Publication date
JP3543573B2 (ja) 2004-07-14

Similar Documents

Publication Publication Date Title
JP2527278B2 (ja) 無融剤はんだ付け方法
JP3312377B2 (ja) ろう材による接合方法及び装置
US5345056A (en) Plasma based soldering by indirect heating
KR101049427B1 (ko) 납땜 방법
US20040238602A1 (en) Bump forming method, presoldering treatment method, soldering method, bump forming apparatus, presoldering treatment device and soldering apparatus
JPH11509375A (ja) 基板またはチップにフラックスなしで半田付けする方法および装置
JPH11163036A (ja) バンプ形成方法、はんだ接合用前処理方法、はんだ接合方法、バンプ形成装置、はんだ接合用前処理装置およびはんだ接合装置
JP6066569B2 (ja) 半導体デバイスパッケージング用のパッシベーション層
JPH09232742A (ja) 電子回路装置の製造方法
JP3543573B2 (ja) 電子部品の実装方法およびチップの実装方法
US5776551A (en) Use of plasma activated NF3 to clean solder bumps on a device
JP4577130B2 (ja) 半導体装置の製造方法
KR100473432B1 (ko) 범프 형성 방법, 땜납 접합용 전처리 방법, 땜납 접합방법, 범프 형성 장치, 땜납 접합용 전처리 장치 및 땜납접합 장치
JP2001332575A (ja) フラックス洗浄方法及び半導体装置の製造方法
JP2011023509A (ja) 半導体装置の製造方法、および、これに用いる半導体製造装置
KR20010053616A (ko) 전자 부품을 기판에 납땜하는 리플로 솔더링 방법 및 장치
WO2002015258A1 (fr) Procede de fixation
JP4130706B2 (ja) バンプ製造方法および半導体装置の製造方法
JP3591344B2 (ja) バンプ付電子部品の実装方法
US6617195B1 (en) Method of reflowing organic packages using no-clean flux
JP3753524B2 (ja) 電子部品の製造方法
KR100292295B1 (ko) 레이저를 이용한 웨이퍼 레벨의 무플럭스 솔더 접합 장치 및 방법
JP2004130351A (ja) フラックスを使用しない半田接合方法
JPH08242069A (ja) 電子回路基板の製造装置、はんだ付け装置及び製造方法
JP3159937B2 (ja) 金属表面の接合前処理装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees