JP2001332575A - フラックス洗浄方法及び半導体装置の製造方法 - Google Patents

フラックス洗浄方法及び半導体装置の製造方法

Info

Publication number
JP2001332575A
JP2001332575A JP2000147835A JP2000147835A JP2001332575A JP 2001332575 A JP2001332575 A JP 2001332575A JP 2000147835 A JP2000147835 A JP 2000147835A JP 2000147835 A JP2000147835 A JP 2000147835A JP 2001332575 A JP2001332575 A JP 2001332575A
Authority
JP
Japan
Prior art keywords
flux
cleaning
solder
wafer
electrode portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000147835A
Other languages
English (en)
Inventor
Toru Tanaka
徹 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000147835A priority Critical patent/JP2001332575A/ja
Priority to TW090111450A priority patent/TW510154B/zh
Priority to US09/860,043 priority patent/US6722557B2/en
Priority to KR1020010027190A priority patent/KR20010105271A/ko
Publication of JP2001332575A publication Critical patent/JP2001332575A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/206—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Abstract

(57)【要約】 【課題】 半導体装置の製造工程で生じるフラックス
残渣物の効果的な洗浄方法及び、この洗浄方法を含む半
導体装置の製造方法を提供すること。 【解決手段】 フラックス２を用いて形成したはんだ
バンプ電極１５の洗浄に際し、洗浄前にはんだバンプ電
極１５にフラックス２を塗布してウエーハ加熱用ヒータ
ー３で加熱処理を行った後に、フラックス洗浄を行うフ
ラックス洗浄方法を特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
に好適なフラックス洗浄方法及び半導体装置の製造方法
に関するものである。
【０００２】
【従来の技術】従来、電子部品の高密度実装化の進展に
伴って、半導体パッケージの小型化が要求されている。
そして、小型化された半導体パッケージの一例として、
半導体チップの電極パッド上にはんだバンプを形成し、
このはんだバンプと実装プリント基板の電極端子とを電
気的及び物理的に接続するフリップチップ接続法が注目
されて、電子機器の小型化の為に必要不可欠な技術にな
っている。
【０００３】このはんだバンプの作製方法は、ウエーハ
の状態で一括で加工する方法と、ウエーハを半導体チッ
プに切断して、半導体チップ毎にバンプ加工する方法と
に大別できるが、生産コストの観点からウエーハの状態
で一括形成する方法が好ましい。
【０００４】ウエーハの状態で行う、非常に低コストの
はんだバンプ形成法の一例として、はんだペーストとス
クリーンマスクを使った高精度な印刷法ではんだを半導
体チップの電極パッド上に転写して、はんだバンプを形
成する方法がある。
【０００５】次に、図８（ａ）〜図１０（ｆ）を用い
て、半導体ウエーハ１上にはんだペースト３２を印刷す
る工法を例にして、印刷法によるはんだバンプ形成方法
を説明する。なお、図８（ａ）〜図１０（ｆ）は、はん
だ印刷方法を実施する際の、各工程毎のスクリーンマス
ク４１とウエーハ４４との断面図である。
【０００６】最初に、図８（ａ）に示すように、所定の
パターンで設けられた貫通孔４３を有するスクリーンマ
スク４１の下面４２をウエーハ４４上に面接触させる。
そして、はんだペースト３２をスクリーンマスク上面３
７に供給する。次に、図８（ｂ）に示すように、スキー
ジ３０の先端をスクリーンマスク上面３７に接触させ
て、下方向に印圧をかけながら矢印方向に移動して、は
んだペースト３２をローリングさせてスクリーンマスク
４１の貫通孔４３に充填する。
【０００７】次いで、図９（ｃ）に示すように、ウエー
ハ４４からスクリーンマスク４１を引き離す。結果とし
て、図９（ｄ）に示すように、貫通孔４３に充填された
はんだペースト３２がウエーハ４４上に転写されて、は
んだペースト３２がウエーハ４４上に所定のパターンで
設けられた電極パッド３６上に形成される。
【０００８】次いで、図１０（ｅ）に示すように、加熱
用ヒーター４５等の加熱装置でウエーハ４４全体を加熱
する。なお、はんだペースト３２にロジン系フラックス
が含まれるために、加熱用ヒーター４５で加熱した時
に、このフラックスが活性化して電極パッド部３６の酸
化物を還元除去して清浄な金属面にする。その後、はん
だペースト３２の中に含まれる粉末はんだが溶融して表
面張力で丸くなり、フラックスで清浄化された電極パッ
ド３６面にのみ濡れ広がってバンプ電極３５を形成す
る。この加熱処理を一般に「ウエットバック」と呼ぶ。
【０００９】なお、図１０（ｆ）では、加熱時に流出し
たはんだペースト３２の中に含まれるフラックスの成分
が、はんだバンプ電極３５の表面やはんだバンプ電極３
５とウエーハ４４との境界付近及びその周辺にフラック
ス残渣物３４として付着する。次に、例えば、炭化水素
系洗浄液を使用した通常のフラックス洗浄によって、は
んだバンプ電極３５の表面付近に付着したフラックス残
渣物３４は除去されるが、電極パッド３６とウエーハ４
４との境界付近及びその周辺のフラックス残渣物３４は
とれない。
【００１０】次に、図１１の（ｇ）に示すように、ウエ
ーハ４４から切り出されて半導体チップ３８に小片化さ
れた半導体チップ３８がはんだバンプ電極３５を介して
基板電極部４０へはんだ付けされる。次に、はんだ付け
時に、はんだバンプ電極３５の表面にフラックス残渣物
３４が残るが、洗浄を確実に行わないと、プリント基板
電極面４０とバンプ電極面３５との間にフラックス残渣
物３４が介在して、はんだバンプ接続部分にフラックス
残渣物３４が取り残されて、接着強度や信頼性を低下さ
せて濡れ不良４６の原因になる。
【００１１】また、一般的に、はんだバンプ接続部分の
接続強度を上げるために、半導体チップ３８とプリント
基板３９との間を樹脂３１で封止するが、半導体チップ
３８の表面付近にとれにくいフラックス残渣物３４が残
ると、封止用樹脂３１の封入性に悪影響を及ぼして、半
導体チップ３８と封止用樹脂３１との密着強度を下げて
接着不良をおこし信頼性を低下させる。その為にプリン
ト基板３９への実装前に特に、はんだバンプ電極３５の
周囲のフラックス残渣物３４は完全に除去しなければな
らない。
【００１２】これまで、ロジン系フラックスの洗浄剤と
してフロンやトリクレンといった溶剤が使われていた
が、オゾン層の破壊等の環境汚染の問題から、フロンや
トリクレンに替わる洗浄剤として炭化水素系、テルペン
系の洗浄剤が使用されている。又、これらの洗浄液の使
用方法として加熱して使用する。なお、洗浄液の洗浄力
は高温のほうが良いが、液の蒸発量（経済性）、引火
点、安全上の観点等から高くても８０℃程度でしか使用
できない。
【００１３】
【発明が解決しようとする課題】しかし、フラックス残
渣物を洗浄剤で洗浄しても、フラックス残渣物は完全に
除去できずに、はんだバンプ電極と半導体チップとの境
界付近や周囲にフラックス残渣物が残る。又、はんだペ
ーストに印刷後の形状を保持する目的でチキソ剤が添加
されているが、特に効果が非常に高いという理由で広く
使用されている脂肪酸アマイド類は、通常のフラックス
洗浄で使用する洗浄剤で除去できない。他にも、ウエー
ハを機械的にブラシで擦ったり、超音波キャビテーショ
ン（振動）を付与してフラックス残渣物を除去できる
が、バンプ付きの半導体チップに機械的なダメージを与
えることはできない。
【００１４】そこで、本発明の目的は、半導体装置の製
造工程で生じるフラックス残渣物の効果的な洗浄方法、
及び、この洗浄方法を含む半導体装置の製造方法を提供
することにある。
【００１５】
【課題を解決するための手段】即ち、本発明は、フラッ
クスを用いて形成したはんだ電極部の洗浄に際し、前記
はんだ電極部にフラックスを塗布して加熱処理を行う工
程と、前記洗浄を行う工程とを実施するフラックス洗浄
方法、及び前記洗浄後に前記はんだ電極部を介して半導
体チップをプリント基板に固定する工程とを更に実施す
る、半導体装置の製造方法に係るものである。
【００１６】本発明によれば、通常のフラックス洗浄の
前に前記工程を前処理としてウエーハ等に施せば、フラ
ックスという簡便な手段で予備洗浄し、その後、例えば
炭化水素系及びテルペン系洗浄液等を使用した通常の洗
浄法で全くフラックス残渣物の残らないフラックス洗浄
が可能になる。又、はんだペースト印刷の対象となる基
板の種類を問わずに適用できて、例えば、半導体ウエー
ハにはんだペースト印刷法によって形成したはんだバン
プ電極のフラックス洗浄に適用できる。又、はんだペー
ストの代りに金属ボールを用いた金属ボール方式のはん
だバンプ形成や、プリント基板側のはんだバンプ形成に
も適用できる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態による
洗浄方法や製造方法においては、はんだペースト印刷法
又は、はんだボール搭載法にてはんだ電極部を形成し、
このはんだ電極部にフラックスを塗布して加熱処理を行
った後に、フラックス洗浄を行い、かつ前記加熱処理の
温度範囲が１５０℃以上で、加熱時間が１分以上（はん
だが溶けないことが必要）であるのが望ましい。
【００１８】又、前記フラックスがチキソ剤を含有して
いて、洗浄に炭化水素系洗浄液を用いるのが望ましい。
【００１９】又、はんだ電極部を半導体ウエーハに、あ
るいはプリント基板に形成するのが好ましい。
【００２０】以下、本発明の好ましい実施の形態を図面
の参照下に具体的に説明する。
【００２１】図４（ａ）〜図５（ｆ）は、フラックス洗
浄の工程を説明したものである。
【００２２】即ち、図４（ａ）〜図５（ｆ）は、フラッ
クス洗浄方法の各工程を説明する模式図である。図４
（ａ）に示すように、はんだペースト印刷とリフロー加
熱とにより形成されたはんだバンプ４がウエーハ１上に
ある。次に、図４（ｂ）に示すように、フラックス２を
ウエーハ１上に滴下し、さらに、ウエーハ１を回転させ
て、全面に均一にスピンコートする。続いて、図４
（ｃ）では、ウエーハ加熱用ヒーター３で、ウエーハ１
全体を加熱させる。加熱温度は１５０〜１８０℃で加熱
時間は１〜２分である。そして、ウエーハ１を洗浄液等
で洗浄する。
【００２３】なお、ウエーハ１上にこびり付いたチキソ
剤残渣や白色残渣等は加熱されないと溶けにくいので、
これ等をフラックス２中に溶かし込む為に上記加熱処理
を行う。又、加熱温度や加熱時間は、はんだが溶けてし
まわない程度とする。
【００２４】なお、フラックスにチキソ剤が添加されて
いると、これは通常の洗浄時におちにくいが、本発明に
基づいて十二分に除去される。
【００２５】次に、図５の（ｄ）〜（ｆ）に表わされ
る、フラックス２を塗布されたウエーハ１の洗浄から乾
燥までの工程を説明する（なお、図面ではウエーハキャ
リア８の出し入れを矢印で表している）。
【００２６】最初に、図５（ｄ）では、ウエーハ１をウ
エーハキャリア８に入れて、ヒーター１１での加熱によ
って熱せられた洗浄液５の入った洗浄槽９に浸し、ウエ
ーハ１上のフラックスの洗浄と除去を行う。
【００２７】次に、図５の（ｅ）に示すように、洗浄槽
９より引き上げたウエーハ１の入ったウエーハキャリア
８をリンス液６の入ったリンス槽１０に浸し、ウエーハ
１をすすぐ。
【００２８】次に、図５の（ｆ）に示すように、リンス
槽１０より引き上げたウエーハ１の入ったウエーハキャ
リア８をヒーター１２での加熱によって熱せられた加熱
乾燥機７の中に入れてウエーハ１を乾燥させる。
【００２９】次に、加熱乾燥機７よりウエーハキャリア
８ごとウエーハ１を取り出して、ウエーハ１のフラック
ス洗浄及び乾燥工程が終了する。
【００３０】なお、上記の工程を図１（ａ）〜図３
（ｅ）を用いて詳細に表すと、以下の様になる。
【００３１】図１（ａ）は、図４（ａ）のウエーハ１の
断面詳細図である（但し、この工程までは図８〜図１０
と同様である。）図１（ａ）に示すように、ウエーハ１
上やはんだバンプ電極１５の表面や、ウエーハ１とはん
だバンプ電極１５との境界付近に、フラックス残渣物１
４が付着している。
【００３２】次に、図１（ｂ）は、図４（ｂ）のウエー
ハ１の断面詳細図である。図１（ｂ）に示すように、フ
ラックス残渣物１４の付着したウエーハ１の表面に、フ
ラックス２がスピンコートされる。
【００３３】次に、図２（ｃ）は、図４（ｃ）のウエー
ハ１の断面詳細図である。図２（ｃ）に示すように、ウ
エーハ加熱用ヒーター（ランプ）３によって、ウエーハ
１上に塗布されたフラックス２が加熱される。同時に、
それまで付着してこびりついていたフラックス残渣物１
４は、加熱されることでフラックス２の中に溶け込む。
【００３４】次に、図５（ｄ）〜図５（ｆ）の通常のフ
ラックス洗浄を行うと、図３（ｄ）に示すように、フラ
ックス残渣物１４やフラックス２が除去されたはんだバ
ンプ電極１５付きのウエーハ１が得られる。
【００３５】図３（ｅ）は、プリント基板１９にマウン
トされた半導体チップ１８を示す。なお、半導体チップ
１８は、図３（ｄ）でフラックスを除去されたウエーハ
１をスクライブラインで切断したものである。そして、
半導体チップを実装するには、電極パッド１６とプリン
ト基板電極部２０とをはんだバンプ電極部１５を介して
接続し、封止用樹脂２１で固着する。
【００３６】なお、フラックス２の一般的な使用目的
は、はんだ付けを行う時に、基板の電極やはんだ合金表
面の酸化物を還元除去して清浄な金属面にすることであ
るが、本発明での使用目的は、フラックス残渣物を溶解
させるためである。
【００３７】即ち、いったん固着した白色残渣やチキソ
剤残渣等のフラックス残渣物は、１５０℃以上のフラッ
クス溶融液に浸せば容易にフラックス２中に溶解する。
なお、フラックス２は１５０℃よりはるかに高温の温度
領域で使用できるので、１５０℃における使用は問題な
い。また、１５０℃程度の温度ではフラックスははんだ
バンプの形状になんら影響を与えない。なお、はんだの
組成によって、１５０℃程度で溶融する低融点を持つは
んだ材料もあるが、いったん形成されたはんだバンプの
形状は表面張力によって保持されるので、溶け出して隣
のはんだ電極とブリッジしない。
【００３８】本発明に基づいて、通常のフラックス洗浄
の前に、洗浄前処理として、フラックスの塗布及び加熱
という簡便な方法によって、従来、除去が困難であった
はんだペーストに含まれるフラックスから生じる白色残
渣及びチキソ剤残渣であるフラックス残渣物を、その後
の従来の洗浄方法で容易に除去できて、信頼性の高いは
んだバンプを持つ半導体チップを提供できる。
【００３９】即ち、通常のフラックス洗浄前に上記の工
程を前処理として施すと、その後、通常の炭化水素系及
びテルペン系洗浄液を使用した洗浄法でフラックス残渣
物の残らないフラックス洗浄が可能になる。これは、は
んだペーストによる印刷の対象である基板の種類を問わ
ずに適用できて、例えば、半導体ウエーハにはんだペー
スト印刷法にて形成したはんだバンプ電極等のフラック
ス洗浄に適用できる。
【００４０】なお、本発明はその要旨を外れない限り、
上記の形態を種々に変形することができる。
【００４１】例えば、ウエーハは特に洗浄槽に浸漬可能
であれば、大小様々なサイズ、種々の形状であってよ
い。又、スピンコートを行う時には、ウエーハ１の回転
方向や回転パターン（例えば、左回りの次に右回りを
し、さらに左回りをさせる等）を、滴下されるフラック
ス２の性質に応じて変化させてもよい。
【００４２】又、フラックス２を供給する量やスピード
もフラックス２の性質やウエーハ１の広さ等によって変
更可能である。
【００４３】又、ウエーハ１へのヒーター３の加熱時
間、そして、温度もフラックスやはんだの性質に応じて
自由に変えて良い。
【００４４】なお、ウエーハ１の加熱方法は、一般的な
赤外線加熱や温風強制対流加熱方式のリフロー炉を用い
てもよい。更に、ホットプレートやオーブン等の加熱方
式も可能である。
【００４５】又、フラックスの供給方法として、スピン
コート法以外にメッシュスクリーン等を用いた印刷法で
も良い。
【００４６】さらに、フラックス２は特殊でなく一般に
市販されている、例えば、日本アルファメタルズ（株）
のロジン系フラックスＲＭ５１６８等を使用できる。
【００４７】なお、市販のロジン系フラックスは、それ
ぞれの目的に応じてハロゲン、アミン、有機酸などの活
性剤が添加されるが、基本的に、活性力を利用しないの
で活性剤は必要ないし、逆に、活性剤を抜いた新しいフ
ラックスを開発する必要はない。一般的に広く用いられ
るフラックスがそのまま使用できる。
【００４８】次に、洗浄液５も市販されている。例え
ば、炭化水素系の旭化成（株）のエリーズＭ９０００
や、化研テック（株）のマイクロクリンＷＳ−１０１
４、テルペン系の日本アルファメタルズ（株）のＥＣ−
７Ｒ等の洗浄液を使用できる。洗浄方法も、最も簡易で
かつ基板にダメージを与えない浸漬法が良い。
【００４９】さらに、はんだバンプ電極の形成方法とし
て、印刷法の他にはんだボール搭載法がある。これは、
チキソ剤が多く添加されているフラックスやはんだペー
ストの使用が多いので、前記の洗浄方法を適用できる。
この他に、はんだ蒸着法やはんだめっき法でもフラック
スを使用してバンプを形成するが、これらの工法はチキ
ソ剤が不用で基本的に添加されないので、チキソ剤が洗
浄後に残存する問題はおきない。
【００５０】又、上記の処理方法は、図６（ａ）に示す
ように、はんだペーストの代りに金属ボール１３を用い
た金属ボール方式のはんだバンプの形成に適用できる。
図６（ｂ）に示すように、フラックス残渣物１４が生じ
るが、上記の処理方法で処理して除去できる。又、図７
に示すように、プリント基板１９側のはんだペースト２
２等によりはんだバンプと形成する場合、ウエットバッ
クによるフラックス残渣を除去するときにも適用でき
る。
【００５１】また、はんだバンプの種類には、最も一般
的な錫／鉛共晶はんだや鉛の含有量の多い高融点はんだ
や鉛を含まない鉛フリーはんだ等があるが、どの組成の
はんだに対しても上記の洗浄方法を適用できる。例え
ば、錫／鉛共晶はんだの融点は１８３℃だが、一般に
は、２００〜２３０℃程度の温度でウエットバックし、
また、錫５％・鉛９５％の高融点はんだは３１０〜３３
０℃程度の温度でウエットバックする。なお、はんだは
高温の熱履歴を受けているので、それより低温の１５０
℃〜１８０℃の加熱では溶けずにフラックス残渣物のみ
が溶けて除去される。
【００５２】なお、上記のフラックス洗浄方法は、半導
体のみならず他の電子部品等にも適用できると考えられ
る。又、洗浄方法も上記洗浄方法以外を用いて良い。
【００５３】
【発明の作用効果】本発明によれば、フラックスを用い
て形成したはんだ電極部の洗浄に際し、前記はんだ電極
部にフラックスを塗布して加熱処理を行う工程と、前記
洗浄を行う工程とを行うので、通常のフラックス洗浄の
前に、前記工程をフラックスを用いた簡便な前処理とし
てウエーハ等に施せば、その後、通常の例えば炭化水素
系及びテルペン系洗浄液等を使用した洗浄法で、フラッ
クス残渣物の残らないフラックス洗浄が可能になり、信
頼性の高いはんだバンプを形成できる。又、はんだペー
スト印刷の対象基板等の種類を問わずに適用できて、例
えば、半導体ウエーハにはんだペースト印刷法によって
形成したはんだバンプ電極のフラックス洗浄に適用でき
る。
【図面の簡単な説明】
【図１】本発明の実施の形態における、フラックス洗浄
方法を工程段階順に示すウエーハの断面図である。
【図２】同、フラックス洗浄方法の他の工程段階のウエ
ーハの断面図である。
【図３】同、フラックス洗浄後にプリント基板に実装す
る工程段階のウエーハの断面図である。
【図４】同、フラックス洗浄を工程順に示す斜視図であ
る。
【図５】同、フラックスの洗浄を工程順に示した断面図
である。
【図６】本発明の他の実施の形態における、フラックス
洗浄方法を工程段階順に示すウエーハの断面図である。
【図７】本発明の更に他の実施の形態における、はんだ
ペーストを塗布されたプリント基板の断面図である。
【図８】従来例における、ウエーハのはんだペーストの
印刷工程を表わす断面図である。
【図９】同、スクリーンマスクが除かれて、はんだペー
ストが形成されたウエーハの断面図である。
【図１０】同、はんだペーストからはんだバンプを形成
する工程を表わす断面図である。
【図１１】同、実装時に、はんだバンプの周辺に残留す
るフラックス残渣物を表わす断面図である。
【符号の説明】
１、４４…ウエーハ、２…フラックス、３…ウエーハ加
熱用ヒーター、４…ウエーハ上に形成されたバンプ、５
…洗浄液、６…リンス液、７…加熱乾燥機、８…ウエー
ハキャリア、９…洗浄槽、１０…リンス槽、１１、１２
…ヒーター加熱、１３…金属ボール、１４、３４…フラ
ックス残渣物、１５、３５…はんだバンプ電極、１６、
３６…電極パッド、１８、３８…半導体チップ、１９、
３９…プリント基板、２０、４０…プリント基板電極
部、２１、３１…封止用樹脂、２２、３２…はんだペー
スト

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 フラックスを用いて形成したはんだ電極
    部の洗浄に際し、前記はんだ電極部にフラックスを塗布
    して加熱処理を行う工程と、前記洗浄を行う工程とを実
    施するフラックス洗浄方法。
  2. 【請求項２】 はんだペースト印刷法又ははんだボール
    搭載法にて前記はんだ電極部を形成し、このはんだ電極
    部に前記フラックスを塗布して加熱処理を行った後に、
    フラックス洗浄を行う、請求項１に記載のフラックス洗
    浄方法。
  3. 【請求項３】 前記加熱処理の温度範囲は１５０℃以
    上、加熱時間は１分以上とする、請求項１に記載のフラ
    ックス洗浄方法。
  4. 【請求項４】 前記フラックスがチキソ剤を含有してい
    る、請求項１に記載のフラックス洗浄方法。
  5. 【請求項５】 前記洗浄に炭化水素系洗浄液を用いる、
    請求項１に記載のフラックス洗浄方法。
  6. 【請求項６】 フラックスを用いて形成したはんだ電極
    部の洗浄に際し、前記はんだ電極部にフラックスを塗布
    して加熱処理を行う工程と、前記洗浄を行う工程と、こ
    の洗浄後に前記はんだ電極部を介して半導体チップをプ
    リント基板に固定する工程とを実施する、半導体装置の
    製造方法。
  7. 【請求項７】 はんだペースト印刷法又は、はんだボー
    ル搭載法にて前記はんだ電極部を形成し、このはんだ電
    極部に前記フラックスを塗布して加熱処理を行った後
    に、フラックス洗浄を行う、請求項６に記載の半導体装
    置の製造方法。
  8. 【請求項８】 前記加熱処理の温度範囲は１５０℃以
    上、加熱時間は１分以上とする、請求項６に記載の半導
    体装置の製造方法。
  9. 【請求項９】 前記フラックスがチキソ剤を含有してい
    る、請求項６に記載の半導体装置の製造方法。
  10. 【請求項１０】 前記洗浄に炭化水素系洗浄液を用い
    る、請求項６に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記はんだ電極部を半導体ウエーハに
    形成する、請求項６に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記はんだ電極部を前記プリント基板
    に形成する、請求項６に記載の半導体装置の製造方法。
JP2000147835A 2000-05-19 2000-05-19 フラックス洗浄方法及び半導体装置の製造方法 Pending JP2001332575A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000147835A JP2001332575A (ja) 2000-05-19 2000-05-19 フラックス洗浄方法及び半導体装置の製造方法
TW090111450A TW510154B (en) 2000-05-19 2001-05-14 Flux cleaning method and method of manufacturing semiconductor device
US09/860,043 US6722557B2 (en) 2000-05-19 2001-05-17 Flux cleaning method and method of manufacturing semiconductor device
KR1020010027190A KR20010105271A (ko) 2000-05-19 2001-05-18 플럭스 세정방법 및 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000147835A JP2001332575A (ja) 2000-05-19 2000-05-19 フラックス洗浄方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001332575A true JP2001332575A (ja) 2001-11-30

Family

ID=18653970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000147835A Pending JP2001332575A (ja) 2000-05-19 2000-05-19 フラックス洗浄方法及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6722557B2 (ja)
JP (1) JP2001332575A (ja)
KR (1) KR20010105271A (ja)
TW (1) TW510154B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097868B1 (ko) * 2010-02-18 2011-12-23 주식회사 하이닉스반도체 반도체 패키지의 제조방법
JP2012089724A (ja) * 2010-10-21 2012-05-10 Renesas Electronics Corp 半導体装置及びその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6786391B2 (en) * 2002-10-16 2004-09-07 Kac Holdings, Inc. Method of controlling solder deposition utilizing two fluxes and preform
US20050173253A1 (en) * 2004-02-05 2005-08-11 Applied Materials, Inc. Method and apparatus for infilm defect reduction for electrochemical copper deposition
US7411289B1 (en) 2004-06-14 2008-08-12 Asat Ltd. Integrated circuit package with partially exposed contact pads and process for fabricating the same
US7091581B1 (en) * 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
US20060046434A1 (en) * 2004-08-26 2006-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing lead precipitation during wafer processing
US20070051774A1 (en) * 2005-09-06 2007-03-08 Stipp John N Method of controlling solder deposition on heat spreader used for semiconductor package
CN105458430A (zh) * 2014-09-03 2016-04-06 清华大学 一种金属板接合体的制造方法
US9818717B2 (en) 2016-02-24 2017-11-14 International Business Machines Corporation Enhanced cleaning for water-soluble flux soldering
US10512167B2 (en) * 2017-09-19 2019-12-17 Schlage Lock Company Llc Removing unwanted flux from an integrated circuit package
CN112378716A (zh) * 2020-09-30 2021-02-19 中国电子科技集团公司第十三研究所 一种cbga器件的可焊性试验制样方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4504007A (en) * 1982-09-14 1985-03-12 International Business Machines Corporation Solder and braze fluxes and processes for using the same
US5120371A (en) * 1990-11-29 1992-06-09 Petroferm Inc. Process of cleaning soldering flux and/or adhesive tape with terpenet and monobasic ester
JPH0768540B2 (ja) * 1989-07-31 1995-07-26 花王株式会社 洗浄剤組成物
US5064480A (en) * 1989-08-04 1991-11-12 Quantum Materials, Inc. Water washable soldering paste
JPH04220192A (ja) * 1990-12-14 1992-08-11 Senju Metal Ind Co Ltd 低残渣はんだペースト
USRE35045E (en) * 1991-07-17 1995-10-03 Church & Dwight Co., Inc. Method for removing soldering flux with alkaline metal carbonate salts and an alkali metal silicate
US5196070A (en) * 1991-12-31 1993-03-23 International Business Machines Corporation Thermally stable water soluble solder flux and paste
JP3390245B2 (ja) * 1993-06-01 2003-03-24 富士通株式会社 洗浄液及び洗浄方法
US5693599A (en) * 1993-12-16 1997-12-02 Mitsubishi Gas Chemical Company, Inc. Flux washing agent
US5593504A (en) * 1995-04-26 1997-01-14 Church & Dwight Co., Inc. Method of cleaning solder pastes from a substrate with an aqueous cleaner
US5759285A (en) * 1996-08-20 1998-06-02 International Business Machines Corporation Method and solution for cleaning solder connections of electronic components
US5958144A (en) * 1997-05-20 1999-09-28 Church & Dwight Flux-removing aqueous cleaning composition and method of use
US5938856A (en) * 1997-06-13 1999-08-17 International Business Machines Corporation Process of removing flux residue from microelectronic components
JP3592486B2 (ja) * 1997-06-18 2004-11-24 株式会社東芝 ハンダ付け装置
US5928432A (en) * 1997-09-22 1999-07-27 Lucent Techologies Inc. Method for cleaning electronic components
US5988485A (en) * 1998-03-17 1999-11-23 Advanced Micro Devices, Inc. Flux cleaning for flip chip technology using environmentally friendly solvents
US6446855B1 (en) * 1999-02-18 2002-09-10 Speedline Technologies, Inc. Compact reflow and cleaning apparatus
US6402013B2 (en) * 1999-12-03 2002-06-11 Senju Metal Industry Co., Ltd Thermosetting soldering flux and soldering process
US6474536B1 (en) * 2000-09-28 2002-11-05 Peter Kukanskis Flux composition and corresponding soldering method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097868B1 (ko) * 2010-02-18 2011-12-23 주식회사 하이닉스반도체 반도체 패키지의 제조방법
JP2012089724A (ja) * 2010-10-21 2012-05-10 Renesas Electronics Corp 半導体装置及びその製造方法
US10037966B2 (en) 2010-10-21 2018-07-31 Renesas Electronics Corporation Semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
US20010042778A1 (en) 2001-11-22
US6722557B2 (en) 2004-04-20
KR20010105271A (ko) 2001-11-28
TW510154B (en) 2002-11-11

Similar Documents

Publication Publication Date Title
TW458839B (en) Composition for increasing activity of a no-clean flux
JP3132745B2 (ja) フラックス組成物および対応するはんだ付け方法
JPH04280443A (ja) 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体
KR20040055734A (ko) 플립 칩 방법
KR20030092026A (ko) 무세척 플럭스를 사용한 플립칩 상호 접속
JP2002118209A (ja) 半導体装置の実装方法及び実装構造体
JP2001332575A (ja) フラックス洗浄方法及び半導体装置の製造方法
JP2985806B2 (ja) フリップチップ実装方法
JP2006279062A (ja) 半導体素子および半導体装置
JPH05218113A (ja) フラックス残留物の除去を含むハンダ付け方法
JP2002507837A (ja) 環境にやさしい溶剤を用いた、フリップチップ技術のための融剤クリーニング
JPH09232742A (ja) 電子回路装置の製造方法
US7838411B2 (en) Fluxless reflow process for bump formation
US6227434B1 (en) Reworking of a ball grid array module
JP2007109859A (ja) 電子部品の製造方法
JP3958608B2 (ja) 配線基板の製造方法
US6617195B1 (en) Method of reflowing organic packages using no-clean flux
JP2000031187A (ja) 半田接合方法および半田接合用の熱硬化性樹脂
JP3124224B2 (ja) はんだバンプ形成方法
JP3893100B2 (ja) 配線基板への電子部品搭載方法
US20070207606A1 (en) Method for removing residual flux
KR100966337B1 (ko) 패키지 기판용 리드핀을 패키지 기판에 접합하는 방법
JPH08288638A (ja) 半導体装置のはんだ付け方法
JPH0559397A (ja) フラツクス洗浄剤およびそれを用いた半田付け電子部品の洗浄方法
TWI269393B (en) Process of shaping bumps on wafer by reflowing