JP2000031187A - 半田接合方法および半田接合用の熱硬化性樹脂 - Google Patents

半田接合方法および半田接合用の熱硬化性樹脂

Info

Publication number
JP2000031187A
JP2000031187A JP10197051A JP19705198A JP2000031187A JP 2000031187 A JP2000031187 A JP 2000031187A JP 10197051 A JP10197051 A JP 10197051A JP 19705198 A JP19705198 A JP 19705198A JP 2000031187 A JP2000031187 A JP 2000031187A
Authority
JP
Japan
Prior art keywords
solder
bond
electrode
electronic component
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10197051A
Other languages
English (en)
Other versions
JP3570229B2 (ja
Inventor
Seiichi Yoshinaga
誠一 吉永
Tadahiko Sakai
忠彦 境
Ken Maeda
憲 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19705198A priority Critical patent/JP3570229B2/ja
Publication of JP2000031187A publication Critical patent/JP2000031187A/ja
Application granted granted Critical
Publication of JP3570229B2 publication Critical patent/JP3570229B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1182Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1356Disposition
    • H01L2224/13563Only on parts of the surface of the core, i.e. partial coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/1369Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Epoxy Resins (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 低コストで半田接合後の信頼性を確保するこ
とができる半田接合方法を提供することを目的とする。 【解決手段】 基板13に形成された電極14に半田ボ
ール12を接合する半田接合方法において、吸着ヘッド
11に保持された半田ボール12に、半田の酸化膜を除
去する活性作用を有し、半田の溶融温度よりも高い硬化
開始温度の第1のボンド5を塗布した後に、半田ボール
12を電極14上に搭載する。次いで加熱により半田ボ
ール12を溶融させて電極14に半田接合し、次いで第
1のボンド5を熱硬化させる。これにより、フラックス
を使用せずに半田接合後の信頼性に優れた半田接合を、
低コストで行うことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品に形成さ
れた半田バンプ、プリコート半田または半田ボールなど
の半田をワークの電極に半田接合する半田接合方法およ
び半田接合用の熱硬化性樹脂に関するものである。
【0002】
【従来の技術】電子部品や基板などのワークの電極に接
合対象物を接合する方法として半田接合が多用される。
この半田接合において、基板の電極に電子部品を実装す
る場合には、電子部品に予め半田部としての半田バンプ
やプリコート半田を形成する方法が知られており、また
電子部品に半田バンプやプリコート半田を形成する方法
としては半田ボールを電子部品の電極に半田接合する方
法が用いられる。これらの方法は、いずれも半田部とし
ての半田バンプ、プリコート半田または半田ボールを電
極に半田接合するプロセスを含んでいる。
【0003】
【発明が解決しようとする課題】従来半田を電極に接合
する際には、半田接合性を向上させるためにフラックス
が用いられ、半田接合後には接合部の信頼性向上のため
フラックスの残渣の除去を目的とする洗浄を行う必要が
あった。しかしながら洗浄工程は、有機溶剤の使用規制
や電子部品の小型化により複雑化し、高コストを要する
ものとなって来ている。そしてこの洗浄工程が半田接合
を用いる工法での低コスト化を阻害する1つの要因とな
っていた。
【0004】そこで本発明は、低コストで半田接合後の
信頼性を確保することができる半田接合方法を提供する
ことを目的とする。
【0005】
【課題を解決するための手段】請求項1記載の半田接合
方法は、ワークに形成された電極に半田を接合する半田
接合方法であって、前記電極または前記半田に、半田の
酸化膜を除去する活性作用を有し、半田の溶融温度より
も高い硬化開始温度の熱硬化性樹脂を塗布する工程と、
前記熱硬化性樹脂の塗布後に前記半田を前記電極に搭載
する工程と、加熱によって前記半田を溶融させ次いで前
記熱硬化性樹脂を熱硬化させる工程とを含む。
【0006】請求項2記載の半田接合方法は、請求項1
記載の半田接合方法であって、前記熱硬化性樹脂は、エ
ポキシ樹脂に、半田の融点温度よりも高い融点温度を有
する硬化剤と、非結晶系のロジンおよび有機酸より成る
活性剤とを含有して成る。
【0007】請求項3記載の半田接合用の熱硬化性樹脂
は、エポキシ樹脂に、半田の融点温度よりも高い融点温
度を有する硬化剤と、非結晶系のロジンおよび有機酸よ
り成る活性剤とを含有して半田の酸化膜を除去する活性
作用を有する。
【0008】各請求項記載の発明によれば、半田接合さ
れる電極または半田に、半田の酸化膜を除去する活性作
用を有し、半田の融点温度よりも高い融点温度を有する
熱硬化性樹脂を塗布することにより、フラックスを使用
せずに信頼性に優れた半田接合を低コストで行うことが
できる。
【0009】
【発明の実施の形態】(実施の形態1)図1(a),
(b),(c)、図2(a),(b),(c),(d)
は本発明の実施の形態1のバンプ付電子部品の実装方法
の工程説明図、図3は同バンプ付電子部品の実装方法の
加熱プロファイルである。図1(a),(b),
(c)、図2(a),(b),(c),(d)はバンプ
付電子部品の実装方法を工程順に示すものである。
【0010】図1(a)において、バンプ付電子部品1
は半田バンプ2を有しており、バンプ付電子部品1は圧
着ツール3によって保持されている。圧着ツール3の下
方にはボンド槽4が配置されており、ボンド槽4の底面
には第1のボンド5がスキージ6により塗布されてい
る。
【0011】ここで第1のボンド5について説明する。
第1のボンド5は、樹脂封止に用いられるエポキシ樹脂
に、半田接合時の接合性を向上させるために用いられる
フラックスの機能を併せて備えるようにしたものであ
る。第1のボンド5の組成の例としては、エポキシ樹脂
(約40%)、非結晶系のロジン(約40%)、ジカル
ボン酸などの有機酸よりなる活性剤兼硬化剤(約10
%)および硬化剤(約10%)となっている。ここで、
硬化剤の融点温度、第1のボンド5の硬化開始温度は2
00±5℃であり、半田の融点温度より高いものとなっ
ている。
【0012】圧着ツール3を下降させてバンプ付電子部
品1の半田バンプ2をボンド槽4の底面に当接させた後
に圧着ツール3を上昇させると、図1(b)に示すよう
に半田バンプ2の下端部に第1のボンド5が転写により
塗布される。第1のボンド5を塗布する方法としては、
転写以外にもディスペンサによる吐出、スクリーンマス
クによる印刷などの方法を用いることもできる。
【0013】次いで圧着ツール3を移動させ基板7上に
位置させて、バンプ付電子部品1の半田バンプ2を基板
7の電極8に位置合せする。その後圧着ツール3を下降
させることにより、図1(c)に示すようにバンプ付電
子部品1を基板7に搭載する。
【0014】この後、図2(a)に示すように、第2の
ボンド9をディスペンサ10により基板7の上面の電子
部品1の周囲に塗布して供給する。第2のボンド9はエ
ポキシ樹脂を主成分としており、硬化後は封止樹脂の一
部を構成する。第2のボンド9は、第1のボンド5と同
様に半田の融点温度より高い融点温度の硬化剤を含んで
いる。この第2のボンド9は、バンプ付電子部品1と基
板2の間の隙間に充填されるものであり、ディスペンサ
10によって塗布される際にも出来るだけ隙間の内部に
侵入しやすいようバンプ付き電子部品1に接近して塗布
される。
【0015】この後基板7はリフロー炉に送られ、全体
が加熱される。ここで図3を参照してリフロー加熱時の
温度の変化について説明する。図3の範囲Aに示すよう
に、リフロー工程では、加熱を開始してから温度が上昇
して半田の融点温度以下に設定された所定温度に到達す
ると、この所定温度が保持される。これによりバンプ付
電子部品1の周囲に供給された第2のボンド9の粘度が
低下し、表面張力によりバンプ付電子部品1と基板7の
間の隙間に浸透する。この結果、図2(b)に示すよう
にバンプ付電子部品1と基板7の間の隙間は、第2のボ
ンド9によって充填される。
【0016】この後、図3の範囲Bに示すように、加熱
温度を半田の融点温度(183℃)以上に上昇させる。
これにより、半田バンプ2が溶融し、溶融半田2’は基
板7の電極8に半田付けされる。このとき、半田バンプ
2の下端部には、ロジンや活性剤を含有する第1のボン
ド5が塗布されているので、半田バンプ2の表面の酸化
膜は還元され良好な半田付けを行うことができる。ま
た、第1のボンドには溶剤が含まれていないので、半田
接合部周囲での加熱による溶剤の発泡が発生せず、発泡
による接合不良が生じない。
【0017】この後、加熱温度は図3の範囲Cに示すよ
うに更に上昇し、第1のボンド5、第2のボンド9の硬
化開始温度より高くなる。これにより第1のボンド5、
第2のボンド9は熱硬化を開始し、所定時間加熱を継続
することにより第1のボンド5、第2のボンド9は硬化
して接合部を固定し、バンプ付電子部品1の実装が完了
する。
【0018】ここで、半田バンプ2の電極8への半田付
け後には第1のボンド5は第2のボンド9と混ざり合
い、第1のボンド5中のロジンや活性剤などの活性成分
は第2のボンド9のエポキシ樹脂中に取り込まれること
により活性を失い、電極7や基板1上面の配線回路面を
腐食する作用を失う。したがって、通常のフラックスを
使用する場合に半田付け後に行われる洗浄を必要とせず
に、実装後の信頼性を確保することができる。
【0019】また加熱工程として、半田付けと、アンダ
ーフィル樹脂としての第1のボンド5、第2のボンド9
の熱硬化を同一のリフロー工程で行うようにしているの
で、実装工程を簡略化することができる。さらにリフロ
ー炉による加熱を用いることにより、多数の電子部品を
一括して実装することができ、圧着ツールなどによる各
電子部品個別の実装方法と比較して、実装時の生産効率
を格段に向上させることができる。
【0020】なお上記実施例では、バンプ付電子部品1
の搭載後に第2のボンド9を供給するようにしている
が、予め基板7上に第2のボンド9を供給した後にバン
プ付き電子部品1を搭載するようにしてもよい。
【0021】(実施の形態2)図4(a),(b),
(c),(d)は本発明の実施の形態2の半田接合方法
の工程説明図である。本実施の形態2は、半田部として
の半田ボールをワークとしての基板の電極に半田接合す
るものである。
【0022】まず図4(a)において、吸着ヘッド11
には半田ボール12が真空吸着により保持されている。
半田ボール12の下端部には、実施の形態1において図
1(a)に示す方法と同様に、第1のボンド5が転写に
より塗布される。塗布の方法として、転写以外にもディ
スペンサによる吐出、スクリーンマスクによる印刷など
の方法を用いることができる点、および第1のボンド5
の成分構成についても実施の形態1と同様である。
【0023】次に、図4(a)に示すように吸着ヘッド
11を電極14が設けられた基板13上に位置させ、半
田ボール12を電極14に位置合せした後に吸着ヘッド
11を下降させる。図4(b)は、このようにして半田
ボール12を電極14に搭載した状態を示している。こ
のとき、半田ボール12に塗布された第1のボンド5
は、搭載時に電極14の周囲にもはみ出し、電極14の
側面も含めて半田ボール12と電極14の当接部全体を
包み込んでいる。
【0024】次に基板13は加熱工程に送られ、ここで
半田の融点温度以上に加熱される。これにより半田ボー
ル12が溶融し、溶融半田は電極14に溶着して図4
(c)に示すように半田バンプ12’が形成される。こ
のとき、第1のボンド5中のロジンや活性剤により良好
な半田付けが行われる点は実施の形態1と同様である。
この後、加熱温度は実施の形態1と同様に図3の範囲C
に示す温度まで上昇し、これにより図4(d)に示すよ
うに第1のボンド5は熱硬化を開始し、完全硬化するこ
とにより接合部を固定するとともに、電極14全体を包
み込んで半田バンプ12’との接合部を有効に補強す
る。
【0025】ここで、第1のボンド5中の活性成分の大
部分は、半田ボール12や電極14の酸化膜を還元する
ことでその活性作用を失い、残りの活性成分も第1のボ
ンド5中のエポキシ樹脂中に固定されることにより外部
に溶出することがなく、したがって接合後に活性成分に
よって電極14が腐食されることがない。なお、第1の
ボンド5中に銀などの導電材を混入させることにより、
半田ボール12が電極14と完全に接触していなくて
も、導電材を介して電極14と半田ボール12との導通
が確保されることとなり、更に接合部の信頼性を向上さ
せることができる。
【0026】
【発明の効果】本発明によれば、半田接合される電極ま
たは半田部に、半田の酸化膜を除去する活性作用を有
し、半田の融点温度よりも高い融点温度を有する熱硬化
性樹脂を塗布するようにしたので、フラックスを使用せ
ずに信頼性に優れた半田接合を行うことができる。また
半田接合後の洗浄工程を必要としないため、半田接合の
低コスト化を実現することができる。
【図面の簡単な説明】
【図1】(a)本発明の実施の形態1のバンプ付電子部
品の実装方法の工程説明図 (b)本発明の実施の形態1のバンプ付電子部品の実装
方法の工程説明図 (c)本発明の実施の形態1のバンプ付電子部品の実装
方法の工程説明図
【図2】(a)本発明の実施の形態1のバンプ付電子部
品の実装方法の工程説明図 (b)本発明の実施の形態1のバンプ付電子部品の実装
方法の工程説明図 (c)本発明の実施の形態1のバンプ付電子部品の実装
方法の工程説明図 (d)本発明の実施の形態1のバンプ付電子部品の実装
方法の工程説明図
【図3】本発明の実施の形態1のバンプ付電子部品の実
装方法の加熱プロファイルを示す図
【図4】(a)本発明の実施の形態2の半田接合方法の
工程説明図 (b)本発明の実施の形態2の半田接合方法の工程説明
図 (c)本発明の実施の形態2の半田接合方法の工程説明
図 (d)本発明の実施の形態2の半田接合方法の工程説明
【符号の説明】
1 バンプ付電子部品 2 バンプ 5 第1のボンド 7 基板 9 第2のボンド 12 半田ボール 12’ 半田バンプ 13 基板 14 電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/12 H05K 3/34 505A H05K 3/34 505 C08G 59/42 // C08G 59/42 H01L 21/92 603G 604S 23/12 L (72)発明者 前田 憲 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 4J036 AA01 CD21 DB17 JA01 JA06 4J040 BA202 EC001 HB22 JB02 KA16 NA19 PA08 PA30 4M105 AA19 BB11 FF04 5E319 AA03 BB04 CC33 CD23 CD60 GG20

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】ワークに形成された電極に半田を接合する
    半田接合方法であって、前記電極または前記半田に、半
    田の酸化膜を除去する活性作用を有し、半田の溶融温度
    よりも高い硬化開始温度の熱硬化性樹脂を塗布する工程
    と、前記熱硬化性樹脂の塗布後に前記半田を前記電極に
    搭載する工程と、加熱によって前記半田を溶融させ次い
    で前記熱硬化性樹脂を熱硬化させる工程とを含むことを
    特徴とする半田接合方法。
  2. 【請求項2】前記熱硬化性樹脂は、エポキシ樹脂に、半
    田の融点温度よりも高い融点温度を有する硬化剤と、非
    結晶系のロジンおよび有機酸より成る活性剤とを含有し
    て成ることを特徴とする請求項1記載の半田接合方法。
  3. 【請求項3】エポキシ樹脂に、半田の融点温度よりも高
    い融点温度を有する硬化剤と、非結晶系のロジンおよび
    有機酸より成る活性剤とを含有して、半田の酸化膜を除
    去する活性作用を有することを特徴とする半田接合用の
    熱硬化性樹脂。
JP19705198A 1998-07-13 1998-07-13 半田接合方法および半田接合用の熱硬化性樹脂 Expired - Fee Related JP3570229B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19705198A JP3570229B2 (ja) 1998-07-13 1998-07-13 半田接合方法および半田接合用の熱硬化性樹脂

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19705198A JP3570229B2 (ja) 1998-07-13 1998-07-13 半田接合方法および半田接合用の熱硬化性樹脂

Publications (2)

Publication Number Publication Date
JP2000031187A true JP2000031187A (ja) 2000-01-28
JP3570229B2 JP3570229B2 (ja) 2004-09-29

Family

ID=16367906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19705198A Expired - Fee Related JP3570229B2 (ja) 1998-07-13 1998-07-13 半田接合方法および半田接合用の熱硬化性樹脂

Country Status (1)

Country Link
JP (1) JP3570229B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164644A (ja) * 2000-11-24 2002-06-07 Nec Kyushu Ltd 半田ボール実装剤、半田ボール実装装置、半田ボール実装方法
WO2002079294A1 (fr) * 2001-03-30 2002-10-10 Sunstar Giken Kabushiki Kaisha Composition de resine epoxyde thermodurcissable a un constituant et materiau de sous-remplissage de montage de semi-conducteurs
US6690090B2 (en) 2001-01-26 2004-02-10 Nec Electronics Corporation Semiconductor device having reliable coupling with mounting substrate
JP2006265484A (ja) * 2005-03-25 2006-10-05 Fujitsu Ltd 接着性樹脂組成物及び電子装置
EP1324851A4 (en) * 2000-09-22 2007-02-14 Flipchip Internat L L C POLYMERBUND FOR LÖTHÖCKER
JP2010098021A (ja) * 2008-10-15 2010-04-30 Panasonic Corp 部品内蔵配線基板および部品内蔵配線基板の製造方法
CN107813090A (zh) * 2016-09-13 2018-03-20 富鼎电子科技(嘉善)有限公司 一种探针制备方法及制备该探针的焊接治具

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102556928B1 (ko) * 2021-03-31 2023-07-20 주식회사 노피온 자가 조립형 이방성 도전 접착제 및 이를 이용한 부품 실장 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1324851A4 (en) * 2000-09-22 2007-02-14 Flipchip Internat L L C POLYMERBUND FOR LÖTHÖCKER
JP2002164644A (ja) * 2000-11-24 2002-06-07 Nec Kyushu Ltd 半田ボール実装剤、半田ボール実装装置、半田ボール実装方法
US6690090B2 (en) 2001-01-26 2004-02-10 Nec Electronics Corporation Semiconductor device having reliable coupling with mounting substrate
WO2002079294A1 (fr) * 2001-03-30 2002-10-10 Sunstar Giken Kabushiki Kaisha Composition de resine epoxyde thermodurcissable a un constituant et materiau de sous-remplissage de montage de semi-conducteurs
JP2006265484A (ja) * 2005-03-25 2006-10-05 Fujitsu Ltd 接着性樹脂組成物及び電子装置
JP2010098021A (ja) * 2008-10-15 2010-04-30 Panasonic Corp 部品内蔵配線基板および部品内蔵配線基板の製造方法
US8499998B2 (en) 2008-10-15 2013-08-06 Panasonic Corporation Component built-in circuit substrate and method of producing the same
CN107813090A (zh) * 2016-09-13 2018-03-20 富鼎电子科技(嘉善)有限公司 一种探针制备方法及制备该探针的焊接治具
CN107813090B (zh) * 2016-09-13 2021-08-31 富鼎电子科技(嘉善)有限公司 一种探针制备方法及制备该探针的焊接治具

Also Published As

Publication number Publication date
JP3570229B2 (ja) 2004-09-29

Similar Documents

Publication Publication Date Title
US6796025B2 (en) Method for mounting electronic part and paste material
JP3565047B2 (ja) 半田バンプの形成方法および半田バンプの実装方法
JP3381601B2 (ja) バンプ付電子部品の実装方法
JP4200325B2 (ja) 半田接合用ペーストおよび半田接合方法
WO2001052316A1 (fr) Procede de montage de puce
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP2001332583A (ja) 半導体チップの実装方法
US6722557B2 (en) Flux cleaning method and method of manufacturing semiconductor device
JP2000031187A (ja) 半田接合方法および半田接合用の熱硬化性樹脂
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP2001284382A (ja) はんだバンプ形成方法、フリップチップ実装方法及び実装構造体
JP3381593B2 (ja) バンプ付電子部品の実装方法
JP2002232123A (ja) 複合回路基体の製造方法
JPH09246319A (ja) フリップチップ実装方法
JP3417281B2 (ja) バンプ付電子部品の実装方法
JP2000216300A (ja) 樹脂封止形プリント回路板の製造方法
JPH09214095A (ja) 基板および回路モジュールおよび回路モジュールの製造方法
JP3395609B2 (ja) 半田バンプ形成方法
JPH02234447A (ja) 半導体集積回路素子の接続方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JPH10256309A (ja) 半導体素子の実装方法
JP3690843B2 (ja) 電子部品の実装方法
JP3344254B2 (ja) 半導体装置製造方法
JP2000012610A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040121

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040614

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070702

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080702

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees