JP2985806B2 - フリップチップ実装方法 - Google Patents

フリップチップ実装方法

Info

Publication number
JP2985806B2
JP2985806B2 JP8345468A JP34546896A JP2985806B2 JP 2985806 B2 JP2985806 B2 JP 2985806B2 JP 8345468 A JP8345468 A JP 8345468A JP 34546896 A JP34546896 A JP 34546896A JP 2985806 B2 JP2985806 B2 JP 2985806B2
Authority
JP
Japan
Prior art keywords
chip mounting
flip chip
mounting method
solder
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8345468A
Other languages
English (en)
Other versions
JPH09186200A (ja
Inventor
道修 谷岡
元治 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of JPH09186200A publication Critical patent/JPH09186200A/ja
Application granted granted Critical
Publication of JP2985806B2 publication Critical patent/JP2985806B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、フリップチップ実
装方法に関し、特に、はんだ接続を行うフリップチップ
実装方法に関する。
【０００１】
【従来の技術】従来、電子部品等のはんだ付け方法とし
ては、塗布されたフラックスを過熱することによりはん
だ付けを行うことが行われている。この種のフラックス
を用いたはんだ付け方法は、例えば特開平３−０５０７
８９号公報（以下、第１文献という）あるいは特公昭６
４−００１２３３号公報（以下、第２文献という）に記
載されている。
【０００２】図４乃至６は、第１文献に記載されたはん
だ付け方法を説明するための図である。
【０００３】図４乃至６において、はんだ付け装置１７
は、密閉空間を形成するための収納部１８内に電子部品
装置１９の走行方向に沿い、フラクサー２０とヒーター
２１とはんだ槽２２を備え、電子部品装置運搬のコンベ
ア２３を備えている。参照番号２５および２６は、それ
ぞれ入口部および出口部である。また、収納部１内の所
定位置にＮ２等の非酸化性流体を供給する手段２４が設
けられている。このような状態のはんだ付け装置に投入
された電子部品装置１９は、非酸化性雰囲気中において
フラクサー２０によりフラックスが塗布され、さらにヒ
ータ２１により電子部品とフラックスが予熱され、はん
だ槽２２ではんだ２７が付加される。仕切板１２ははん
だ槽２２の配置されている空間部のみを非酸化性雰囲気
にするためのものである。
【０００４】図７乃至１０は、第２文献に記載されたは
んだ付け方法を説明するための図である。
【０００５】図７乃至１０において、液晶駆動ＩＣ２９
の端子にはんだ２７を付着させ、ガラス基板３０の端子
にフラックスを塗布し、位置決めして仮接合を行う。Ｉ
Ｃ２９は、炉３１内に挿入される。炉３１内では、不活
性ガス、例えばＮ２ガスが不活性ガス挿入口３５から供
給され、赤外線ランプ３２が点灯されて、はんだ接合部
は局部的に加熱され、液晶モジュール３３のはんだ付け
が行われる。予熱盤３４は予熱するものであり、不活性
ガス排出口３６は、ガスを排出するものである。
【０００６】一方、酸化膜を取り除くためのフラックス
を用いないはんだ付け方法では、基板上のはんだバンプ
に予備はんだされたＬＳＩパッケージのピンを位置合わ
せし、不活性雰囲気で過熱することが行われている。こ
の不活性雰囲気の中でＬＳＩパッケージの重さによりは
んだバンプの酸化膜は破壊されて、はんだ接合部が形成
される。予備はんだ膜はフラックス塗布した後、洗浄す
ることにより形成されるが、この予備工程でのフラック
ス使用ははんだ接合前にフラックスを除去できるので問
題はない。この種のフラックスレスはんだ付け方法は、
例えば、特開平３−１０６５６４号公報（以下、第３文
献という）に記載されている。
【０００７】図１１（Ａ）乃至１１（Ｃ）および１２
（Ａ）乃至（Ｃ）は第３文献に記載されたはんだ付け方
法を説明するための図である。
【０００８】図１１（Ａ）乃至１１（Ｃ）および１１
（Ａ）乃至（Ｃ）において、回路配線基板３上にはＩｎ
はんだバンプ１２が設けられている。ＬＳＩパッケージ
１３にはＧａ膜１５が予備はんだされたピン１４が設け
られている。Ｉｎはんだバンプ１２とピン１４とが接触
するように位置合わせされると、不活性雰囲気で加熱さ
れる。このとき、全はんだ接合部において、Ｉｎはんだ
バンプ１２の酸化膜はＬＳＩパッケージ１３の重さで破
壊され、溶融Ｉｎと溶融Ｇａが溶け合い、Ｉｎ−Ｇａ合
金はんだ接合部１６が形成される。
【０００９】
【発明が解決しようとする課題】しかしながら、第１文
献や第２文献のようにフラックスを使用したはんだ付け
方法では、電子部品装置のはんだ付け面にフラックスを
塗布するので、部品取付後に洗浄を行う必要がある。そ
のため、接続部に負荷がかかり、不良が発生してしま
う。
【００１０】特に、第１文献のはんだ付け方法では、フ
ラクサーにより電子部品装置のはんだ付け面にフラック
スが塗布されるので、部品取付後に洗浄を行う必要があ
る。そのため、この方法をフリップチップの製造方法に
用いると、ＩＣチップを配線基板（電子部品装置）に搭
載後に、ＩＣチップと配線基板の狭間隔（３０〜５０μ
ｍ）の洗浄を行う必要があり、ＩＣチップと配線基板の
接続部に負荷がかかり、不良が発生してしまう。また、
不純物イオンが残り、湿度ストレス試験等の信頼性試験
でＩＣチップのアルミ電極腐食、絶縁不良やマイグレー
ション等の不良が発生してしまう。
【００１１】また、第２文献記載のはんだ付け方法で
は、端子に接合用のはんだを付着させた液晶駆動用ＩＣ
をガラス基板に仮接合するときフラックスを使用するた
め、上述したような問題がある。また、はんだ付け装置
の処理能力は、液晶モジュール１個であり、バッチ処理
のため、コスト高になってしまう。
【００１２】一方、第３文献のようにフラックスを使用
しないはんだ付け方法では、ピン１４をＬＳＩパッケー
ジ１３に装着するので、１２０〜１７０μｍピッチ等
の、ベアチップ電極の狭ピッチの実装が困難である。ま
た、Ｉｎはんだバンプの酸化膜を破壊するのにＬＳＩパ
ッケージの重さを利用するため、パッケージサイズの小
さいものや、ベアチップ等の重量の軽い電子部品では、
酸化膜を完全に破壊することができない。
【００１３】本発明の目的は、上述した課題を解決した
はんだ付け方法を提供することにある。
【００１４】本発明の他の目的は、サイズや重量に制限
されないはんだ付け方法を提供することにある。
【００１５】本発明のさらに他の目的は、歩留まり・信
頼性を向上させるはんだ付け方法を提供することにあ
る。
【００１６】本発明の別の目的は、上述したはんだ付け
方法を適用したフリップチップ実装方法を提供すること
にある。
【００１７】
【課題を解決するための手段】本発明の電子部品のはん
だ付け方法は、はんだ材料が供給された基板に、フラッ
クスを塗布し、塗布されたフラックスをリフローし、リ
フロー後の基板を洗浄し、基板に、電極にスタッドバン
プ法で形成された金属バンプを有する部品をマウント
し、マウント部分のみ低酸素濃度の不活性雰囲気中では
んだを融点以上の温度で溶融させる。低酸素濃度は４．
５％以下が望ましい。また、溶融温度は融点＋１〜２０
度Ｃであることが好ましい。さらに低酸素濃度の不活性
雰囲気は窒素ガスを吹き付けることにより生成されるこ
とが望ましい。
【００１８】基板と部品とは、マウント以前に予め定め
られた温度に加熱されていてもよい。基板は配線基板で
あり、部品はＩＣチップであることが好ましい。
【００１９】また、本発明のフリップチップの実装方法
は、はんだ材料が供給された配線基板に、フラックスを
塗布し、塗布されたフラックスをリフローし、リフロー
後の配線基板を洗浄し、配線基板に、電極にスタッドバ
ンプ法で形成された金属バンプを有するＩＣチップをマ
ウントし、マウント部分のみ低酸素濃度の不活性雰囲気
中ではんだを融点以上の温度で溶融させ、予め定められ
た加圧力に到達させる。
【００２０】さらに、本発明のフリップチップの実装方
法は、はんだ材料が供給された配線基板に、フラックス
を塗布する工程と、塗布されたフラックスをリフローす
る工程と、リフロー後の配線基板を洗浄する工程と、配
線基板に、電極にスタッドバンプ法で形成された金属バ
ンプを有するＩＣチップをマウントする際、マウント部
分のみ低酸素濃度の不活性雰囲気中ではんだを融点以上
の温度で溶融させ、予め定められた加圧力に到達させる
工程からなる。
【００２１】本発明によれば、上述した構成により、は
んだをリフロー／洗浄し、清浄化した後に、窒素雰囲気
という不活性ガス中でマウントするので、マウント時に
フラックスを必要とせず、フラックス使用品と同等の濡
れ性および接続品質を保持できる。
【００２２】また、ＩＣチップと配線基板の接続部に負
荷をかけることなく、不純物イオンの残を完全に除去で
きるため、歩留まり／信頼性の飛躍的な向上を得ること
ができる。
【００２３】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。
【００２４】図１（Ａ）は第１工程を示し、同図におい
て、配線基板３にははんだ材料４が供給されている。配
線基板３としては、プリント基板、アルミナ基板、ガラ
スセラミックス基板、ポリイミド銅フレキシブル基板等
が用いられることが好ましい。はんだ材料４としては、
Ｐｂ／Ｓｎ、Ａｇ／Ｓｎ、Ｉｎ／Ｓｎ、Ｉｎ／Ｓｎ／Ｐ
ｂ、Ｂｉ／Ｓｎ／Ｐｂ等が用いられることが好ましい。
【００２５】また、配線基板３にはフラックス５が好ま
しくはディスペンス法または印刷法により塗布されてい
る。フランクス５としては、不純物イオンの含有率が低
く、例えば１００ｐｐｍ以下で、高沸点系の溶剤使用の
ものが望ましい。例えば、日本アルファメタルズ（株）
製のＲＭ５０４１、Ｒ５１４９等が望ましい。
【００２６】フラックス５が塗布された配線基板３で
は、リフロー法によりはんだが溶融され、はんだ表面の
有機物あるいは酸化膜等が除去され、新生面あるいは清
浄面が形成される。リフロー法としては、例えば、熱風
循環加熱方式による対流熱を利用してはんだを加熱溶融
するエアーリフロー、遠赤外線方式による放射熱を利用
してはんだを加熱溶融するＩＲリフロー、フッ素系の不
活性溶剤をはんだ付けのための熱媒体として用い、熱媒
体を加熱沸騰させて蒸発した飽和蒸気圧内で、蒸気の凝
縮潜熱を利用してはんだを加熱溶融させるＶＰＳリフロ
ーがある。
【００２７】図１（Ｂ）は第２工程を示し、同図におい
て、リフロー後の配線基板３は洗浄され、フラックス残
は完全に除去される。洗浄には、最適な洗浄剤が使用さ
れる。例えば、フラックス５に上述したＲＭ５０４１あ
るいはＲ５１４９を用いる場合には、洗浄剤には日本ア
ルファメタルズ（株）製の天然柑橘系の皮から抽出した
成分に特殊な界面活性剤をブレンドしたＥＣ−７Ｒが用
いられることが望ましい。
【００２８】好ましくは、洗浄剤でフラックス残の溶解
除去が行われ、その後水洗浄が行われる。例えば、洗浄
剤で５分間、第１回目の水リンスを３分間、第２回目の
水リンスを２分間、第３回目の水リンスを２分間行われ
る。各水リンスは超音波によって行われることが望まし
く、各間隔ではエアーブローが行われることが望まし
い。
【００２９】図１（Ｃ）は第３工程を示し、同図におい
て、ツール６の下面に吸着されたＩＣチップ１のアルミ
電極には金属バンプ２が形成されている。金属バンプ２
としてはＡｕ、Ａｕ／Ｐｄ、ＣＵ等が望ましい。
【００３０】金属バンプの形成方法としては、ワイヤー
ボンディングの１回目のボンディング後にキャピラリを
Ｘ、Ｙ、Ｚ方向に駆動させ、ワイヤーを切断するボール
ボンディング法が好ましい。このボールボンディング法
はスタッドバンプ法とも呼ばれる。
【００３１】配線基板３が配置されるステージ７上には
カバー８と窒素ガスを供給するパイプ９とが設けられて
いる。カバー８にはツール６が挿入されるくらいの穴が
設けられている。ステージ７とツール６とは予め加熱さ
れているので、ＩＣチップ１および配線基板３とは予め
定められた温度に加熱されている。予め定められた温度
は、予め実験等により、最適な温度に設定すれば良い。
【００３２】第３工程では、まず、金属バンプ２と配線
基板３上の配線パターンとは画像認識により、位置合わ
せが行われ、その後マウントされる。
【００３３】次に、酸素濃度が約４．５％以下の雰囲気
中ではんだを融点＋１〜２０℃の温度で完全に溶融さ
せ、予め実験等により最適と得られた設定圧力に到達し
た後、加圧保持時間１〜２０秒で接続が得られる。
【００３４】図１（Ｄ）は、第３工程の他の実施例を説
明するための図で、図１（Ｃ）に示した例との相違は、
ツール６の側面から窒素ガスを吹き付けることが可能な
治具９０を装着したマウンターを用いている点である。
【００３５】図２および３は、酸素濃度の測定方法を説
明するための図である。
【００３６】図２および３において、配線基板３とツー
ル６とを実際にセットし、その交点に酸素濃度測定用ノ
ズル１１の先端を突き当てる。各辺とも中央部にノズル
先端を突き当てる。酸素濃度計の値を１０回程度読み取
り、平均値が４．５％以下になるように窒素ガスの流量
を調整する。窒素ガスの供給をツール６側から行う場合
も測定方法は同様である。酸素濃度計としては例えば、
ＴＯＲＡＹ ＬＣ−８００が好ましく、サンプリングは
１回／秒が望ましい。
【００３７】以上、本発明の実施例について図面を参照
して説明したが、本発明はこのような実施例からの様々
な変更、変形が当業者にとって可能であり、これら変更
や変形は本発明の範囲内である。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
はんだ供給済みの基板はリフロー、洗浄される。はんだ
表面は洗浄化した後、金属バンプを有するＩＣチップが
基板に搭載されるとき、フラックスレスかつ酸素濃度約
４．５％以下の窒素雰囲気中で、はんだを加熱／溶融す
ることにより接続が得られる。したがって、フラックス
使用時と同等の濡れ性および接続品質を保持することが
できる。
【００３９】また、ＩＣチップと配線基板の接続部に負
荷がかからないため、初期歩留まりの向上が図れる。さ
らに、不純物イオンの残を完全に除去できるため、湿度
ストレス試験等の信頼性試験において飛躍的な向上を図
ることができる。
【図面の簡単な説明】
【図１】本発明の好適な一実施例を示す断面図。
【図２】本発明の酸素濃度測定方法を示す断面図。
【図３】本発明のＮ２ガス供給形態の好適な１例を示す
図。
【図４】第１の従来例のはんだ付け装置の平面図。
【図５】図４に示したはんだ槽の断面図。
【図６】図４において仕切板を設けた場合のはんだ付け
装置の平面図。
【図７】第２の従来例を示す電子部品の斜視図。
【図８】図７に示した電子部品の側面図。
【図９】図７に示した電子部品のはんだ付け装置を示す
正面図。
【図１０】図７に示したはんだ付け装置の側面図。
【図１１】第３の従来例の方法を示す断面図。
【図１２】図１１に示した接続部の詳細断面図。
【符号の説明】
１ ＩＣチップ ２ 金属バンプ ３ 配線基板 ４ はんだ材料 ５ フラックス ６ ツール ７ ステージ ８ カバー ９ パイプ １１ 酸素濃度測定用ノズル

Claims (19)

    (57)【特許請求の範囲】
  1. 【請求項１】 フリップチップ実装方法であって、前記
    方法は、 はんだ材料が供給された配線基板に、フラックスを塗布
    し、 前記塗布されたフラックスをリフローし、 リフロー後の配線基板を洗浄し、 前記配線基板に、電極にスタッドバンプ法で形成された
    金属バンプを有するＩＣチップをマウントし、マウント部分のみ 低酸素濃度の不活性雰囲気中ではんだ
    を融点以上の温度で溶融させ、 予め定められた加圧力に到達させることを特徴とするフ
    リップチップ実装方法。
  2. 【請求項２】 前記低酸素濃度が４．５％以下であるこ
    とを特徴とする請求項１記載のフリップチップ実装方
    法。
  3. 【請求項３】 溶融温度が前記融点＋１〜２０℃である
    ことを特徴とする請求項１記載のフリップチップ実装方
    法。
  4. 【請求項４】 前記低酸素濃度の不活性雰囲気を窒素ガ
    スを吹き付けることにより生成することを特徴とする請
    求項１記載のフリップチップ実装方法。
  5. 【請求項５】 前記配線基板とＩＣチップとは、予め定
    められた温度に加熱されていることを特徴とする請求項
    １記載のフリップチップ実装方法。
  6. 【請求項６】 フリップチップの実装方法であって、前
    記方法は、 はんだ材料が供給された配線基板に、フラックスを塗布
    する工程と、 前記塗布されたフラックスをリフローする工程と、 リフロー後の配線基板を洗浄する工程と、 前記配線基板に、電極にスタッドバンプ法で形成された
    金属バンプを有するＩＣチップをマウントする際、マウ
    ント部分のみ低酸素濃度の不活性雰囲気中ではんだを融
    点以上の温度で溶融させ、予め定められた加圧力に到達
    させる工程からなることを特徴とするフリップチップ実
    装方法。
  7. 【請求項７】 前記はんだ材料はＰｂ／Ｓｎ、Ａｇ／Ｓ
    ｎ、Ｉｎ／Ｓｎ、Ｉｎ／Ｓｎ／Ｐｂ、Ｂｉ／Ｓｎ／Ｐｂ
    のいずれかであることを特徴とする請求項６記載のフリ
    ップチップ実装方法。
  8. 【請求項８】 前記配線基板は、プリント基板、アルミ
    ナ基板、ガラスセラミックス基板、ポリイミド銅フレキ
    シブル基板のいずれかであることを特徴とする請求項６
    記載のフリップチップ実装方法。
  9. 【請求項９】 前記リフローが、熱風循環加熱方式によ
    る対流熱を利用してはんだを加熱溶融するエアーリフロ
    ーにより行われることを特徴とする請求項６記載のフリ
    ップチップ実装方法。
  10. 【請求項１０】 前記リフローは、遠赤外線方式による
    放射熱を利用してはんだを加熱溶融するＩＲリフローに
    より行われることを特徴とする請求項６記載のフリップ
    チップ実装方法。
  11. 【請求項１１】 前記リフローは、フッ素系の不活性溶
    剤をはんだ付けのための熱媒体として用い、熱媒体を加
    熱沸騰させて蒸発した飽和蒸気圧内で、蒸気の凝縮潜熱
    を利用してはんだを加熱溶融させるＶＰＳリフローによ
    り行われることを特徴とする請求項６記載のフリップチ
    ップ実装方法。
  12. 【請求項１２】 前記洗浄する工程は、洗浄剤による洗
    浄と、複数回の超音波による水洗浄とにより行われるこ
    とを特徴とする請求項６記載のフリップチップ実装方
    法。
  13. 【請求項１３】 前記洗浄する工程は、各洗浄間にエア
    ーブローが行われることを特徴とする請求項１２記載の
    フリップチップ実装方法。
  14. 【請求項１４】 前記低酸素濃度状態は窒素ガスの供給
    に行われることを特徴とする請求項６記載のフリップチ
    ップ実装方法。
  15. 【請求項１５】 前記配線基板とＩＣチップとは、マウ
    ント以前に予め定められた温度に加熱されていることを
    特徴とする請求項６記載のフリップチップ実装方法。
  16. 【請求項１６】 電子部品のはんだ付け方法であって、 前記方法は、 はんだ材料が供給された基板に、フラックスを塗布し、 前記塗布されたフラックスをリフローし、 リフロー後の基板を洗浄し、 前記基板に、電極にスタッドバンプ法で形成された金属
    バンプを有する部品をマウントし、マウント部分のみ 低酸素濃度の不活性雰囲気中ではんだ
    を融点以上の温度で溶融させることからなる。
  17. 【請求項１７】 前記基板と部品とは、マウント以前に
    予め定められた温度に加熱されていることを特徴とする
    請求項１６記載の電子部品のはんだ付け方法。
  18. 【請求項１８】 前記基板は配線基板であることを特徴
    とする請求項１６記載の電子部品のはんだ付け方法。
  19. 【請求項１９】 前記部品はＩＣチップであることを特
    徴とする請求項１６記載の電子部品のはんだ付け方法。
JP8345468A 1995-12-28 1996-12-25 フリップチップ実装方法 Expired - Fee Related JP2985806B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/580,152 1995-12-28
US08/580,152 US5668058A (en) 1995-12-28 1995-12-28 Method of producing a flip chip

Publications (2)

Publication Number Publication Date
JPH09186200A JPH09186200A (ja) 1997-07-15
JP2985806B2 true JP2985806B2 (ja) 1999-12-06

Family

ID=24319921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8345468A Expired - Fee Related JP2985806B2 (ja) 1995-12-28 1996-12-25 フリップチップ実装方法

Country Status (2)

Country Link
US (1) US5668058A (ja)
JP (1) JP2985806B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3309764B2 (ja) * 1997-04-25 2002-07-29 松下電器産業株式会社 ワイヤボンディング方法
US5924003A (en) * 1997-11-14 1999-07-13 Kinetrix, Inc. Method of manufacturing ball grid arrays for improved testability
US5988485A (en) * 1998-03-17 1999-11-23 Advanced Micro Devices, Inc. Flux cleaning for flip chip technology using environmentally friendly solvents
US6281573B1 (en) 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
JP3287328B2 (ja) 1999-03-09 2002-06-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
US6206276B1 (en) * 1999-09-13 2001-03-27 Lucent Technologies Inc. Direct-placement fluxless soldering using inert gas environment
US6375060B1 (en) * 2000-07-19 2002-04-23 The Boeing Company Fluxless solder attachment of a microelectronic chip to a substrate
JP2002362003A (ja) * 2001-06-01 2002-12-18 Nec Corp はんだペースト印刷方法およびはんだペースト印刷装置
DE10147789B4 (de) * 2001-09-27 2004-04-15 Infineon Technologies Ag Vorrichtung zum Verlöten von Kontakten auf Halbleiterchips
US6849935B2 (en) 2002-05-10 2005-02-01 Sarnoff Corporation Low-cost circuit board materials and processes for area array electrical interconnections over a large area between a device and the circuit board
USRE41914E1 (en) 2002-05-10 2010-11-09 Ponnusamy Palanisamy Thermal management in electronic displays
JP2005026608A (ja) * 2003-07-02 2005-01-27 Tokyo Electron Ltd 接合方法および接合装置
KR100601487B1 (ko) * 2004-12-20 2006-07-18 삼성전기주식회사 열팽창 필름을 이용한 플립칩 본딩 방법
JP2008218528A (ja) * 2007-02-28 2008-09-18 Fujitsu Ltd 電子部品の実装方法および製造装置
JP5645592B2 (ja) 2010-10-21 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10199350B2 (en) * 2012-05-25 2019-02-05 Asm Technology Singapore Pte Ltd Apparatus for heating a substrate during die bonding
JP5874683B2 (ja) * 2013-05-16 2016-03-02 ソニー株式会社 実装基板の製造方法、および電子機器の製造方法
JP6266167B2 (ja) * 2015-11-05 2018-01-24 古河電気工業株式会社 ダイボンディング装置およびダイボンディング方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
JPH0267731A (ja) * 1988-09-02 1990-03-07 Toshiba Corp はんだバンプ形半導体装置とその製造方法
US5118029A (en) * 1989-11-30 1992-06-02 The Furukawa Electric Co., Ltd. Method of forming a solder layer on pads of a circuit board and method of mounting an electronic part on a circuit board
DE4016366C2 (de) * 1990-05-21 1994-04-28 Siemens Nixdorf Inf Syst Verfahren und Einrichtung zum Reflow-Löten von Elektronik-Bauteilen auf eine Leiterplatte
US5111991A (en) * 1990-10-22 1992-05-12 Motorola, Inc. Method of soldering components to printed circuit boards
US5156997A (en) * 1991-02-11 1992-10-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
US5164022A (en) * 1991-02-19 1992-11-17 Motorola, Inc. Method and apparatus for applying solder flux
US5296649A (en) * 1991-03-26 1994-03-22 The Furukawa Electric Co., Ltd. Solder-coated printed circuit board and method of manufacturing the same
US5439162A (en) * 1993-06-28 1995-08-08 Motorola, Inc. Direct chip attachment structure and method
US5451274A (en) * 1994-01-31 1995-09-19 Motorola, Inc. Reflow of multi-layer metal bumps

Also Published As

Publication number Publication date
US5668058A (en) 1997-09-16
JPH09186200A (ja) 1997-07-15

Similar Documents

Publication Publication Date Title
JP2985806B2 (ja) フリップチップ実装方法
KR100555354B1 (ko) 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법
US6307160B1 (en) High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
US6713318B2 (en) Flip chip interconnection using no-clean flux
KR940004770A (ko) 분리가능한 금속 결합 방법
JP2527278B2 (ja) 無融剤はんだ付け方法
US5164566A (en) Method and apparatus for fluxless solder reflow
JPH08255971A (ja) 半導体ダイと基板との間に一時的結合を形成する方法
JPH04280443A (ja) 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体
US5973406A (en) Electronic device bonding method and electronic circuit apparatus
KR100322823B1 (ko) 전자회로장치의제조방법
JP2001267731A (ja) バンプ付き電子部品の製造方法および電子部品の製造方法
KR20010105271A (ko) 플럭스 세정방법 및 반도체 장치의 제조방법
JP3400408B2 (ja) フリップチップ実装方法
US6375060B1 (en) Fluxless solder attachment of a microelectronic chip to a substrate
US7159758B1 (en) Circuit board processing techniques using solder fusing
US6617195B1 (en) Method of reflowing organic packages using no-clean flux
JP2000031187A (ja) 半田接合方法および半田接合用の熱硬化性樹脂
JP3257011B2 (ja) 半導体装置の組立方法
JPH05109820A (ja) 半導体装置の実装方法
JP3050172B2 (ja) フリップチップｉｃの検査方法及び検査用基板
JP3395609B2 (ja) 半田バンプ形成方法
JPH10144850A (ja) 接続ピンと基板実装方法
Björklöf Electroless bumped bare dice on flexible substrates
JP2000049450A (ja) 電子部品の半田付け方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees