JP3591344B2 - バンプ付電子部品の実装方法 - Google Patents
バンプ付電子部品の実装方法 Download PDFInfo
- Publication number
- JP3591344B2 JP3591344B2 JP33717798A JP33717798A JP3591344B2 JP 3591344 B2 JP3591344 B2 JP 3591344B2 JP 33717798 A JP33717798 A JP 33717798A JP 33717798 A JP33717798 A JP 33717798A JP 3591344 B2 JP3591344 B2 JP 3591344B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- flux
- electronic component
- bumps
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81009—Pre-treatment of the bump connector or the bonding area
- H01L2224/81024—Applying flux to the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半田バンプが形成された電子部品を基板に実装するバンプ付電子部品の実装方法に関するものである。
【０００２】
【従来の技術】
電子部品の実装方法として、フリップチップなどのように電子部品に半田の突出電極である半田バンプを形成し、この半田バンプを基板の電極に半田接合する方法が知られている。この半田バンプ付の電子部品の実装に際しては、搭載時に電子部品を仮固定する目的および半田接合性を確保する目的で、電極上にフラックスを塗布することが行われる。従来半田接合後には洗浄により腐食性のフラックス残渣を除去することが一般に行われていたが、近年この洗浄工程を必要としない無洗浄用フラックスが用いられるようになっている。この無洗浄用フラックスは、ロジンなどの活性作用を有する固形成分をアルコール系の揮発性溶剤に含有させたものであり、固形成分の量を極力少なく抑えることにより、半田接合後の洗浄を不要にすることを可能にしている。
【０００３】
【発明が解決しようとする課題】
ところが、アルコール系の揮発性溶剤は基板表面での濡れ性が低く、基板表面上において均一に広がりにくいという特性を有している。このため上述の無洗浄用フラックスを基板に塗布した際には、部分的にフラックスが殆ど存在しない部分や、反対にフラックスが凝集して塗膜が過大になる部分など、塗布状態にばらつきが発生する。このため、加熱により半田接合を行うリフロー過程において、半田バンプが電極と正常に接合されない接合不良や、過大な塗膜内の気泡がリフロー時に突沸することにより生じる電子部品の位置ずれなど、フラックス塗膜の不均一に起因する不具合が発生するという問題点があった。このような問題は、固形成分を含まないフラックスにおいても同様に生じる。
【０００４】
そこで本発明は、フラックスを均一に塗布して不具合を減少させることができるバンプ付電子部品の実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１記載のバンプ付電子部品の実装方法は、基板の電極に半田バンプが形成された電子部品を半田接合により実装するバンプ付電子部品の実装方法であって、前記基板の電極側表面を表面活性化処理する工程と、この表面活性化処理された基板表面にアルコール系の揮発性溶剤を含むフラックスを塗布する工程と、フラックスが塗布された基板上に前記電子部品を搭載する工程と、この電子部品が搭載された基板を加熱することにより電子部品を基板の電極に半田接合する工程とを含む。
【０００６】
請求項２記載のバンプ付電子部品の実装方法は、請求項１記載のバンプ付電子部品実装方法であって、前記表面活性化処理は、プラズマ処理またはオゾン洗浄処理である。
【０００７】
本発明によれば、フラックス塗布に先立って基板の電極側表面を表面活性化処理することにより、基板表面のフラックスに対する濡れ性を向上させ、均一なフラックス塗膜を形成することができる。
【０００８】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１（ａ），（ｂ），（ｃ），（ｄ）、図２（ａ），（ｂ），（ｃ），（ｄ）は本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図である。図１（ａ），（ｂ），（ｃ），（ｄ）、図２（ａ），（ｂ），（ｃ），（ｄ）は実装方法を工程順に示すものである。
【０００９】
図１（ａ）において、エポキシ樹脂系の基板１上には電極２が形成されている。電極２は銅などの良導体の金属上にメッキにより金膜を形成したものである。基板１の電極２以外の部分は、電気的絶縁、回路保護、半田付着防止のためにドライフィルムまたはソルダーレジスト等と呼ばれる樹脂製の膜で覆われている。使用される樹脂としては、アクリル系や、エポキシ系の樹脂が用いられる。この樹脂製の膜は、フラックスに対する濡れ性が劣化している。したがってこの基板１は、表面活性化処理を目的としてプラズマ処理工程に送られる。
【００１０】
図１（ｂ）に示すように、基板１はプラズマ処理装置３の電極４上に載置される。蓋部材５と電極４によって閉囲される処理室７内を真空排気した後に酸素ガスなどのプラズマ発生用ガスを導入し、次いで電極４に高周波電源部６により高周波電圧を印加することにより、処理室７内にはプラズマが発生する。このプラズマにより発生したイオンや電子により基板１の表面は活性化処理される。この活性化処理は後述するように基板１表面の樹脂製の膜に対するフラックスの濡れ性を向上させることを目的として行われるものである。
【００１１】
次に、図１（ｃ）に示すように基板１の表面にはフラックスが塗布される。ディスペンサ８によって液状のフラックス９を基板１上に滴下させる。ここで用いられるフラックス９は、アルコール系の揮発性溶剤にロジンなどの活性作用を有する固形成分を含有させたものであり、半田接合後の洗浄工程の省略を目的として固形成分の含有量を極力少なくしている。このような性状のフラックスは一般に薄く均一な塗膜を形成することが困難であるが、前述のように基板１の表面はあらかじめ表面活性処理が行われて濡れ性が改善されているため、図１（ｄ）に示すように基板１の表面に膜厚１０〜３０μｍ程度の薄い均一なフラックス９の塗膜を形成することができる。
【００１２】
次に基板１にはバンプ付の電子部品１０が搭載される。図２（ａ）に示すように、半田バンプ１２が形成された電子部品１０は吸着ツール１１によって保持され、半田バンプ１２を電極２に位置合わせして電子部品１０を下降させることにより、基板１上に搭載される。これにより、図２（ｂ）に示すように半田バンプ１２はフラックス９の粘着力によって保持され、電子部品１０は基板１に仮固定される。このとき、基板１表面にはフラックス９の塗膜が均一に形成されているため、ばらつきなく良好な仮固定が行われる。
【００１３】
この後基板１はリフロー工程に送られ、図２（ｃ）に示すようにここで加熱されることにより半田バンプ１２は溶融し電極２に半田接合される。このとき、フラックス９中の固形成分の活性作用により半田バンプ１２表面の酸化膜が除去され、良好な半田接合が行われる。これにより図２（ｄ）に示すように電子部品１０は基板１に半田接合によって実装される。このリフロー過程において、フラックス９中の揮発性分は蒸発し、半田接合後には固形成分９ａのみが残留する。この固形成分はフラックス９中の含有量を極力抑えているためわずかな量であり、したがって半田接合後の洗浄を省略することができる。
【００１４】
次に、フラックス塗布に先立って行われる表面活性化処理の効果について、実験結果に即して説明する。この実験は、０．２ｍｍピッチで９００個のＰｂ−Ｓｎ共晶半田のバンプが設けられた電子部品を対象として行われたものであり、接合対象は表面にフラッシュメッキによって金膜が形成された電極を有する基板を用いている。電極以外の基板の表面は、エポキシ樹脂系のドライフィルムで覆われたものを使用した。フラックス塗布前の活性化処理としては、前述のプラズマ処理を行っている。プラズマ処理条件としては、酸素ガスをプラズマ発生用ガスとし、１０ｐａの圧力下で５００Ｗの高周波電源出力により１０秒間の処理を行っている。この後、実施例中に示すフラックス９と同様のものを塗布したのちに前述の電子部品を搭載した後に、基板をホットプレート上に置き２００゜Ｃにて３分間の加熱を行っている。
【００１５】
（表１）は、上記実験によって、フラックスの塗布量を変化させながら半田接合後の接合率（正常に接合されたピンの百分率）を、プラズマ処理を行ったものと未処理のものとについて比較したものである。
【００１６】
【表１】
【００１７】
（表１）に示す実験結果から判るように、プラズマ処理を行わない基板では、特定のフラックス塗布量を塗布した場合のみに良好な接合率が得られ、それ以外では不良ピンが多数発生しているのに対し、プラズマ処理を行った場合には、ほぼ全てのフラックス塗布量範囲について良好な接合率が得られている。アクリル系のソルダーレジストを用いた基板についても同様な実験を行い、（表１）とほぼ同様な結果を得た。
【００１８】
（表２）はこの実験と併せて行われた、プラズマ処理による濡れ性の変化を確認する実験の結果を示している。
【００１９】
【表２】
【００２０】
この結果から判るように、プラズマ処理の有無によって、ソルダーレジストおよびドライフィルムのいずれについても純水の接触角は大幅に変化しており、すなわちプラズマ処理によって接触角は大幅に減少し濡れ性が向上していることが判る。このことから、前述の接合率の向上は、プラズマ処理によって表面が活性化され、濡れ性が向上することによるものと判断できる。すなわち、濡れ性が改善されることにより、フラックスが基板の表面に適正な塗布厚で均一に塗布される結果、部分的にフラックスが塗布されない部分が生じることによる接合不良や、塗膜が厚い部分に生じやすい気泡がリフロー時に突沸することによって生じる不具合など、正常な半田接合を阻害する要因が排除される。これにより、無洗浄を目的とした液状のフラックスを使用した場合においても、良好な半田接合性を確保することができる。
【００２１】
なお、表面活性化処理として本実施の形態ではプラズマ処理を行う例を示しているが、これ以外にも紫外線照射によってオゾンを発生させるオゾン洗浄を用いても良い。この方法によっても基板表面は改質され、フラックスに対する濡れ性を向上させることができる。また基板の材質として、エポキシ樹脂以外にもアクリル系やポリイミド系の樹脂、さらに酸化珪素や窒化珪素などのセラミックを使用してもよい。さらに本発明では、アルコール系のフラックスを例に説明しているが、それ以外のフラックスで基板表面に対する濡れ性が良好でないものを使用する場合にも、本発明が適用できる。
【００２２】
【発明の効果】
本発明によれば、アルコール系の揮発性溶剤を含むフラックス塗布に先立って基板の電極側表面を表面活性化処理するようにしたので、基板表面のフラックスに対する濡れ性を向上させ、均一なフラックス塗膜を形成することができ、したがって塗膜の不均一に起因する接合不具合を減少させることができる。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図
（ｂ）本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図
（ｃ）本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図
（ｄ）本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図
【図２】（ａ）本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図
（ｂ）本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図
（ｃ）本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図
（ｄ）本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図
【符号の説明】
１ 基板
２ 電極
３ プラズマ処理装置
９ フラックス
１０ 電子部品
１２ 半田バンプ
【発明の属する技術分野】
本発明は、半田バンプが形成された電子部品を基板に実装するバンプ付電子部品の実装方法に関するものである。
【０００２】
【従来の技術】
電子部品の実装方法として、フリップチップなどのように電子部品に半田の突出電極である半田バンプを形成し、この半田バンプを基板の電極に半田接合する方法が知られている。この半田バンプ付の電子部品の実装に際しては、搭載時に電子部品を仮固定する目的および半田接合性を確保する目的で、電極上にフラックスを塗布することが行われる。従来半田接合後には洗浄により腐食性のフラックス残渣を除去することが一般に行われていたが、近年この洗浄工程を必要としない無洗浄用フラックスが用いられるようになっている。この無洗浄用フラックスは、ロジンなどの活性作用を有する固形成分をアルコール系の揮発性溶剤に含有させたものであり、固形成分の量を極力少なく抑えることにより、半田接合後の洗浄を不要にすることを可能にしている。
【０００３】
【発明が解決しようとする課題】
ところが、アルコール系の揮発性溶剤は基板表面での濡れ性が低く、基板表面上において均一に広がりにくいという特性を有している。このため上述の無洗浄用フラックスを基板に塗布した際には、部分的にフラックスが殆ど存在しない部分や、反対にフラックスが凝集して塗膜が過大になる部分など、塗布状態にばらつきが発生する。このため、加熱により半田接合を行うリフロー過程において、半田バンプが電極と正常に接合されない接合不良や、過大な塗膜内の気泡がリフロー時に突沸することにより生じる電子部品の位置ずれなど、フラックス塗膜の不均一に起因する不具合が発生するという問題点があった。このような問題は、固形成分を含まないフラックスにおいても同様に生じる。
【０００４】
そこで本発明は、フラックスを均一に塗布して不具合を減少させることができるバンプ付電子部品の実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１記載のバンプ付電子部品の実装方法は、基板の電極に半田バンプが形成された電子部品を半田接合により実装するバンプ付電子部品の実装方法であって、前記基板の電極側表面を表面活性化処理する工程と、この表面活性化処理された基板表面にアルコール系の揮発性溶剤を含むフラックスを塗布する工程と、フラックスが塗布された基板上に前記電子部品を搭載する工程と、この電子部品が搭載された基板を加熱することにより電子部品を基板の電極に半田接合する工程とを含む。
【０００６】
請求項２記載のバンプ付電子部品の実装方法は、請求項１記載のバンプ付電子部品実装方法であって、前記表面活性化処理は、プラズマ処理またはオゾン洗浄処理である。
【０００７】
本発明によれば、フラックス塗布に先立って基板の電極側表面を表面活性化処理することにより、基板表面のフラックスに対する濡れ性を向上させ、均一なフラックス塗膜を形成することができる。
【０００８】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１（ａ），（ｂ），（ｃ），（ｄ）、図２（ａ），（ｂ），（ｃ），（ｄ）は本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図である。図１（ａ），（ｂ），（ｃ），（ｄ）、図２（ａ），（ｂ），（ｃ），（ｄ）は実装方法を工程順に示すものである。
【０００９】
図１（ａ）において、エポキシ樹脂系の基板１上には電極２が形成されている。電極２は銅などの良導体の金属上にメッキにより金膜を形成したものである。基板１の電極２以外の部分は、電気的絶縁、回路保護、半田付着防止のためにドライフィルムまたはソルダーレジスト等と呼ばれる樹脂製の膜で覆われている。使用される樹脂としては、アクリル系や、エポキシ系の樹脂が用いられる。この樹脂製の膜は、フラックスに対する濡れ性が劣化している。したがってこの基板１は、表面活性化処理を目的としてプラズマ処理工程に送られる。
【００１０】
図１（ｂ）に示すように、基板１はプラズマ処理装置３の電極４上に載置される。蓋部材５と電極４によって閉囲される処理室７内を真空排気した後に酸素ガスなどのプラズマ発生用ガスを導入し、次いで電極４に高周波電源部６により高周波電圧を印加することにより、処理室７内にはプラズマが発生する。このプラズマにより発生したイオンや電子により基板１の表面は活性化処理される。この活性化処理は後述するように基板１表面の樹脂製の膜に対するフラックスの濡れ性を向上させることを目的として行われるものである。
【００１１】
次に、図１（ｃ）に示すように基板１の表面にはフラックスが塗布される。ディスペンサ８によって液状のフラックス９を基板１上に滴下させる。ここで用いられるフラックス９は、アルコール系の揮発性溶剤にロジンなどの活性作用を有する固形成分を含有させたものであり、半田接合後の洗浄工程の省略を目的として固形成分の含有量を極力少なくしている。このような性状のフラックスは一般に薄く均一な塗膜を形成することが困難であるが、前述のように基板１の表面はあらかじめ表面活性処理が行われて濡れ性が改善されているため、図１（ｄ）に示すように基板１の表面に膜厚１０〜３０μｍ程度の薄い均一なフラックス９の塗膜を形成することができる。
【００１２】
次に基板１にはバンプ付の電子部品１０が搭載される。図２（ａ）に示すように、半田バンプ１２が形成された電子部品１０は吸着ツール１１によって保持され、半田バンプ１２を電極２に位置合わせして電子部品１０を下降させることにより、基板１上に搭載される。これにより、図２（ｂ）に示すように半田バンプ１２はフラックス９の粘着力によって保持され、電子部品１０は基板１に仮固定される。このとき、基板１表面にはフラックス９の塗膜が均一に形成されているため、ばらつきなく良好な仮固定が行われる。
【００１３】
この後基板１はリフロー工程に送られ、図２（ｃ）に示すようにここで加熱されることにより半田バンプ１２は溶融し電極２に半田接合される。このとき、フラックス９中の固形成分の活性作用により半田バンプ１２表面の酸化膜が除去され、良好な半田接合が行われる。これにより図２（ｄ）に示すように電子部品１０は基板１に半田接合によって実装される。このリフロー過程において、フラックス９中の揮発性分は蒸発し、半田接合後には固形成分９ａのみが残留する。この固形成分はフラックス９中の含有量を極力抑えているためわずかな量であり、したがって半田接合後の洗浄を省略することができる。
【００１４】
次に、フラックス塗布に先立って行われる表面活性化処理の効果について、実験結果に即して説明する。この実験は、０．２ｍｍピッチで９００個のＰｂ−Ｓｎ共晶半田のバンプが設けられた電子部品を対象として行われたものであり、接合対象は表面にフラッシュメッキによって金膜が形成された電極を有する基板を用いている。電極以外の基板の表面は、エポキシ樹脂系のドライフィルムで覆われたものを使用した。フラックス塗布前の活性化処理としては、前述のプラズマ処理を行っている。プラズマ処理条件としては、酸素ガスをプラズマ発生用ガスとし、１０ｐａの圧力下で５００Ｗの高周波電源出力により１０秒間の処理を行っている。この後、実施例中に示すフラックス９と同様のものを塗布したのちに前述の電子部品を搭載した後に、基板をホットプレート上に置き２００゜Ｃにて３分間の加熱を行っている。
【００１５】
（表１）は、上記実験によって、フラックスの塗布量を変化させながら半田接合後の接合率（正常に接合されたピンの百分率）を、プラズマ処理を行ったものと未処理のものとについて比較したものである。
【００１６】
【表１】
（表１）に示す実験結果から判るように、プラズマ処理を行わない基板では、特定のフラックス塗布量を塗布した場合のみに良好な接合率が得られ、それ以外では不良ピンが多数発生しているのに対し、プラズマ処理を行った場合には、ほぼ全てのフラックス塗布量範囲について良好な接合率が得られている。アクリル系のソルダーレジストを用いた基板についても同様な実験を行い、（表１）とほぼ同様な結果を得た。
【００１８】
（表２）はこの実験と併せて行われた、プラズマ処理による濡れ性の変化を確認する実験の結果を示している。
【００１９】
【表２】
この結果から判るように、プラズマ処理の有無によって、ソルダーレジストおよびドライフィルムのいずれについても純水の接触角は大幅に変化しており、すなわちプラズマ処理によって接触角は大幅に減少し濡れ性が向上していることが判る。このことから、前述の接合率の向上は、プラズマ処理によって表面が活性化され、濡れ性が向上することによるものと判断できる。すなわち、濡れ性が改善されることにより、フラックスが基板の表面に適正な塗布厚で均一に塗布される結果、部分的にフラックスが塗布されない部分が生じることによる接合不良や、塗膜が厚い部分に生じやすい気泡がリフロー時に突沸することによって生じる不具合など、正常な半田接合を阻害する要因が排除される。これにより、無洗浄を目的とした液状のフラックスを使用した場合においても、良好な半田接合性を確保することができる。
【００２１】
なお、表面活性化処理として本実施の形態ではプラズマ処理を行う例を示しているが、これ以外にも紫外線照射によってオゾンを発生させるオゾン洗浄を用いても良い。この方法によっても基板表面は改質され、フラックスに対する濡れ性を向上させることができる。また基板の材質として、エポキシ樹脂以外にもアクリル系やポリイミド系の樹脂、さらに酸化珪素や窒化珪素などのセラミックを使用してもよい。さらに本発明では、アルコール系のフラックスを例に説明しているが、それ以外のフラックスで基板表面に対する濡れ性が良好でないものを使用する場合にも、本発明が適用できる。
【００２２】
【発明の効果】
本発明によれば、アルコール系の揮発性溶剤を含むフラックス塗布に先立って基板の電極側表面を表面活性化処理するようにしたので、基板表面のフラックスに対する濡れ性を向上させ、均一なフラックス塗膜を形成することができ、したがって塗膜の不均一に起因する接合不具合を減少させることができる。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図
（ｂ）本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図
（ｃ）本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図
（ｄ）本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図
【図２】（ａ）本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図
（ｂ）本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図
（ｃ）本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図
（ｄ）本発明の一実施の形態のバンプ付電子部品実装方法の工程説明図
【符号の説明】
１ 基板
２ 電極
３ プラズマ処理装置
９ フラックス
１０ 電子部品
１２ 半田バンプ
Claims (2)
- 基板の電極に半田バンプが形成された電子部品を半田接合により実装するバンプ付電子部品の実装方法であって、前記基板の電極側表面を表面活性化処理する工程と、この表面活性化処理された基板表面にアルコール系の揮発性溶剤を含むフラックスを塗布する工程と、フラックスが塗布された基板上に前記電子部品を搭載する工程と、この電子部品が搭載された基板を加熱することにより電子部品を基板の電極に半田接合する工程とを含むことを特徴とするバンプ付電子部品の実装方法。
- 前記表面活性化処理は、プラズマ処理またはオゾン洗浄処理であることを特徴とする請求項１記載のバンプ付電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33717798A JP3591344B2 (ja) | 1998-11-27 | 1998-11-27 | バンプ付電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33717798A JP3591344B2 (ja) | 1998-11-27 | 1998-11-27 | バンプ付電子部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000164631A JP2000164631A (ja) | 2000-06-16 |
| JP3591344B2 true JP3591344B2 (ja) | 2004-11-17 |
Family
ID=18306180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33717798A Expired - Fee Related JP3591344B2 (ja) | 1998-11-27 | 1998-11-27 | バンプ付電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3591344B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6776810B1 (en) | 2002-02-11 | 2004-08-17 | Cabot Microelectronics Corporation | Anionic abrasive particles treated with positively charged polyelectrolytes for CMP |
| JP4842574B2 (ja) * | 2005-07-13 | 2011-12-21 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2007189210A (ja) * | 2005-12-13 | 2007-07-26 | Shin Etsu Chem Co Ltd | フリップチップ型半導体装置の組立方法及びその方法を用いて製作された半導体装置 |
| US8371497B2 (en) * | 2009-06-11 | 2013-02-12 | Qualcomm Incorporated | Method for manufacturing tight pitch, flip chip integrated circuit packages |
| US20170173745A1 (en) | 2015-12-22 | 2017-06-22 | International Business Machines Corporation | No clean flux composition and methods for use thereof |
-
1998
- 1998-11-27 JP JP33717798A patent/JP3591344B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000164631A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU634441B2 (en) | A fluxless soldering process | |
| JP2009111399A (ja) | リフロー法 | |
| US20010042923A1 (en) | Semiconductor apparatus and process of production thereof | |
| JP3279940B2 (ja) | 電子回路装置の製造方法、半田残渣均一化治具、金属ロウペースト転写用治具及び電子回路装置の製造装置 | |
| JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3591344B2 (ja) | バンプ付電子部品の実装方法 | |
| US6722557B2 (en) | Flux cleaning method and method of manufacturing semiconductor device | |
| JPH09232742A (ja) | 電子回路装置の製造方法 | |
| JP2000174059A (ja) | 電子部品の実装方法 | |
| JP2003234370A (ja) | 電子部品の接続方法及びそれにより得られた接続構造体 | |
| JP3376861B2 (ja) | バンプ付きワークの実装方法 | |
| JP3543573B2 (ja) | 電子部品の実装方法およびチップの実装方法 | |
| JP2000031187A (ja) | 半田接合方法および半田接合用の熱硬化性樹脂 | |
| JP2004006818A (ja) | リフロー法とソルダペースト | |
| JP3124224B2 (ja) | はんだバンプ形成方法 | |
| JP3395609B2 (ja) | 半田バンプ形成方法 | |
| US6994803B2 (en) | Ball grid array module | |
| JPH11340614A (ja) | 半田の表面処理方法および半田ならびに半田付け方法 | |
| JP2000133679A (ja) | バンプ付電子部品の実装方法および実装体 | |
| JP3872318B2 (ja) | 半田バンプ形成方法および半田バンプ接合構造 | |
| JP3500132B2 (ja) | フリップチップ実装方法 | |
| JPH10321671A (ja) | バンプ付きチップの実装構造および実装方法 | |
| JP3159937B2 (ja) | 金属表面の接合前処理装置 | |
| JP3726795B2 (ja) | バンプ付きワークの実装方法 | |
| JP2002368044A (ja) | はんだボール付電子部品の組立方法及び電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |