JP3500132B2 - フリップチップ実装方法 - Google Patents
フリップチップ実装方法Info
- Publication number
- JP3500132B2 JP3500132B2 JP2001182000A JP2001182000A JP3500132B2 JP 3500132 B2 JP3500132 B2 JP 3500132B2 JP 2001182000 A JP2001182000 A JP 2001182000A JP 2001182000 A JP2001182000 A JP 2001182000A JP 3500132 B2 JP3500132 B2 JP 3500132B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- gold
- column
- tip
- semiconductor bare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフリップチップ実装
方法に係り、特に金バンプによるフリップチップ実装方
法に関するものである。 【０００２】 【従来の技術】近年、電子機器の高速化と小型軽量化が
進み、それに伴い電子部品の実装において半導体ベアチ
ップを基板上に直接搭載する半導体ベアチップ実装が注
目され、その中でも、実装サイズが最小で接続部の電気
的特性に優れている等の利点を有するフリップチップ実
装が増加してきている。 【０００３】フリップチップ実装するためには半導体ベ
アチップ電極上に金属バンプを形成するが、金属バンプ
には金バンプとはんだバンプが使用されている。もとも
と、半導体ベアチップはワイヤボンディング用に設計さ
れているので、アルミニウムの電極を有している。この
半導体ベアチップの電極上に高融点はんだのバンプを形
成するには、アルミニウム電極上に真空蒸着等でクロ
ム、銅、金等の金属薄膜層を形成する必要がある。その
ため、一般にコスト高となる真空プロセスが必要で、設
備投資的な問題から半導体ベアチップの供給元が限られ
てしまう。それに対し、ワイヤボンディングにより電極
上に金バンプを形成するのは、半導体ベアチップのアル
ミニウム電極に直接行なうことが可能であり、半導体ベ
アチップの供給元を選ばないという利点がある。 【０００４】一方、金属バンプ形成済みの半導体ベアチ
ップを基板にフリップチップ実装する場合には、高融点
はんだバンプはＳｎ−３７Ｐｂ共晶はんだによるはんだ
付けが可能であるのに対し、金バンプははんだ付けの
際、金がはんだへ拡散してはんだが脆くなるという問題
がある。この、はんだ脆性化対策として、Ｉｎ−Ｓｎ−
Ｐｂインジウム系三元はんだを用いることで金のはんだ
への拡散が低減でき、良好な結果が得られたという報告
もある（Ｍｉｃｒｏｊｏｉｎｔｉｎｇ ａｎｄ Ａｓｓ
ｅｍｂｌｙ Ｔｅｃｈｎｏｌｏｇｙ ｉｎ Ｅｌｅｃｔ
ｒｏｎｉｃｓ−２ｎｄ Ｓｙｍｐｏｓｉｕｍ、１９９
６．２．１〜２、Ｙｏｋｏｈａｍａ、「ワイヤボンド用
チップを用いたフリップチップアタッチ（ＦＣＡ）実装
技術」日本アイ・ビー・エム株式会社）。前記報告にお
いては、ＦＲ４をコア層とし、８０μｍビルドアップ層
を持つ０．７ｍｍ厚の基板を使用し、テスト用に搭載す
る半導体ベアチップは、６ｍｍ角および７．７ｍｍ角の
ものが使用されている。 【０００５】 【発明が解決しようとする課題】しかしながら、セラミ
ック等の硬性が高い基材の基板を用いる場合やチップサ
イズが大きい場合は、はんだ付け部分の疲労破壊が避け
られず、接続信頼性を低下させてしまうという問題があ
った。本発明は、上記課題を解決するためになされたも
ので、ワイヤボンディング用に設計された半導体ベアチ
ップのアルミニウム電極に金バンプを形成し、基板上に
はんだ付け接合するフリップチップ実装において、基板
の種類によらず、また、チップサイズが大きくなっても
接続信頼性が低下しないフリップチップ実装方法を提供
することを目的とする。 【０００６】 【課題を解決するための手段】本発明になるフリップチ
ップ実装方法は、半導体ベアチップを基板に直接実装す
るフリップチップ実装において、ワイヤボンダーにより
半導体ベアチップの電極に形成する金バンプは、台座部
を除くバンプ先端までのカラム部長さが使用する金ワイ
ヤ径の２倍以上ある引きちぎりバンプであること； 前
記金バンプ形成後にレベリングを行い、この金バンプの
カラムの高さを平均化すると共にこの金バンプの先端部
分を平坦化すること； 実装直前に画像処理を用いた検
査装置を使用することにより、前記金バンプのカラム部
に曲がりが発生していないことを確認すること； 前記
台座部からの距離が少なくとも使用する金ワイヤ径以上
離れた位置からバンプ先端にかけてはんだ付け接続する
こと； を特徴とする。 【０００７】 【０００８】 【０００９】 【００１０】 【発明の実施の形態】以下、本発明になるフリップチッ
プ実装方法について図面を参照して具体的に説明する。
図１は本発明に係わる実施の形態を示すフリップチップ
実装の模式図である。図１において、１は半導体ベアチ
ップ、１ａは半導体ベアチップ１のアルミ電極、２は金
バンプ、２ａは金バンプ２の台座、２ｂは金バンプ２の
カラム（柱）、３は基板、３ａは基板３のパッド、４は
はんだを示す。 【００１１】図２はバンプ曲がりを示す図２（ａ）とバ
ンプ曲がりによる接続不良を示す図２（ｂ）である。図
２において、５は曲がった金バンプ、５ｂは曲がった金
バンプ５のカラム（柱）を示す。 【００１２】まず、半導体ベアチップ１のアルミ電極１
ａ上にワイヤボンダを使用して金バンプ２を形成する。
使用する金ワイヤは一般的にはバンプ２高さのバラツキ
が少ないパラジウム入り金合金ワイヤが用いられる。た
だし、バンプ２高さのばらつきを抑えることができれ
ば、４ナイン（９９．９９％）〜５ナイン（９９．９９
９％）の金ワイヤを用いる方が本発明のカラム２ｂによ
るストレスリリーフ効果が更に増大するので好ましい。 【００１３】金バンプ２形成にあたっては、ワイヤボン
ダを使用し、引き千切りバンプと呼ばれる先の尖った形
状にし、バンプ台座２ａ部を除くバンプ先端までのカラ
ム２ｂ部分の長さがワイヤ径の２倍以上の長さとする。 【００１４】次いで、金バンプ２形成後、レベリングを
行ないバンプ２ｂ先端をつぶすようにする。このレベリ
ングにより、形成した金バンプ２の高さにバラツキがあ
っても高さが平均化される。同時に、バンプ２ｂ先端部
分が平坦になり、光を当てるとその平坦部分で反射して
バンプ２ｂ先端が明るく見えるようになる。金バンプ２
の形状の具体例として、２５μｍの金ワイヤを使用し、
カラム部７５μｍ前後の高さのバンプを引き千切りによ
り形成し、１０〜２０μｍつぶれるように１バンプあた
り５〜１５ｇの範囲で荷重調整を行ないバンプ先端を平
坦化する。結果、カラム部高さ５０〜６５μｍのバンプ
とする。 【００１５】フリップチップ実装する前に、レベリング
を行なった全てのバンプの先端が光を反射して明るく見
えることを利用して、画像処理を用いた検査装置を使用
することにより金バンプ２のカラム２ｂに曲がりが発生
していないか確認する。このバンプ曲がり検査の必要な
理由は、フリップチップ実装はバンプ先端がまっすぐに
直立していることを前提とした工法であり、仮に図２
（ａ）の５ｂのようにバンプに曲がりがあると、図２
（ｂ）のようにフリップチップ接続が正常に行なわれず
断線不良等が発生してしまうからである。 【００１６】この画像処理によるバンプ曲がり検査方法
は、全バンプの情報から撮像した金バンプの画像を減算
することで、もしも曲がったバンプがある場合にはその
位置が光った像となって検出することができる。勿論、
目視で検出することも可能ではあるが、効率化と自動化
のためには、上記画像処理によることが好ましい。 【００１７】上記バンプ曲がり検査後、フリップチップ
実装を行なうが、実装に供する基板３はセラミック基板
でも樹脂基板でも良い。基板３のパッド３ａの表面は、
金・錫はんだ、錫はんだ、インジウム・錫系はんだのめ
っき、あるいは前記何れかの金属成分による予備はんだ
コートを施しておく。上記はんだの種類は、金との濡れ
性が良好で、かつ、脆い合金層を形成しにくいものを使
用する。また、はんだの量は、金バンプ先端だけはんだ
付けされる量に管理する。すなわち、金バンプ２のカラ
ム２ｂ部分が少なくとも金ワイヤ径と同じ高さが、はん
だ付けされずに残ることが必要である。 【００１８】フリップチップ実装においては、加圧する
ことでバンプがつぶれ、基板の反りやパッド高さのバラ
ツキを吸収することができる。ただし、加圧を掛けすぎ
るとバンプがつぶれすぎ、本発明のカラム状のバンプ接
続にならなくなってしまう。このため、フリップチップ
実装時の荷重は１バンプ当り最大でも１０ｇとする必要
がある。 【００１９】はんだ付けにあたっては、カラム２ｂ部を
少なくとも２５μｍ残し、カラム２ｂ先端２０〜３０μ
ｍ部分をはんだ接続する。はんだ接合のための加熱温度
は、使用するはんだの融点より３０〜５０℃高い温度に
半導体ベアチップ１が加熱されるように設定する。はん
だ接合に際して、予めフラックスを塗布しておく方法も
あるが、洗浄残渣が問題となる場合には、フラックスを
使わずに不活性ガスまたは水素を含んだ混合ガスを用い
てもよい。また、はんだ表面の酸化物をプラズマ処理に
より除去する方法を用いてもよい。さらに、はんだ接続
性を向上させるために、荷重をかけた状態で僅かに基板
に水平振動を加えるスクラブ印加の手法を併用してもよ
い。 【００２０】以上のような手順により、金バンプ２カラ
ム２ｂ先端のみはんだ接合されたフリップチップ実装が
完了するが、チップサイズが大きい場合や、湿度の影響
から保護を必要とする場合には、アンダーフィル用樹脂
を実装後に注入して硬化することが好ましい。また、こ
のアンダーフィルに使用する樹脂が耐熱性の高い熱硬化
型樹脂の場合には、フリップチップ実装前に予め基板上
にアンダーフィル用樹脂を塗布し、その上にフリップチ
ップを載置押圧し加熱することで、はんだ接合と樹脂硬
化を同時に行なうことも可能である。 【００２１】 【発明の効果】本発明によれば、金バンプ形成後にレベ
リングを行うようにしたので、すべての金バンプの先端
部分が平坦になり、光を当てるとその平坦部分で反射し
てすべての金バンプの先端が明るく見えるようになるか
ら画像処理を用いた検査装置で金バンプのカラムが直立
しているか否か容易に検出することができるので金バン
プのカラムに曲がりがあるときは実装対象としては不適
切な半導体ベアチップとして実装対象から排除すること
ができる。したがって、実装不良が低減し、チップの取
外し、再実装の手間が省けるから生産性向上とコスト低
減を図ることができる。
方法に係り、特に金バンプによるフリップチップ実装方
法に関するものである。 【０００２】 【従来の技術】近年、電子機器の高速化と小型軽量化が
進み、それに伴い電子部品の実装において半導体ベアチ
ップを基板上に直接搭載する半導体ベアチップ実装が注
目され、その中でも、実装サイズが最小で接続部の電気
的特性に優れている等の利点を有するフリップチップ実
装が増加してきている。 【０００３】フリップチップ実装するためには半導体ベ
アチップ電極上に金属バンプを形成するが、金属バンプ
には金バンプとはんだバンプが使用されている。もとも
と、半導体ベアチップはワイヤボンディング用に設計さ
れているので、アルミニウムの電極を有している。この
半導体ベアチップの電極上に高融点はんだのバンプを形
成するには、アルミニウム電極上に真空蒸着等でクロ
ム、銅、金等の金属薄膜層を形成する必要がある。その
ため、一般にコスト高となる真空プロセスが必要で、設
備投資的な問題から半導体ベアチップの供給元が限られ
てしまう。それに対し、ワイヤボンディングにより電極
上に金バンプを形成するのは、半導体ベアチップのアル
ミニウム電極に直接行なうことが可能であり、半導体ベ
アチップの供給元を選ばないという利点がある。 【０００４】一方、金属バンプ形成済みの半導体ベアチ
ップを基板にフリップチップ実装する場合には、高融点
はんだバンプはＳｎ−３７Ｐｂ共晶はんだによるはんだ
付けが可能であるのに対し、金バンプははんだ付けの
際、金がはんだへ拡散してはんだが脆くなるという問題
がある。この、はんだ脆性化対策として、Ｉｎ−Ｓｎ−
Ｐｂインジウム系三元はんだを用いることで金のはんだ
への拡散が低減でき、良好な結果が得られたという報告
もある（Ｍｉｃｒｏｊｏｉｎｔｉｎｇ ａｎｄ Ａｓｓ
ｅｍｂｌｙ Ｔｅｃｈｎｏｌｏｇｙ ｉｎ Ｅｌｅｃｔ
ｒｏｎｉｃｓ−２ｎｄ Ｓｙｍｐｏｓｉｕｍ、１９９
６．２．１〜２、Ｙｏｋｏｈａｍａ、「ワイヤボンド用
チップを用いたフリップチップアタッチ（ＦＣＡ）実装
技術」日本アイ・ビー・エム株式会社）。前記報告にお
いては、ＦＲ４をコア層とし、８０μｍビルドアップ層
を持つ０．７ｍｍ厚の基板を使用し、テスト用に搭載す
る半導体ベアチップは、６ｍｍ角および７．７ｍｍ角の
ものが使用されている。 【０００５】 【発明が解決しようとする課題】しかしながら、セラミ
ック等の硬性が高い基材の基板を用いる場合やチップサ
イズが大きい場合は、はんだ付け部分の疲労破壊が避け
られず、接続信頼性を低下させてしまうという問題があ
った。本発明は、上記課題を解決するためになされたも
ので、ワイヤボンディング用に設計された半導体ベアチ
ップのアルミニウム電極に金バンプを形成し、基板上に
はんだ付け接合するフリップチップ実装において、基板
の種類によらず、また、チップサイズが大きくなっても
接続信頼性が低下しないフリップチップ実装方法を提供
することを目的とする。 【０００６】 【課題を解決するための手段】本発明になるフリップチ
ップ実装方法は、半導体ベアチップを基板に直接実装す
るフリップチップ実装において、ワイヤボンダーにより
半導体ベアチップの電極に形成する金バンプは、台座部
を除くバンプ先端までのカラム部長さが使用する金ワイ
ヤ径の２倍以上ある引きちぎりバンプであること； 前
記金バンプ形成後にレベリングを行い、この金バンプの
カラムの高さを平均化すると共にこの金バンプの先端部
分を平坦化すること； 実装直前に画像処理を用いた検
査装置を使用することにより、前記金バンプのカラム部
に曲がりが発生していないことを確認すること； 前記
台座部からの距離が少なくとも使用する金ワイヤ径以上
離れた位置からバンプ先端にかけてはんだ付け接続する
こと； を特徴とする。 【０００７】 【０００８】 【０００９】 【００１０】 【発明の実施の形態】以下、本発明になるフリップチッ
プ実装方法について図面を参照して具体的に説明する。
図１は本発明に係わる実施の形態を示すフリップチップ
実装の模式図である。図１において、１は半導体ベアチ
ップ、１ａは半導体ベアチップ１のアルミ電極、２は金
バンプ、２ａは金バンプ２の台座、２ｂは金バンプ２の
カラム（柱）、３は基板、３ａは基板３のパッド、４は
はんだを示す。 【００１１】図２はバンプ曲がりを示す図２（ａ）とバ
ンプ曲がりによる接続不良を示す図２（ｂ）である。図
２において、５は曲がった金バンプ、５ｂは曲がった金
バンプ５のカラム（柱）を示す。 【００１２】まず、半導体ベアチップ１のアルミ電極１
ａ上にワイヤボンダを使用して金バンプ２を形成する。
使用する金ワイヤは一般的にはバンプ２高さのバラツキ
が少ないパラジウム入り金合金ワイヤが用いられる。た
だし、バンプ２高さのばらつきを抑えることができれ
ば、４ナイン（９９．９９％）〜５ナイン（９９．９９
９％）の金ワイヤを用いる方が本発明のカラム２ｂによ
るストレスリリーフ効果が更に増大するので好ましい。 【００１３】金バンプ２形成にあたっては、ワイヤボン
ダを使用し、引き千切りバンプと呼ばれる先の尖った形
状にし、バンプ台座２ａ部を除くバンプ先端までのカラ
ム２ｂ部分の長さがワイヤ径の２倍以上の長さとする。 【００１４】次いで、金バンプ２形成後、レベリングを
行ないバンプ２ｂ先端をつぶすようにする。このレベリ
ングにより、形成した金バンプ２の高さにバラツキがあ
っても高さが平均化される。同時に、バンプ２ｂ先端部
分が平坦になり、光を当てるとその平坦部分で反射して
バンプ２ｂ先端が明るく見えるようになる。金バンプ２
の形状の具体例として、２５μｍの金ワイヤを使用し、
カラム部７５μｍ前後の高さのバンプを引き千切りによ
り形成し、１０〜２０μｍつぶれるように１バンプあた
り５〜１５ｇの範囲で荷重調整を行ないバンプ先端を平
坦化する。結果、カラム部高さ５０〜６５μｍのバンプ
とする。 【００１５】フリップチップ実装する前に、レベリング
を行なった全てのバンプの先端が光を反射して明るく見
えることを利用して、画像処理を用いた検査装置を使用
することにより金バンプ２のカラム２ｂに曲がりが発生
していないか確認する。このバンプ曲がり検査の必要な
理由は、フリップチップ実装はバンプ先端がまっすぐに
直立していることを前提とした工法であり、仮に図２
（ａ）の５ｂのようにバンプに曲がりがあると、図２
（ｂ）のようにフリップチップ接続が正常に行なわれず
断線不良等が発生してしまうからである。 【００１６】この画像処理によるバンプ曲がり検査方法
は、全バンプの情報から撮像した金バンプの画像を減算
することで、もしも曲がったバンプがある場合にはその
位置が光った像となって検出することができる。勿論、
目視で検出することも可能ではあるが、効率化と自動化
のためには、上記画像処理によることが好ましい。 【００１７】上記バンプ曲がり検査後、フリップチップ
実装を行なうが、実装に供する基板３はセラミック基板
でも樹脂基板でも良い。基板３のパッド３ａの表面は、
金・錫はんだ、錫はんだ、インジウム・錫系はんだのめ
っき、あるいは前記何れかの金属成分による予備はんだ
コートを施しておく。上記はんだの種類は、金との濡れ
性が良好で、かつ、脆い合金層を形成しにくいものを使
用する。また、はんだの量は、金バンプ先端だけはんだ
付けされる量に管理する。すなわち、金バンプ２のカラ
ム２ｂ部分が少なくとも金ワイヤ径と同じ高さが、はん
だ付けされずに残ることが必要である。 【００１８】フリップチップ実装においては、加圧する
ことでバンプがつぶれ、基板の反りやパッド高さのバラ
ツキを吸収することができる。ただし、加圧を掛けすぎ
るとバンプがつぶれすぎ、本発明のカラム状のバンプ接
続にならなくなってしまう。このため、フリップチップ
実装時の荷重は１バンプ当り最大でも１０ｇとする必要
がある。 【００１９】はんだ付けにあたっては、カラム２ｂ部を
少なくとも２５μｍ残し、カラム２ｂ先端２０〜３０μ
ｍ部分をはんだ接続する。はんだ接合のための加熱温度
は、使用するはんだの融点より３０〜５０℃高い温度に
半導体ベアチップ１が加熱されるように設定する。はん
だ接合に際して、予めフラックスを塗布しておく方法も
あるが、洗浄残渣が問題となる場合には、フラックスを
使わずに不活性ガスまたは水素を含んだ混合ガスを用い
てもよい。また、はんだ表面の酸化物をプラズマ処理に
より除去する方法を用いてもよい。さらに、はんだ接続
性を向上させるために、荷重をかけた状態で僅かに基板
に水平振動を加えるスクラブ印加の手法を併用してもよ
い。 【００２０】以上のような手順により、金バンプ２カラ
ム２ｂ先端のみはんだ接合されたフリップチップ実装が
完了するが、チップサイズが大きい場合や、湿度の影響
から保護を必要とする場合には、アンダーフィル用樹脂
を実装後に注入して硬化することが好ましい。また、こ
のアンダーフィルに使用する樹脂が耐熱性の高い熱硬化
型樹脂の場合には、フリップチップ実装前に予め基板上
にアンダーフィル用樹脂を塗布し、その上にフリップチ
ップを載置押圧し加熱することで、はんだ接合と樹脂硬
化を同時に行なうことも可能である。 【００２１】 【発明の効果】本発明によれば、金バンプ形成後にレベ
リングを行うようにしたので、すべての金バンプの先端
部分が平坦になり、光を当てるとその平坦部分で反射し
てすべての金バンプの先端が明るく見えるようになるか
ら画像処理を用いた検査装置で金バンプのカラムが直立
しているか否か容易に検出することができるので金バン
プのカラムに曲がりがあるときは実装対象としては不適
切な半導体ベアチップとして実装対象から排除すること
ができる。したがって、実装不良が低減し、チップの取
外し、再実装の手間が省けるから生産性向上とコスト低
減を図ることができる。
【図面の簡単な説明】
【図１】本発明に係わる実施の形態を示すフリップチッ
プ実装の模式図である。 【図２】バンプの曲がり図２（ａ）とバンプ曲がりによ
るフリップチップ接続不良の例図２（ｂ）である。 【符号の説明】 １ 半導体ベアチップ １ａ 半導体ベアチップ１のアルミ電極 ２ 金バンプ ２ａ 金バンプ２の台座 ２ｂ 金バンプ２のカラム（柱） ３ 基板 ３ａ 基板３のパッド ４ はんだ ５ 曲がった金バンプ ５ｂ 曲がった金バンプ５のカラム（柱）
プ実装の模式図である。 【図２】バンプの曲がり図２（ａ）とバンプ曲がりによ
るフリップチップ接続不良の例図２（ｂ）である。 【符号の説明】 １ 半導体ベアチップ １ａ 半導体ベアチップ１のアルミ電極 ２ 金バンプ ２ａ 金バンプ２の台座 ２ｂ 金バンプ２のカラム（柱） ３ 基板 ３ａ 基板３のパッド ４ はんだ ５ 曲がった金バンプ ５ｂ 曲がった金バンプ５のカラム（柱）
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 半導体ベアチップを基板に直接実装する
フリップチップ実装において、 ワイヤボンダーにより半導体ベアチップの電極に形成す
る金バンプは、台座部を除くバンプ先端までのカラム部
長さが使用する金ワイヤ径の２倍以上ある引きちぎりバ
ンプであること； 前記金バンプ形成後にレベリングを
行い、この金バンプのカラムの高さを平均化すると共に
この金バンプの先端部分を平坦化すること； 実装直前
に画像処理を用いた検査装置を使用することにより、前
記金バンプのカラム部に曲がりが発生していないことを
確認すること； 前記台座部からの距離が少なくとも使
用する金ワイヤ径以上離れた位置からバンプ先端にかけ
てはんだ付け接続すること； を特徴とするフリップチップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001182000A JP3500132B2 (ja) | 2001-06-15 | 2001-06-15 | フリップチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001182000A JP3500132B2 (ja) | 2001-06-15 | 2001-06-15 | フリップチップ実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002373911A JP2002373911A (ja) | 2002-12-26 |
| JP3500132B2 true JP3500132B2 (ja) | 2004-02-23 |
Family
ID=19022179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001182000A Expired - Lifetime JP3500132B2 (ja) | 2001-06-15 | 2001-06-15 | フリップチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3500132B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4398225B2 (ja) * | 2003-11-06 | 2010-01-13 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2001
- 2001-06-15 JP JP2001182000A patent/JP3500132B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002373911A (ja) | 2002-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100555354B1 (ko) | 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법 | |
| KR20030092026A (ko) | 무세척 플럭스를 사용한 플립칩 상호 접속 | |
| JPH04280443A (ja) | 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体 | |
| JPH08236654A (ja) | チップキャリアとその製造方法 | |
| US5877079A (en) | Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void | |
| JPH10270498A (ja) | 電子装置の製造方法 | |
| CN1956177A (zh) | 芯片结构、芯片封装结构及其工艺 | |
| JP2010219507A (ja) | はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法 | |
| KR20010093705A (ko) | 땜납 범프 형성 방법, 플립 칩 장착 방법과 장착구조체 | |
| TW201225196A (en) | Electronic-component mounted body, electronic component, and circuit board | |
| JPH10294337A (ja) | 半導体装置及びその製造方法 | |
| JP5560713B2 (ja) | 電子部品の実装方法等 | |
| JP3500132B2 (ja) | フリップチップ実装方法 | |
| TW201411793A (zh) | 半導體裝置及其製造方法 | |
| JPH09246319A (ja) | フリップチップ実装方法 | |
| JP2755696B2 (ja) | 半導体装置及びその製造方法 | |
| Zama et al. | Flip chip interconnect systems using copper wire stud bump and lead free solder | |
| JP2010123676A (ja) | 半導体装置の製造方法、半導体装置 | |
| TWI665774B (zh) | 電子封裝件及其製法 | |
| WO1998058409A1 (en) | Process for mounting semiconductor chip, process for manufacturing chip-on-chip structure, and process for manufacturing chip-on-board structure | |
| JP3591344B2 (ja) | バンプ付電子部品の実装方法 | |
| JPH05218136A (ja) | フリップチップ・ボンディング方法 | |
| JPH1123656A (ja) | フリップチップｉｃの検査方法及び検査用基板 | |
| JPH03200343A (ja) | 半田バンプの形成方法 | |
| JP2008091650A (ja) | フリップチップ実装方法、および半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3500132 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |