JP4467260B2 - バンプ形成方法 - Google Patents

バンプ形成方法 Download PDF

Info

Publication number
JP4467260B2
JP4467260B2 JP2003202630A JP2003202630A JP4467260B2 JP 4467260 B2 JP4467260 B2 JP 4467260B2 JP 2003202630 A JP2003202630 A JP 2003202630A JP 2003202630 A JP2003202630 A JP 2003202630A JP 4467260 B2 JP4467260 B2 JP 4467260B2
Authority
JP
Japan
Prior art keywords
bump
flux
electrode
conductive
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003202630A
Other languages
English (en)
Other versions
JP2005044976A (ja
Inventor
信二 石川
英児 橋野
行雄 佐々木
太郎 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Chemical and Materials Co Ltd
Original Assignee
Nippon Steel Chemical and Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Chemical and Materials Co Ltd filed Critical Nippon Steel Chemical and Materials Co Ltd
Priority to JP2003202630A priority Critical patent/JP4467260B2/ja
Publication of JP2005044976A publication Critical patent/JP2005044976A/ja
Application granted granted Critical
Publication of JP4467260B2 publication Critical patent/JP4467260B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、導電性ボールを用いて半導体ウェハ等の半導体装置の電極上にバンプを形成する方法に関し、特に搭載対象である電極表面あるいは必要に応じて形成するバンプ下地金属表面の濡れ性を改善し、バンプ形成を容易にする方法に関する。
【0002】
【従来の技術】
近年、半導体チップの電気的接続に半田等の微小導電性ボールを使用したバンプ形成技術が用いられるようになっている。この場合、一般的には半導体ウェハのバンプ形成したい電極上に電気的接続の信頼性を確保するため、バンプ下地金属(UBM)を形成し、さらに多数の導電性ボールを各UBM上に一括搭載した後、導電性ボールをリフローして溶融させ、冷却固化させてバンプを形成する。その後、半導体ウェハを個々のチップに切断するダイシング工程を経て、バンプが形成された半導体チップが完成する。
【0003】
ところで、上記の方法による導電性ボールの搭載及びリフローには、フラックスの存在が欠かせない。即ち、導電性ボールの搭載に際しては、予めバンプ形成位置に塗布したフラックスの固着力によりボールが仮止めされ、さらにリフロー時にはフラックスの酸化膜除去作用によりバンプ下地金属及び導電性ボール表面が清浄化することで、初めて溶融接合(濡れ)が生じる。しかしながら、適正な量のフラックスが塗布され、導電性ボールが全バンプ形成位置上に正しく搭載されたとしても、全ての導電性ボールがリフロー時にバンプ下地金属と溶融接合して(濡れて)、バンプを形成するとは限らず、部分的に除去されなかった酸化膜により、濡れることなく再度固化して、その後のフラックス残渣洗浄時に欠落することがある。このような場合、欠落した電極に対して再度フラックス塗布、導電性ボール搭載、リフローを行わねばならないため、コスト面及び再リフロー時の熱履歴による電気的接続の信頼性低下等の悪影響が問題となる。
【0004】
従来では、このようなリフロー時の濡れ不良による欠落を防止するため、例えば、電極あるいはバンプ下地金属表面を耐酸化性に優れる金等の貴金属にしたり(例えば、非特許文献1を参照)、フラックス塗布前に電極あるいはバンプ下地金属の表面の酸洗を行って清浄表面にした後、速やかにフラックス塗布及び導電性ボール搭載、リフローを行う等の対策がとられてきた。
【0005】
さらに、フラックスの成分を調整して活性度の高いものとし、リフロー時に電極あるいはバンプ下地金属表面の濡れ性を改善する(例えば、非特許文献2を参照)等の対策がとられることもある。
【0006】
【非特許文献1】
竹本 正、藤内 伸一 監訳;ソルダリング イン エレクトロニクス、p.203 (日刊工業社、1986年)
【非特許文献2】
竹本 正、藤内 伸一 監訳;ソルダリング イン エレクトロニクス、p.131 (日刊工業社、1986年)
【0007】
【発明が解決しようとする課題】
しかしながら、上述の従来例では、金等の貴金属を用いた場合にはコスト面で問題となり、酸洗の場合にはフラックスを塗布するまで大気中に保管されることを回避できないため、依然として酸化膜等の影響により濡れ性が不十分になる電極あるいはバンプ下地金属の発生がみられた。
【0008】
一方、活性度の高いフラックスを使用する方法は、リフロー後の洗浄で完全にフラックス成分を取り除けない場合、使用時に腐食等を引き起こし損傷の原因となることがあった。
【0009】
本発明は、かかる実情に鑑み、フラックスと共にバンプ形成位置上に正しく搭載された全ての導電性ボールが、リフロー時に容易に電極あるいはバンプ下地金属と濡れて、バンプを形成し得る方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明に係るバンプ形成方法は、半導体装置の電極上に、酸化物除去及び酸化防止の作用と共に、電極表面にバンプ形成後の電気的接続の信頼性を損なわない金属からなる膜を生成し得る作用を併せ持つフラックスであって、前記金属からなる膜を生成し得る作用が、加熱時に還元されて金属膜を形成する酸化物によるものであり、当該フラックスを塗布し、当該フラックス上に導電性ボールを搭載してから、前記導電性ボールの融点より低い温度による加熱によって前記半導体装置の電極の表面に金属膜を生成させる処理を行い、しかる後導電性ボールを溶融・再固化させてバンプを形成することを特徴とする。
ここで、前記半導体装置の電極上に、予めバンプ下地金属を形成することが好ましい。 また、前記導電性ボールが半田ボールであることが好ましい。
【0011】
本発明によれば、バンプ形成位置上に正しく搭載された全ての導電性ボールが、リフロー時に容易に電極あるいはバンプ下地金属と濡れてバンプを形成するため、バンプの欠落が生じない。
【0012】
【発明の実施の形態】
以下、図面を参照して、本発明によるバンプ形成方法及びフラックスの好適な実施の形態について説明する。
【0013】
図1は、本実施の形態におけるバンプ形成方法を工程順に示す図である。本実施の形態では、例えば、フリップチップボンディングに用いられるバンプの形成を対象としており、半導体パッケージの小型化、高密度実装化の観点から、近年では直径150μm以下の微小な導電性ボール(半田ボール)が用いられている。
【0014】
図1に示すように、半導体ウェハ等のワークを受け取ったならば(ステップS101)、検査を行い(ステップS102)、必要であれば洗浄した後(ステップS103)、ウェハ上の電極の内、バンプ形成するものの位置にスパッタ法、無電解メッキ法、電解メッキ法等により多数のバンプ下地金属(UBM:Under Bump Metal)を形成する(ステップS104)。
【0015】
なお、本発明では、生成させる金属膜を濡れ性改善効果のみならず、UBMとしての作用を持つものにすることができるため、別途UBMを形成しない半導体ウェハに直接バンプを形成することができる。この場合には、特に、UBM形成工程の省略による大幅なコスト削減が達成できる。
【0016】
次に、検査を行ってから(ステップS105)、各UBM上にスタンプ転写方式や印刷方式等により、フラックスを塗付する(ステップS106)。ここで用いられるフラックスは、従来の酸化物除去、酸化防止等の作用と共に、導電性ボールを溶融・再固化させる前に電極又はUBM表面にバンプ形成後の電気的接続の信頼性を損なわない金属からなる膜を生成し得る作用を併せ持つものである。一例としては、従来のフラックスに微細な酸化Sn粉末を混合することで、加熱時に還元されたSnが金属膜として生成するものや、フラックス中に有機酸鉛塩を含有し、加熱により半田ボールのSn等と反応してPbが金属膜として生成するもの等を挙げられる。フラックスの塗布は、図2に示したように、電極あるいはUBM部のみに塗布する他にも、図3に示したように、ウェハ全面に塗布することができる。これは、本発明のフラックスによる金属膜の生成が導電性を持つ表面に析出するものであれば、通常の半導体ウェハの構造として電極あるいはUBM表面以外は電気的絶縁性を持っているため、全面に塗布しても電極あるいはUBM表面のみに生成するからである。もし、導電性があり、金属膜を生成する必要のない部分がある場合には、マスク等を用いて部分的にフラックスを塗布しない、あるいは、一時的に絶縁性の皮膜を被覆してやればよい。しかしながら、一般的には、不要な部分にフラックスを塗布することを避け、電極あるいはUBM部分にのみ適量を塗布する方法として、塗布する位置に孔の開いたステンシルを用いる印刷方法が好ましい。
【0017】
続いて、多数の導電性ボールを各UBM上に搭載する(ステップS107)。ボールを搭載する方法としては、容器内の半田ボールを吸引配列して保持し、ウェハのバンプ形成位置に対して前記半田ボールを位置合わせした後、一括で移載する方法等が適用できる。
【0018】
導電性ボールを各UBM上に搭載した後、欠落、余剰等の搭載ミスの有無について検査を行う(ステップS108)。この検査方法として、例えば、図示しないカメラによりウェハの上面を撮像し、カメラにより得られた画像情報から導電性ボールの搭載ミスの有無を検査すればよい。
【0019】
そして、搭載ミスがなければそのまま金属膜を生成させ(ステップS110)、さらに導電性ボールをリフローして溶融させ、冷却固化させてバンプを形成する(ステップS111)。金属膜を生成させる処理としては、加熱によること、さらには、引き続いてリフロー工程を行うのが好ましい。即ち、濡れ性改善効果を最大限に発生するためには、生成した金属膜が酸化しない内に、導電性ボールとの濡れが始まることが好ましく、高温になることで酸化物除去及び酸化防止効果が強くなっているフラックスに溶融接合部が覆われている状態で金属膜が生成すると共に、引き続き導電性ボールとの濡れが始めれば、その効果を最大限に発揮できるからである。このような場合には、金属膜の生成は実質的にリフロー工程と一体として処理ができる。なお、仮に搭載ミスがあれば導電性ボールを再搭載するリペア工程(ステップS109)を経てもよい。
【0020】
ところで、生成させる金属膜としては、バンプ形成後の電気的接続の信頼性を損なわないものであれば何でもよい。具体的には、通常半田バンプ材料として用いられるSn−Pb系合金あるいはSn−Ag−Cu系合金では、Sn、Pb、Cu、Agならば問題は無く、また、通常UBM構成金属として用いられるCu、Niでもよい。半田及びUBMと異なる金属膜を生成させた場合には、図5のように、金属膜がバンプ形成後も残るのに対し、Sn等のように半田と同じ成分の金属膜を生成させた場合には、図6のように、金属膜は実質的に消失する。また、形成したバンプに求められる性能として、フリップチップ接合時に重要なバンプ高さの均一性がある。この均一性は、搭載する導電性ボールを均一な体積とすることで実現される。したがって、生成する金属膜の体積は、濡れ性を改善するのに必要な最小量が最も好ましく、導電性ボールの体積の10%以下が好ましい。
【0021】
バンプ形成後、洗浄したならば(ステップS112)、不良バンプの有無について検査を行い(ステップS113)、一連の工程を終了するが、ここでバンプの欠落が生じた場合には再度リペア工程(ステップS109)に戻ることになる。ただし、本発明においては、実質的にこの工程は使用しないで済む。
【0022】
以上、本発明の実施の形態を説明したが、本発明はこれらの例にのみ限定されるものでなく、本発明の範囲内で種々変更等が可能である。
【0023】
例えば、導電性ボールとして用いる半田は、溶融すると表面張力で一定の形状になるため、バンプに必要な所定量の半田であればボール形状でなくてもよい。
【0024】
また、フラックスは一体のものとして塗布される必要は無く、例えば、金属膜生成用成分とフラックスを別に塗布し、それらの反応により金属膜が生成する形態等も挙げられる。
【0025】
【実施例】
(実施例1)
パッドピッチ200μmのアルミニウム電極が形成された電極数25×25=625、IC数616、総バンプ数385000からなる8インチ(約200mm)シリコンウェハの各電極上に、ステンシル印刷法を用いて酸化ニッケルを5%添加したロジン系フラックスを厚さ20μmに塗布し、さらに直径100μmで組成がSn−3.0%Ag−0.5%Cuである半田ボールを搭載した。これをプリヒート温度190℃、ピーク温度260℃、雰囲気酸素濃度20ppmからなるリフロー炉により、金属膜生成及びリフロー処理を合わせて行った。その後、洗浄及び検査を行った結果、濡れ不良によるバンプ欠落は皆無であった。また、バンプ中央部を断面研磨して観察した結果、アルミニウム電極上には厚み0.6μmのNi金属膜が生成し、半田がアルミニウム電極と接することなくバンプが形成されていた。
【0026】
(実施例2)
パッドピッチ200μmのアルミニウム電極が形成された電極数25×25=625、IC数616、総バンプ数385000からなる8インチ(約200mm)シリコンウェハの各電極上に、スパッタ法により0.1μm厚みのTi、0.7μm厚みのNi−V合金、0.4μm厚みのCuを積層させた後、フォトリソグラフィーの手法を用いてパターニングすることによりUBMを形成した。次に、ステンシル印刷法を用いて酸化錫を3%添加したロジン系フラックスを厚さ20μmに塗布すると共に、併せて比較例として、酸化錫を含まない同一フラックスのみを塗布したウェハを用意した。さらに、両者共に直径100μmで組成がSn−3.0%Ag−0.5%Cuである半田ボールを搭載した。これをプリヒート温度190℃、ピーク温度260℃、雰囲気酸素濃度20ppmからなるリフロー炉により、金属膜生成及びリフロー処理を合わせて行った。その後、洗浄及び検査を行った結果、本発明例が、処理ウェハ数25枚全てにおいて、濡れ不良によるバンプ欠落は皆無であったのに対し、比較例では、処理ウェハ数25枚において、最少21箇所、最多260箇所、平均70箇所のバンプ欠落が発生した。また、本発明例のバンプ中央部を断面研磨して観察した結果、UBMは健全な状態で存在し、半田がアルミニウム電極と接することなくバンプが形成されていた。
【0027】
【発明の効果】
以上述べたように、本発明によれば、バンプ形成位置上に正しく搭載された全ての導電性ボールが、リフロー時に容易に電極あるいはバンプ下地金属と溶融接合して(濡れて)バンプを形成するため、バンプの欠落が生じない。したがって、歩留まりの向上を図れると共に、品質に優れたバンプを形成することができる。
【図面の簡単な説明】
【図1】 本発明のバンプ形成方法の手順を示すフローチャートである。
【図2】 本発明に係るフラックスと導電性ボール搭載状態の概略構成図である。
【図3】 本発明に係るフラックスと導電性ボール搭載状態の別の概略構成図である。
【図4】 本発明に係る金属膜生成後の状態の概略構成図である。
【図5】 本発明に係るバンプ形成後の状態の概略構成図である。
【図6】 本発明に係るバンプ形成後の状態の別の概略構成図である。

Claims (3)

  1. 半導体装置の電極上に、酸化物除去及び酸化防止の作用と共に、電極表面にバンプ形成後の電気的接続の信頼性を損なわない金属からなる膜を生成し得る作用を併せ持つフラックスであって、前記金属からなる膜を生成し得る作用が、加熱時に還元されて金属膜を形成する酸化物によるものであり、当該フラックスを塗布し、当該フラックス上に導電性ボールを搭載してから、前記導電性ボールの融点より低い温度による加熱によって前記半導体装置の電極の表面に金属膜を生成させる処理を行い、しかる後導電性ボールを溶融・再固化させてバンプを形成することを特徴とするバンプ形成方法。
  2. 前記半導体装置の電極上に、予めバンプ下地金属を形成することを特徴とする請求項1に記載のバンプ形成方法。
  3. 前記導電性ボールが半田ボールであることを特徴とする請求項1又は2に記載のバンプ形成方法。
JP2003202630A 2003-07-28 2003-07-28 バンプ形成方法 Expired - Fee Related JP4467260B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003202630A JP4467260B2 (ja) 2003-07-28 2003-07-28 バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003202630A JP4467260B2 (ja) 2003-07-28 2003-07-28 バンプ形成方法

Publications (2)

Publication Number Publication Date
JP2005044976A JP2005044976A (ja) 2005-02-17
JP4467260B2 true JP4467260B2 (ja) 2010-05-26

Family

ID=34262288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003202630A Expired - Fee Related JP4467260B2 (ja) 2003-07-28 2003-07-28 バンプ形成方法

Country Status (1)

Country Link
JP (1) JP4467260B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5788350B2 (ja) * 2012-03-23 2015-09-30 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2005044976A (ja) 2005-02-17

Similar Documents

Publication Publication Date Title
KR100514230B1 (ko) 범프의 형성방법 및 반도체장치의 제조방법
US6622907B2 (en) Sacrificial seed layer process for forming C4 solder bumps
US9070671B2 (en) Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
US6689639B2 (en) Method of making semiconductor device
US6153940A (en) Core metal soldering knob flip-chip technology
US6319810B1 (en) Method for forming solder bumps
JP2000260801A (ja) 半導体素子およびその製造方法
JP2006279062A (ja) 半導体素子および半導体装置
US8046911B2 (en) Method for mounting electronic component on substrate and method for forming solder surface
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
WO1997032457A1 (en) Method for manufacturing electronic circuit device
CN1440065A (zh) 半导体装置及其制造方法和电子机器
US8252677B2 (en) Method of forming solder bumps on substrates
JP4467260B2 (ja) バンプ形成方法
JPWO2002062117A1 (ja) 電子部品の接合方法
JP4495927B2 (ja) 半導体装置およびその製造方法
KR100808106B1 (ko) 반도체 칩 또는 반도체 칩 웨이퍼에 형성한 박막히터를이용한 솔더범프 형성방법과 그 장치
JP5223666B2 (ja) 回路基板の製造方法及び半導体装置の製造方法
JP2009194357A (ja) 半導体装置およびその製造方法
JP3980473B2 (ja) 電子部品の製造方法
JP4025322B2 (ja) 半導体装置の製造方法
JP3813077B2 (ja) 転写用はんだバンプシートおよびその製造方法、ならびに半導体装置およびプリント基板の製造方法
JP3748419B2 (ja) フリップチップ型icの製造方法
JP2009188264A (ja) バンプ形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080128

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080201

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080229

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100223

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees