JP3813077B2 - 転写用はんだバンプシートおよびその製造方法、ならびに半導体装置およびプリント基板の製造方法 - Google Patents
転写用はんだバンプシートおよびその製造方法、ならびに半導体装置およびプリント基板の製造方法 Download PDFInfo
- Publication number
- JP3813077B2 JP3813077B2 JP2001306366A JP2001306366A JP3813077B2 JP 3813077 B2 JP3813077 B2 JP 3813077B2 JP 2001306366 A JP2001306366 A JP 2001306366A JP 2001306366 A JP2001306366 A JP 2001306366A JP 3813077 B2 JP3813077 B2 JP 3813077B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide layer
- sheet
- transfer
- solder
- solder bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、転写用はんだバンプシートおよびその製造方法、ならびに半導体装置およびプリント基板の製造方法に関する。本発明は、特に、半導体チップをパッケージの基板に接続するために好適に用いられるはんだバンプシートの製造方法に関する。
【0002】
【従来の技術】
はんだバンプは、半導体装置と回路基板との接続や、半導体チップと回路基板との接続に用いられている。はんだバンプは、電気的な接続とともに機械的な接続を提供する。
【0003】
ここでは、「半導体装置」は半導体チップがパッケージされたものを指し、単一の半導体チップをパッケージしたものだけでなく、複数の半導体チップを有する、例えばマルチチップモジュール(MCM)を含むものとする。また、「回路基板」は、半導体装置が実装されるプリント基板だけでなく、フリップ・チップ接続などによってベアチップが実装されるパッケージの配線基板を含む。なお、本発明は、特に、狭ピッチのはんだバンプの形成に好適に用いられるので、以下では、フリップ・チップ接続用のはんだバンプについて説明する。
【0004】
はんだバンプの形成方法として、ペースト印刷法やボールマウント法が用いられている。しかしながら、ペースト印刷法では、微細なバンプを形成することが困難であり、また、高さ(厚さ)を高い寸法精度で制御することが難しい。ボールマウント法は、比較的微細なバンプを形成することができるが、真球状に形状調整されたはんだボール(例えば、直径0.76mm±0.02mm)を高価なマウンタ−を用いて所定の位置に圧接するので、製造コストが非常に高い。さらに微細なはんだボールを確実に扱うことは難しく、生産効率はさらに低下する。
【0005】
そこで本発明者は、微細なはんだバンプを形成する方法として、転写用はんだバンプシートを用いる方法を特開平11−312758号公報に開示している。例えば、めっき法で形成した膜をフォトリソグラフィプロセスを用いてパターニングすることによって、高さ(厚さ)のばらつきが小さい、微細なバンプを効率良く安価に製造することができる。
【0006】
【発明が解決しようとする課題】
しかしながら、本発明者がさらに検討した結果、特開平11−312758号公報に開示されている転写用はんだバンプシートでは、はんだバンプの転写性にばらつきがあり、多くのバンプ、例えば1000個を超えるバンプを確実に転写することが困難であり、歩留まりの低下の要因となることが分かった。この問題は、半導体装置の集積度が高くなるに連れて深刻となる。
【0007】
また、大容量のDRAMを備える半導体チップ(例えばASIC)を接続するためのはんだバンプには、α線によるDRAMの誤動作を防止するために、α線源の少ないはんだを用いる必要がある。半導体チップの価格もさることながら、低α線源のはんだ材料の価格も高い(例えば、金の3倍)ので、歩留まりの向上が強く望まれる。
【0008】
本発明は、上記諸点に鑑みてなされたものであり、高密度で配置された微細な多数のはんだバンプを確実に転写できるはんだバンプシートおよびその製造方法ならびに、このはんだバンプシートを用いる半導体装置およびプリント基板の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明の転写用はんだバンプシートの製造方法は、最外表面に実質的に鉄酸化物を含まないクロム酸化物層を有するシートを用意する工程と、前記クロム酸化物層上に、所定のパターンに配置された複数のはんだバンプを形成する工程とを包含し、そのことによって上記目的が達成される。
【0010】
前記シートは、導電性表面を有し、前記導電性表面上に前記クロム酸化物層を有するシートであって、前記複数のはんだバンプは電気めっき法で形成されることが好ましい。
【0011】
前記シートはステンレスシートであって、前記クロム酸化物層は、前記ステンレスシートの導電性表面を熱酸化する工程を含むプロセスによって形成されていることが好ましい。
【0012】
前記クロム酸化物層は、前記ステンレスシートの表面に形成された鉄酸化物を含む下地酸化物層上に形成されており、前記クロム酸化物層と前記下地酸化物層とを合わせた酸化物層の厚さが8nm以上であることが好ましい。
【0013】
前記複数のはんだバンプを形成する工程は、前記クロム酸化物層上に、所定のパターン配置された複数の開口部を有するレジスト層を形成する工程と、前記レジスト層の前記複数の開口部内に露出された前記クロム酸化物層上に、電気めっき法によってはんだを堆積する工程とを包含することが好ましい。
【0014】
前記電気めっき工程の前に、前記ステンレスシートの最外表面を酸性水溶液で洗浄する工程をさらに包含することが好ましい。
【0015】
前記酸洗浄工程は、前記クロム酸化物層と前記下地酸化物層とを合わせた酸化物層の厚さが酸洗浄によって5%以上増加するように実行されることが好ましい。
【0016】
前記電気めっき工程は、ラックめっき法を用いて0.5A/dm2〜4A/dm2の電流密度で実行されることが好ましい。
【0017】
本発明の転写用はんだバンプシートは、上記のいずれかの製造方法によって製造された転写用はんだバンプシートと実質的に同じ構造を有しており、そのことによって上記目的が達成される。
【0018】
本発明の半導体装置の製造方法は、配線基板上に接続された半導体チップを有する半導体装置の製造方法であって、所定のパターンに配列された複数のパッドを有する半導体チップを用意する工程と、上記のいずれかの製造方法によって製造された転写用はんだバンプシートと実質的に同じ構造を有する転写用はんだバンプシートであって、前記複数のはんだバンプが前記複数のパッドの配列パターンに対応して配列された、転写用はんだバンプシートを用意する工程と、前記転写用はんだバンプシートの前記複数のはんだバンプを前記半導体チップの前記複数のパッドに転写する工程と、前記半導体チップを所定の配線基板に前記複数のはんだバンプを介して接続する工程とを包含し、そのことによって上記目的が達成される。
【0019】
本発明のプリント基板の製造方法は、基板上に配線および複数のはんだバンプを有するプリント基板の製造方法であって、配線と、所定のパターンに配列された複数のパッドとを有する基板を用意する工程と、上記のいずれかの製造方法によって製造された転写用はんだバンプシートと実質的に同じ構造を有する転写用はんだバンプシートであって、前記複数のはんだバンプが前記複数のパッドの配列パターンに対応して配列された、転写用はんだバンプシートを用意する工程と、前記転写用はんだバンプシートの前記複数のはんだバンプを前記基板の前記複数のパッドに転写する工程とを包含することを特徴とする。
【0020】
【発明の実施の形態】
本発明による実施形態の転写用はんだバンプシートの構造およびその製造方法を図1(a)および(b)を参照しながら説明する。図1(a)および(b)は、本発明の転写用はんだバンプシートの製造方法の各工程における転写用はんだバンプシートの模式的な断面図である。
【0021】
図1(a)に示したように、はんだ受容面10aを有するシート10を用意する。シート10は、導電性表面12aと、導電性表面12a上の最外表面に実質的に鉄酸化物を含まないクロム酸化物層16とを有している。すなわち、シート10のはんだ受容面10aは、クロム酸化物層16の表面である。好適に用いられるステンレスシート12を用いた場合は、導電性表面12a上に鉄酸化物を含む下地酸化物層14が形成されている。なお、下地酸化物層14とクロム酸化物層16とを含む層を酸化物層18とする。
【0022】
次に、図1(b)に示すように、クロム酸化物層16上に、所定のパターンに配置された複数のはんだバンプ20を電気めっき法によって形成することによって、転写用はんだバンプシート100が得られる。
【0023】
本発明は、はんだバンプの転写性を改善するために、はんだ受容面10aの組成と、はんだバンプ20の転写性との関係を詳細に検討した結果得られたものである。
【0024】
はんだバンプの形成方法としては、電気めっき法を採用することが好ましい。電気めっき法は、微細なはんだバンプ20の形成が容易で、且つ、はんだバンプ20の高さ(厚さ)を高い寸法精度(例えば±5μm)で制御できる利点がある。また、めっき条件のばらつきを抑制するために、ラックめっき法を採用することが好ましい。
【0025】
電気めっき法を採用する場合、導電性表面12aを有するシート12を転写用はんだバンプシートのベースシート12とする。このベースシート12としては、例えば、不動態化処理されたステンレスシート(例えばSUS430)を好適に用いることができる。ステンレスシートは、導電性表面を有することはもちろん、入手が容易で安価である利点がある。さらに、ステンレスの表面は、はんだに対する濡れ性が低いので、優れた転写性を付与しやすいという利点がある。なお、一般にステンレスシートの表面には自然酸化膜が形成されているが、ここでは説明の簡潔さのために、ステンレスシート12は自然酸化膜を含まないものとする。
【0026】
例えば、特開平11−312758号公報には、はんだバンプの良好な転写性を得るために自然酸化膜を利用する方法として、ベースシートとして、Fe−Cr合金(SUS430)を用いる方法が記載されている。上記公報には、Fe−Cr合金の表面に形成されるCr2O3皮膜の表面の濡れ性が低いため、はんだバンプが剥がれやすく、転写を良好に行うことができる、と記載されている。しかしながら、本発明者がSUS430のシートを用いて、高密度で配置された微細な多数のはんだバンプ(例えば、バンプ径が0.2mm以下、バンプ間ピッチはバンプ径の1.5倍〜1.7倍程度、バンプ数2000以上)の転写性を詳細に検討したところ、後に実験結果を示して説明するように、十分な転写性を得ることができなかった。
【0027】
そこで、SUS430のはんだ受容面の表面粗さや組成と、はんだバンプの転写性との関係に注目し種々検討した結果、少なくとも表面粗さ(Rz)が1μm以下の場合には、表面粗さよりも、むしろ表面組成が転写性に大きく影響することが分かった。
【0028】
具体的には、ESCAを用いてSUS430シートの表面組成を分析した結果、SUS430のシートに形成される自然酸化膜の最外表面(すなわち、はんだ受容面)には、Cr2O3だけでなく、CrOx(xは酸化数が不特定であることを示す。)やFe2O3が含まれていることが分かった。一方、SUS430のシートの表面を熱酸化すると、鉄酸化物を実質的に含まない、クロム酸化物(Cr2O3およびCrOxを含む)からなる層が最外表面に形成され、良好な転写性が得られることが分かった。
【0029】
上述のことから、Fe2O3がはんだ受容面に存在するとはんだバンプの転写性が損なわれ、実質的に鉄酸化物を含まないクロム酸化物層をはんだ受容面とすることによって転写性が改善されることが明らかになった。これらの知見に基づいて、本発明の転写用はんだバンプシートの製造方法においては、シートの最外表面に実質的に鉄酸化物を含まないクロム酸化物層16を形成することによって、はんだバンプの転写性を改善している。
【0030】
はんだバンプを電気めっき法で形成する場合、シート12として、ステンレスシートを好適に用いられるが、はんだバンプ20の優れた転写性を得るためには、クロム酸化物層16の表面にはんだが堆積されていればよい。すなわち、なんらかの方法で最外層として上述のクロム酸化物層16を形成し、その上にはんだバンプ20が形成されていれば本発明の効果が得られる。例えば、ガラス表面にFe−Cr合金層を形成し、これを熱酸化することによって、クロム酸化物層16(および下地酸化物層14)を形成することができる。
【0031】
なお、本明細書においては、「実質的に鉄酸化物を含まない」とは、ESCAによる表面組成分析によって鉄酸化物を検出できないことを意味することにする。また、シート10の最外表面に形成されるクロム酸化物層16の下には、鉄酸化物を含む下地酸化物層14が形成されており、クロム酸化物層16は非常に薄い層である。熱酸化は、種々の条件で実行され得る。例えば、水素ガス75%、窒素ガス25%の雰囲気で、250℃〜850℃の温度まで加熱すればよい。シートが上記の温度に到達すればよく、加熱時間は特に制限されない。優れた転写性を得るためには、下地酸化物層14とクロム酸化物層16とを含む酸化物層18の厚さが8nm以上となるように熱酸化することが好ましい。
【0032】
また、転写用はんだバンプシートの製造方法においては、電気めっき法によるはんだの堆積の前に、はんだ受容面を酸性水溶液で洗浄することが好ましい。はんだが堆積されるべきクロム酸化物層の表面が汚れていると、はんだが均一に堆積されなかったり、十分な密着強度が得られないことがある。はんだ受容面10aは、溶融されたはんだに対しては適度な離型性を有する必要があるが、転写用はんだバンプ20が溶融されるまでは、すなわち固体状態のはんだバンプ20に対しては、適度な接着性を有する必要がある。適度な接着性を得るためには、はんだ受容面の表面状態および後述する電気めっき時の電流密度が影響する。
【0033】
なお、この酸洗浄工程において、はんだ受容面に形成された酸化物層(下地酸化物層とクロム酸化物層とを含む)の厚さは時間とともに増加する傾向が見られる。酸洗浄による効果を十分に得るためには、酸化物層の厚さが酸洗浄によって、酸洗浄前の酸化物層の厚さの5%以上増加するように酸洗浄を行うことが好ましい。但し、酸洗浄を余り長時間行うと、最外表面のクロム酸化物層が脱落するおそれがあるので、酸化物層の厚さが約26%以上増加しないように、酸洗浄の条件および時間を制御することが好ましい。また、酸洗浄後の酸化物層の厚さは8nm以上あることが好ましい。
【0034】
この酸洗浄の具体的な条件は、後述するように、例えば、17.5重量%の塩酸水溶液に浸漬することによって酸洗浄を行う場合、浸漬時間は、15分以下であることが好ましい。酸洗浄に用いる水溶液や洗浄方法および洗浄時間は適宜変更され得る。但し、例示した酸洗浄方法を採用すると、3分〜15分の範囲で良好な転写性を実現でき、酸洗浄工程のプロセスマージンが十分に広いので好ましい。はんだ受容面を浄化する方法として、この他にイオンスパッタリング法を用いてもよい。
【0035】
微細なはんだバンプ20を形成するためには、生産性の観点から、フォトリソグラフィ法を用いることが好ましく、特に、はんだ受容面10aであるクロム酸化物層16上に、所定のパターン配置された複数の開口部を有するレジスト層を形成し、開口部内に露出されたクロム酸化物層上に、電気めっき法によってはんだを堆積する方法を採用することが好ましい。この方法を採用すると、開口部内にのみはんだが堆積されるので、全面に堆積したはんだをパターニングするよりも、材料の歩留まりを向上することができる。従って、低α線はんだ(例えば、錫基無鉛はんだ)のように高価な材料を用いる場合に特に効果的である。
【0036】
また、電気めっき工程は、特に、ラックめっき法を用いて、シート10を固定した状態で、0.5A/dm2〜4A/dm2の電流密度で実行されることが好ましい。4A/dm2を超えると十分な転写性を得られないことがあり、0.5A/dm2より低いと接着性が低すぎることがある。また、電流密度が低いとめっき速度が低下し、所定の厚さのはんだを堆積するために長時間を要するので、作業性、歩留まりについての量産性を考慮すると、電流密度は0.5A/dm2以上であることが好ましく、1A/dm2以上であることがさらに好ましい。
【0037】
また、はんだバンプは、溶射や蒸着に形成してもよい。さらに、はんだ箔をシートの表面に押圧接着する方法(例えば、特開平11−312758号公報参照)を用いても良い。電気めっき法以外の方法でバンプを形成する場合には、シート10のはんだ受容面10aに導電性は必要なく、最外層にクロム酸化物層16を有していれば、優れた転写性を得ることができる。
【0038】
なお、はんだの材料としては、95Pb−5Snはんだを好適に用いることができるが、一般に用いられる種々のはんだ材料のクロム酸化物に対する接着性(固体状態)および離型性(溶融状態)はほぼ同じなので、他のはんだ材料を用いることもできる。本明細書でいう「はんだ」は広義のはんだを意味し、Pb−Sn以外にSn−Ag、Sn−Cu、Sn−Zn、Sn−InおよびSn−Biなどの錫基無鉛はんだを含むものを指す。
【0039】
上述のようにして製造された転写用はんだバンプ20は、優れた転写性を有しているので、高密度で配置された微細な多数のはんだバンプを確実に転写できる。従って、例えば、上述の転写用はんだバンプシート100を用いることによって、例えば、図2に示す端子数の多い高性能な半導体装置200を効率良く製造することができる。
【0040】
図2に示した半導体装置200の半導体チップ40は、パッケージの配線基板50上にフリップ・チップ接続されている。すなわち、半導体チップ40のパッド電極42と配線基板50のパッド電極52とがはんだバンプ20を介して接続されている。
【0041】
この半導体装置200は、転写用はんだバンプシート100を用いて以下の様にして製造される。
【0042】
まず、転写用はんだバンプシート100のはんだバンプ20は、公知のリフロープロセスで、半導体チップ40のパッド電極42に転写される。勿論、転写用はんだバンプシート100のはんだバンプ20は、半導体チップ40のパッド電極42の配列パターンに対応するように設けられている。
【0043】
半導体チップ40に転写されたはんだバンプ20を配線基板50のパッド52に対応するように、位置合わせを行い、再びリフロープロセスによって、はんだバンプ20をパッド52に接続する。
【0044】
この様にして得られた半導体装置200は、配線基板50の出入力端子54を介して、回路基板(例えばプリント基板(不図示))に実装される。このとき、半導体装置200は、例えば、金属バンプ60を用いてプリント基板に接続される。本発明による転写用はんだバンプシート100は、微細で高密度に配置されたはんだバンプの形成に好適に用いられるが、必要に応じて、半導体装置200をプリント基板に実装するための金属バンプ60を形成するために用いることもできる。
【0045】
以下に、本発明による実施形態の転写用はんだバンプシートおよびその製造方法を実施例および比較例を示して説明する。ここでは、直径0.16mm、ピッチ0.24mm、高さ0.1mmのバンプを2916(54×54)個(1つの半導体チップに対応)を形成した。
【0046】
実施例の転写用はんだバンプシートの製造方法を図3(a)〜(d)を参照しながら説明する。
【0047】
まず、図3(a)に示したように、最外表面にクロム酸化物層116を有するシート110を用意する。このシート110は、ステンレスのベースシート112の表面に、鉄酸化物を含む下地酸化物層114とその上に形成されたクロム酸化物層116とを有し、圧延上がりステンレスシート(SUS430)の表面を熱酸化することによって形成されたものである。具体的には、厚さ0.1mmの圧延上がりSUS430シートを水素ガス75%、窒素ガス25%の雰囲気で800℃の温度まで加熱することによって実施例のシート110を得た。このシート110は、種々の鋼材メーカから入手することも可能である。
【0048】
また、比較例1として、圧延上がりSUS430シート(上記の熱酸化処理無し)と、比較例2として、実施例で用いた圧延上がりSUS430を熱酸化処理したシートの表面をバフ研磨(#1500のバフを使用)したものを用意した。
【0049】
得られたシート110は、必要に応じて、所定の形状に加工される。ここでは、エッチング法を用いて、一辺が18mmの正方形に加工した。
【0050】
実施例と比較例1および2のシートの表面をESCA(島津製作所製ESCA−850、エッチング速度2.5nm/分)を用いて表面組成分析を行った結果を表1に示した。なお、表1には、後に説明する酸洗浄工程の表面分析結果およびはんだバンプの成形性および転写性の評価結果を合わせて示している。
【0051】
表1(素材の段)に示したように、実施例のシート110は、最表面にクロム酸化物層(Cr2O3、CrOxを含む)116を有し、クロム酸化物層116と下地酸化物層114とを合わせた酸化物層118の厚さは、9.5nmであった。それに対し、比較例1および比較例2の最外表面には、鉄酸化物(Fe2O3を含む)とクロム酸化物を含む層が形成されていた。それぞれの酸化物層の厚さは、6.5nmおよび5.6nmと比較的薄かった。
【0052】
以下の工程は、実施例について説明するが、比較例1および比較例2もシートの表面の構造および組成が異なるだけで、同様の工程で転写用はんだバンプシートを製造した。
【0053】
次に、図3(b)に示したように、シート110のクロム酸化物層116上に所定のパターンで配置された開口部130bを有するレジスト層130を形成する。なお、レジスト層130のうち、レジストが実際に存在する部分をレジスト膜130aとする。
【0054】
ここでは、開口部130bは、形成するはんだバンプの直径0.16mmで、残存するレジスト膜130aはピッチ0.24mmで形成される。また、レジスト層130の厚さは、形成するはんだバンプの高さと同等以上とした。レジスト層130の厚さ(開口部130bの深さ)と同等またはレジスト層130の厚さより低いはんだバンプを形成すると、はんだバンプの形状を一定に制御できる。
【0055】
上述したレジスト層130は、公知のフォトリソグラフィプロセスを用いて形成することができる。すなわち、所定のパターンを有するフォトマスクを介してレジスト膜を露光し、現像することによって形成される。特に、ドライフィルムレジストを用いると、レジスト層130の厚さを簡便に正確に制御できる利点がある。また、比較的厚いレジスト層130を短時間で形成できる利点もある。
【0056】
次の電気めっき工程に移る前に、レジスト層130の開口部130b内に露出されたクロム酸化物層116の表面を、水でシャワー洗浄した後、酸性の水溶液で洗浄した。はんだが堆積されるべきクロム酸化物層116の表面が汚れていると、はんだが均一に堆積されなかったり、十分な密着強度が得られないことがある。はんだが十分に堆積されなかった場合を表1中では、バンプ欠け発生率として、示している。すなわち、実施例、比較例1及び比較例2において、2916個のバンプのうち、欠けが発生したバンプの数を100分率で示している。
【0057】
酸洗浄の液としては、ここでは、17.5重量%の塩酸水溶液を用いた。また、酸洗浄の時間、すなわち、上記塩酸水溶液に浸漬する時間を0〜20分の範囲内で異ならせ、その後の工程を同じ条件で実行して転写用はんだバンプシートを製造し、酸洗浄時間の影響を検討した。
【0058】
なお、それぞれのシートは、酸洗浄後に、はんだめっき液の酸成分(はんだを含まない液)に浸漬し洗浄した後、はんだめっき工程に供した。表1中の酸洗時間0分のデータは、それぞれのシートを上記はんだめっき液の酸成分(はんだを含まない)で洗浄した後のESCAによる表面分析結果を示している。
【0059】
表1に示したように、実施例1のシートについては、酸洗浄の時間とともに、酸化物層118の厚さが徐々に上昇していることが認められる。但し、酸洗浄時間が20分のものの酸化物層118の厚さは低下しており、最表面にクロム酸化物層116が検出されなかったことから、酸化物層118の一部が欠落したものと思われる。実施例のシートでは、2分以上酸洗することによって、バンプ欠けはほとんど発生せず、3分以上酸洗したものでは、バンプ欠けは全く発生しなかった。
【0060】
酸化物層118の厚さに注目すると、酸洗浄による効果を十分に得るためには、酸化物層の厚さが酸洗浄によって、酸洗浄前の酸化物層の厚さの約5%以上、好ましくは約14%以上増加するように酸洗浄を行うことが好ましいと言える。但し、酸洗浄を余り長時間行うと、最外表面のクロム酸化物層が脱落するおそれがあるので、酸化物層の厚さが約26%以上増加しないように、酸洗浄の条件および時間を制御することが好ましい。
【0061】
比較例1および比較例2のシートについては、2分以上酸洗したものにバンプ欠けは全く発生しなかった。また、これらのシートは何れも20分酸洗すると、レジスト層130の浮き上がり(剥離)が発生し、バンプ欠け率や転写不良率を評価することができなかった。なお、比較例2において、酸化物層の厚さが酸洗時間とともに変動するのは、酸洗によってステンレスが不動態化することによる酸化物層の厚さの増加と、酸化物層の溶出による膜厚の減少が繰り返されるためと考えられる。実施例1および比較例1のシート110の表面粗さ(Rz)は、それぞれ、0.5μmおよび0.8μmであった。
【0062】
この後、図3(c)に示したように、電気めっき法によって、はんだ120をレジスト層130の開口部130b内に堆積した。ここでは、はんだめっき液として、アルカノールスルフォン酸、95Pb−5Sn溶液を用い、電流密度は1mA/dm2とした。めっき液の温度は約20℃とした。上記の条件で、約150分で、はんだ120aを0.1mmの厚さまで堆積することができた。
【0063】
この後、図3(d)に示したように、レジスト層130を剥離する。ここでは、アルカリ系剥離液を用いて、レジスト層130を剥離した。その後、水洗し、乾燥することによって、転写用はんだバンプシート300が得られた。
【0064】
このようにして得られた実施例の転写用はんだバンプシート300および比較例の転写用はんだバンプシートのバンプ転写性は、公知のリフロープロセスを用いた転写工程による転写性として評価した。リフロープロセスは、例えば、350℃程度の窒素雰囲気で実行した。
【0065】
表1から明らかなように、シート110の最外表面にクロム酸化層116を有するSUS430シートを用いて製造した、実施例の転写用はんだバンプシート300は、酸洗浄時間が3分〜15分の範囲において、転写率が100%であり、バンプ欠けも発生せず、非常に優れた転写性を有していることが分かる。
【0066】
一方、圧延上がりSUS430を用いた比較例1では、酸洗浄時間が2分で、酸化物層の厚さが8.0nmのものだけ、100%の転写率が得られた。このことから、クロム酸化物層を形成しなくとも、酸洗浄条件を制御し、酸化物層の厚さを制御することによって、優れた転写性を実現できる可能性が示唆されるが、酸洗浄時間のプロセスマージンが狭いので、量産には用いることが難しい。
【0067】
なお、上述の結果から、優れた転写性を実現できる条件として、酸化物層の厚さが8nm以上あることが好ましいことが示唆される。上述したように、転写性を向上するためには、まず第1に最外表面にクロム酸化物層を形成することが重要であるが、酸化物層の厚さがあまり薄いと、下地表面が部分的に露出されたり、あるいは、酸化物層の緻密性が低下するなどして、転写性が低下するものと推察される。
【0068】
上述したように、本実施例の転写用はんだバンプシートの製造方法によって得られた転写用はんだバンプシートを用いることによって、約3000個のバンプを100%の転写率で、一括に転写することができた。
【0069】
【表1】
【0070】
上述したように、本発明による転写用はんだバンプシートは、多ピンの半導体チップのはんだバンプの形成に好適に用いられるが、これに限られない。
【0071】
例えば、図4に示すように、半導体チップおよび/または半導体装置が実装されるプリント基板400にはんだバンプ80を形成するためにも好適に用いられる。プリント基板400は、セラミック基板70上に形成されたランドマーク(パッド電極)72を有し、このランドマーク72上にはんだバンプ80が本発明による転写シートを用いて形成される。なお、セラミック基板70のランドマーク72以外の領域は、保護層82によって覆われている。このプリント基板400も、例えば、図2を参照しながら説明したのと同様の方法で製造することができる。なお、プリント基板400のセラミック基板70に換えて、ポリイミド基板等を用いてもよい。本発明による転写用はんだバンプシートは転写性に優れているので、フレキシブルプリント基板の製造に好適に用いられる。
【0072】
【発明の効果】
本発明によると、高密度で配置された微細な多数のはんだバンプを確実に転写できるはんだバンプシートの製造方法が提供される。この転写用はんだバンプシートを用いると、例えば、2000ピンを超える半導体チップのはんだバンプを効率よく確実に形成することができる。
【0073】
本発明の製造方法によって得られた転写用はんだバンプシートは、さらに直径が小さく(例えば0.1mm以下)高密度に配列された半導体チップのバンプの形成に好適に用いられ、小型化、高性能化および高速化が進む半導体装置の実現のために重要な技術を提供する。
【0074】
また、本発明による転写用はんだバンプシートを用いると、高密度で配置された微細な多数のはんだバンプを有するプリント基板を効率よく製造することができる。
【図面の簡単な説明】
【図1】(a)および(b)は、本発明の転写用はんだバンプシートの製造方法の各工程における転写用はんだバンプシートの模式的な断面図である。
【図2】本発明の実施形態の製造方法によって得られる半導体装置200を模式的に示す図である。
【図3】(a)から(d)は、本発明の実施例の転写用はんだバンプシートの製造方法の各工程における転写用はんだバンプシートの模式的な断面図である。
【図4】本発明の実施形態の製造方法によって得られるプリント基板400を模式的に示す図である。
【符号の説明】
10、110 シート
10a、110a はんだ受容面(最外表面)
12、112 ベースシート(SUS430)
12a 導電性表面
14、114 下地酸化物層
16、116 クロム酸化物層
18、118 酸化物層
40 半導体チップ
42、52 パッド電極
50 パッケージの配線基板
54 出入力端子
100、300 転写用はんだバンプシート
200 半導体装置
Claims (11)
- 最外表面に実質的に鉄酸化物を含まないクロム酸化物層を有するシートを用意する工程と、
前記クロム酸化物層上に、所定のパターンに配置された複数のはんだバンプを形成する工程と、
を包含する、転写用はんだバンプシートの製造方法。 - 前記シートは、導電性表面を有し、前記導電性表面上に前記クロム酸化物層を有するシートであって、前記複数のはんだバンプは電気めっき法で形成される、請求項1に記載の転写用はんだバンプシートの製造方法。
- 前記シートはステンレスシートであって、前記クロム酸化物層は、前記ステンレスシートの導電性表面を熱酸化する工程を含むプロセスによって形成されている、請求項2に記載の転写用はんだバンプシートの製造方法。
- 前記クロム酸化物層は、前記ステンレスシートの表面に形成された鉄酸化物を含む下地酸化物層上に形成されており、前記クロム酸化物層と前記下地酸化物層とを合わせた酸化物層の厚さが8nm以上である、請求項3に記載の転写用はんだバンプシートの製造方法。
- 前記複数のはんだバンプを形成する工程は、
前記クロム酸化物層上に、所定のパターン配置された複数の開口部を有するレジスト層を形成する工程と、
前記レジスト層の前記複数の開口部内に露出された前記クロム酸化物層上に、電気めっき法によってはんだを堆積する工程と、
を包含する請求項3または4に記載の転写用はんだバンプシートの製造方法。 - 前記電気めっき工程の前に、前記ステンレスシートの最外表面を酸性水溶液で洗浄する工程をさらに包含する、請求項5に記載の転写用はんだバンプシートの製造方法。
- 前記酸洗浄工程は、前記クロム酸化物層と前記下地酸化物層とを合わせた酸化物層の厚さが酸洗浄によって5%以上増加するように実行される、請求項6に記載の転写用はんだバンプシートの製造方法。
- 前記電気めっき工程は、ラックめっき法を用いて0.5A/dm2〜4A/dm2の電流密度で実行される、請求項5から7のいずれかに記載の転写用はんだバンプシートの製造方法。
- 請求項1から8のいずれかに記載の製造方法によって製造された、転写用はんだバンプシート。
- 配線基板上に接続された半導体チップを有する半導体装置の製造方法であって、
所定のパターンに配列された複数のパッドを有する半導体チップを用意する工程と、
請求項9に記載の転写用はんだバンプシートであって、前記複数のはんだバンプが前記複数のパッドの配列パターンに対応して配列された、転写用はんだバンプシートを用意する工程と、
前記転写用はんだバンプシートの前記複数のはんだバンプを前記半導体チップの前記複数のパッドに転写する工程と、
前記半導体チップを所定の配線基板に前記複数のはんだバンプを介して接続する工程と、
を包含する半導体装置の製造方法。 - 基板上に配線および複数のはんだバンプを有するプリント基板の製造方法であって、
配線と、所定のパターンに配列された複数のパッドとを有する基板を用意する工程と、
請求項9に記載の転写用はんだバンプシートであって、前記複数のはんだバンプが前記複数のパッドの配列パターンに対応して配列された、転写用はんだバンプシートを用意する工程と、
前記転写用はんだバンプシートの前記複数のはんだバンプを前記基板の前記複数のパッドに転写する工程と、
を包含するプリント基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001306366A JP3813077B2 (ja) | 2000-10-20 | 2001-10-02 | 転写用はんだバンプシートおよびその製造方法、ならびに半導体装置およびプリント基板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-321050 | 2000-10-20 | ||
JP2000321050 | 2000-10-20 | ||
JP2001306366A JP3813077B2 (ja) | 2000-10-20 | 2001-10-02 | 転写用はんだバンプシートおよびその製造方法、ならびに半導体装置およびプリント基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002198390A JP2002198390A (ja) | 2002-07-12 |
JP3813077B2 true JP3813077B2 (ja) | 2006-08-23 |
Family
ID=26602501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001306366A Expired - Fee Related JP3813077B2 (ja) | 2000-10-20 | 2001-10-02 | 転写用はんだバンプシートおよびその製造方法、ならびに半導体装置およびプリント基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3813077B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013024829A1 (ja) * | 2011-08-12 | 2015-03-05 | 日立化成株式会社 | はんだ接着体、はんだ接着体の製造方法、素子、太陽電池、素子の製造方法および太陽電池の製造方法 |
KR102178158B1 (ko) * | 2018-11-26 | 2020-11-12 | 동아대학교 산학협력단 | 관통공이 매립된 Si 기판의 제조방법 |
-
2001
- 2001-10-02 JP JP2001306366A patent/JP3813077B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002198390A (ja) | 2002-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3478804B2 (ja) | 電気接続用導電パッドを準備する方法および形成された導電パッド | |
US6809020B2 (en) | Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device | |
TWI225899B (en) | Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer | |
JP5011329B2 (ja) | メタルポストを備えた基板及びその製造方法 | |
US6756184B2 (en) | Method of making tall flip chip bumps | |
JPS599952A (ja) | パツケ−ジング基板 | |
JP2003338516A (ja) | 半導体装置およびその製造方法 | |
US20110083885A1 (en) | Metal wiring structure comprising electroless nickel plating layer and method of fabricating the same | |
JP4087080B2 (ja) | 配線基板の製造方法およびマルチップモジュールの製造方法 | |
US6838009B2 (en) | Rework method for finishing metallurgy on chip carriers | |
JP3813077B2 (ja) | 転写用はんだバンプシートおよびその製造方法、ならびに半導体装置およびプリント基板の製造方法 | |
JP4196314B2 (ja) | Ni電極層の形成方法 | |
WO1999004424A1 (en) | Semiconductor device, mounting structure thereof and method of fabrication thereof | |
JP3918803B2 (ja) | 半導体装置用基板及びその製造方法 | |
US6943102B2 (en) | Solder bump transfer sheet, method for producing the same, and methods for fabricating semiconductor device and printed board | |
US6432291B1 (en) | Simultaneous electroplating of both sides of a dual-sided substrate | |
US7541273B2 (en) | Method for forming bumps | |
KR19990005679A (ko) | 플립칩 실장용 패키지의 제조방법 | |
JPH07201922A (ja) | 基板上へのハンダバンプの形成方法 | |
TW200428631A (en) | Chip scale package and method of fabricating the same | |
KR19990048003A (ko) | 금속 범프 제조 방법 | |
JPH09270428A (ja) | はんだバンプ形成方法 | |
WO2002013254A2 (en) | Electroplating multi-trace circuit board substrates using single tie bar | |
JP2002334897A (ja) | 半導体装置のバンプ構造及びその製造方法 | |
JP3297717B2 (ja) | 半導体装置の電極形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040727 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20041116 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060530 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |