CN100421216C - 蚀刻液及应用该蚀刻液选择性去除阻障层的导电凸块制造方法 - Google Patents

蚀刻液及应用该蚀刻液选择性去除阻障层的导电凸块制造方法 Download PDF

Info

Publication number
CN100421216C
CN100421216C CNB2003101214870A CN200310121487A CN100421216C CN 100421216 C CN100421216 C CN 100421216C CN B2003101214870 A CNB2003101214870 A CN B2003101214870A CN 200310121487 A CN200310121487 A CN 200310121487A CN 100421216 C CN100421216 C CN 100421216C
Authority
CN
China
Prior art keywords
barrier layer
layer
conductive projection
etching solution
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2003101214870A
Other languages
English (en)
Other versions
CN1630038A (zh
Inventor
孔令臣
邱绍玲
詹忠荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ecker Advanced Polytron Technologies Inc
Original Assignee
UNITIVE SEMICONDUCTOR TAIWAN CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UNITIVE SEMICONDUCTOR TAIWAN CORP filed Critical UNITIVE SEMICONDUCTOR TAIWAN CORP
Priority to CNB2003101214870A priority Critical patent/CN100421216C/zh
Publication of CN1630038A publication Critical patent/CN1630038A/zh
Application granted granted Critical
Publication of CN100421216C publication Critical patent/CN100421216C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种具有选择性去除阻障层的导电凸块蚀刻液,包括下列步骤:提供一已制备完成集成电路组件的半导体基底,其上具有一金属层(metal layer)或凸垫(bonding pad)。形成一护层(passivation)于该半导体基底上,并使已形成的该金属层或凸垫表面部分曝露出来。形成一阻障层(barrier layer)于该护层及部分曝露的金属层或凸垫表面。形成一凸块底导层(conductiveunder bump metallurgy layer)于该阻障层上。于该凸块底导层上以涂布曝光的方式定义凸块的图案以形成一孔洞(hole);再形成一导电凸块层填入该孔洞,并去除残留的涂布物。蚀刻该凸块底导层,再以特定组成的蚀刻液去除该阻障层。以热制程将导电凸块溶化回流而形成一球形导电凸块。

Description

蚀刻液及应用该蚀刻液选择性去除阻障层的导电凸块制造方法
技术领域
本发明是关于一种半导体焊接凸块(solder bump)制程的蚀刻配方,是利用特定组成的蚀刻液来避免裸露的电路结构于蚀刻时受到伤害。
背景技术
在半导体制程中,当晶圆上的各种组件和内联机完成后,会于最上层形成连接垫(bonding pad)及保护层,该保护层是用来防止半导体组件和内联机遭受污染、刮伤与湿气的影响。后续则会利用微影与蚀刻制程,于保护层上定义形成一开口,以使设置于保护层底部的连接垫(bonding pad)曝露出来,使组件透过内联机、焊垫、以及焊垫上的焊接凸块(solder bump)而与外界电路板形成电连接。而目前电连接的方式,则大多采用覆晶(flip chip)技术。
广义的覆晶技术泛指将芯片翻转后,以面朝下的方式透过一金属导体与外界电路板进行电接合。一般而言,金属导体包含有金属凸块(metal bump)、卷带接合(tape-automated bonding)、非等向性导电胶(anisotropicconductive adhesives)、高分子凸块(polymer bump)、打线成球(stud bump)等等,这其中以金属凸块技术最为成熟,亦被广泛应用于量产的产品上。金属凸块的成型方法很多,常见者有蒸镀、溅镀、电镀、印刷、打线成型、喷射成型等,而金属凸块的材料则依不同的需求,有高温锡铅(SnPb)、低温锡铅、金、镍、铜等覆晶植球(solder balls)。
请参考图1A至图1F,其显示习知凸块(bumping)的制作方法的示意图。如图1A所示,提供一半导体基底1 0,其包含有制备完成的集成电路组件(在此未显示),一铝垫(bonding pad)12及金属凸垫(bumping pad)11是设置于该半导体基底10表面上。之后,请参考图1B,以一保护层(passivation)14是覆盖住该半导体基底10表面的所有集成电路组件,以及一第一开口16是定义形成于保护层14上,以使该金属凸垫11的表面部分曝露出来。其次,如图1C所示,于半导体基底10表面上依序形成一阻障层(barrier layer)18以及一金属层20。接着,如图1D所示,于半导体基底10表面上形成一厚膜光阻层22,其包含有一第二开口24是以涂布微影方式用来定义金属凸块位置的图案。
然后,如图1 E所示,于第二开口24内电镀一金属凸块26以形成一导电金属凸块。之后,如图1F所示,再将厚膜光阻层22剥除之后,依序将金属凸块26区域以外的金属层20与阻障层18以蚀刻法去除,直到曝露出保护层14为止。最后,再加热金属凸块26使其形成球形金属凸块。
然而,于实际制程经验上,在制作金属凸块过程中面临蚀刻阻障层的步骤时,如图1F所示,其蚀刻液往往会对裸露的电路结构如铝垫(Al pad),熔线(fuse)等造成伤害,进而影响组件特性。因此,亟待针对上述问题谋求改善之道,而使得产能及良率得以提升。
发明内容
有鉴于上述问题,本发明的目的在于提供一种蚀刻液及利用该蚀刻液选择性去除阻障层的导电凸块制造方法,其可选择性去除导电凸块(conductive bumping)下面的阻障层(barrier layer),而不伤害导电凸块及对裸露的电路结构如铝垫(Al pad),熔线(fuse)等造成伤害。
为达成上述目的,本发明是提供一种蚀刻液,其为过氧化氢(Hydrogenperoxide)、磺酸基水杨酸(Sulfosalicylic acid)、硫酸钾(Potassiumsulfate)、苯并三唑(Benzotriazole)及水(Water for makeup)的组成液,将该蚀刻液控制在适当的温度及酸碱值可选择性去除阻障层而不伤害导电凸块,并应用此发明于导电凸块的制造方法。
首先,提供一已制备完成集成电路组件的半导体基底,且其上具有一金属层(metal layer)及凸垫(bonding pad)。接下来,直接形成一阻障层于该金属层(metal layer)及凸垫(bonding pad)表面。随后,形成一凸块底导层(conductive under bump metallurgy layer)于该阻障层上。后续,于该凸块底导层上以涂布曝光的方式定义该凸块的图案以形成一孔洞(hole);之后,再形成一导电凸块层填入该孔洞,并去除该残留的涂布物。蚀刻该凸块底导层,再以特定组成的蚀刻液去除该阻障层。最后,加热该导电凸块使其形成一球形导电凸块。
附图说明
为使本发明的上述目的、特征和优点能更明显易懂,下文特举一较佳实施例,并配合所附图式,作详细说明如下:
图示说明:
图1A-图1F为一习知的半导体导电凸块制作剖面图。
图2A-图2D为本发明较佳实施例中的半导体导电凸块制作剖面图。
符号说明:
半导体基底-10;铝垫-12;金属凸垫-11;保护层-14;第一开口-16;阻障层-18;金属层-20;第二开口-24;光阻层-22;金属凸块-26;侧蚀-28。
半导体基底-121;金属层-119;凸垫-123;孔洞-133;阻障层-127;凸块底导层-129;光阻层-131;导电凸块-135。
具体实施方式
对于一导电凸块制程而言,于业界其有不同的结构运用。于此处特提举一实施例以说明本发明的方法应用在导电凸块制程。
首先,请参考图2A,提供一已制备完成集成电路组件(未显示)的半导体基底121,且其上具有一金属层119,其材质例如一金属铝垫(Al pad)以作为后续的导电凸块制程之用,以及一凸垫123(bonding pad),其材质例如一金属铝凸垫(Al pad)以作为后续的wire bonding或测试(testing)之用。
后续,请参考图2B,以溅镀法(sputting)、蒸镀法(evaporation)或化学气相沉积法(CVD)顺应性沉积一阻障层127(barrier layer)于该曝露的金属层119及凸垫123表面以作为用来阻挡金属于后续热制程所引发的扩散,阻障层材质例如一钨化钛金属层(TiW);并且,于形成阻障层127之前最好先于半导体基底121表面施行一湿式或干式的表面洁净处理以增加阻障层127与半导体基底121间的附着性。随后,顺应性沉积一凸块底导层129(conductive under bump metallurgy layer)于该阻障层127上,其有助于与后续将形成的金属凸块间的附着性,其为导电材质例如是一金属铜(Cu)。后续,于该凸块底导层129上以涂布方式形成一罩幕层131(masklayer),材料例如一光阻或高分子感光层,再以微影技术的对准曝光方式定义后续将形成的导电凸块(conductive bump)图案于该半导体基底121上而形成一孔洞133(hole),以作为后续形成导电凸块的电镀模板(platingtemplate)。最后,以电镀方式形成一导电凸块135层填入该孔洞133,该导电凸块135材质是一锡基材料,例如锡铅(Sn-based,SnPb)、锡(Sn)、铅(Pb)、银(Ag)或铜(Cu)或含以上金属的合金的金属焊料。
接下来,请参考图2C,藉由施行一湿式或干式蚀刻制程以去除该导电凸块135图案以外的罩幕层131。罩幕层去除之后,再以已形成的导电凸块135为罩幕,以等向性湿蚀刻(isotropic etching)方式将该曝露的凸块底导层129去除,该湿蚀刻剂例如一氢氧化铵(Ammonium Hydroxide)。之后,再藉以一等向性湿蚀刻方式将该曝露的阻障层127去除,而暴露出不制作导电凸块135的凸垫123(Al pad)及熔线(fuse)区。本发明的阻障层蚀刻液不会对裸露的电路结构如铝垫(Al pad),熔线(fuse)等造成伤害,故不须于铝垫或熔在线加一层保护层,更因此节省了一道制程。该蚀刻液有一特定的组成,例如一化学混合剂(chemical mixture),其内容包括:
1.过氧化氢(Hydrogen peroxide):10-20%
2.磺酸基水杨酸(Sulfosalicylic acid):2-30公克/公升
3.硫酸钾(Potassium sulfate):25-200公克/公升
4.苯并三唑(Benzotriazole):1-10公克/公升
5.水(Water for makeup)
6.温度:30-70℃
7.酸碱值<7
最后,请参考图2D,以例如热退火方式将导电凸块135加热,使焊接部分的材料产生熔化(fluxed)、回流(reflowed)及洁净的效果,该导电凸块135遂形成一球形导电凸块,以利后续与外界电路板形成较佳的电连接特性。
上述本发明的蚀刻液配方其应用的范围包括运用在不同比例的锡铅甚至无铅的导电凸块制程。此Ti-W蚀刻剂不仅只会迅速地溶解Ti-W化合物,而不会侵蚀例如铝、铬、铜或铅锡焊料,亦不会对裸露的电路结构如铝垫(Alpad),熔线(fuse)等造成伤害,可确保组件特性不受影响。

Claims (12)

1. 一种蚀刻液,其可选择性去除阻障层而不伤害导电凸块,其组成以每公升水为基准,包括:
1000毫升10-20%体积比的过氧化氢;
2-30公克的磺酸基水杨酸;
25-200公克的硫酸钾;以及
1-10公克的苯并三唑。
2. 根据权利要求1所述的蚀刻液,其中该蚀刻液的温度为30-70℃。
3. 根据权利要求1所述的蚀刻液,其中该蚀刻液的酸碱值小于7。
4. 根据权利要求1所述的蚀刻液,其中该阻障层是包括一钨化钛层。
5. 根据权利要求1所述的蚀刻液,其中该导电凸块是包括一锡、铅、银或铜或含以上金属的合金的金属焊料。
6. 一种选择性去除阻障层的导电凸块制造方法,适用于一含集成电路的半导体基底,其上形成有一金属层及一凸垫,包括下列步骤:
形成一阻障层于该金属层及凸垫上;
形成一导电凸块于该阻障层上;以及
去除该导电凸块以外的阻障层,以露出该金属层及凸垫;其中该步骤所用的蚀刻液,其组成以每公升水为基准,包括:
1000毫升10-20%体积比的过氧化氢;
2-30公克的磺酸基水杨酸;
25-200公克的硫酸钾;以及
1-10公克的苯并三唑。
7. 根据权利要求6所述的选择性去除阻障层的导电凸块制造方法,其中该金属层是包括一铝金属层。
8. 根据权利要求6所述的选择性去除阻障层的导电凸块制造方法,其中该凸垫是包括一铝金属层。
9. 根据权利要求6所述的选择性去除阻障层的导电凸块制造方法,其中该阻障层是包括一钨化钛层。
10. 根据权利要求6所述的选择性去除阻障层的导电凸块制造方法,其中形成一导电凸块之前更包括形成一凸块底导层于该阻障层上。
11. 根据权利要求10所述的选择性去除阻障层的导电凸块制造方法,其中该凸块底导层是包括一铜金属层。
12. 根据权利要求6所述的选择性去除阻障层的导电凸块制造方法,其中该导电凸块是包括一锡、铅、银或铜或含以上金属的合金的金属焊料。
CNB2003101214870A 2003-12-18 2003-12-18 蚀刻液及应用该蚀刻液选择性去除阻障层的导电凸块制造方法 Expired - Lifetime CN100421216C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2003101214870A CN100421216C (zh) 2003-12-18 2003-12-18 蚀刻液及应用该蚀刻液选择性去除阻障层的导电凸块制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2003101214870A CN100421216C (zh) 2003-12-18 2003-12-18 蚀刻液及应用该蚀刻液选择性去除阻障层的导电凸块制造方法

Publications (2)

Publication Number Publication Date
CN1630038A CN1630038A (zh) 2005-06-22
CN100421216C true CN100421216C (zh) 2008-09-24

Family

ID=34844206

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101214870A Expired - Lifetime CN100421216C (zh) 2003-12-18 2003-12-18 蚀刻液及应用该蚀刻液选择性去除阻障层的导电凸块制造方法

Country Status (1)

Country Link
CN (1) CN100421216C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456090B2 (en) * 2006-12-29 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method to reduce UBM undercut
TW201930646A (zh) * 2018-01-05 2019-08-01 頎邦科技股份有限公司 具凸塊結構之半導體裝置及其製造方法
CN110310939B (zh) * 2018-03-27 2021-04-30 矽品精密工业股份有限公司 基板结构及其制法及导电凸块
CN117497483B (zh) * 2023-12-27 2024-04-12 日月新半导体(昆山)有限公司 集成电路制造方法以及集成电路装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5462638A (en) * 1994-06-15 1995-10-31 International Business Machines Corporation Selective etching of TiW for C4 fabrication
CN1221808A (zh) * 1997-10-30 1999-07-07 国际商业机器公司 在电镀的控制熔塌芯片连接焊料突头存在下改进的钛钨合金腐蚀方法
JP2003293174A (ja) * 2002-04-05 2003-10-15 Nippon Paint Co Ltd マグネシウム金属及び/又は合金用酸エッチング溶液及び表面処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5462638A (en) * 1994-06-15 1995-10-31 International Business Machines Corporation Selective etching of TiW for C4 fabrication
CN1221808A (zh) * 1997-10-30 1999-07-07 国际商业机器公司 在电镀的控制熔塌芯片连接焊料突头存在下改进的钛钨合金腐蚀方法
JP2003293174A (ja) * 2002-04-05 2003-10-15 Nippon Paint Co Ltd マグネシウム金属及び/又は合金用酸エッチング溶液及び表面処理方法

Also Published As

Publication number Publication date
CN1630038A (zh) 2005-06-22

Similar Documents

Publication Publication Date Title
TWI225899B (en) Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
KR100278435B1 (ko) 전기도금된 제어된 붕괴 칩 접속부의 존재하에서 티탄-텅스텐을에칭시키는 개선된 방법
US6329722B1 (en) Bonding pads for integrated circuits having copper interconnect metallization
US5462638A (en) Selective etching of TiW for C4 fabrication
US6750133B2 (en) Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps
US6232212B1 (en) Flip chip bump bonding
TWI431744B (zh) 半導體裝置及其製法
EP0382080A2 (en) Bump structure for reflow bonding of IC devices
US6989326B2 (en) Bump manufacturing method
US5208186A (en) Process for reflow bonding of bumps in IC devices
TWI478255B (zh) 回銲前銲料凸塊之清除
JP5794147B2 (ja) エッチング液及びこれを用いた半導体装置の製造方法
TW200846497A (en) Selective etch of TiW for capture pad formation
US5800726A (en) Selective chemical etching in microelectronics fabrication
US6943101B2 (en) Manufacturing of a corrosion protected interconnect on a substrate
CN100421216C (zh) 蚀刻液及应用该蚀刻液选择性去除阻障层的导电凸块制造方法
JP3368271B2 (ja) 選択的電気化学エッチング方法およびそれに用いるエッチング液
US20030157438A1 (en) Bump forming process
US20030157789A1 (en) Bump manufacturing method
US20040087175A1 (en) Application of impressed-current cathodic protection to prevent metal corrosion and oxidation
CN102005396A (zh) 凸点制作方法以及凸点结构
US7541273B2 (en) Method for forming bumps
JPS5850421B2 (ja) 薄膜回路
JP2002334897A (ja) 半導体装置のバンプ構造及びその製造方法
JP3308882B2 (ja) 半導体装置の電極構造の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: ECKEL ADVANCED TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: UNITIVE SEMICONDUCTOR TAIWAN CORP.

CP03 Change of name, title or address

Address after: Hsinchu County of Taiwan Province

Patentee after: Ecker advanced Polytron Technologies Inc.

Address before: Hsinchu County, Taiwan, China

Patentee before: UNITIVE SEMICONDUCTOR TAIWAN CORPORATION

CX01 Expiry of patent term

Granted publication date: 20080924

CX01 Expiry of patent term