JP5788350B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5788350B2 JP5788350B2 JP2012066739A JP2012066739A JP5788350B2 JP 5788350 B2 JP5788350 B2 JP 5788350B2 JP 2012066739 A JP2012066739 A JP 2012066739A JP 2012066739 A JP2012066739 A JP 2012066739A JP 5788350 B2 JP5788350 B2 JP 5788350B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- semiconductor device
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000011229 interlayer Substances 0.000 claims description 107
- 229910052751 metal Inorganic materials 0.000 claims description 76
- 239000002184 metal Substances 0.000 claims description 76
- 238000000034 method Methods 0.000 claims description 34
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 claims description 19
- 229910018557 Si O Inorganic materials 0.000 claims description 19
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 63
- 230000007547 defect Effects 0.000 description 19
- 230000015556 catabolic process Effects 0.000 description 18
- 239000000758 substrate Substances 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 10
- 238000002955 isolation Methods 0.000 description 9
- 230000035882 stress Effects 0.000 description 9
- 238000001157 Fourier transform infrared spectrum Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 239000002994 raw material Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000002265 prevention Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 125000001183 hydrocarbyl group Chemical group 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000014616 translation Effects 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
- H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05098—Material of the additional element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
- H01L2224/1132—Screen printing, i.e. using a stencil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は、半導体装置および半導体装置の製造方法に関する。
近年、半導体装置の信頼性を向上させるために、様々な半導体装置の構造が提案されている。
特許文献１（特表２００８−５３０８２１号公報）には、半導体装置の層間絶縁膜として、以下のような誘電体材料が記載されている。誘電体材料は、Ｓｉ、Ｃ、ＯおよびＨの原子を含み、三次元ネットワーク構造を有している。ＦＴＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって求められる、ＣＨ２またはＣＨ３伸縮、ＳｉＨ伸縮およびＳｉＣＨ３結合についてのピーク面積は、誘電体膜の厚さで規格化された所定の範囲内である。また、誘電体材料の多孔度は、２０％より大きい。これにより、良好な電子特性および機械特性を示す低誘電率の誘電体膜を提供することができるとされている。
特許文献２（特開２００６−２３７２７８号公報）には、以下のようなバンプ電極を有する半導体装置が記載されている。半導体装置は、パッド電極と、アンダーバンプメタル膜と、Ａｕバンプ電極とを備えている。アンダーバンプメタル膜は、ＴｉＷ膜とＡｕ膜とを備えている。アンダーバンプメタル膜のＴｉＷ膜およびＡｕ膜の厚さは、所定の関係式を満たす。これにより、フリップチップボンディング工程において、アンダーバンプメタル膜にクラックが発生することを抑制することができるとされている。
電極に印加される応力によって、電極の下方に位置する層間絶縁膜においてクラック等の不良が発生する可能性がある。これに対応するためには、電極に印加される応力に対して耐性を有する、膜強度の高い層間絶縁膜が必要とされる。その他の課題と新規な特徴は、本発明書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、この半導体装置は、Ｓｉ、Ｏ、ＣおよびＨを含む層間絶縁膜と、層間絶縁膜上に設けられ、Ｎｉを含むアンダーバンプメタル膜と、アンダーバンプメタル膜上に設けられたバンプ電極と、を備えている。層間絶縁膜のうち、ＦＴＩＲ法によって求められる、波数１０３０ｃｍ−１近傍のＳｉ−Ｏのピーク高さに対する波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さの比率は０．１５以上０．２７以下である。また、波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さに対する波数１３６０ｃｍ−１近傍のＳｉ−ＣＨ２−Ｓｉのピーク高さの比率は０．０３１以上である。
一実施の形態によれば、この半導体装置の製造方法は、以下の工程を備えている。Ｓｉ、Ｏ、ＣおよびＨを含む層間絶縁膜を形成する（層間絶縁膜形成工程）。層間絶縁膜上に、Ｎｉを含むアンダーバンプメタル膜を形成する。アンダーバンプメタル膜上にバンプ電極を形成する。層間絶縁膜形成工程において、ＦＴＩＲ法によって求められる、波数１０３０ｃｍ−１近傍のＳｉ−Ｏのピーク高さに対する波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さの比率は０．１５以上０．２７以下であり、波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さに対する波数１３６０ｃｍ−１近傍のＳｉ−ＣＨ２−Ｓｉのピーク高さの比率は０．０３１以上である層間絶縁膜を形成する。
前記一実施の形態によれば、膜強度の高い層間絶縁膜を有する半導体装置を提供することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１から図３を用い、第１の実施形態に係る半導体装置ＳＤの構成について説明する。この半導体装置ＳＤは、Ｓｉ、Ｏ、ＣおよびＨを含む層間絶縁膜ＩＬ１と、層間絶縁膜ＩＬ１上に設けられ、Ｎｉを含むアンダーバンプメタル膜ＵＢＭと、アンダーバンプメタル膜ＵＢＭ上に設けられたバンプ電極ＢＥと、を備えている。層間絶縁膜ＩＬ１のうち、ＦＴＩＲ法によって求められる、波数１０３０ｃｍ−１近傍のＳｉ−Ｏのピーク高さに対する波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さの比率は０．１５以上０．２７以下である。また、波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さに対する波数１３６０ｃｍ−１近傍のＳｉ−ＣＨ２−Ｓｉのピーク高さの比率は０．０３１以上である。以下、詳細を説明する。
図１から図３を用い、第１の実施形態に係る半導体装置ＳＤの構成について説明する。この半導体装置ＳＤは、Ｓｉ、Ｏ、ＣおよびＨを含む層間絶縁膜ＩＬ１と、層間絶縁膜ＩＬ１上に設けられ、Ｎｉを含むアンダーバンプメタル膜ＵＢＭと、アンダーバンプメタル膜ＵＢＭ上に設けられたバンプ電極ＢＥと、を備えている。層間絶縁膜ＩＬ１のうち、ＦＴＩＲ法によって求められる、波数１０３０ｃｍ−１近傍のＳｉ−Ｏのピーク高さに対する波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さの比率は０．１５以上０．２７以下である。また、波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さに対する波数１３６０ｃｍ−１近傍のＳｉ−ＣＨ２−Ｓｉのピーク高さの比率は０．０３１以上である。以下、詳細を説明する。
図１および図３は、第１の実施形態に係る半導体装置ＳＤの構成を示す断面図である。図１は、ダイシングされた半導体チップＳＣの一部を示している。図２は、図１のＡ部を拡大した断面図である。図３は、パッケージ後の半導体装置ＳＤを示している。
図２のように、半導体基板ＳＵＢには、開口部（符号不図示）を有する素子分離領域ＤＩＲが設けられている。当該開口部には、後述するように、たとえばＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が形成されている。
半導体基板ＳＵＢは、たとえばシリコン基板である。素子分離領域ＤＩＲは、たとえば、ＳｉＯ２である。素子分離領域ＤＩＲは、たとえば、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により形成されている。または素子分離領域ＤＩＲは、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法により形成されていてもよい。
半導体基板ＳＵＢのうち、平面視で互いに離間した位置に、ソース領域ＳＲおよびドレイン領域ＤＲが設けられている。ソース領域ＳＲに接してソース側のエクステンション領域ＥＲが設けられ、ドレイン領域ＤＲに接してドレイン側のエクステンション領域ＥＲが設けられている。
エクステンション領域ＥＲに挟まれた領域の上には、ゲート絶縁層ＧＩが設けられている。ゲート絶縁層ＧＩは、たとえば、ＳｉＯ２、ＳｉＯＮである。または、ゲート絶縁層ＧＩは、たとえば、Ｈｆを含む高誘電率膜であってもよい。
ゲート絶縁層ＧＩ上には、ゲート電極ＧＥが設けられている。ゲート電極ＧＥは、たとえば、ポリシリコンである。または、ゲート電極ＧＥは、たとえば、Ｔｉ、Ｔａ、Ｍｏ、これらの合金、これらの金属の窒化物、またはこれらの金属とシリコンとの窒化物であってもよい。
ゲート絶縁層ＧＩおよびゲート電極ＧＥの側壁には、側壁絶縁膜ＳＷＩが設けられている。その他、半導体基板ＳＵＢ、ゲート電極ＧＥおよび側壁絶縁膜ＳＷＩ上にライナー絶縁膜（不図示）が設けられていても良い。
図２のように、半導体基板ＳＵＢ、素子分離領域ＤＩＲ、ゲート電極ＧＥ上には、下部絶縁膜ＩＬＵが設けられている。下部絶縁膜ＩＬＵは、後述する層間絶縁膜ＩＬ１と異なる材料により形成されていてもよい。
下部絶縁膜ＩＬＵには、たとえばソース領域ＳＲまたはドレイン領域ＤＲに接してコンタクトプラグＶＡＵが設けられている。また、図示されていない領域において、下部絶縁膜ＩＬＵには、ゲート電極ＧＥに接してコンタクトプラグＶＡＵが設けられている。コンタクトプラグＶＡＵは、たとえば、Ｗ（タングステン）を含んでいる。コンタクトプラグＶＡＵの側面および底面には、バリアメタル層（不図示）が設けられていても良い。
下部絶縁膜ＩＬＵ上には、層間絶縁膜ＩＬ１が設けられている。層間絶縁膜ＩＬ１は、たとえば、後述するＳｉＣＯＨ膜である。層間絶縁膜ＩＬ１には、たとえばシングルダマシン法により、配線ＩＣＵが設けられている。配線ＩＣＵは、コンタクトプラグＶＡＵを介して、ソース領域ＳＲ、ドレイン領域ＤＲまたはゲート電極ＧＥに接続されている。配線ＩＣＵは、Ｃｕ（銅）を含んでいる。
層間絶縁膜ＩＬ１上には、さらに複数の層間絶縁膜ＩＬ１が設けられている。上層の層間絶縁膜ＩＬ１には、たとえばデュアルダマシン法により、配線ＩＣ１およびビアＶＡが設けられている。配線ＩＣ１およびビアＶＡは、Ｃｕを含んでいる。配線ＩＣ１およびビアＶＡの側面および底面には、バリアメタル層（不図示）が設けられていても良い。
図１のように、半導体基板ＳＵＢ上には、多層配線層が形成されている。多層配線層は、ローカル配線層ＬＬおよびグローバル配線層ＧＬを備えている。ローカル配線層ＬＬは、回路を形成するための配線層であり、グローバル配線層ＧＬは、電源配線および接地配線を引き回すための配線層である。
上述のように、ローカル配線層ＬＬには、層間絶縁膜ＩＬ１が設けられている。層間絶縁膜ＩＬ１については、詳細を後述する。ローカル配線層ＬＬの層間絶縁膜ＩＬ１には、配線ＩＣ１またはビア（不図示）が設けられている。
ローカル配線層ＬＬの各配線層の間には、拡散防止層ＢＬ１が設けられていても良い。拡散防止層ＢＬ１は、たとえば、ＳｉＣＮ、ＳｉＣ、ＳｉＯＮ、ＳｉＣＯ、ＳｉＣＯＮまたはＳｉＮである。
ローカル配線層ＬＬの上方には、グローバル配線層ＧＬが設けられている。グローバル配線層ＧＬには、層間絶縁膜ＩＬ２が設けられている。層間絶縁膜ＩＬ２は、たとえば層間絶縁膜ＩＬ１よりも高密度の材料により形成されている。層間絶縁膜ＩＬ２は、たとえば、ＳｉＯ２、ＳｉＯＦである。
グローバル配線層ＧＬの層間絶縁膜ＩＬ２には、配線ＩＣ２またはビア（不図示）が設けられている。配線ＩＣ２は、たとえばビアを介してローカル配線層ＬＬの配線ＩＣ１に接続されている。グローバル配線層ＧＬの各配線層の間には、拡散防止層ＢＬ２が設けられていても良い。
グローバル配線層ＧＬのうち、少なくとも最上層よりも下層に位置する配線ＩＣ２またはビアは、ダマシン法により形成されている。配線ＩＣ２およびビアは、Ｃｕを含んでいる。
グローバル配線層ＧＬの最上層には、電極（ＢＥ等）に接して金属膜ＣＭＬが設けられている。金属膜ＣＭＬは、バンプ電極ＢＥの台座としての機能を有している。金属膜ＣＭＬは、たとえば、Ａｌを含んでいる。金属膜ＣＭＬは、ビアを介して下層に位置する配線ＩＣ２に接続している。
グローバル配線層ＧＬ上には、保護層ＣＰＬが設けられている。保護層ＣＰＬは、たとえば、ポリイミドである。保護層ＣＰＬのうち平面視で金属膜ＣＭＬと重なる位置には、開口部（符号不図示）が設けられている。
開口部には、アンダーバンプメタル膜ＵＢＭが設けられている。アンダーバンプメタル膜ＵＢＭは、バンプ電極ＢＥを構成する材料のマイグレーションを抑制する材料により形成されている。具体的には、アンダーバンプメタル膜ＵＢＭは、たとえば、Ｎｉである。
アンダーバンプメタル膜ＵＢＭ上には、バンプ電極ＢＥが設けられている。バンプ電極ＢＥは、Ｐｂフリーはんだ材料により形成されている。ここでは、バンプ電極ＢＥは、たとえば、ＳｎおよびＡｇを含んでいる。また、バンプ電極ＢＥの高さは、５０μｍ以上１００μｍ以下である。バンプ電極ＢＥが上記のような構成であることにより、安定的に半導体チップＳＣを回路基板ＩＰにフリップチップ実装することができる。また、後述する、バンプ電極ＢＥの下方に位置する層間絶縁膜ＩＬ１に加わる応力は、バンプ電極ＢＥの材料、またはバンプ電極ＢＥの高さ（または体積）に依存する。発明者らは、少なくともバンプ電極ＢＥが上記のような構成である場合において、層間絶縁膜ＩＬ１が後述する組成を有していることにより、層間絶縁膜ＩＬ１の不良を抑制できることを確認している。なお、バンプ電極ＢＥの構成は上記に限られるものではなく、上記以外の構成であっても第１の実施形態と同様の効果を得ることができる。
図３のように、半導体装置ＳＤは、たとえば、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型のパッケージである。半導体チップＳＣは、たとえばフリップチップ実装により、回路基板ＩＰ上に搭載されている。半導体チップＳＣおよび回路基板ＩＰとの間には、アンダーフィル樹脂ＵＤＦが注入されている。
回路基板ＩＰおよび半導体チップＳＣ上には、凹部を有するリッドＬＩＤが設けられている。リッドＬＩＤの外周部は、回路基板ＩＰに接している。また、リッドＬＩＤの凹部の内面は、半導体チップＳＣの上面に接している。リッドＬＩＤと、回路基板ＩＰおよび半導体チップＳＣとは、接着剤（不図示）を介して、固定されている。また、回路基板ＩＰの下面側には、はんだボールＳＬＢが設けられている。
なお、半導体装置ＳＤのパッケージは、ＢＧＡ型に限られたものではなく、その他のパッケージ形態であってよい。
次に、図４を用い、アンダーバンプメタル膜ＵＢＭの膜厚について説明する。図４は、アンダーバンプメタル膜ＵＢＭの厚さと、エレクトロマイグレーション寿命との関係を示した図である。図４は、アンダーバンプメタル膜ＵＢＭの膜厚が異なる複数の半導体装置ＳＤに対して、所定の条件で、エレクトロマイグレーション試験を行った結果を示している。
図４の横軸は、Ｎｉを含むアンダーバンプメタル膜ＵＢＭの膜厚を示している。図４の縦軸は、それぞれの半導体装置ＳＤにおいて、エレクトロマイグレーションによる不良が発生したサンプル数が、試験に投入した総サンプル数の５０％となったときの時間（Ｔ５０）を任意単位（ａ．ｕ．）で示している。図中の太点線は、所定の製品における信頼性基準を示している。
図４のように、アンダーバンプメタル膜ＵＢＭの膜厚が厚くなるにしたがって、エレクトロマイグレーション寿命（Ｔ５０）は長くなる傾向にある。アンダーバンプメタル膜ＵＢＭの膜厚が薄い場合、試験中にアンダーバンプメタル膜ＵＢＭの材料が移動しやすい。その結果、アンダーバンプメタル膜ＵＢＭにボイドが発生してしまう。このため、アンダーバンプメタル膜ＵＢＭの膜厚が薄い場合、エレクトロマイグレーション寿命は短い。これに対して、アンダーバンプメタル膜ＵＢＭの膜厚が厚い場合、膜厚が薄い場合に比べて体積が大きいため、ボイドの発生に伴う抵抗変化が小さい。したがって、アンダーバンプメタル膜ＵＢＭの膜厚が厚いほど、エレクトロマイグレーション寿命は長い。
ここで、第１の実施形態において、アンダーバンプメタル膜ＵＢＭの膜厚は、たとえば１．５μｍ以上３．０μｍ以下である。アンダーバンプメタル膜ＵＢＭの膜厚が１．５μｍ以上であることにより、エレクトロマイグレーション寿命を所定の製品における信頼性基準以上とすることができる。アンダーバンプメタル膜ＵＢＭの膜厚が３．０μｍ以下であることにより、バンプ電極ＢＥと、下方に位置する金属膜ＣＭＬとの接触抵抗を低くすることができる。
一方で、発明者らは、アンダーバンプメタル膜ＵＢＭの膜厚が厚い場合、バンプ電極ＢＥに印加される応力によって、バンプ電極ＢＥの下方に位置する層間絶縁膜ＩＬ１に以下のような不良が発生することを見出した。アンダーバンプメタル膜ＵＢＭは、バンプ電極ＢＥよりも硬い材料により形成されている。たとえば実装工程または実装工程後において、バンプ電極ＢＥに応力が印加されたとき、アンダーバンプメタル膜ＵＢＭによって、応力が緩和されない。このため、層間絶縁膜ＩＬ１にも応力が加わってしまう。このとき、バンプ電極ＢＥの下方に位置する層間絶縁膜ＩＬ１において、クラック等の不良が発生する可能性がある。
たとえば層間絶縁膜ＩＬ１の膜強度が低い場合では、アンダーバンプメタル膜ＵＢＭの膜厚が１．５μｍ以上であってもクラックが発生する場合がある。また、アンダーバンプメタル膜ＵＢＭの膜厚が厚くなるにつれて、層間絶縁膜ＩＬ１の不良発生率が上昇する傾向にある。
このように、バンプ電極ＢＥを構成する材料のマイグレーションを抑制することと、層間絶縁膜ＩＬ１の不良を抑制することとを両立することは困難であるという課題があった。
そこで、第１の実施形態では、層間絶縁膜ＩＬ１は、後述するようにＦＴＩＲ法で求められるＳｉ−ＣＨ３／Ｓｉ−Ｏの比率とＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率とが所定の範囲内である。これにより、膜強度の高い層間絶縁膜を得ることができる。さらに、アンダーバンプメタル膜ＵＢＭの膜厚が１．５μｍ以上３．０μｍ以下であっても、バンプ電極ＢＥに印加される応力によってバンプ電極ＢＥの下方に位置する層間絶縁膜において発生するクラック等の不良発生率を減少させることができる。
次に、第１の実施形態に係る層間絶縁膜ＩＬ１の特性について、詳細を説明する。層間絶縁膜ＩＬ１は、Ｓｉ（シリコン）、Ｏ（酸素）、Ｃ（炭素）およびＨ（水素）を含んでいる。なお、層間絶縁膜ＩＬ１は、多孔質膜ではない。以下では、層間絶縁膜ＩＬ１として用いられる膜を「ＳｉＣＯＨ膜」と表記する。
第１の実施形態では、層間絶縁膜ＩＬ１として用いられるＳｉＣＯＨ膜の比誘電率は、２．５以上３．２以下である。これにより、配線間容量を低減することが出来る。
上記のような比誘電率を有するＳｉＣＯＨ膜を得るためには、Ｃ（炭素）原子が層間絶縁膜ＩＬ１中に所定の含有量以上に取り込まれている必要がある。発明者らは、上記比誘電率を満たすＳｉＣＯＨ膜は、ＦＴＩＲスペクトルにおいて、以下のような特性を有することを見出した。具体的には、ＦＴＩＲ法によって求められる、波数１０３０ｃｍ−１近傍のＳｉ−Ｏのピーク高さに対する波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さの比率（Ｓｉ−ＣＨ３／Ｓｉ−Ｏの比率）は０．１５以上０．２７以下である。これにより、比誘電率が２．５以上３．２以下である層間絶縁膜ＩＬ１を得ることができる。
さらに、発明者らは、ＦＴＩＲスペクトルにおいて、以下のような範囲において、膜強度（後述する破壊耐圧）が高いＳｉＣＯＨ膜を得ることが出来ることを見出した。具体的には、ＦＴＩＲ法によって求められる、波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さに対する波数１３６０ｃｍ−１近傍のＳｉ−ＣＨ２−Ｓｉのピーク高さの比率（Ｓｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率）は０．０３１以上である。以下、詳細を説明する。
ここで、比誘電率が２．５以上３．２以下であるＳｉＣＯＨ膜のうち、膜強度が相対的に低かったものを「比較例」とし、また膜強度が相対的に高かったものを「第１の実施形態」として、説明する。
図５から図７は、単層のＳｉＣＯＨ膜に対して、ＦＴＩＲ測定を行った結果である。図５は、波数２７００ｃｍ−１以上３１００ｃｍ−１以下におけるＳｉＣＯＨ膜のＦＴＩＲスペクトルを示した図である。図５のように、波数２９５０ｃｍ−１近傍にＣＨ２またはＣＨ３に起因するピークが検出された。この例では、第１の実施形態におけるＣＨ２またはＣＨ３のピーク形状は、比較例とほぼ同一であった。
図６は、波数１２４０ｃｍ−１以上１３００ｃｍ−１以下におけるＳｉＣＯＨ膜のＦＴＩＲスペクトルを示した図である。図６のように、波数１２７０ｃｍ−１近傍にＳｉ−ＣＨ３に起因するピークが検出された。この例では、第１の実施形態におけるＳｉ−ＣＨ３のピーク形状は、比較例とほぼ同一であった。
図７は、波数１３４５ｃｍ−１以上１３８０ｃｍ−１以下におけるＳｉＣＯＨ膜のＦＴＩＲスペクトルを示した図である。図７のように、波数１３６０ｃｍ−１近傍にＳｉ−ＣＨ２−Ｓｉに起因するピークが検出された。
波数１３６０ｃｍ−１近傍におけるＳｉ−ＣＨ２−Ｓｉに起因するピークは、上述した特許文献１（特表２００８−５３０８２１号公報）に記載の誘電体膜では検出されていない（特許文献１のたとえば図７を参照）。
特にこのＳｉ−ＣＨ２−Ｓｉのピークに関して、比較例の膜と第１の実施形態との間で明確な差が生じていた。第１の実施形態のＳｉ−ＣＨ２−Ｓｉのピーク高さは、比較例よりも高い。このＳｉ−ＣＨ２−Ｓｉのピーク高さがＳｉＣＯＨ膜の膜強度に相関があることが分かった。
図８は、Ｓｉ−ＣＨ３／Ｓｉ−Ｏの比率が０．１５以上０．２７以下であるときのＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率と、ＳｉＣＯＨ膜の破壊耐圧との関係を示した図である。
図８の横軸は、ＦＴＩＲ法によって求められる、波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さに対する波数１３６０ｃｍ−１近傍のＳｉ−ＣＨ２−Ｓｉのピーク高さの比率（Ｓｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率）を示している。なお、ＦＴＩＲで検出されたスペクトルのうちバックグラウンドを除去した後のスペクトルにおいて、ピーク高さの比率を求めている。ピーク面積比率ではないことに注意が必要である。また、プロットした点に付記している数値は、その点におけるＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の数値を示している。
図８の縦軸は、ナノインデーション法により測定したＳｉＣＯＨ膜の破壊耐圧Ｋｃ（単位ＭＰａ・ｍ１／２）を示している。なお、破壊耐圧Ｋｃの測定には、ナノインデンターを用いた。また、単層のＳｉＣＯＨ膜に対して測定を行った。
ここで、破壊耐圧Ｋｃ（単位ＭＰａ・ｍ１／２）は、以下の式（１）により求めることができる。
αは、ナノインデンターの圧子の定数、バーコビッチ圧子の場合０．０１６である。ＥはＳｉＣＯＨ膜のヤング率、ＨはＳｉＣＯＨ膜の硬度、Ｐは、ナノインデンターの最大荷重、ｃは、ナノインデンター圧子で押し込んだ後にＳｉＣＯＨ膜に生じたクラック長である。
上述の図５から図７において比較例として示したＳｉＣＯＨ膜は、図８においてＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率が０．０３１未満であった膜の一つである。これに対して、第１の実施形態として示したＳｉＣＯＨ膜は、Ｓｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率が０．０３１以上であった膜の一つである。
図８のように、Ｓｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率が増加するにつれて、ＳｉＣＯＨ膜の破壊耐圧も高くなる。Ｓｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率が０．０３１である位置を境にして、破壊耐圧が急激に上昇する。Ｓｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率が０．０３１以上である場合、当該比率が０．０３１未満である場合よりも破壊耐圧が高い。
次に、図９を用い、Ｓｉ−ＣＨ２−Ｓｉが多いことによって、破壊耐圧が上昇するメカニズムを説明する。図９は、ＳｉＣＯＨ膜中の結合について説明するための模式図である。図９（ａ）は、Ｓｉ−ＣＨ３結合モデルを示している。図９（ｂ）は、Ｓｉ−ＣＨ２−Ｓｉ結合モデルを示している。
図９（ａ）のように、Ｓｉ−ＣＨ３結合が支配的なＳｉＣＯＨ膜では、たとえばＳｉの原料に起因したメチル基がＳｉに配位して終端している。したがって、Ｓｉ−ＣＨ３結合が支配的なＳｉＣＯＨ膜では、Ｓｉ同士の結合は弱い。
一方、図９（ｂ）のように、Ｓｉ−ＣＨ２−Ｓｉ結合が含まれているＳｉＣＯＨ膜では、隣接するＳｉ原子がＣＨ２を介して架橋している。これにより、強固で安定なＳｉＣＯＨ膜を得ることができる。したがって、Ｓｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率が０．０３１以上である場合、破壊耐圧が高かったと考えられる。
以上のように第１の実施形態によれば、層間絶縁膜ＩＬ１として用いられるＳｉＣＯＨ膜に関して、ＦＴＩＲ法によって求められるＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率は０．０３１以上である。これにより、高い膜強度を有する層間絶縁膜ＩＬ１を得ることができる。したがって、バンプ電極ＢＥの下方に位置する層間絶縁膜ＩＬ１において発生するクラック等の不良発生率を減少させることができる。
なお、半導体装置ＳＤにおいて、少なくともローカル配線層ＬＬの層間絶縁膜ＩＬ１が上記したＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率を有していることが好ましい。なお、グローバル配線層ＧＬの層間絶縁膜ＩＬ２も上記したＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率を有していてもよい。
次に、再度、図１から図３を用い、第１の実施形態に係る半導体装置ＳＤの製造方法について説明する。第１の実施形態に係る半導体装置ＳＤの製造方法は、以下の工程を備えている。Ｓｉ、Ｏ、ＣおよびＨを含む層間絶縁膜ＩＬ１を形成する（層間絶縁膜形成工程）。層間絶縁膜ＩＬ１上に、Ｎｉを含むアンダーバンプメタル膜ＵＢＭを形成する。アンダーバンプメタル膜ＵＢＭ上にバンプ電極ＢＥを形成する。層間絶縁膜形成工程において、ＦＴＩＲ法によって求められる、波数１０３０ｃｍ−１近傍のＳｉ−Ｏのピーク高さに対する波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さの比率は０．１５以上０．２７以下であり、波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さに対する波数１３６０ｃｍ−１近傍のＳｉ−ＣＨ２−Ｓｉのピーク高さの比率は０．０３１以上である層間絶縁膜ＩＬ１を形成する。以下、詳細を説明する。
まず、図２のように、半導体基板ＳＵＢに開口部を有する素子分離領域ＤＩＲを形成する。次いで、半導体基板ＳＵＢ上に、ゲート絶縁層ＧＩおよびゲート電極ＧＥを形成する。次いで、ゲート絶縁層ＧＩおよびゲート電極ＧＥをマスクとして、イオン注入により、エクステンション領域ＥＲを形成する。次いで、ゲート絶縁層ＧＩおよびゲート電極ＧＥの側壁に側壁絶縁膜ＳＷＩを形成する。次いで、側壁絶縁膜ＳＷＩ、ゲート絶縁層ＧＩおよびゲート電極ＧＥをマスクとして、イオン注入により、ソース領域ＳＲおよびドレイン領域ＤＲを形成する。
次いで、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、半導体基板ＳＵＢ、素子分離領域ＤＩＲ、側壁絶縁膜ＳＷＩおよびゲート電極ＧＥ上に、下部絶縁膜ＩＬＵを形成する。次いで、下部絶縁膜ＩＬＵにコンタクトホール（符号不図示）を形成する。次いで、たとえばＣＶＤにより、コンタクトホール内および下部絶縁膜ＩＬＵ上にＷを含む金属膜を形成する。次いで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により、下部絶縁膜ＩＬＵの上部を平坦化する。これにより、下部絶縁膜ＩＬＵにコンタクトプラグＶＡＵを形成する。
次いで、図１のように、配線ＩＣ１およびビアを有するローカル配線層ＬＬを形成していく。このとき、以下のようにして、Ｓｉ、Ｏ、ＣおよびＨを含む層間絶縁膜ＩＬ１を形成する（層間絶縁膜形成工程）。
層間絶縁膜形成工程では、たとえば平行平板型のプラズマＣＶＤにより層間絶縁膜ＩＬ１としてＳｉＣＯＨ膜を形成する。Ｓｉ原料として、たとえばトリメチルシランを用いる。なお、Ｓｉ原料はこれに限られるものではなく、テトラメチルシラン、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ）等であってもよい。
層間絶縁膜形成工程における成膜条件は、低圧力または高パワーであることが好ましい。これにより、Ｓｉ原料に対するパワー効率が向上する。このとき、Ｓｉ原料の炭化水素基が分解され、Ｓｉ−ＣＨ２−Ｓｉ結合が形成される。したがって、低圧力または高パワーで層間絶縁膜ＩＬ１を形成することにより、容易にＳｉ−ＣＨ２−Ｓｉ結合を形成することができる。
また、トータルガス流量に対するＳｉ原料の流量比が高いことが好ましい。これにより、Ｃ（炭素）原子が取り込まれる確率を上昇させることができる。その他、成膜時に半導体基板ＳＵＢを加熱しても良い。
層間絶縁膜形成工程における条件を調整することにより、Ｓｉ−ＣＨ３／Ｓｉ−Ｏの比率は０．１５以上０．２７以下であり、Ｓｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率は０．０３１以上である層間絶縁膜ＩＬ１を形成する。
次いで、図１のように、層間絶縁膜ＩＬ１にビアホール（不図示）または配線溝（不図示）を形成する。次いで、ビアホールまたは配線溝の側面並びに底面、および層間絶縁膜ＩＬ１上に、バリアメタル層（不図示）を形成する。次いで、バリアメタル層上に、たとえばめっき法により、ビア（不図示）または配線ＩＣ１を形成する。このようにダマシン法により、配線層を形成する。
これらと同様の方法を繰り返すことにより、ローカル配線層ＬＬを形成する。ローカル配線層ＬＬの各配線層の間に、拡散防止層ＢＬ１を形成してもよい。
次いで、ローカル配線層ＬＬの層間絶縁膜ＩＬ１上に、たとえばＣＶＤにより、層間絶縁膜ＩＬ２を形成する。ダマシン法により、ビアまたは配線ＩＣ２を形成する。これにより、ローカル配線層ＬＬの上方に、グローバル配線層ＧＬを形成する。グローバル配線層ＧＬの各配線層の間に、拡散防止層ＢＬ２を形成してもよい。
次いで、グローバル配線層ＧＬの最上層に、Ａｌを含む金属膜ＣＭＬを形成する。次いで、グローバル配線層ＧＬ上に、保護層ＣＰＬを形成する。次いで、保護層ＣＰＬのうち平面視で金属膜ＣＭＬと重なる位置に、開口部（符号不図示）を形成する。
次いで、たとえばスパッタにより、開口部に、アンダーバンプメタル膜ＵＢＭを形成する。このとき、アンダーバンプメタル膜ＵＢＭの膜厚を、たとえば１．５μｍ以上３．０μｍ以下で形成する。
次いで、たとえばめっき法により、アンダーバンプメタル膜ＵＢＭ上に、ＳｎおよびＡｇを含むバンプ電極ＢＥを形成する。なお、印刷法によりバンプ電極ＢＥを形成してもよい。次いで、リフローを行う。これにより、球状のバンプ電極ＢＥを形成する。次いで、半導体基板ＳＵＢをダイシングして、分割された半導体チップＳＣを形成する。
次いで、図３のように、半導体チップＳＣを回路基板ＩＰ上に搭載する（実装工程）。実装工程において、半導体チップＳＣを回路基板ＩＰに対して加熱圧着する。これにより、半導体チップＳＣのバンプ電極ＢＥと、回路基板ＩＰの端子（不図示）とを接続する。
次いで、半導体チップＳＣおよび回路基板ＩＰとの間に、アンダーフィル樹脂ＵＤＦを注入する。次いで、回路基板ＩＰおよび半導体チップＳＣ上に、凹部を有するリッドＬＩＤを接着させる。次いで、回路基板ＩＰの下面側に、はんだボールＳＬＢを形成する。
以上により、第１の実施形態に係る半導体装置ＳＤを得ることができる。
次に、比較例と対比しながら、第１の実施形態の効果について説明する。
ここで、比較例として、層間絶縁膜ＩＬ１の比誘電率は第１の実施形態と等しいが、層間絶縁膜ＩＬ１におけるＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率が０．０３１未満である場合を考える。比較例の場合では、上述のように、破壊耐圧が低い。このため、比較例では、たとえば実装工程において、バンプ電極ＢＥを加熱圧着する際などの荷重によって、バンプ電極ＢＥの下方に位置する層間絶縁膜ＩＬ１にクラックが生じる可能性がある。また、実装後において半導体基板ＳＵＢと回路基板ＩＰとの熱膨張差を原因として、バンプ電極に熱応力が印加されることによっても、当該クラックは発生する可能性がある。
これに対して、第１の実施形態によれば、層間絶縁膜ＩＬ１のうち、ＦＴＩＲ法によって求められる、Ｓｉ−ＣＨ３／Ｓｉ−Ｏの比率は０．１５以上０．２７以下である。また、Ｓｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率は０．０３１以上である。
これにより、上述の図８のように、層間絶縁膜ＩＬ１におけるＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率が０．０３１以上であることにより、破壊耐圧を向上させることができる。したがって、アンダーバンプメタル膜ＵＢＭの膜厚によらず、バンプ電極ＢＥに印加される応力を起因とする層間絶縁膜ＩＬ１のクラック等の不良発生率を減少させることができる。
以上、第１の実施形態によれば、膜強度の高い層間絶縁膜ＩＬ１を有する半導体装置ＳＤを提供することができる。
（第２の実施形態）
第２の実施形態は、層間絶縁膜ＩＬ１のＳｉ−ＣＨ３／Ｓｉ−Ｏの比率とＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率とがさらに限定された範囲内である点を除いて、第１の実施形態と同様である。以下、詳細を説明する。
第２の実施形態は、層間絶縁膜ＩＬ１のＳｉ−ＣＨ３／Ｓｉ−Ｏの比率とＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率とがさらに限定された範囲内である点を除いて、第１の実施形態と同様である。以下、詳細を説明する。
発明者らは、Ｓｉ−ＣＨ３／Ｓｉ−Ｏの比率とＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率とがさらに限定された範囲内であることにより、顕著に膜強度が高い層間絶縁膜ＩＬ１を得ることができることを見出した。具体的には、層間絶縁膜ＩＬ１のうち、ＦＴＩＲ法によって求められる、波数１０３０ｃｍ−１近傍のＳｉ−Ｏのピーク高さに対する波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さの比率は０．１６以上０．２４以下である。また、波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さに対する波数１３６０ｃｍ−１近傍のＳｉ−ＣＨ２−Ｓｉのピーク高さの比率は０．０３３以上である。以下、詳細を説明する。
なお、第２の実施形態では、層間絶縁膜ＩＬ１として用いられるＳｉＣＯＨ膜の比誘電率は、２．９以上３．１５以下である。
図１０は、Ｓｉ−ＣＨ３のＳｉ−Ｏの比率が０．１６以上０．２４以下であるときのＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率と、破壊耐圧との関係を示した図である。図１０のように、Ｓｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率が０．０３３以上である場合、当該比率が０．０２９以下である場合よりも、顕著に破壊耐圧が高い。具体的には、Ｓｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率が０．０３３以上である場合の破壊耐圧は、当該比率が０．０２９以下である場合のおよそ二倍以上である。
図１１は、アンダーバンプメタル膜ＵＢＭの厚さと、層間絶縁膜ＩＬ１中に発生した不良発生率との関係を示した図である。図１１の横軸は、半導体装置ＳＤのアンダーバンプメタル膜ＵＢＭの膜厚（μｍ）である。図１１の縦軸は、所定の熱サイクル試験を行った後の層間絶縁膜ＩＬ１に生じた不良発生率を示している。当該「不良」とは、上述のように、バンプ電極に熱応力が印加されることによって、バンプ電極ＢＥの下方に位置する層間絶縁膜ＩＬ１に生じたクラックのことである。
図１１において、黒ダイヤ印は、層間絶縁膜ＩＬ１のＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率が０．０２９以下である比較例の半導体装置ＳＤの結果を示している。白抜き四角印は、層間絶縁膜ＩＬ１のＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率が０．０３３以上である第２の実施形態の半導体装置ＳＤの結果を示している。なお、アンダーバンプメタル膜ＵＢＭは、Ｎｉを含んでいる。
図１１のように、層間絶縁膜ＩＬ１のＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率が０．０２９以下である比較例の半導体装置ＳＤでは、アンダーバンプメタル膜ＵＢＭの膜厚が上昇するにつれて、不良発生率が上昇する傾向にある。
図４で示したように、エレクトロマイグレーション寿命が所定の製品における信頼性基準を満たすためには、アンダーバンプメタル膜ＵＢＭの膜厚が１．５μｍ以上である必要がある。しかし、図１１のように、比較例では、アンダーバンプメタル膜ＵＢＭの膜厚が１．５μｍ以上であるとき、層間絶縁膜ＩＬ１にクラックが生じてしまう可能性がある。
これに対して、層間絶縁膜ＩＬ１のＳｉ−ＣＨ２−Ｓｉ／Ｓｉ−ＣＨ３の比率が０．０３３以上である第２の実施形態の半導体装置ＳＤでは、アンダーバンプメタル膜ＵＢＭの膜厚によらず、不良発生率は０である。すなわち、エレクトロマイグレーション寿命が所定の製品における信頼性基準を満たすアンダーバンプメタル膜ＵＢＭの膜厚において、バンプ電極ＢＥの下方に位置する層間絶縁膜において、クラック等の不良が発生することがない。したがって、第２の実施形態では、バンプ電極ＢＥを構成する材料のマイグレーションを抑制するとともに、層間絶縁膜ＩＬ１の不良を顕著に抑制することができる。
第２の実施形態に係る半導体装置ＳＤの製造方法は、層間絶縁膜形成工程における成膜条件がさらに限定された範囲内である点を除いて、第１の実施形態と同様である。
第２の実施形態の層間絶縁膜形成工程では、たとえば以下の条件で層間絶縁膜ＩＬ１を形成する。具体的には、たとえば、圧力は、２Ｔｏｒｒ以上４Ｔｏｒｒ以下である。ＲＦパワーは、５００Ｗ以上１５００Ｗ以下である。なお、パワーは装置に依存するため、上記範囲に限られたものではない。トータルガス流量に対するＳｉ原料の流量比は、０．５以上０．７である。また、基板温度は、３３０℃以上４００℃以下である。
第２の実施形態によれば、第１の実施形態と同様の効果を得ることが出来る。さらに、第２の実施形態によれば、アンダーバンプメタル膜ＵＢＭの膜厚によらず、バンプ電極ＢＥの下方に位置する層間絶縁膜において、クラック等の不良が発生することを顕著に抑制することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＳＤ 半導体装置
ＳＣ 半導体チップ
ＳＵＢ 半導体基板
ＬＬ ローカル配線層
ＧＬ グローバル配線層
ＩＬ１ 層間絶縁膜
ＩＣ１ 配線
ＢＬ１ 拡散防止層
ＩＬ２ 層間絶縁膜
ＩＣ２ 配線
ＢＬ２ 拡散防止層
ＣＰＬ 保護層
ＣＭＬ 金属膜
ＵＢＭ アンダーバンプメタル膜
ＢＥ バンプ電極
ＤＩＲ 素子分離領域
ＳＲ ソース領域
ＤＲ ドレイン領域
ＥＲ エクステンション領域
ＧＩ ゲート絶縁層
ＧＥ ゲート電極
ＳＷＩ 側壁絶縁膜
ＩＬＵ 下部絶縁膜
ＶＡＵ コンタクトプラグ
ＩＣＵ 配線
ＶＡ ビア
ＩＰ 回路基板
ＵＤＦ アンダーフィル樹脂
ＬＩＤ リッド
ＳＬＢ はんだボール
ＳＣ 半導体チップ
ＳＵＢ 半導体基板
ＬＬ ローカル配線層
ＧＬ グローバル配線層
ＩＬ１ 層間絶縁膜
ＩＣ１ 配線
ＢＬ１ 拡散防止層
ＩＬ２ 層間絶縁膜
ＩＣ２ 配線
ＢＬ２ 拡散防止層
ＣＰＬ 保護層
ＣＭＬ 金属膜
ＵＢＭ アンダーバンプメタル膜
ＢＥ バンプ電極
ＤＩＲ 素子分離領域
ＳＲ ソース領域
ＤＲ ドレイン領域
ＥＲ エクステンション領域
ＧＩ ゲート絶縁層
ＧＥ ゲート電極
ＳＷＩ 側壁絶縁膜
ＩＬＵ 下部絶縁膜
ＶＡＵ コンタクトプラグ
ＩＣＵ 配線
ＶＡ ビア
ＩＰ 回路基板
ＵＤＦ アンダーフィル樹脂
ＬＩＤ リッド
ＳＬＢ はんだボール
Claims (8)
- Ｓｉ、Ｏ、ＣおよびＨを含む層間絶縁膜と、
前記層間絶縁膜上に設けられ、Ｎｉを含むアンダーバンプメタル膜と、
前記アンダーバンプメタル膜上に設けられたバンプ電極と、
を備え、
前記層間絶縁膜のうち、ＦＴＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって求められる、波数１０３０ｃｍ−１近傍のＳｉ−Ｏのピーク高さに対する波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さの比率は０．１５以上０．２７以下であり、
波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さに対する波数１３６０ｃｍ−１近傍のＳｉ−ＣＨ２−Ｓｉのピーク高さの比率は０．０３１以上である半導体装置。 - 請求項１に記載の半導体装置において、
前記Ｓｉ−Ｏのピーク高さに対する前記Ｓｉ−ＣＨ３のピーク高さの比率は０．１６以上０．２４以下であり、
前記Ｓｉ−ＣＨ３のピーク高さに対する前記Ｓｉ−ＣＨ２−Ｓｉのピーク高さの比率は０．０３３以上である半導体装置。 - 請求項１に記載の半導体装置において、
前記アンダーバンプメタル膜の厚さは、１．５μｍ以上３．０μｍ以下である半導体装置。 - 請求項１に記載の半導体装置において、
前記バンプ電極は、ＳｎおよびＡｇを含む半導体装置。 - 請求項１に記載の半導体装置において、
前記バンプ電極の高さは、５０μｍ以上１００μｍ以下である半導体装置。 - 請求項１に記載の半導体装置において、
前記層間絶縁膜の比誘電率は、２．５以上３．２以下である半導体装置。 - Ｓｉ、Ｏ、ＣおよびＨを含む層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜上に、Ｎｉを含むアンダーバンプメタル膜を形成する工程と、
前記アンダーバンプメタル膜上にバンプ電極を形成する工程と、
を備え、
前記層間絶縁膜形成工程において、
ＦＴＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって求められる、波数１０３０ｃｍ−１近傍のＳｉ−Ｏのピーク高さに対する波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さの比率は０．１５以上０．２７以下であり、
波数１２７０ｃｍ−１近傍のＳｉ−ＣＨ３のピーク高さに対する波数１３６０ｃｍ−１近傍のＳｉ−ＣＨ２−Ｓｉのピーク高さの比率は０．０３１以上である前記層間絶縁膜を形成する半導体装置の製造方法。 - 請求項７に記載の半導体装置の製造方法において、
前記アンダーバンプメタル膜を形成する工程において、前記アンダーバンプメタル膜の厚さを１．５μｍ以上３．０μｍ以下にする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012066739A JP5788350B2 (ja) | 2012-03-23 | 2012-03-23 | 半導体装置および半導体装置の製造方法 |
| TW101147929A TWI593070B (zh) | 2012-03-23 | 2012-12-17 | 半導體裝置及半導體裝置之製造方法 |
| US13/767,446 US8736051B2 (en) | 2012-03-23 | 2013-02-14 | Semiconductor device and manufacturing method thereof |
| CN201310053001.8A CN103325819B (zh) | 2012-03-23 | 2013-02-19 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012066739A JP5788350B2 (ja) | 2012-03-23 | 2012-03-23 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013197575A JP2013197575A (ja) | 2013-09-30 |
| JP5788350B2 true JP5788350B2 (ja) | 2015-09-30 |
Family
ID=49194475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012066739A Expired - Fee Related JP5788350B2 (ja) | 2012-03-23 | 2012-03-23 | 半導体装置および半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8736051B2 (ja) |
| JP (1) | JP5788350B2 (ja) |
| CN (1) | CN103325819B (ja) |
| TW (1) | TWI593070B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6680705B2 (ja) * | 2017-02-10 | 2020-04-15 | キオクシア株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6312793B1 (en) * | 1999-05-26 | 2001-11-06 | International Business Machines Corporation | Multiphase low dielectric constant material |
| JP2004031918A (ja) * | 2002-04-12 | 2004-01-29 | Hitachi Ltd | 半導体装置 |
| JP2004253791A (ja) * | 2003-01-29 | 2004-09-09 | Nec Electronics Corp | 絶縁膜およびそれを用いた半導体装置 |
| JP4467260B2 (ja) * | 2003-07-28 | 2010-05-26 | 新日鉄マテリアルズ株式会社 | バンプ形成方法 |
| JP2005175085A (ja) * | 2003-12-09 | 2005-06-30 | Tokyo Electron Ltd | 半導体装置の低誘電率絶縁膜形成方法、半導体装置および低誘電率絶縁膜形成装置 |
| KR101140535B1 (ko) * | 2004-05-11 | 2012-05-02 | 제이에스알 가부시끼가이샤 | 유기 실리카계 막의 형성 방법, 유기 실리카계 막, 배선구조체, 반도체 장치 및 막 형성용 조성물 |
| JP4435666B2 (ja) * | 2004-11-09 | 2010-03-24 | 東京エレクトロン株式会社 | プラズマ処理方法、成膜方法 |
| JP5324734B2 (ja) * | 2005-01-21 | 2013-10-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 誘電体材料とその製造方法 |
| US7892648B2 (en) * | 2005-01-21 | 2011-02-22 | International Business Machines Corporation | SiCOH dielectric material with improved toughness and improved Si-C bonding |
| US7202564B2 (en) | 2005-02-16 | 2007-04-10 | International Business Machines Corporation | Advanced low dielectric constant organosilicon plasma chemical vapor deposition films |
| JP2006237278A (ja) | 2005-02-25 | 2006-09-07 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP5380797B2 (ja) * | 2006-08-21 | 2014-01-08 | 富士通株式会社 | 半導体デバイスの製造方法 |
| JP2009177023A (ja) * | 2008-01-25 | 2009-08-06 | Nec Corp | 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法 |
| US20090200675A1 (en) * | 2008-02-11 | 2009-08-13 | Thomas Goebel | Passivated Copper Chip Pads |
| JP2009302340A (ja) * | 2008-06-13 | 2009-12-24 | Nec Electronics Corp | 半導体装置の製造方法 |
| TWI490363B (zh) * | 2009-02-06 | 2015-07-01 | Nat Inst For Materials Science | 絕緣膜材料、使用該絕緣膜材料的成膜方法及絕緣膜 |
| JP5375354B2 (ja) * | 2009-06-16 | 2013-12-25 | 富士通セミコンダクター株式会社 | 半導体素子及びその製造方法 |
| SG183291A1 (en) * | 2010-02-17 | 2012-09-27 | Air Liquide | VAPOR DEPOSITION METHODS OF SiCOH LOW-K FILMS |
| US8357608B2 (en) * | 2010-08-09 | 2013-01-22 | International Business Machines Corporation | Multi component dielectric layer |
-
2012
- 2012-03-23 JP JP2012066739A patent/JP5788350B2/ja not_active Expired - Fee Related
- 2012-12-17 TW TW101147929A patent/TWI593070B/zh active
-
2013
- 2013-02-14 US US13/767,446 patent/US8736051B2/en active Active
- 2013-02-19 CN CN201310053001.8A patent/CN103325819B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20130249084A1 (en) | 2013-09-26 |
| CN103325819B (zh) | 2017-09-08 |
| JP2013197575A (ja) | 2013-09-30 |
| TW201340271A (zh) | 2013-10-01 |
| CN103325819A (zh) | 2013-09-25 |
| TWI593070B (zh) | 2017-07-21 |
| US8736051B2 (en) | 2014-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11145564B2 (en) | Multi-layer passivation structure and method | |
| US9287221B2 (en) | Method for forming crack stop structure | |
| US7633165B2 (en) | Introducing a metal layer between SiN and TiN to improve CBD contact resistance for P-TSV | |
| JP5497756B2 (ja) | 半導体素子の製造方法および半導体素子 | |
| US9312230B2 (en) | Conductive pillar structure for semiconductor substrate and method of manufacture | |
| JP2011228419A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
| US8698312B2 (en) | Semiconductor device including a hybrid metallization layer stack for enhanced mechanical strength during and after packaging | |
| JP2014517547A (ja) | 集積回路構造、集積回路、および堅牢なｔｓｖ構造を形成する方法 | |
| TW200305255A (en) | Semiconductor device | |
| US8455985B2 (en) | Integrated circuit devices having selectively strengthened composite interlayer insulation layers and methods of fabricating the same | |
| US7042049B2 (en) | Composite etching stop in semiconductor process integration | |
| JP4280204B2 (ja) | 半導体装置 | |
| US8227916B2 (en) | Package structure and method for reducing dielectric layer delamination | |
| US20220359292A1 (en) | TSV Structure and Method Forming Same | |
| US20170011997A1 (en) | Thickened Stress Relief and Power Distribution Layer | |
| US11756913B2 (en) | Semiconductor device structure and methods of forming the same | |
| TW202232613A (zh) | 系統積體晶片上的非主動結構 | |
| TWI411077B (zh) | 積體電路晶片 | |
| KR20240032785A (ko) | 다중 라이너 tsv 구조 및 그 제조 방법 | |
| JP5788350B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20150325525A1 (en) | Forming interconnect structure with polymeric layer and resulting device | |
| JP2006165054A (ja) | 半導体装置 | |
| US20240096830A1 (en) | Adding Sealing Material to Wafer edge for Wafer Bonding | |
| US8536710B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN113764334A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140812 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150707 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150729 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5788350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |