JP2007234841A - 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法 - Google Patents
配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法 Download PDFInfo
- Publication number
- JP2007234841A JP2007234841A JP2006054189A JP2006054189A JP2007234841A JP 2007234841 A JP2007234841 A JP 2007234841A JP 2006054189 A JP2006054189 A JP 2006054189A JP 2006054189 A JP2006054189 A JP 2006054189A JP 2007234841 A JP2007234841 A JP 2007234841A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring board
- indium
- intermediate layer
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Abstract
【課題】 接合温度を低く設定できるとともに、接合信頼性を高めることができる配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法を提供する。
【解決手段】 導体層5に、銅−インジウム合金を含む中間層8を介してインジウムから成る導体9を配設することで、Sn−Zn系の低融点はんだなどを用いて溶融接合温度を低く設定したものに比べて、導体層5と導体9との間の接合強度を高める。Sn−3.5Agのはんだ合金バンプなどよりも融点の低いインジウムを導体9に用いることで、接合温度を従来技術のものより低く設定する。
【選択図】 図1
Description
前記絶縁基板の表面部に設けられる銅を主成分とする導体層と、
前記導体層の表面部に形成される銅−インジウム合金を含む中間層と、
前記導体層に該中間層を介して配設されるインジウムから成る導体とを有することを特徴とする配線基板である。
前記実装部品本体の表面部に設けられる銅を主成分とする導体層と、
前記導体層の表面部に形成される銅−インジウム合金を含む中間層と、
前記導体層に該中間層を介して配設されるインジウムから成る導体とを有することを特徴とする実装部品である。
前記導体層の表面部に銅−インジウム合金を含む中間層を介してインジウムから成る導体を設ける工程とを有することを特徴とする配線基板の製造方法である。
前記配線基板に、請求項5に記載の実装部品を、対応する導体同士が対向するように配設させる工程と、
前記導体を加熱、溶融させて、前記配線基板および前記実装部品の対応する導体層同士をインジウムから成る導体を介して電気的にかつ機械的に接続する工程とを含むことを特徴とする電子装置の製造方法である。
2,2A 第1,第2配線基板
3 第1実装部品
4 樹脂基板
5 銅箔導体
7 基板側はんだ合金バンプ
8 中間層
9 導体
10 電極パッド
12 バンプ
13 中間層
14 導体
Claims (8)
- 絶縁基板と、
前記絶縁基板の表面部に設けられる銅を主成分とする導体層と、
前記導体層の表面部に形成される銅−インジウム合金を含む中間層と、
前記導体層に該中間層を介して配設されるインジウムから成る導体とを有することを特徴とする配線基板。 - 前記導体は、前記中間層よりも基板厚み方向に厚く設けられることを特徴とする請求項1記載の配線基板。
- 前記導体および中間層を、前記基板厚み方向を含む仮想平面で切断して見た断面において、中間層断面に対して導体断面の面積比が、導体断面:中間層断面=6:4以上9:1以下に規定されることを特徴とする請求項1記載の配線基板。
- 前記導体を基板厚み方向から見た平面視において、前記中間層の面積は、導体の面積の60%以下に規定されることを特徴とする請求項1記載の配線基板。
- 実装部品本体と、
前記実装部品本体の表面部に設けられる銅を主成分とする導体層と、
前記導体層の表面部に形成される銅−インジウム合金を含む中間層と、
前記導体層に該中間層を介して配設されるインジウムから成る導体とを有することを特徴とする実装部品。 - 請求項1〜4のいずれか1つに記載の配線基板と、請求項5に記載の実装部品とを含む電子装置であって、前記配線基板の導体と前記実装部品の導体とが電気的にかつ機械的に接続されてなる電子装置。
- 絶縁基板の表面部に銅を主成分とする導体層を設ける工程と、
前記導体層の表面部に銅−インジウム合金を含む中間層を介してインジウムから成る導体を設ける工程とを有することを特徴とする配線基板の製造方法。 - 配線基板と実装部品とを含む電子装置の製造方法であって、
請求項1〜4のいずれか1つに記載の配線基板に、請求項5に記載の実装部品を、対応する導体同士が対向するように配設させる工程と、
前記配線基板および前記実装部品の対応する導体同士を電気的にかつ機械的に接続する工程とを含むことを特徴とする電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006054189A JP2007234841A (ja) | 2006-02-28 | 2006-02-28 | 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006054189A JP2007234841A (ja) | 2006-02-28 | 2006-02-28 | 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007234841A true JP2007234841A (ja) | 2007-09-13 |
Family
ID=38555125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006054189A Pending JP2007234841A (ja) | 2006-02-28 | 2006-02-28 | 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007234841A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277677A (ja) * | 2007-05-07 | 2008-11-13 | Sony Corp | 半導体チップおよびその製造方法 |
US8148819B2 (en) | 2008-05-19 | 2012-04-03 | Sharp Kabushiki Kaisha | Semiconductor device, method for mounting semiconductor device, and mounting structure of semiconductor device |
US8633103B2 (en) | 2009-07-16 | 2014-01-21 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
US9142498B2 (en) | 2012-07-31 | 2015-09-22 | Samsung Electronics Co., Ltd. | Semiconductor devices having stacked solder bumps with intervening metal layers to provide electrical interconnections |
WO2019146253A1 (ja) * | 2018-01-23 | 2019-08-01 | 株式会社村田製作所 | 基板接合構造 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01295445A (ja) * | 1988-05-24 | 1989-11-29 | Toshiba Corp | 半導体装置の製造方法 |
JPH0645402A (ja) * | 1992-07-22 | 1994-02-18 | Sony Corp | 配線基板の接続方法及び配線基板 |
JP2004165321A (ja) * | 2002-11-12 | 2004-06-10 | Kyocera Corp | 配線基板およびその製造方法 |
JP2005243899A (ja) * | 2004-02-26 | 2005-09-08 | Toppan Printing Co Ltd | プリント配線板及びその製造方法 |
WO2005086221A1 (ja) * | 2004-03-02 | 2005-09-15 | Fuji Electric Holdings Co., Ltd. | 電子部品の実装方法 |
WO2005107350A1 (ja) * | 2004-04-28 | 2005-11-10 | Ibiden Co., Ltd. | 多層プリント配線板 |
JP2005320631A (ja) * | 2004-04-26 | 2005-11-17 | Rohm & Haas Electronic Materials Llc | 改善されたメッキ方法 |
-
2006
- 2006-02-28 JP JP2006054189A patent/JP2007234841A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01295445A (ja) * | 1988-05-24 | 1989-11-29 | Toshiba Corp | 半導体装置の製造方法 |
JPH0645402A (ja) * | 1992-07-22 | 1994-02-18 | Sony Corp | 配線基板の接続方法及び配線基板 |
JP2004165321A (ja) * | 2002-11-12 | 2004-06-10 | Kyocera Corp | 配線基板およびその製造方法 |
JP2005243899A (ja) * | 2004-02-26 | 2005-09-08 | Toppan Printing Co Ltd | プリント配線板及びその製造方法 |
WO2005086221A1 (ja) * | 2004-03-02 | 2005-09-15 | Fuji Electric Holdings Co., Ltd. | 電子部品の実装方法 |
JP2005320631A (ja) * | 2004-04-26 | 2005-11-17 | Rohm & Haas Electronic Materials Llc | 改善されたメッキ方法 |
WO2005107350A1 (ja) * | 2004-04-28 | 2005-11-10 | Ibiden Co., Ltd. | 多層プリント配線板 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277677A (ja) * | 2007-05-07 | 2008-11-13 | Sony Corp | 半導体チップおよびその製造方法 |
US8148819B2 (en) | 2008-05-19 | 2012-04-03 | Sharp Kabushiki Kaisha | Semiconductor device, method for mounting semiconductor device, and mounting structure of semiconductor device |
US8633103B2 (en) | 2009-07-16 | 2014-01-21 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
US9142498B2 (en) | 2012-07-31 | 2015-09-22 | Samsung Electronics Co., Ltd. | Semiconductor devices having stacked solder bumps with intervening metal layers to provide electrical interconnections |
WO2019146253A1 (ja) * | 2018-01-23 | 2019-08-01 | 株式会社村田製作所 | 基板接合構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7595228B2 (en) | Method for manufacturing electronic component-mounted board | |
JP5113114B2 (ja) | 配線基板の製造方法及び配線基板 | |
US5316788A (en) | Applying solder to high density substrates | |
JP4203211B2 (ja) | 半導体基板の処理方法、電気的組立体の製作方法、及び、はんだバンプ付き半導体基板 | |
EP2591497B1 (en) | Method to form solder deposits on substrates | |
JP2009158593A (ja) | バンプ構造およびその製造方法 | |
JP2012164965A (ja) | 配線基板及びその製造方法 | |
JP2022025342A (ja) | 配線基板及びその製造方法 | |
JP2007234841A (ja) | 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法 | |
JP2013140957A (ja) | 印刷回路基板及びその製造方法 | |
JP2016134497A (ja) | 配線基板積層体及びこれを用いた半導体装置の製造方法 | |
JP2004311847A (ja) | 配線基板の製造方法およびフリップチップ接続用バンプを有する配線基板 | |
JP2006100845A (ja) | バンプ電極付き電子部品の製造方法 | |
JP2012074487A (ja) | 半導体パッケージの製造方法 | |
JP2009277987A (ja) | 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置 | |
JP2005150417A (ja) | 半導体装置用基板及びその製造方法並びに半導体装置 | |
JP5769001B2 (ja) | 半導体素子搭載用パッケージ基板及び半導体パッケージ | |
JP2020061449A (ja) | 配線基板及びその製造方法 | |
JP2006041000A (ja) | 部品内蔵型プリント配線板及びその製造方法 | |
JP4348954B2 (ja) | 半導体搭載用基板の製造方法、またはフリップチップ実装基板の製造方法、並びにこれらの製造方法により製造された半導体搭載用基板、フリップチップ実装基板、および半田ボール搭載フリップチップ実装基板 | |
JP2005235982A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ | |
KR100726059B1 (ko) | 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성 | |
JP5846407B2 (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
JP2023183320A (ja) | 積層基板及び積層基板の製造方法 | |
JP2022170185A (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080818 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20100910 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Written amendment |
Effective date: 20101115 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110801 |
|
A02 | Decision of refusal |
Effective date: 20120508 Free format text: JAPANESE INTERMEDIATE CODE: A02 |