JP2007234841A - 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法 - Google Patents

配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法 Download PDF

Info

Publication number
JP2007234841A
JP2007234841A JP2006054189A JP2006054189A JP2007234841A JP 2007234841 A JP2007234841 A JP 2007234841A JP 2006054189 A JP2006054189 A JP 2006054189A JP 2006054189 A JP2006054189 A JP 2006054189A JP 2007234841 A JP2007234841 A JP 2007234841A
Authority
JP
Japan
Prior art keywords
conductor
wiring board
indium
intermediate layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006054189A
Other languages
English (en)
Inventor
Takeshi Kume
健士 久米
Takayuki Neura
孝之 禰占
Kaoru Kobayashi
馨 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006054189A priority Critical patent/JP2007234841A/ja
Publication of JP2007234841A publication Critical patent/JP2007234841A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Abstract


【課題】 接合温度を低く設定できるとともに、接合信頼性を高めることができる配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法を提供する。
【解決手段】 導体層5に、銅−インジウム合金を含む中間層8を介してインジウムから成る導体9を配設することで、Sn−Zn系の低融点はんだなどを用いて溶融接合温度を低く設定したものに比べて、導体層5と導体9との間の接合強度を高める。Sn−3.5Agのはんだ合金バンプなどよりも融点の低いインジウムを導体9に用いることで、接合温度を従来技術のものより低く設定する。
【選択図】 図1

Description

本発明は、たとえば集積回路部品と基板との接続、液晶パネルの配線とフレキシブル基板との接続、集積回路部品と集積回路部品との接続などに適用される配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法に関する。
接続用バンプを有する回路基板において、近年、狭ピッチ接続が求められている。従来、バンプを介した接続方法としては、たとえばバンプをはんだめっきで柱状に形成しその後加熱することによって擬球状に変形させるか、あるいは球状のはんだボールまたは微細はんだ粒子を分散させたはんだペーストを平面状のバンプに載せ加熱、溶融させてバンプに固定し、その後、接続すべき回路基板あるいは半導体素子上のバンプパターンと位置合わせし、加熱することによって双方のバンプ間で金属・金属結合を形成し接続をとる技術が実用に供されている。めっきなどの手法により半導体素子上に形成した金属バンプと、接続すべき回路基板あるいは半導体素子上のバンプとの間に熱硬化樹脂を挿入し、加熱圧着することによって樹脂の硬化収縮を利用して、電気的な接続をとる技術もある。
はんだバンプの場合、バンプの寸法および配列ピッチが狭くなると、加熱した際にはんだが液状化し本来絶縁されるべき隣接するバンプ間で融着が起こるなど、微細パターン接続では問題がある。熱硬化型接着剤を挟んでバンプ間を熱圧着する技術では、めっき法で形成した接続用バンプには数μmの高さのばらつきが存在し、かつ集積回路部品と基板あるいは集積回路部品とを完全に平行に保ち接続することは、機械精度上困難である。したがってバンプ自体が大きく変形しない限り、接続用バンプの高さばらつきを吸収することができず、高さの低いバンプにおいて電気的な接続がとれないという問題が発生する。
半導体を配線基板上に実装する構造において、対向するはんだを突き合わせて接合する技術が用いられている。このはんだとしては、鉛を含有する高融点はんだ(Pb−5Sn)と、錫鉛共晶はんだ(Sn−37Pb)が使用されていた(たとえば特許文献1参照)。しかし鉛が環境上好ましくないことから、はんだ接合部の鉛フリー化が必要とされており、鉛フリー化対応のためには、前述のはんだ材料を使用できない。
鉛フリーの観点から、金バンプとSn−3.5Agはんだによる接合方法(特許文献2参照)、チップ側にSn−1Agを組成とする線材でバンプを形成し、対向する電極にSn−50Inはんだを形成する構成(特許文献3参照)、金のスタッドバンプと銀ペーストとを組み合わせる技術(特許文献4参照)などが提案されている。
特開平8−64717号公報 特開平7−37935号公報 特開平8−17838号公報 特開平5−218138号公報 6thSymposium on 「Microjoining and Assembly Technology in Electronics」pp313−318
公報に記載の従来技術では、金のバンプが使用されているので材料コストが高くなるうえ、装置コストおよび作業時間を要するワイヤボンディング法を用いるので製作コストも高くなる。チップ側および基板側ともに、Sn−3.5Agはんだを用いる方法があるが、はんだ融点が221℃と、従来のSnPb共晶(融点183℃)はんだに比べ高くなり、接合温度が高くなる。したがってチップと基板との熱応力が大きくなり、チップを破壊してしまう。
コストパフォーマンスおよび実装接合性の観点から、極力融点の低いはんだ材料を併用する方法が好ましい。比較的低融点のはんだ材料としてSn−9Znまたは、この系に一部ビスマスを添加した材料があるが、基板の配線材料である銅と、Sn−9Znはんだ材料との間に、非常に脆く機械的信頼性を損ねる性質を持つ銅−亜鉛金属間化合物層およびボイドが接合界面に形成され、はんだ接合の信頼性が低下する(たとえば非特許文献1)。
従来の半導体の内部配線構造において、はんだ合金バンプを介した接合形態をとる場合、チップ側にPb−5Sn(液相線温度300℃)のはんだ合金バンプを設け、積層基板の銅導体パッド上にSnPb共晶(融点183℃)はんだ合金バンプを設け、これらはんだ合金バンプを位置合わせする。チップ側および基板側ともにSn−3.5Agのはんだ合金バンプを設けた場合には、前記はんだ合金バンプの位置合わせ後、溶融接合温度を270℃前後まで上げる必要がある。このように溶融接合温度が高温になると、フラックスの耐熱性および残渣洗浄の難しさが大きな問題となるうえ、エネルギー消費量が多くなり環境上好ましくない。
本発明の目的は、接合温度を低く設定できるとともに、接合信頼性を高めることができる配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法を提供することである。
本発明は、絶縁基板と、
前記絶縁基板の表面部に設けられる銅を主成分とする導体層と、
前記導体層の表面部に形成される銅−インジウム合金を含む中間層と、
前記導体層に該中間層を介して配設されるインジウムから成る導体とを有することを特徴とする配線基板である。
また本発明は、前記導体は、前記中間層よりも基板厚み方向に厚く設けられることを特徴とする。
また本発明は、前記導体および中間層を、前記基板厚み方向を含む仮想平面で切断して見た断面において、中間層断面に対して導体断面の面積比が、導体断面:中間層断面=6:4以上9:1以下に規定されることを特徴とする。
また本発明は、前記導体を基板厚み方向から見た平面視において、前記中間層の面積は、導体の面積の60%以下に規定されることを特徴とする。
また本発明は、実装部品本体と、
前記実装部品本体の表面部に設けられる銅を主成分とする導体層と、
前記導体層の表面部に形成される銅−インジウム合金を含む中間層と、
前記導体層に該中間層を介して配設されるインジウムから成る導体とを有することを特徴とする実装部品である。
また本発明は、前記配線基板と、請求項5に記載の実装部品とを含む電子装置であって、前記配線基板の導体と前記実装部品の導体とが電気的にかつ機械的に接続されてなる電子装置である。
また本発明は、絶縁基板の表面部に銅を主成分とする導体層を設ける工程と、
前記導体層の表面部に銅−インジウム合金を含む中間層を介してインジウムから成る導体を設ける工程とを有することを特徴とする配線基板の製造方法である。
また本発明は、配線基板と実装部品とを含む電子装置の製造方法であって、
前記配線基板に、請求項5に記載の実装部品を、対応する導体同士が対向するように配設させる工程と、
前記導体を加熱、溶融させて、前記配線基板および前記実装部品の対応する導体層同士をインジウムから成る導体を介して電気的にかつ機械的に接続する工程とを含むことを特徴とする電子装置の製造方法である。
本発明によれば、導体層に、銅−インジウム合金を含む中間層を介してインジウムから成る導体が配設されているので、Sn−Zn系の低融点はんだなどを用いて溶融接合温度を低く設定したものに比べて、導体層と導体との間の接合強度を高めることができる。しかもSn−3.5Agのはんだ合金バンプなどよりも融点の低いインジウムを導体に用いているので、接合温度を従来技術のものより低く設定できる。したがって配線基板と、該配線基板に実装する部品とに作用する熱応力を極力小さくできる。低温接合できることでエネルギー消費量を低減し得るので、環境上好ましくない二酸化炭素などの排出を低減することができる。
仮に、銅−インジウム合金のみから成る導体を、導体層の表面部に形成した場合には、該導体自体が脆くなり接合強度が低くなる。インジウムのみから成る導体を、導体層の表面部に形成した場合には、該導体と導体層との接合界面が脆弱化するおそれがある。
また本発明によれば、導体を中間層よりも基板厚み方向に厚く設けることで、接合強度を一定に管理することが可能となる。導体および中間層が柔らかくなり過ぎることを防止し、当該配線基板に実装すべき部品を容易に載置することができる。
また本発明によれば、中間層断面に対する導体断面の面積比を導体断面:中間層断面=6:4以上9:1以下に規定することで、接合温度を従来技術のものより低く設定でき、前述のように導体層と導体との間の接合強度を高めることができるだけでなく、接合強度を一定に管理することが可能となる。したがって高品質の配線基板を実現することができる。
また本発明によれば、平面視において、中間層の面積を導体の面積の60%以下に規定することで、接合強度を一定に管理することが可能となり、高品質の配線基板および該配線基板を含む装置を実現することができる。
また本発明によれば、実装部品本体において、導体層に、銅−インジウム合金を含む中間層を介してインジウムから成る導体が配設されているので、Sn−Zn系の低融点はんだなどを用いて溶融接合温度を低く設定したものに比べて、導体層と導体との間の接合強度を高めることができる。しかもSn−3.5Agのはんだ合金バンプなどよりも融点の低いインジウムを導体に用いているので、接合温度を従来技術のものより低く設定できる。その他請求項1と同様の効果を奏する。
また本発明によれば、導体の接合温度を従来技術のものより低く設定できるので、実装部品と配線基板との熱応力を極力低減することができる。したがって実装部品の破壊を未然に防止することができる。また接合信頼性を高めた電子装置を実現することができる。
また本発明によれば、絶縁基板の表面部に銅を主成分とする導体層を設け、その後、導体層の表面部に銅−インジウム合金を含む中間層を介してインジウムから成る導体を設ける。特に銅−インジウム合金を含む中間層を介してインジウムから成る導体を設けるので、Sn−Zn系の低融点はんだなどを用いて溶融接合温度を低く設定したものに比べて、導体層と導体との間の接合強度を高めることができる。しかもSn−3.5Agのはんだ合金バンプなどよりも融点の低いインジウムを導体に用いているので、接合温度を従来技術のものより低く設定できる。したがって配線基板と、該配線基板に実装する部品とに作用する熱応力を極力小さくできる。
また本発明によれば、配線基板に実装部品を対応する導体同士が対向するように配設し、その後、前記配線基板および前記実装部品の対応する導体層同士をインジウムから成る導体を介して電気的にかつ機械的に接続する。導体層と導体との間の接合強度を高めることができる電子装置を実現できる。
以下、図面を参照しながら本発明を実施するための形態を、複数の形態について説明する。各形態で先行する形態で説明している事項に対応している部分には同一の参照符を付し、重複する説明を略する場合がある。構成の一部のみを説明している場合、構成の他の部分は、先行して説明している形態と同様とする。実施の各形態で具体的に説明している部分の組合せばかりではなく、特に組合せに支障が生じなければ、実施の形態同士を部分的に組合せることも可能である。本発明の実施形態に係る回路部品は、たとえばプリント回路基板上に形成した集積回路部品に適用される。以下の説明は、配線基板の製造方法、および電子装置の製造方法の説明をも含む。
図1は、本発明の第1の実施形態に係る電子装置1の要部を、基板厚み方向を含む仮想平面で切断して見た断面図である。図2は、配線基板2の要部を、基板厚み方向を含む仮想平面で切断して見た断面図である。図3は、インジウムめっきの断面を表し、銅と銅−インジウム合金とインジウムとの関係を表す断面図である。図4は、実装部品3の要部を、基板厚み方向を含む仮想平面で切断して見た断面図である。第1の実施形態に係る電子装置1は、第1配線基板2と第1実装部品3とを有する。
第1配線基板2は、絶縁基板としての樹脂基板4、導体層としての銅箔導体5、ソルダレジスト6、銅−錫金属間化合物層、錫めっき層および基板側はんだ合金バンプ7を含む。該基板側はんだ合金バンプ7は、銅−インジウム合金(In11Cu合金)を含む中間層8と、インジウムから成る導体9とを有するインジウム−銅インジウム合金系バンプである。樹脂基板4はたとえば合成樹脂から成る積層型の樹脂基板であり、該樹脂基板4の表面部には、銅を主成分とする銅箔導体5が形成されている。この樹脂基板4としては、たとえばガラスクロスエポキシ基板、ガラスクロスBTレジン基板をベースとする剛直基板、あるいはポリイミドフィルム、アラミドフィルム、全芳香族ポリエステルなどの化合物からなる液晶樹脂フィルム、ポリスルホンフィルム、ポリエーテルスルホンフィルム、ポリカーボネートフィルム、アラミドクロスエポキシ基板、アラミドクロスポリイミド基板のようなフレキシブル基板が挙げられる。
樹脂基板4の表面部における銅箔導体5のはんだ合金バンプ形成面を除く部分には、ソルダレジスト6が形成されている。このソルダレジスト6の形成されていない銅箔導体5に、銅−錫金属間化合物層を介して、亜鉛拡散防止層としての錫めっき層が形成されている。銅−錫金属間化合物層には、亜鉛が一部含有されている。錫めっき層に、錫−亜鉛系はんだ合金を含む基板側はんだ合金バンプ7が形成されている。
基板側はんだ合金バンプ7のうち、インジウムから成る導体9は、銅−インジウム合金を含む中間層8よりも基板厚み方向に厚く設けられる。ここで図2に示すように、導体9の基板厚み方向寸法d2とは、導体9の最大厚みをいうものとする。中間層8の基板厚み方向寸法d3とは、中間層8の最大厚みdmax.に最小厚みdmin.を加えて「2」で除した平均厚み{(dmax.+dmin.)/2}をいうものとする。たとえば導体9の基板厚み方向寸法d2:中間層8の基板厚み方向寸法d3=7:3に規定される。本比率の小数点以下は、四捨五入されて整数比で表される。
これら導体9および中間層8を面積比で表すと、次のように規定される。図2に示すように、導体9および中間層8を、基板厚み方向を含む仮想平面で切断して見た断面において、中間層断面S2に対して導体断面S1の面積比が、導体断面S1:中間層断面S2=8:2に規定される。本比率の小数点以下は、四捨五入されて整数比で表される。以上の中間層8に対する導体9の寸法比、中間層断面S2に対する導体断面S1の面積比は、X線マイクロアナライザーを用いて計測することが可能である。
第1実装部品3は、実装部品本体としてのシリコンチップ3A、導体層としての電極パッド10、アンダーバンプメタロジ層またはアンダーバリアメタル層(以下、これらを「UBM層」という)、保護膜11およびチップ側インジウム−銅インジウム合金系バンプ12を含む。チップ側インジウム−銅インジウム合金系バンプ12は、銅−インジウム合金(In11Cu合金)を含む中間層13と、インジウムから成る導体14とを有するバンプである。シリコンチップ3Aの表面部には、銅を主成分とする電極パッド10が形成されている。本実施形態では、銅を主成分とする電極パッド10が適用されるが、必ずしもこの形態に限定されるものではない。たとえばアルミニウム電極パッドを適用する場合もあり得る。電極パッド10の表面部に図示外のUBM層が形成され、シリコンチップ3Aの表面部におけるUBM層のはんだ合金バンプ形成面を除く部分には、保護膜11が形成されている。この保護膜11の形成されていないUBM層に、チップ側インジウム−銅インジウム合金系バンプ12が形成されている。
チップ側インジウム−銅インジウム合金系バンプ12は、錫に、銀、銅、ビスマス、インジウムおよびニッケルのうちの少なくとも1元素を、機械的特性の向上および融点降下のために含むはんだ合金である。チップ側インジウム−銅インジウム合金系バンプ12のうち、インジウムから成る導体14は、銅−インジウム合金を含む中間層13よりも基板厚み方向に厚く設けられる。本実施形態では、図4に示すように、導体14の基板厚み方向寸法d4:中間層13の基板厚み方向寸法d5=7:3に規定される。本比率の小数点以下は、四捨五入されて整数比で表される。基板側はんだ合金バンプ7とチップ側インジウム−銅インジウム合金系バンプ12とが、これらの融点(後述する)以上でのリフロー加熱によって溶融接合されて成るはんだ合金バンプが形成されている。
基板側はんだ合金バンプ7とチップ側インジウム−銅インジウム合金系バンプ12とを接合する方法としては、前記溶融接合だけでない。たとえば樹脂基板に対するシリコンチップの接着による接触保持によって、機械的および電気的に接続してもよい。また、基板側はんだ合金バンプとチップ側インジウム−銅インジウム合金系バンプとを、融点以下で加熱しながら加圧接触させる固相拡散によって、機械的および電気的に接続してもよい。また、樹脂基板とシリコンチップを接触保持した状態でシリコンチップに超音波振動を印加し、接点に微細な摺動を与えることで、機械的および電気的に接続してもよい。これら接続方法によっても、本実施形態と同様の作用、効果を奏する。これらの方法によれば、半導体実装時の温度を更に低くすることができる。このため、シリコンチップと樹脂基板の熱膨張率差によって生じる応力をさらに低減することができ、半導体の実装信頼性が向上する。部品実装後は、実装時の加熱により、合金層の比率が増加することがある。この場合、基板側の銅表面に0.01μm〜5.0μmの厚さでニッケルめっきを施すことにより、中間層の生成を抑制することができる。ニッケルめっき層の厚さは、加熱温度が高く、中間層の生成量が多い場合には厚く形成すればよく、加熱温度が低い場合には薄く調整すればよい。これによって、前記基板厚み方向を含む仮想平面で切断して見た断面において、中間層断面に対して導体断面の面積比が中間層断面に対して導体断面の面積比が、導体断面:中間層断面=6:4以上9:1以下に規定されるように調整を行うことができる。
次に配線基板2の製造方法について詳細に説明する。図5は、配線基板の製造方法を表すフローチャートである。図6は、配線基板2の製造方法を段階的に表す断面図であり、図6(a)は導電性材料層形成段階を表す要部を、基板厚み方向を含む仮想平面で切断して見た断面図、図6(b)は開口部形成段階を表す要部の断面図、図6(c)はインジウム形成段階を表す要部の断面図、図6(d)は樹脂剥離段階を表す要部の断面図、図6(e)は導電性材料層剥離段階を表す要部の断面図である。
本実施形態に係る配線基板2は、(1)ベースとなる導電性材料層を形成する段階(ステップa1)と、(2)バンプ不要部分を樹脂で覆い、バンプが必要な部分を開口させる段階(ステップa2)と、(3)開口部にインジウムを形成する段階(ステップa3)と、(4)被覆した樹脂を剥離する段階(ステップa4)と、(5)ベースとなる導電性材料層を剥離する段階(ステップa5)とを有する。
図5のステップa1および図6(a)に示すように、ベースとなる導電性材料層を形成する段階において、シリコンウエハーあるいはプリント回路基板などの絶縁基板4には、接続バンプの基礎となる銅を主成分としアルミニウム、タングステンなどの金属から成る金属薄膜Mを形成する。本実施形態に係るバンプを形成する樹脂基板4は、公知の方法により作製したものがいずれも使用可能である。この基板上に銅よりなる導電性膜Mを形成する。この膜は、通常樹脂基板での配線形成方法(セミアディティブ法)で用いられる無電解銅めっきは望ましくない。無電解銅めっきを形成するための前処理として用いられるパラジウム触媒を除去する工程で、インジウムがエッチングされるからである。このため、パラジウム触媒を付与することなく導電性膜を形成することが望ましい。この方法としてスパッタなどの物理蒸着法が望ましい。この銅の厚さdhは0.1μm以上1.0μm以下が好適に用いられる。導電性膜Mを形成した後、絶縁基板4の表面部および導電性膜M全体にわたり、銅薄膜から成る導電性材料層16をスパッタなどの物理蒸着法を用いて付着させる。
前記導電性材料層を形成する段階の後、図5のステップa2および図6(b)に示すように、バンプを形成する必要のない部分を樹脂15で覆い、バンプが必要な部分を開口させる段階に移行する。金属を充填するための開口部15aの形成方法としては、フォトリソグラフィーを用いる方法すなわち露光・現像工程を経て感光性樹脂層をパターン化する方法、およびレーザー光、電子線、イオンビームなどの高エネルギー線を絶縁樹脂層に直接照射し、熱による溶融あるいは樹脂の分子結合を切断するアブレーションにより絶縁樹脂層に開口部を形成する方法、あるいは反応性イオンエッチング、イオンカップルプラズマ(略称ICP)法などのプラズマ雰囲気下に被加工物を曝す方法がある。これらの方法のうち、加工速度を考慮する必要がなく高真空装置も不要である点から、フォトリソグラフィーを用いる方法が特に好ましい。換言すれば、フォトリソグラフィーを用いる方法を適用することで、高真空装置などの周辺機器が不要となるので、他の方法を適用する場合に比べて製造コストの低減を図ることができる。
本実施形態で用いる感光性樹脂層あるいは絶縁樹脂層あるいはフィルム状接着剤層の厚みは、d1(d1は2μm以上50μm以下が好ましい)に規定される。バンプ高さよりも、樹脂層が薄いとめっきで形成するインジウムの量の制御が困難になるため、形成するバンプ高さの110%以上150%以下の厚さがある事が望ましい。厚みd1が2μm未満では、形成される接続用バンプの多孔質部分の高さも最大でこの厚みd1と同程度であるため、接続する相手側の基板あるいは集積回路部品のバンプ高さばらつきを吸収するには不充分であり、また、接続された二つの回路間の距離が非常に接近した場合、回路間でのクロストークノイズが大きくなる。
逆に厚みd1が50μmを超えて大きくなった場合、特に微細パターン接続に用いる平面視20μm×20μm以下の大きさのバンプでは、多孔質部分を形成するための開口部15aのアスペクト比が大きくなる。前記平面視とは、基板厚み方向に見ることと同義である。このため、フォトリソグラフィーあるいはレーザー加工法で開口部15aを形成することが困難となる。したがって厚みd1を2μm以上50μm以下に規定することで、次のような効果を奏する。相手側の基板あるいは集積回路部品のバンプ高さばらつきを吸収することができ、回路間でのクロストークノイズを極力低減することができる。しかも微細パターン接続に用いる平面視20μm×20μm以下の大きさのバンプでは、多孔質部分を形成するための開口部15aのアスペクト比を小さくすることができる。したがってフォトリソグラフィーあるいはレーザー加工法で開口部15aを容易に形成することが可能となる。
微細パターン接続を可能にするためには、アスペクト比の高い微細パターン接続用バンプを形成する必要がある。たとえば平面視10μm×10μmの大きさの接続用バンプで、バンプの高さを20μmとすると、アスペクト比は、バンプの高さ20μmを平面視における一辺10μmで除した「2」となる。
樹脂15の種類について説明する。感光性樹脂組成物としては、公知の材料の内、アルカリ剥離タイプを用いることが望ましい。酸剥離タイプではインジウムが溶解する恐れがある。またレーザーで開口部を形成する場合もアルカリ液で除去できる材料を用いる。
フォトリソグラフィーで用いる感光性樹脂層あるいはレーザー加工法で用いる絶縁樹脂層、およびフィルム状接着剤層の形成には、次のような方法を用いることができる。たとえば、グラビアコーター、ダイコーター、ロールコーター、ディップコーター、ブレードコーター、スピンコーターなどである。本実施形態で用いる感光性樹脂あるいは絶縁樹脂は、基板に直接塗布することができ、基板とは別の支持体上に塗布したものをラミネートすることによって基板に転写する方法を適用することもできる。
感光性樹脂層のパターン化において、金属パッドの位置に開口部15aを形成する必要があるので、樹脂パターンの形成に用いる露光装置は、露光マスクパターンとバンプパターンとを正確に位置合わせできる機構を備えている。露光装置の光源としては、超高圧水銀ランプ、低圧水銀ランプ、キセノンランプ、ハロゲンランプなどの光源、あるいはシンクロトロン軌道放射光から取り出されるX線、あるいは電子線露光機からの電子線など、大がかりな装置からの極めて波長の短い光源であっても構わない。超高圧水銀ランプ、低圧水銀ランプ、キセノンランプ、ハロゲンランプなどの比較的簡易な光源を用いて微細なパターンの形成を行う場合、数枚の反射鏡、インテグレーターレンズおよび集光レンズを用いて平行光線に加工した光を用いる平行光露光装置が好ましく、露光マスクと基板とを密着させるコンタクト露光方式あるいは露光マスクと基板との間隔つまりギャップを精度高く調整可能なプロキシミティー露光方式が好ましい。
現像装置については、スプレー現像装置、ディップ式現像装置などを用いることができる。本実施形態では、加工すべき開口部15aが極めて微小な孔状パターンであるため、孔状パターンに入った現像液を効率良く置換することができるようにノズルから噴射する現像液の液滴を数μm以下にすることができる超高圧マイクロジェット方式の現像液噴射装置と基板とを回転しながらノズルをスイングして均一に現像することができる機構を組み合わせることによって、均一に微小孔状パターンの現像が可能な現像装置が好ましい。
レーザー加工法で用いるレーザー光としては、炭酸ガスレーザー、YAGレーザーの基本波などの赤外線領域に発振波長を有するレーザー、YAGレーザーの第3高調波あるいは第4高調波、エキシマーレーザーなどの紫外線あるいは真空紫外線領域に発振波長を有するレーザー光が使用できる。レーザー光を用いた加工法では、有機物の除去が熱による溶融が主であるため、金属薄膜表面上に有機物が若干残存するので、完全に除去するためには、酸素ガス雰囲気中での反応性イオンエッチング法、イオンカップルプラズマ(略称ICP)法などのプラズマを用いた方法、あるいは真空紫外線領域の光を放出する放電式エキシマーランプの光を照射する方法により表面処理を行うことが効果的である。
前述のバンプが必要な部分を開口させる段階の後、図5のステップa3および図6(c)に示すように、開口部15aに電解めっきでインジウムを形成する段階に移行する。めっき液は硫化インジウム、塩化インジウム、メタスルホン酸インジウム、硝酸インジウムなどを溶解しためっき液を用いる。めっき液はpH4以下であることが重要である。pH4を超えると感光性レジストが剥がれる場合がある。めっき液はインジウム塩の他にめっきされたインジウムの表面を平滑にする光沢剤、抑制剤、界面活性剤などを添加してもよい。めっきはベースとなる基板に電気を印加して、電気めっきによって形成する。
前述の開口部15aにインジウムを形成する段階の後、図5のステップa4および図6(d)に示すように、被覆した樹脂15を剥離する段階に移行する。本段階において、水酸化ナトリウム水溶液をスプレーすることにより、感光性樹脂あるいはレーザーで開口部15aを形成した樹脂15を除去する。
被覆した樹脂15を剥離する段階の後、図5のステップa5および図6(e)に示すように、ベースとなる導電性材料層16を剥離つまりエッチングする段階に移行する。このエッチングに用いるエッチング液はpH8以上、好ましくはpH8.5以上pH10.0以下のエッチング液が用いることが特に重要である。pHが8.5未満では、インジウムもエッチングされてしまう。pHが10を超えると銅のエッチング速度が遅くなり、生産性が低くなる。本実施形態では、ベースとなる導電性材料層16をエッチングする段階において、pH8.5以上pH10.0以下のエッチング液が用いることによって、インジウムが不所望にエッチングされることを極力防止することができるとともに、銅のエッチング速度を早めて生産性向上を図ることができる。エッチング液は公知のエッチング液が使用できるが、塩化第二鉄、硫酸過水、過硫酸ソーダは通常の銅エッチングに用いられるよりも薄くしpH8以上に調整して、使用する必要がある。特に、アンモニア系のエッチング液はpHのコントロールが容易であるため、好適に用いられる。
第1の実施形態に係る配線基板2では、銅−インジウム合金を含む中間層8を介してインジウムから成る導体9が配設されているので、Sn−Zn系の低融点はんだなどを用いて溶融接合温度を低く設定したものに比べて、導体層5と導体9との間の接合強度を高めることができる。しかもSn−3.5Agのはんだ合金バンプなどよりも融点の低いインジウムを導体9に用いているので、接合温度を従来技術のものより低く設定できる。したがって配線基板2と、実装部品3とに作用する熱応力を極力小さくできる。低温接合できることでエネルギー消費量を低減し得るので、環境上好ましくない二酸化炭素などの排出を低減することができる。仮に、銅−インジウム合金のみから成る導体を、導体層の表面部に形成した場合には、該導体自体が脆くなり接合強度が低くなる。インジウムのみから成る導体を、導体層の表面部に形成した場合には、該導体と導体層との接合界面が脆弱化するおそれがある。図2に示すように、導体9を中間層8よりも基板厚み方向に厚く設けることで、接合強度を一定に管理することが可能となる。導体9および中間層8が柔らかくなり過ぎることを防止し、当該配線基板2に実装部品3を容易に載置支持することができる。
実装部品3では、実装部品本体において、導体層10に、銅−インジウム合金を含む中間層13を介してインジウムから成る導体14が配設されているので、Sn−Zn系の低融点はんだなどを用いて溶融接合温度を低く設定したものに比べて、導体層10と導体14との間の接合強度を高めることができる。しかもSn−3.5Agのはんだ合金バンプなどよりも融点の低いインジウムを導体14に用いているので、接合温度を従来技術のものより低く設定できる。その他配線基板2と同様の効果を奏する。
電子装置1を製造する方法では、前述の配線基板2に、前述の実装部品3を、対応する導体9,14同士が対向するように配設させる工程を経た後、前記導体9,14を加熱、溶融させて、前記配線基板2および前記実装部品3の対応する導体層5,10同士をインジウムから成る導体9,14を介して電気的にかつ機械的に接続する工程を行う。したがって導体層5,10と導体9,14との間の接合強度を高めることができる電子装置1を実現できる。
本実施形態では、d2:d3=7:3に規定され、S1:S2=8:2に規定されるが、必ずしもこの比率に規定されるものではない。前述のように導体9の基板厚み方向寸法d2が中間層8の基板厚み方向寸法d3よりも厚くなることが望ましいが、導体の基板厚み方向寸法d2が中間層の基板厚み方向寸法d3よりも小さくなる場合もあり得る。導体断面S1が中間層断面S2以下になる場合もあり得る。中間層断面S2に対する導体断面S1の面積比を導体断面S1:中間層断面S2=6:4以上9:1以下に規定し得る。図7は、第2の実施形態に係る電子装置1Aにおいて、平面視における導体9に対する中間層8の面積比率を説明する図であり、図7(a)は要部の平面図、図7(b)は配線基板2Aの要部を、基板厚み方向を含む仮想平面で切断して見た断面図である。
図7(a)に示す平面視において、銅−インジウム合金を含む中間層8の面積S3は、インジウムから成る導体9の面積S4の60%以下に規定されている。しかも導体9の基板厚み方向寸法d2:中間層8の基板厚み方向寸法d3=2:8に規定される。本比率の小数点以下は、四捨五入されて整数比で表される。前記平面視において、中間層8は当該バンプの外周縁部に沿って中空円形状に形成され、導体9は当該バンプの中央において円形状に形成される。該導体部分は、図7(b)に示すように、エッジがなく丸みを帯びた凸形状に形成される。したがって当該バンプのうち柔軟性のある導体部分が、実装部品のバンプに当接することになるので、配線基板2Aと実装部品3(図4参照)とを相対的に位置決めする際のアライメント効果を高めることが可能となる。特に中間層8の面積S3を導体9の面積S4の60%以下に規定することで、配線基板2Aと実装部品3との接合強度を一定に管理することが可能となり、高品質の電子装置を実現することができる。その他第1の実施形態と同様の効果を奏する。
本実施形態では、樹脂基板上に導体層が配設された配線基板上に形成した集積回路部品に適用しているが、該集積回路部品に限定するものではない。たとえばセラミック基板上に回路を形成したセラミック系部品を適用することも可能である。シリコンウエハー、ガリウム砒素、ガリウムリン、インジウム砒素、インジウムリンおよびインジウムアンチモンなどの少なくともいずれか一つの化合物半導体から成る基板を用いた集積回路部品に適用してもよい。その他、本発明の趣旨を逸脱しない範囲において、本発明は、種々の変更を付加した形態で実施することも可能である。
本発明の第1の実施形態に係る電子装置1の要部を、基板厚み方向を含む仮想平面で切断して見た断面図である。 配線基板2の要部を、基板厚み方向を含む仮想平面で切断して見た断面図である。 インジウムめっきの断面を表し、銅と銅−インジウム合金とインジウムとの関係を表す断面図である。 実装部品3の要部を、基板厚み方向を含む仮想平面で切断して見た断面図である。 配線基板の製造方法を表すフローチャートである。 配線基板2の製造方法を段階的に表す断面図であり、図6(a)は導電性材料層形成段階を表す要部を、基板厚み方向を含む仮想平面で切断して見た断面図、図6(b)は開口部形成段階を表す要部の断面図、図6(c)はインジウム形成段階を表す要部の断面図、図6(d)は樹脂剥離段階を表す要部の断面図、図6(e)は導電性材料層剥離段階を表す要部の断面図である。 第2の実施形態に係る電子装置1Aにおいて、平面視における導体9に対する中間層8の面積比率を説明する図であり、図7(a)は要部の平面図、図7(b)は配線基板2Aの要部を、基板厚み方向を含む仮想平面で切断して見た断面図である。
符号の説明
1 電子装置
2,2A 第1,第2配線基板
3 第1実装部品
4 樹脂基板
5 銅箔導体
7 基板側はんだ合金バンプ
8 中間層
9 導体
10 電極パッド
12 バンプ
13 中間層
14 導体

Claims (8)

  1. 絶縁基板と、
    前記絶縁基板の表面部に設けられる銅を主成分とする導体層と、
    前記導体層の表面部に形成される銅−インジウム合金を含む中間層と、
    前記導体層に該中間層を介して配設されるインジウムから成る導体とを有することを特徴とする配線基板。
  2. 前記導体は、前記中間層よりも基板厚み方向に厚く設けられることを特徴とする請求項1記載の配線基板。
  3. 前記導体および中間層を、前記基板厚み方向を含む仮想平面で切断して見た断面において、中間層断面に対して導体断面の面積比が、導体断面:中間層断面=6:4以上9:1以下に規定されることを特徴とする請求項1記載の配線基板。
  4. 前記導体を基板厚み方向から見た平面視において、前記中間層の面積は、導体の面積の60%以下に規定されることを特徴とする請求項1記載の配線基板。
  5. 実装部品本体と、
    前記実装部品本体の表面部に設けられる銅を主成分とする導体層と、
    前記導体層の表面部に形成される銅−インジウム合金を含む中間層と、
    前記導体層に該中間層を介して配設されるインジウムから成る導体とを有することを特徴とする実装部品。
  6. 請求項1〜4のいずれか1つに記載の配線基板と、請求項5に記載の実装部品とを含む電子装置であって、前記配線基板の導体と前記実装部品の導体とが電気的にかつ機械的に接続されてなる電子装置。
  7. 絶縁基板の表面部に銅を主成分とする導体層を設ける工程と、
    前記導体層の表面部に銅−インジウム合金を含む中間層を介してインジウムから成る導体を設ける工程とを有することを特徴とする配線基板の製造方法。
  8. 配線基板と実装部品とを含む電子装置の製造方法であって、
    請求項1〜4のいずれか1つに記載の配線基板に、請求項5に記載の実装部品を、対応する導体同士が対向するように配設させる工程と、
    前記配線基板および前記実装部品の対応する導体同士を電気的にかつ機械的に接続する工程とを含むことを特徴とする電子装置の製造方法。
JP2006054189A 2006-02-28 2006-02-28 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法 Pending JP2007234841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006054189A JP2007234841A (ja) 2006-02-28 2006-02-28 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006054189A JP2007234841A (ja) 2006-02-28 2006-02-28 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007234841A true JP2007234841A (ja) 2007-09-13

Family

ID=38555125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006054189A Pending JP2007234841A (ja) 2006-02-28 2006-02-28 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007234841A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277677A (ja) * 2007-05-07 2008-11-13 Sony Corp 半導体チップおよびその製造方法
US8148819B2 (en) 2008-05-19 2012-04-03 Sharp Kabushiki Kaisha Semiconductor device, method for mounting semiconductor device, and mounting structure of semiconductor device
US8633103B2 (en) 2009-07-16 2014-01-21 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
US9142498B2 (en) 2012-07-31 2015-09-22 Samsung Electronics Co., Ltd. Semiconductor devices having stacked solder bumps with intervening metal layers to provide electrical interconnections
WO2019146253A1 (ja) * 2018-01-23 2019-08-01 株式会社村田製作所 基板接合構造

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295445A (ja) * 1988-05-24 1989-11-29 Toshiba Corp 半導体装置の製造方法
JPH0645402A (ja) * 1992-07-22 1994-02-18 Sony Corp 配線基板の接続方法及び配線基板
JP2004165321A (ja) * 2002-11-12 2004-06-10 Kyocera Corp 配線基板およびその製造方法
JP2005243899A (ja) * 2004-02-26 2005-09-08 Toppan Printing Co Ltd プリント配線板及びその製造方法
WO2005086221A1 (ja) * 2004-03-02 2005-09-15 Fuji Electric Holdings Co., Ltd. 電子部品の実装方法
WO2005107350A1 (ja) * 2004-04-28 2005-11-10 Ibiden Co., Ltd. 多層プリント配線板
JP2005320631A (ja) * 2004-04-26 2005-11-17 Rohm & Haas Electronic Materials Llc 改善されたメッキ方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295445A (ja) * 1988-05-24 1989-11-29 Toshiba Corp 半導体装置の製造方法
JPH0645402A (ja) * 1992-07-22 1994-02-18 Sony Corp 配線基板の接続方法及び配線基板
JP2004165321A (ja) * 2002-11-12 2004-06-10 Kyocera Corp 配線基板およびその製造方法
JP2005243899A (ja) * 2004-02-26 2005-09-08 Toppan Printing Co Ltd プリント配線板及びその製造方法
WO2005086221A1 (ja) * 2004-03-02 2005-09-15 Fuji Electric Holdings Co., Ltd. 電子部品の実装方法
JP2005320631A (ja) * 2004-04-26 2005-11-17 Rohm & Haas Electronic Materials Llc 改善されたメッキ方法
WO2005107350A1 (ja) * 2004-04-28 2005-11-10 Ibiden Co., Ltd. 多層プリント配線板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277677A (ja) * 2007-05-07 2008-11-13 Sony Corp 半導体チップおよびその製造方法
US8148819B2 (en) 2008-05-19 2012-04-03 Sharp Kabushiki Kaisha Semiconductor device, method for mounting semiconductor device, and mounting structure of semiconductor device
US8633103B2 (en) 2009-07-16 2014-01-21 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
US9142498B2 (en) 2012-07-31 2015-09-22 Samsung Electronics Co., Ltd. Semiconductor devices having stacked solder bumps with intervening metal layers to provide electrical interconnections
WO2019146253A1 (ja) * 2018-01-23 2019-08-01 株式会社村田製作所 基板接合構造

Similar Documents

Publication Publication Date Title
US7595228B2 (en) Method for manufacturing electronic component-mounted board
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
US5316788A (en) Applying solder to high density substrates
JP4203211B2 (ja) 半導体基板の処理方法、電気的組立体の製作方法、及び、はんだバンプ付き半導体基板
EP2591497B1 (en) Method to form solder deposits on substrates
JP2009158593A (ja) バンプ構造およびその製造方法
JP2012164965A (ja) 配線基板及びその製造方法
JP2022025342A (ja) 配線基板及びその製造方法
JP2007234841A (ja) 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法
JP2013140957A (ja) 印刷回路基板及びその製造方法
JP2016134497A (ja) 配線基板積層体及びこれを用いた半導体装置の製造方法
JP2004311847A (ja) 配線基板の製造方法およびフリップチップ接続用バンプを有する配線基板
JP2006100845A (ja) バンプ電極付き電子部品の製造方法
JP2012074487A (ja) 半導体パッケージの製造方法
JP2009277987A (ja) 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP5769001B2 (ja) 半導体素子搭載用パッケージ基板及び半導体パッケージ
JP2020061449A (ja) 配線基板及びその製造方法
JP2006041000A (ja) 部品内蔵型プリント配線板及びその製造方法
JP4348954B2 (ja) 半導体搭載用基板の製造方法、またはフリップチップ実装基板の製造方法、並びにこれらの製造方法により製造された半導体搭載用基板、フリップチップ実装基板、および半田ボール搭載フリップチップ実装基板
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
KR100726059B1 (ko) 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성
JP5846407B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
JP2023183320A (ja) 積層基板及び積層基板の製造方法
JP2022170185A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080818

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20100910

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Effective date: 20101115

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

A02 Decision of refusal

Effective date: 20120508

Free format text: JAPANESE INTERMEDIATE CODE: A02