JP2013219402A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013219402A JP2013219402A JP2013156916A JP2013156916A JP2013219402A JP 2013219402 A JP2013219402 A JP 2013219402A JP 2013156916 A JP2013156916 A JP 2013156916A JP 2013156916 A JP2013156916 A JP 2013156916A JP 2013219402 A JP2013219402 A JP 2013219402A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- protrusion
- solder
- semiconductor chip
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】本発明は、第1半導体チップ10と、第1半導体チップ10に設けられた第1電極12と、第1半導体チップ10が実装される第2半導体チップ20と、第2半導体チップ20に設けられた、突起24を有する第2電極22と、第1電極12と第2電極22を接合し、前記突起24の側面の少なくとも一部を覆う半田バンプ14とを具備している半導体装置及びその製造方法である。
【選択図】図1
Description
12 第1電極
14 半田バンプ
16 絶縁層
18 ツール
20 第2半導体チップ
22 第2電極
24 突起
26 絶縁層
26a 材料層
28 ステージ
34 突起
42 金属ポスト
44 半田層
100 半導体装置
Claims (10)
- 実装部と、
前記実装部に設けられた第1電極と、
前記実装部が実装される被実装部と、
前記被実装部に設けられた、突起を有する第2電極と、
前記第1電極と前記第2電極を接合し、前記突起の側面の少なくとも一部を覆う半田を含む接合端子とを具備し、
前記実装部と前記被実装部との少なくとも一方は半導体チップを含むことを特徴とする半導体装置。 - 前記接合端子は、半田からなることを特徴とする請求項1記載の半導体装置。
- 前記接合端子は、金属ポストと、前記金属ポストの前記第2電極と対向している面に設けられた半田層とにより構成されていることを特徴とする請求項1記載の半導体装置。
- 前記被実装部は、前記突起内の下部に前記第2電極の表面より熱伝導率の低い材料層を有することを特徴とする請求項1から3のいずれか一項記載の半導体装置。
- 前記実装部に設けられた前記第1電極を、前記被実装部に設けられた前記突起を有する前記第2電極に、前記突起の先端部と、前記第1電極に設けられた前記接合端子と、を接触させることにより仮接合する工程と、
前記第1電極と、前記第2電極と、前記接合端子に含まれている前記半田と、を還元ガス中に暴露する工程と、
前記第1電極を前記第2電極に、前記突起の側面の少なくとも一部を前記接合端子に含まれる前記半田で覆うことにより本接合する工程とを含み、
前記実装部と前記被実装部との少なくとも一方は半導体チップを含むことを特徴とする半導体装置の製造方法。 - 前記仮接合する工程は、前記第2電極の側面と、前記半田の前記突起の先端部との接触面以外の表面と、が露出するように仮接合する工程であることを特徴とする、請求項5記載の半導体装置の製造方法。
- 前記仮接合する工程は、前記突起の先端部の温度が前記半田の融点以上になり、かつ前記第2電極の前記突起の先端部を除いた部分の温度が前記半田の融点未満になるように加熱する工程を含むことを特徴とする請求項5から6記載の半導体装置の製造方法。
- 前記仮接合する工程は、前記実装部と前記被実装部との少なくとも一方に超音波振動を加え、前記金属ポストの表面と前記突起の先端部とを擦り合わせる工程を含むことを特徴とする請求項5から6記載の半導体装置の製造方法。
- 前記仮接合する工程は、前記突起の側面と、前記半田の前記金属ポストとの接触面以外及び前記半田の前記突起の先端部との接触面以外の表面と、を露出させる工程を含むことを特徴とする請求項8記載の半導体製造方法。
- 前記本接合する工程は、前記実装部と前記被実装部との少なくとも一方を、正対しないように仮接合された前記第1電極と前記第2電極とが正対する方向に移動させる工程を含むことを特徴とする請求項5から9いずれか一項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013156916A JP5621021B2 (ja) | 2013-07-29 | 2013-07-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013156916A JP5621021B2 (ja) | 2013-07-29 | 2013-07-29 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007273655A Division JP2009105119A (ja) | 2007-10-22 | 2007-10-22 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013219402A true JP2013219402A (ja) | 2013-10-24 |
JP5621021B2 JP5621021B2 (ja) | 2014-11-05 |
Family
ID=49591091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013156916A Active JP5621021B2 (ja) | 2013-07-29 | 2013-07-29 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5621021B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05218136A (ja) * | 1992-02-03 | 1993-08-27 | Nec Corp | フリップチップ・ボンディング方法 |
JPH06268028A (ja) * | 1993-03-16 | 1994-09-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH1092878A (ja) * | 1996-09-18 | 1998-04-10 | Matsushita Electric Ind Co Ltd | バンプ付きワークの実装方法 |
JPH10270498A (ja) * | 1997-03-27 | 1998-10-09 | Toshiba Corp | 電子装置の製造方法 |
JP2002093842A (ja) * | 2000-09-12 | 2002-03-29 | Hitachi Ltd | 半導体デバイスおよびその製造方法 |
JP2004200247A (ja) * | 2002-12-16 | 2004-07-15 | Seiko Epson Corp | 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器 |
JP2006041559A (ja) * | 2005-10-17 | 2006-02-09 | Seiko Epson Corp | 半導体装置及び電子機器 |
-
2013
- 2013-07-29 JP JP2013156916A patent/JP5621021B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05218136A (ja) * | 1992-02-03 | 1993-08-27 | Nec Corp | フリップチップ・ボンディング方法 |
JPH06268028A (ja) * | 1993-03-16 | 1994-09-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH1092878A (ja) * | 1996-09-18 | 1998-04-10 | Matsushita Electric Ind Co Ltd | バンプ付きワークの実装方法 |
JPH10270498A (ja) * | 1997-03-27 | 1998-10-09 | Toshiba Corp | 電子装置の製造方法 |
JP2002093842A (ja) * | 2000-09-12 | 2002-03-29 | Hitachi Ltd | 半導体デバイスおよびその製造方法 |
JP2004200247A (ja) * | 2002-12-16 | 2004-07-15 | Seiko Epson Corp | 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器 |
JP2006041559A (ja) * | 2005-10-17 | 2006-02-09 | Seiko Epson Corp | 半導体装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP5621021B2 (ja) | 2014-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009105119A (ja) | 半導体装置及びその製造方法 | |
US8237273B2 (en) | Metal post chip connecting device and method free to use soldering material | |
JP5645592B2 (ja) | 半導体装置の製造方法 | |
TW201241943A (en) | Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing | |
JP2011210773A (ja) | 半導体装置の構造および製造方法 | |
JP6854810B2 (ja) | 半導体装置 | |
TW201324717A (zh) | 元件 | |
TW201428905A (zh) | 半導體封裝件及其製法 | |
JP5579148B2 (ja) | 電力用半導体装置 | |
JP5621021B2 (ja) | 半導体装置及びその製造方法 | |
JP2018037520A (ja) | 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法 | |
TW201411793A (zh) | 半導體裝置及其製造方法 | |
JPWO2009044695A1 (ja) | 電子部品の実装方法等 | |
JP4385878B2 (ja) | 実装方法 | |
TWI394247B (zh) | 免用焊料之金屬柱晶片連接構造與方法 | |
JP4952527B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2012028437A (ja) | 半導体装置とその製造方法 | |
JP2004253598A (ja) | 電子部品の実装方法 | |
TW201546915A (zh) | 不具有迴銲連接之積體電路封裝系統及其製造方法 | |
JP2023139980A (ja) | 半導体装置 | |
JP2006324577A (ja) | 半導体装置およびその製造方法 | |
JP2009099647A (ja) | 半導体実装方法 | |
JP2008021712A (ja) | 半導体モジュールならびにその製造方法 | |
JPH0831977A (ja) | 半導体装置の製造方法 | |
JP2010141112A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130820 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140812 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140911 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140919 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5621021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |