TW201428905A - 半導體封裝件及其製法 - Google Patents

半導體封裝件及其製法 Download PDF

Info

Publication number
TW201428905A
TW201428905A TW102100201A TW102100201A TW201428905A TW 201428905 A TW201428905 A TW 201428905A TW 102100201 A TW102100201 A TW 102100201A TW 102100201 A TW102100201 A TW 102100201A TW 201428905 A TW201428905 A TW 201428905A
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor package
substrate
heat
conductive layer
Prior art date
Application number
TW102100201A
Other languages
English (en)
Inventor
李美津
陳琬婷
葉啟東
林畯棠
賴顗喆
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW102100201A priority Critical patent/TW201428905A/zh
Priority to CN201310013086.7A priority patent/CN103915391A/zh
Priority to US13/894,716 priority patent/US20140191386A1/en
Publication of TW201428905A publication Critical patent/TW201428905A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一種半導體封裝件，係包括：基板、以其作用面結合於該基板上且該非作用面係為粗糙化表面之半導體元件、接觸結合於該非作用面上之導熱層、以及設於該導熱層上之散熱件。藉由該半導體元件之非作用面係為粗糙化表面，以增加其與該導熱層間之結合力，因而不僅能省略覆金製程，且能省略使用助焊劑，故能降低於該導熱層中發生空洞之情況。

Description

半導體封裝件及其製法
本發明係有關一種半導體封裝件，尤指一種具有散熱件之半導體封裝件及其製法。
隨著半導體製程技術的進步，晶片中的電子元件越來越多，且晶片線路密度提升，使晶片產生之熱能也相對增加，造成產品性賴性問題。因此，為了迅速將熱能散逸至大氣中，通常在半導體封裝件中配置金屬散熱片，且傳統散熱片係藉由散熱膠結合至晶片背面，但目前所用之散熱膠之散熱速度無法滿足需求，因而發展出導熱介面材(Thermal Interface Material,TIM)製程。
習知TIM層係為低溫熔融之熱傳導材料(如銲錫材料)並設於晶片背面與散熱片之間，而為了提升TIM層與晶背間的接著強度，係必須於晶背上覆金(即Coating Gold On Chip Back)，且需使用助焊劑(flux)，以利於該TIM層接著於該金層上。
如第1A及1B圖所示，習知半導體封裝件1係包含一半導體元件11，其作用面11a係以覆晶接合方式設置於一 基板10上，且一金層110形成於該半導體元件11之非作用面11b上，而一散熱件13係藉由一銲錫層12a與助焊劑(flux)12b經回銲製程結合於該金層110上，其中，該銲錫層12a與助焊劑12b係作為TIM層12。
於第1B圖中，為了便於說明，係將該銲錫層12a與助焊劑12b分為兩層實際上，但實際上，該銲錫層12a與助焊劑12b應混為一層。
於運作時，該半導體元件11所產生之熱能係經由該非作用面11b、金層110、TIM層12而傳導至該散熱件13以散熱至該半導體封裝件1之外部。
惟，習知半導體封裝件1之製法中，形成該金層110之覆金(coating gold)製程容易造成污染，且進行覆金製程及使用助焊劑均會增加製程步驟及成本，故對晶圓廠或封裝廠而言都不符合經濟效益。
再者，習知半導體封裝件1需使用該助焊劑12b，以致於當該助焊劑12b遇熱(回銲該銲錫層12a)揮發時，於該TIM層12中將產生空洞(void)區域v，且該空洞區域v約佔該TIM層12之體積40%，致使熱傳導面積減少而使產品之良率降低。
因此，如何克服習知技術中之種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明提供一種半導體封裝件，係包括：基板；半導體元件，係具有相對之作用面 及非作用面，該半導體元件係以其作用面結合於該基板上，且該非作用面係為粗糙化表面；導熱層，係接觸結合於該非作用面上；以及散熱件，係設於該導熱層上。
本發明復提供一種半導體封裝件之製法，係包括：提供一設有半導體元件之基板，該半導體元件具有相對之作用面及非作用面，且該半導體元件以其作用面結合於該基板上，又該非作用面係為粗糙化表面；以及接觸結合散熱件於該非作用面上，且該散熱件與該非作用面間設有導熱層。
前述之製法中，該基板與該半導體元件之結合製程，係包括：提供一由複數該半導體元件構成之半導體基材；切割該半導體基材，以獲得複數該半導體元件；結合至少一該半導體元件至該基板上；以及表面處理該非作用面以形成該粗糙化表面。
或者，該基板與該半導體元件之結合製程，係包括：提供一由複數該半導體元件構成之半導體基材；表面處理該非作用面以形成該粗糙化表面；切割該半導體基材，以獲得複數具有該粗糙化表面之半導體元件；以及結合至少一該半導體元件至該基板上。
前述之製法中，該半導體元件之非作用面利用電漿(Plasma)方式進行表面處理，以形成該粗糙化表面。
前述之製法中，該導熱層與該散熱件之結合製程，係包括：形成該導熱層於該非作用面上；以及設置散熱件於該導熱層上。
或者，該導熱層與該散熱件之結合製程，係包括：形成該導熱層於該散熱件上；以及該散熱件藉由該導熱層設於該非作用面上方，且該導熱層接觸結合該非作用面。
前述之製法中，係熱壓固定該導熱層於該非作用面上。
前述之製法中，復包括回銲該導熱層。
前述之半導體封裝件及其製法中，該半導體元件之作用面上具有複數電極墊，以電性連接該基板。
前述之半導體封裝件及其製法中，該導熱層係為低溫熔融之熱傳導材料，如銲錫材料，且於一實施例中，該導熱層含有銦(In)材，且其含量係佔該導熱層重量之99.99%，又該導熱層之熔點係小於170℃。
另外，前述之半導體封裝件及其製法中，復包括支撐件，係設於該基板上以支撐該散熱件。
由上可知，本發明之半導體封裝件及其製法，係藉由該半導體元件之非作用面為粗糙化表面，以增加其與該導熱層間之結合力，因而不僅能省略覆金製程，且能省略使用助焊劑，故相較於習知技術，本發明之製法不僅能簡化步驟及降低成本，且能大幅降低該導熱層中之空洞區域比例，以增加熱傳導面積，因而有效提升產品之良率。
1,2‧‧‧半導體封裝件
10,20‧‧‧基板
11,21‧‧‧半導體元件
11a,21a‧‧‧作用面
11b,21b,21b’‧‧‧非作用面
110‧‧‧金層
12‧‧‧TIM層
12a‧‧‧銲錫層
12b‧‧‧助焊劑
13,23‧‧‧散熱件
200‧‧‧支撐件
201‧‧‧膠材
21’‧‧‧半導體基材
210‧‧‧導電凸塊
22‧‧‧導熱層
24‧‧‧電性絕緣材
L‧‧‧切割路徑
v‧‧‧空洞區域
第1A圖係為習知半導體封裝件的剖視示意圖；第1B圖係為第1A圖的局部放大圖；第2A至2D圖係為本發明之半導體封裝件之製法之第 一實施例的剖面示意圖；以及第3A至3C圖係為本發明之半導體封裝件之製法之第二實施例的剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2D圖係為本發明之半導體封裝件2之製法之第一實施例的剖面示意圖。
如第2A圖所示，提供一由複數半導體元件21構成之半導體基材(圖略)，並切割該半導體基材以獲得複數該半導體元件21，且該半導體元件21具有相對之作用面21a及非作用面21b，該作用面21a上具有複數電極墊(圖略)。
接著，進行覆晶製程，即該半導體元件21以其作用面 21a結合於一基板20上，以令該些電極墊藉由導電凸塊210電性連接該基板20。
於本實施例中，該基板20可為一多層陶瓷基板(multi-layer ceramic substrate)、有機基板(organic substrate)，例如，由玻璃纖維強化BT(bismaleimide-triazine)樹脂、或FR-4玻璃纖維強化環氧樹脂(fiberglass reinforced epoxy resin)製成之蕊層(core layer)所構成、或含矽基板，例如具矽穿孔(TSV)之中介板，但並不限於上述。
再者，該半導體元件21係為晶片，該基板20之外圍上設有至少一支撐件200，該支撐件200可為一環體或複數柱體，且該半導體元件21與該基板20之間係形成有膠材201以包覆該些導電凸塊210，而該些導電凸塊210係為銲接凸塊。
如第2B圖所示，表面處理該半導體元件21之非作用面21b，以令該非作用面21b’形成粗糙化表面。於本實施例中，係利用電漿(Plasma)方式進行表面處理，以形成該粗糙化表面。再者，藉由電漿方式進行表面處理亦能清除該半導體元件21之表面氧化層。
如第2C圖所示，接觸結合一導熱層22於該非作用面21b’上。
於本實施例中，該導熱層22係為銲錫層，於另一實施例中，該導熱層22含有銦(In)材，且其含量佔該導熱層22重量之99.99%，又該導熱層22之熔點係小於170℃。
如第2D圖所示，回銲該導熱層22，再設置一散熱件 23於該導熱層22上。
於本實施例中，該回銲製程可選擇性於真空回銲爐中進行，且回銲溫度小於200℃。
再者，該散熱件23係利用電性絕緣材24黏固於該支撐件200上，以穩固結合於該導熱層22上，亦即該支撐件200係用以輔助支撐該散熱件23。
另外，於第2C至2D圖之製程中，亦可先形成該導熱層22於該散熱件23上，再回銲該導熱層22，之後將該散熱件23藉由該導熱層22以設於該非作用面21b’之上方。
本發明之製法中，藉由使該非作用面21b’成為粗糙化表面，即可增加其與該導熱層22間之結合面積，而能穩固結合該導熱層22，故不僅能省略於該非作用面21b’上之覆金製程，且能省略使用助焊劑，並能省略製作其它鍍層。
因此，本發明之製法不僅能簡化步驟及降低成本，且當回銲該導熱層22時，係不會發生助焊劑揮發之情事，因而使該導熱層22中之空洞區域至多佔該導熱層22之體積5%，故相較於習知技術，本發明之製法能使TIM層(即該導熱層22)大幅降低空洞區域之比例(由40%降至5%)，以增加熱傳導面積，因而有效提升產品之良率。
第3A至3C圖係為本發明之半導體封裝件2之製法之第二實施例的剖面示意圖。本實施例與第一實施例之差異僅在於半導體元件21之製程，其它製程與相關結構均大致相同，故不再贅述相同處。
如第3A圖所示，提供一由複數半導體元件21構成之 半導體基材21’，且該半導體元件21具有相對之作用面21a及非作用面21b。
如第3B圖所示，表面處理該半導體元件21之非作用面21b，以令該非作用面21b’形成粗糙化表面。
如第3C圖所示，沿切割路徑L(如第3B圖所示)切割該半導體基材21’，以獲得複數具有粗糙化表面之半導體元件21。接著，將該半導體元件21以其作用面21a結合於該基板20上，以形成如第2B圖所示之構造。接著，進行後續製程，如第2C至2D圖所示。
本發明係提供一種半導體封裝件2，係包括：一基板20、一半導體元件21、一導熱層22以及一散熱件23。
所述之半導體元件21係具有相對之作用面21a及非作用面21b’，該半導體元件21係以其作用面21a結合於該基板20上，且該非作用面21b’係為粗糙化表面。具體地，該半導體元件21之作用面21a上具有複數電極墊(圖略，其位置係對應該導電凸塊210處)，以電性連接該基板20。
所述之導熱層22係接觸結合於該半導體元件21之非作用面21b’上，且該導熱層22係為銲錫層，而該導熱層22之熔點係小於170℃，又該導熱層22之銦(In)材係佔該導熱層22之含量為99.99%。
所述之散熱件23係設於該導熱層22上。
所述之半導體封裝件2復包括至少一支撐件200，係設於該基板20上以支撐該散熱件23。
綜上所述，本發明之半導體封裝件及其製法，主要藉 由該非作用面成為粗糙化表面，以穩固結合該導熱層，故能省略覆金製程及助焊劑，故不僅能簡化步驟及降低成本，且能大幅降低TIM層(即該導熱層)中之空洞比例，因而增加熱傳導面積，藉以達到提升產品良率之目的。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧半導體封裝件
20‧‧‧基板
200‧‧‧支撐件
21‧‧‧半導體元件
21a‧‧‧作用面
21b’‧‧‧非作用面
22‧‧‧導熱層
23‧‧‧散熱件
24‧‧‧電性絕緣材

Claims (21)

  1. 一種半導體封裝件，係包括：基板；半導體元件，係具有相對之作用面及非作用面，該半導體元件係以其作用面結合於該基板上，且該非作用面係為粗糙化表面；導熱層，係直接接觸結合於該非作用面上；以及散熱件，係設於該導熱層上。
  2. 如申請專利範圍第1項所述之半導體封裝件，其中，該半導體元件之作用面上具有複數電極墊，以電性連接該基板。
  3. 如申請專利範圍第1項所述之半導體封裝件，其中，該導熱層係為低溫熔融之熱傳導材料。
  4. 如申請專利範圍第3項所述之半導體封裝件，其中，該導熱層係為銲錫材料。
  5. 如申請專利範圍第1項所述之半導體封裝件，其中，該導熱層含有佔該導熱層重量99.99%之銦材。
  6. 如申請專利範圍第1項所述之半導體封裝件，其中，該導熱層之熔點係小於170℃。
  7. 如申請專利範圍第1項所述之半導體封裝件，復包括支撐件，係設於該基板上以支撐該散熱件。
  8. 一種半導體封裝件之製法，係包括：提供一設有半導體元件之基板，該半導體元件具有相對之作用面及非作用面，且該半導體元件以其作 用面結合於該基板上，又該非作用面係為粗糙化表面；以及接觸結合散熱件於該非作用面上，且該散熱件與該非作用面間設有導熱層。
  9. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該基板與該半導體元件之結合製程，係包括：提供一由複數該半導體元件構成之半導體基材；切割該半導體基材，以獲得複數該半導體元件；結合至少一該半導體元件至該基板上；以及表面處理該非作用面以形成該粗糙化表面。
  10. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該基板與該半導體元件之結合製程，係包括：提供一由複數該半導體元件構成之半導體基材；表面處理該非作用面以形成該粗糙化表面；切割該半導體基材，以獲得複數具有該粗糙化表面之半導體元件；以及結合至少一該半導體元件至該基板上。
  11. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該半導體元件之非作用面利用電漿(Plasma)方式進行表面處理，以形成該粗糙化表面。
  12. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該導熱層與該散熱件之結合製程，係包括：形成該導熱層於該非作用面上；以及設置散熱件於該導熱層上。
  13. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該導熱層與該散熱件之結合製程，係包括：形成該導熱層於該散熱件上；以及該散熱件藉由該導熱層設於該非作用面上方，且該導熱層接觸結合該非作用面。
  14. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，係熱壓固定該導熱層於該非作用面上。
  15. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該半導體元件之作用面上具有複數電極墊，以電性連接該基板。
  16. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該導熱層係為低溫熔融之熱傳導材料。
  17. 如申請專利範圍第16項所述之半導體封裝件之製法，其中，該導熱層係為銲錫材料。
  18. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該導熱層含有佔該導熱層重量99.99%之銦材。
  19. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該導熱層之熔點係小於170℃。
  20. 如申請專利範圍第8項所述之半導體封裝件之製法，復包括回銲該導熱層。
  21. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該基板上復設有支撐件，以支撐該散熱件。
TW102100201A 2013-01-04 2013-01-04 半導體封裝件及其製法 TW201428905A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102100201A TW201428905A (zh) 2013-01-04 2013-01-04 半導體封裝件及其製法
CN201310013086.7A CN103915391A (zh) 2013-01-04 2013-01-14 半导体封装件及其制法
US13/894,716 US20140191386A1 (en) 2013-01-04 2013-05-15 Semiconductor package and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102100201A TW201428905A (zh) 2013-01-04 2013-01-04 半導體封裝件及其製法

Publications (1)

Publication Number Publication Date
TW201428905A true TW201428905A (zh) 2014-07-16

Family

ID=51040980

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102100201A TW201428905A (zh) 2013-01-04 2013-01-04 半導體封裝件及其製法

Country Status (3)

Country Link
US (1) US20140191386A1 (zh)
CN (1) CN103915391A (zh)
TW (1) TW201428905A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3038153A1 (en) * 2014-12-23 2016-06-29 Thomson Licensing Method for attaching a thermal pad to a heat sink, corresponding heat sink and electronic card
US9653373B2 (en) * 2015-04-09 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor package including heat spreader and method for manufacturing the same
WO2017091211A1 (en) * 2015-11-24 2017-06-01 Pramod Malatkar Electronic package that includes lamination layer
CN105742333B (zh) 2016-04-20 2021-04-30 京东方科技集团股份有限公司 显示面板母板、显示面板的制造方及显示装置
US11600548B2 (en) * 2020-05-29 2023-03-07 Google Llc Methods and heat distribution devices for thermal management of chip assemblies

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729052A (en) * 1996-06-20 1998-03-17 International Business Machines Corporation Integrated ULSI heatsink
US6742701B2 (en) * 1998-09-17 2004-06-01 Kabushiki Kaisha Tamura Seisakusho Bump forming method, presoldering treatment method, soldering method, bump forming apparatus, presoldering treatment device and soldering apparatus
KR20060040580A (ko) * 2003-04-02 2006-05-10 허니웰 인터내셔날 인코포레이티드 열적 상호접속 및 인터페이스 시스템, 및 이들의 제조 및사용 방법
JP2012164737A (ja) * 2011-02-04 2012-08-30 Sony Corp サブマウント、サブマウント組立体及びサブマウント組立方法

Also Published As

Publication number Publication date
CN103915391A (zh) 2014-07-09
US20140191386A1 (en) 2014-07-10

Similar Documents

Publication Publication Date Title
TWI541954B (zh) 半導體封裝件及其製法
TW201428905A (zh) 半導體封裝件及其製法
TW201640627A (zh) 電子裝置及其製法
TW201306202A (zh) 半導體封裝件及其製法
TWI652774B (zh) 電子封裝件之製法
TW201832297A (zh) 封裝堆疊構造及其製造方法
TW201929163A (zh) 電子封裝件及其製法
TWI601259B (zh) 電子封裝件及其半導體基板與製法
TWI566364B (zh) 半導體封裝件及其製法
TWI647802B (zh) 散熱型封裝結構
TW201440184A (zh) 半導體封裝件及其製法
TWI575685B (zh) 半導體裝置及其製法
TWI591788B (zh) 電子封裝件之製法
TWI760629B (zh) 電子封裝件及其導電基材與製法
TWI529881B (zh) The structure and method of composite carrier board for chip - scale wafer - level package
TWI506742B (zh) 半導體封裝件及其製法
TWI766761B (zh) 電子封裝件及其製法
TWI632653B (zh) 電子封裝結構
TWI520238B (zh) 半導體封裝件及其製法
TW201318113A (zh) 封裝基板及其製法
TW201814792A (zh) 基板結構及其製法
TWI381508B (zh) 半導體封裝裝置、半導體封裝結構及其製法
TW201822331A (zh) 電子封裝件
TWI533420B (zh) 半導體封裝件及其製法
TWI249823B (en) Semiconductor package and method for fabricating the same