TWI575685B - 半導體裝置及其製法 - Google Patents

半導體裝置及其製法 Download PDF

Info

Publication number
TWI575685B
TWI575685B TW102128600A TW102128600A TWI575685B TW I575685 B TWI575685 B TW I575685B TW 102128600 A TW102128600 A TW 102128600A TW 102128600 A TW102128600 A TW 102128600A TW I575685 B TWI575685 B TW I575685B
Authority
TW
Taiwan
Prior art keywords
electrical connection
substrate
semiconductor device
copper
connection pads
Prior art date
Application number
TW102128600A
Other languages
English (en)
Other versions
TW201507082A (zh
Inventor
廖怡茜
林畯棠
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW102128600A priority Critical patent/TWI575685B/zh
Publication of TW201507082A publication Critical patent/TW201507082A/zh
Application granted granted Critical
Publication of TWI575685B publication Critical patent/TWI575685B/zh

Links

Landscapes

  • Wire Bonding (AREA)

Description

半導體裝置及其製法
本發明係有關於一種半導體裝置及其製法，尤指一種不易翹曲的半導體裝置及其製法。
近年來，隨著3D IC(3D積體電路)的盛行，在半導體基板中形成貫孔、並配合晶圓對晶圓(wafer-to-wafer)的接合(bonding)及線路增層等製程以完成一半導體裝置的作法已經逐漸受到重視。
習知3D IC製程之晶圓對晶圓接合大多以銲料(solder)來連結，但銲料接點(solder joint)處常常容易發生電子遷移(electromigration)現象，進而有可靠度不佳的問題，且銲料接點之厚度較厚，約為10至15微米。
鑑於前述銲料接點之缺失，因此後來遂改良為銅-銅接點(Cu-Cu joint)，一般銅-銅接點之製程係必須進行於真空腔體(vacuum chamber)中，並須於該真空腔體中通入特定氣體(例如氦(helium))，且須加熱至400℃以上的溫度。
惟，在前述400℃以上的高溫下，半導體裝置容易發 生翹曲(warpage)，進而影響可靠度與良率；此外，前述製程也較為複雜，導致生產成本提高。
因此，如何避免上述習知技術中之種種問題，實已成為目前亟欲解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種半導體裝置，係包括：其上具有複數第一電性連接墊的第一基板；形成於各該第一電性連接墊上的金屬間化合物層，該金屬間化合物層之厚度係為0.5至5微米；以及結合至該第一基板之第二基板，其上具有複數第二電性連接墊，且各該第二電性連接墊對應連接各該第一電性連接墊上的金屬間化合物層。
於一具體實施例中，形成該金屬間化合物層之材質係為銅銀(CuAg)、銅金(CuAu)或銅錫(CuSn)。
於前述之半導體裝置中，形成該第一電性連接墊之材質係為銅，且形成該第二電性連接墊之材質係為銅。
本發明復提供一種半導體裝置之製法，係包括：於一第一基板上之複數第一電性連接墊上形成具有奈米顆粒之溶液；於該第一基板上接置一具有複數第二電性連接墊的第二基板，且各該第二電性連接墊對應連接各該第一電性連接墊上的具有奈米顆粒之溶液；以及加熱並壓合該第一基板與第二基板，以使各該第一電性連接墊接合至各該第二電性連接墊。
所述之製法中，形成該奈米顆粒之材質係為銀(Ag)、 銅(Cu)、金(Au)或錫(Sn)，該奈米顆粒之尺寸係為10至1000奈米，且形成該具有奈米顆粒之溶液的方式係為噴灑或浸泡。
於本發明之半導體裝置之製法中，於加熱並壓合該第一基板與第二基板後，該第一電性連接墊與第二電性連接墊之間係形成接合彼此的金屬間化合物層，形成該金屬間化合物層之材質係為銅銀(CuAg)、銅金(CuAu)或銅錫(CuSn)，且該金屬間化合物層之厚度係為0.5至5微米。
依上所述之半導體裝置之製法，該加熱之溫度係為200至250℃，且該加熱並壓合該第一基板與第二基板之步驟係在大氣環境中進行。
於前述之製法中，形成該第一電性連接墊之材質係為銅，且形成該第二電性連接墊之材質係為銅。
由上可知，因為本發明之製程僅需在一般大氣環境中進行，而無須抽真空機台，因此可降低生產設備的成本；此外，本發明之製程溫度較低，除了可降低生產成本外，更可減少半導體裝置翹曲之情形，以增進良率與可靠度。
11‧‧‧第一基板
111‧‧‧第一電性連接墊
12‧‧‧溶液
121‧‧‧奈米顆粒
13‧‧‧第二基板
131‧‧‧第二電性連接墊
14‧‧‧金屬間化合物層
第1A至1D圖所示者係本發明之半導體裝置及其製法的剖視圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第1A至1D圖所示者，係本發明之半導體裝置及其製法的剖視圖。
如第1A圖所示，提供一第一基板11，其上具有複數第一電性連接墊111，形成該第一電性連接墊111之材質係為銅，該第一基板11可為晶圓或晶片。
如第1B圖所示，於該等第一電性連接墊111上形成具有奈米顆粒121之溶液12，形成該奈米顆粒121之材質係為銀(Ag)、銅(Cu)、金(Au)或錫(Sn)，該奈米顆粒121之尺寸係為10至1000奈米，較佳尺寸為10奈米，形成該具有奈米顆粒121之溶液12的方式係為噴灑(jetting)或浸泡(dipping)。
如第1C圖所示，於該第一基板11上接置一具有複數第二電性連接墊131的第二基板13，且各該第二電性連接墊131對應連接各該第一電性連接墊111上的具有奈米顆 粒121之溶液12，形成該第二電性連接墊131之材質係為銅，該第二基板13可為晶圓或晶片。
如第1D圖所示，在大氣環境中加熱並壓合(或可稱熱壓結合(thermal compression bonding，簡稱TCB))該第一基板11與第二基板13，該加熱之溫度係為200至250℃，以使各該第一電性連接墊111接合至各該第二電性連接墊131，且該第一電性連接墊111與第二電性連接墊131之間係形成接合彼此的金屬間化合物(Inter-Metallic Compound，IMC)層14。當該奈米顆粒121之材質為銀、金或錫時，形成該金屬間化合物層14之材質係為銅銀(CuAg)、銅金(CuAu)或銅錫(CuSn)，該金屬間化合物層14之厚度係為0.5至5微米，較佳厚度為0.5微米。
本發明復提供一種半導體裝置，係包括：第一基板11，其上具有複數第一電性連接墊111；金屬間化合物層14，係形成於各該第一電性連接墊111上，該金屬間化合物層14之厚度係為0.5至5微米；以及第二基板13，其上具有複數第二電性連接墊131，且各該第二電性連接墊131對應連接各該第一電性連接墊111上的金屬間化合物層14。
於前述之半導體裝置中，形成該金屬間化合物層14之材質係為銅銀(CuAg)、銅金(CuAu)或銅錫(CuSn)。
於本實施例之半導體裝置中，形成該第一電性連接墊111之材質係為銅，且形成該第二電性連接墊131之材質係為銅。
綜上所述，相較於習知技術，由於本發明之製程僅需在一般大氣環境中進行，而無須抽真空機台，因此可降低生產設備的成本；此外，本發明之製程溫度較低，除了可降低生產成本外，更可減少半導體裝置翹曲之情形，以增進良率與可靠度。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
11‧‧‧第一基板
111‧‧‧第一電性連接墊
13‧‧‧第二基板
131‧‧‧第二電性連接墊
14‧‧‧金屬間化合物層

Claims (13)

  1. 一種半導體裝置，係包括：第一基板，其上具有複數第一電性連接墊；形成於各該第一電性連接墊上之金屬間化合物層，該金屬間化合物層之厚度係為0.5至5微米；以及結合至該第一基板之第二基板，其上具有複數第二電性連接墊，且各該第二電性連接墊對應連接各該第一電性連接墊上的金屬間化合物層，以令該金屬間化合物層接觸連接該第一電性連接墊與該第二電性連接墊。
  2. 如申請專利範圍第1項所述之半導體裝置，其中，形成該金屬間化合物層之材質係為銅銀(CuAg)、銅金(CuAu)或銅錫(CuSn)。
  3. 如申請專利範圍第1項所述之半導體裝置，其中，形成該第一電性連接墊之材質係為銅。
  4. 如申請專利範圍第1項所述之半導體裝置，其中，形成該第二電性連接墊之材質係為銅。
  5. 一種半導體裝置之製法，係包括：於一第一基板上之複數第一電性連接墊上形成具有奈米顆粒之溶液；於該第一基板上接置一具有複數第二電性連接墊的第二基板，且各該第二電性連接墊對應連接各該第一電性連接墊上的具有奈米顆粒之溶液；以及透過熱壓結合(Thermal Compression Bonding,TCB) 方式加熱並壓合該第一基板與第二基板，以使各該第一電性連接墊接合至各該第二電性連接墊，其中，於加熱並壓合該第一基板與第二基板後，該第一電性連接墊與第二電性連接墊之間係形成接合彼此的金屬間化合物層，且該金屬間化合物層之厚度係為0.5至5微米。
  6. 如申請專利範圍第5項所述之半導體裝置之製法，其中，形成該奈米顆粒之材質係為銀(Ag)、銅(Cu)、金(Au)或錫(Sn)。
  7. 如申請專利範圍第5項所述之半導體裝置之製法，其中，該奈米顆粒之尺寸係為10至1000奈米。
  8. 如申請專利範圍第5項所述之半導體裝置之製法，其中，形成該具有奈米顆粒之溶液的方式係為噴灑或浸泡。
  9. 如申請專利範圍第5項所述之半導體裝置之製法，其中，形成該金屬間化合物層之材質係為銅銀(CuAg)、銅金(CuAu)或銅錫(CuSn)。
  10. 如申請專利範圍第5項所述之半導體裝置之製法，其中，該加熱之溫度係為200至250℃。
  11. 如申請專利範圍第5項所述之半導體裝置之製法，其中，該加熱並壓合該第一基板與第二基板之步驟係在大氣環境中進行。
  12. 如申請專利範圍第5項所述之半導體裝置之製法，其中，形成該第一電性連接墊之材質係為銅。
  13. 如申請專利範圍第5項所述之半導體裝置之製法，其中，形成該第二電性連接墊之材質係為銅。
TW102128600A 2013-08-09 2013-08-09 半導體裝置及其製法 TWI575685B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102128600A TWI575685B (zh) 2013-08-09 2013-08-09 半導體裝置及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102128600A TWI575685B (zh) 2013-08-09 2013-08-09 半導體裝置及其製法

Publications (2)

Publication Number Publication Date
TW201507082A TW201507082A (zh) 2015-02-16
TWI575685B true TWI575685B (zh) 2017-03-21

Family

ID=53019487

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102128600A TWI575685B (zh) 2013-08-09 2013-08-09 半導體裝置及其製法

Country Status (1)

Country Link
TW (1) TWI575685B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
TWI776678B (zh) * 2021-09-15 2022-09-01 大陸商青島新核芯科技有限公司 半導體封裝件及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1957470A (zh) * 2004-05-06 2007-05-02 皇家飞利浦电子股份有限公司 组装方法和由该方法制成的组件
CN1960832A (zh) * 2004-05-27 2007-05-09 皇家飞利浦电子股份有限公司 焊料组合物和制备焊接物的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1957470A (zh) * 2004-05-06 2007-05-02 皇家飞利浦电子股份有限公司 组装方法和由该方法制成的组件
CN1960832A (zh) * 2004-05-27 2007-05-09 皇家飞利浦电子股份有限公司 焊料组合物和制备焊接物的方法

Also Published As

Publication number Publication date
TW201507082A (zh) 2015-02-16

Similar Documents

Publication Publication Date Title
TWI352414B (en) Semiconductor package structure
US7534715B2 (en) Methods including fluxless chip attach processes
JP4901933B2 (ja) 半導体装置の製造方法
TW200303588A (en) Semiconductor device and its manufacturing method
TWI635593B (zh) 基板結構
TWI668817B (zh) 半導體封裝之製造方法
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
JP2015130502A (ja) スタッドバンプとそのパッケージ構造、および、その製造方法
TWI644367B (zh) 一種具熱界面的裝置及製造方法
JP2007019360A (ja) 電子部品の実装方法
TWI446508B (zh) 無核心式封裝基板及其製法
TW201834159A (zh) 電子封裝件及其製法
TWI490994B (zh) 半導體封裝件中之連接結構
CN102610537B (zh) 一种半导体器件低温固态键合的方法
TWI497657B (zh) 打線結構及其製作方法
JP2014505365A (ja) フリップチップボールグリッドアレイの代替的な表面仕上げ
TWI575685B (zh) 半導體裝置及其製法
TWI484610B (zh) 半導體結構之製法與導電凸塊
TW201428905A (zh) 半導體封裝件及其製法
JP2014146638A (ja) 半導体装置の製造方法
TWI665774B (zh) 電子封裝件及其製法
JPWO2009044695A1 (ja) 電子部品の実装方法等
TWI496250B (zh) 封裝基板及其製法
US9576922B2 (en) Silver alloying post-chip join
JP2012129482A (ja) 半導体装置の製造方法