CN1957470A - 组装方法和由该方法制成的组件 - Google Patents

组装方法和由该方法制成的组件 Download PDF

Info

Publication number
CN1957470A
CN1957470A CNA200580014194XA CN200580014194A CN1957470A CN 1957470 A CN1957470 A CN 1957470A CN A200580014194X A CNA200580014194X A CN A200580014194XA CN 200580014194 A CN200580014194 A CN 200580014194A CN 1957470 A CN1957470 A CN 1957470A
Authority
CN
China
Prior art keywords
chip
metal layer
projection
layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200580014194XA
Other languages
English (en)
Other versions
CN100583432C (zh
Inventor
N·J·A·范韦恩
H·P·霍赫斯滕巴赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vlsi Technology Co Ltd
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34966754&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1957470(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1957470A publication Critical patent/CN1957470A/zh
Application granted granted Critical
Publication of CN100583432C publication Critical patent/CN100583432C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

提供一种组件(100)，其包括通过焊接连接件互相连接的第一芯片(20)和第二芯片(30)。该组件在第一芯片处包括凸起下金属化层和焊料凸起，且在第二芯片处包括金属化层。在这种情况下，焊料凸起被提供以具有小于90℃的接触角的流体层，并且在第二芯片处，在金属化层基础上形成金属间化合物，并且混合物的至少一种成分被用作焊料凸起。

Description

组装方法和由该方法制成的组件
本发明涉及将第一芯片组装到第二芯片的方法，包括以下步骤：
为在第一芯片的表面上的多个焊接垫(bond pads)提供焊料混合物，所述焊接垫被提供有凸起下金属化层。
提供一个第二芯片，其一个表面上具有多个焊接垫，在该焊接垫上被提供有凸起下金属化层。
组装第一和第二芯片，使第一芯片的焊接垫的至少一部分和第二芯片上相应的焊接垫相互面对，以及
通过加热在第一和第二芯片的焊接垫之间形成电连接。
该发明还涉及第一和第二芯片的组件，该第一和第二芯片都包括一个表面，该表面上具有暴露在钝化层的孔内的焊接垫，所述表面相互面对，并且第一芯片上的多个焊接垫通过焊料互连件与第二芯片上的相应焊接垫电连接。
这种方法和这种组件例如可从1990年1月10日公开的JP-A 02-005455得知，该组件包括Cr和Cu的凸起下金属化层，以及一个Au凸起(bump)。然后将该凸起连接到第二芯片的焊接垫的凸起上，并加热形成互连件。
已经完成了使用热压技术制造Au凸起的实验工作。第二芯片的焊接垫由Al制造，且在一些实验中被提供有金凸起。对这样制造的凸起进行了可靠性测试，得出了负面的结果。
因此，本发明的一个目的是对芯片上芯片(chip-on-chip)应用提供一种改进的形成凸起的方法。
该目的通过在凸起下金属化层上以流体层的形式提供焊料混合物来获得，其中流体层与凸起下金属化层的接触角小于90°，并且基于第二芯片处的金属化层和焊料混合物的至少一种成分形成金属间化合物。
该发明的方法使用一个非常薄的焊料层，其夹在凸起下金属化层和第二芯片金属化层之间。为了提供稳定的互连，选择焊料混合物和第二芯片的金属化层以使金属间化合物形成在两者的界面。这使得无论在制造过程或者在成品中都表现出良好的可靠性。在金凸起较大的情况下会出现两个相邻的凸起展开并从而熔化在一起的问题。而由于本发明的方法使用小剂量的焊料，这种风险被充分降低了。
本方法的另外的优点在于它允许一个很小的节距。在本领域中节距被定义为两个相邻的焊接垫的中心之间的距离。现有技术的方法由于加工需要不能够提供一个小的节距。本方法以一个TiAu或TiW粘附层开始，然后一个光刻胶层被施加和图案化。然后，使用金属作为凸起下金属化层和/或凸起。考虑到所需凸起的高度，该层的厚度是相当大的。如果光刻胶层上的孔很小，该孔可能不会被充分填满，也就不能生产出可靠的产品。在本发明的方法中，如果从根本上需要，也仅仅是在凸起下金属化层的准备中需要光刻胶。该金属化层的厚度明显小于凸起的厚度，因此，光刻胶中孔的直径可以被相应地缩小。
本发明的另外一个优点在于，可以使用不同尺寸的焊接垫，这些焊接垫都可以具有一个相同厚度和仍然充分的功能的凸起下金属化层。
该焊料混合物可以以不同的方式施加，然而，与此无关地，它们都具有5-20μm的比较小的高度。作为结果，第一和第二芯片之间的空隙非常小。但由于两芯片都具有一个具有至少接近相同的热膨胀系数的半导体基片，这不会造成问题。考虑到这种情况，优选接触角充分小于90°，优选小于60°，更加优选45°或更小。
本发明的进一步的优点是对非平面性留有足够的容差。该容差是所需的，以避免在焊接过程中被迫施加较大的力。该非平面性容差是通过在加热步骤中熔化凸起来获得。
在一个优选实施例中，第二芯片焊接垫上的金属化层具有一个被整平的表面。该特征对避免平面性问题具有有益的效果。需要一些非平面性容差以避免在将芯片焊接在一起的过程中被迫施加力。该金属化层的整平有效导致了在提供凸起下金属化层和特别是在提供焊料混合物时的容差值的上升。整平的表面可以通过在第二芯片处电镀金属化层来完成。另外或可替代的，可以在第二芯片处提供金属化层以后进行一个额外的整平处理，特别是在该金属化层是“柱形凸起(stud bump)”类型的时候。该第二芯片上的金属化层通常具有10-50微米数量级的厚度，优选在20-40微米的范围内，依凸起表面而定。该被整平的表面在这里被理解为在单一表面内具有小于2.5微米的厚度变化，优选小于1.0微米，更加优选小于0.5微米。在所有情况下，各凸起表面的共面性小于10微米，高度优选最多5.0微米，更加优选最多2.0微米。
该实施例的一个重要的特点是该整平的金属化层和焊接过程中施加的压力一起导致了金属化层具有比焊料混合物更大的直径。这具有有利影响，即焊接层和金属化层之间的整个界面都落在了金属化层的直径范围内，并且该整个界面是基本平的。作为结果，界面处的虚焊、坏焊即便没有完全避免也充分减少。
一般的，具有金属化层的焊接垫被作为岛状物(islands)横向放置在钝化层内。该实施例被发现进一步提供防止焊料扩散的围栏，因此焊料混合物不能够打湿钝化层的表面。此外，相比焊料抗蚀剂层或者结构的重布线层，钝化层趋向于具有非常平的表面。结果是，非平面性问题被最大程度地避免了。此外，钝化层表现出具有对任何底层填料的良好的附着力。然而也可能在两芯片组装之前提供具有一个底层填料的第一基片。具体包括聚酰亚胺或聚丙烯酸脂的该底层填料可以以箔片的形式被提供在第一芯片上。该箔片在慢慢加热到大约100℃时融化。由于第二芯片的重量以及可能施加在第二芯片上的力，第二芯片将沉入该融化的层，且同该焊料混合物接触。
在另一实施例中，第一芯片在焊料混合物的顶部提供有另外的具有更大高度的凸起，所述第一芯片横向延伸超出第二芯片。为了提供第一和第二芯片构成的系统与印刷电路板之间的接触，可以使用不同的组装技术。这些技术包括引线结合法，在侧面的端触点，或者穿过第一芯片朝向远离第二芯片的方向垂直互连件，提供一个柔性箔(flexfoil)及使用另一个倒装芯片层(flip chip level)。已经发现可以用倒装芯片技术制造到载体(引线框或者是一个外部的板)的互连件，其中凸起置于焊接连接的顶部。对于这些凸起，合适的材料是锡-银-铜焊料，但铅-锡是许多可选的替代之一。对这种组合，焊料混合物优选包括锡。这些另外的凸起可以在第二芯片组装在第一芯片之前设置在第一芯片上。
本发明的焊料混合物优选使用本身已公知的浸入焊接技术。这种技术例如在WO-A 96/08337中公开。已知浸入焊接技术可用于连接柔性载体上的多个芯片。柔性载体上的导体在邻近焊接垫的位置延伸，例如不被任何钝化层覆盖。作为结果，该凸起展开，并且将很难克服当组装两个刚性芯片时出现的非平面性问题。然而，对于柔性载体来说，不存在这些非平面性问题。
使用热电极结合技术可方便地实现加热步骤。在该步骤中，第一芯片例如在60-125℃的范围内被慢慢加热，而第二芯片被加热到一个金属间化合物在该期望的阶段将形成的温度。对于ξ-阶段AuSn金属间化合物的制造来说，其中AuxSn1-x，且0.1≤x≤0.3，该温度约为300℃。这个热电极结合优选与浸入焊接技术一起使用。
焊料混合物有多种选择。首先，合金元素有多种选择，该元素可以是锡、铟以及铊和镓。然后，焊料混合物中其它成分也有多种选择。它们基本上是锌、铋、铜、铟、金、银和铅。然而，考虑到无铅需求，铅不是优选。优选焊料混合物具有相对低的熔点；这减小了凸起下金属化层形成针形结晶的风险，特别是在其包含镍的情况下。这种合金的优选示例包括SnCu和SnBixInyZnz，其中x、y和z中至少有一个大于零，像BiIn，BiInZn，BiCu。
这里给出了第一芯片上的凸起下金属化层和凸起的两个主要实施例，特别是结合包括Sn的焊料混合物。在第一实施例中，凸起下金属化层包括镍，并且通过将第一芯片浸入到低熔点的Sn合金浴中来提供凸起。在该实施例中，镍可以通过使用无电镀处理被施加。该处理的优点是在制造凸起下金属化层时不需要额外的掩模；这又使得节距进一步降低到，例如10微米。然而，如果该凸起下金属化层在约250℃的温度下浸在纯锡浴中，将会形成NiSn金属间化合物。并且它们以针状的形式被形成，其从凸起表面凸出。这不能给出有用的结果。可以通过使用低熔点Sn合金来避免这种金属间化合物的形成。这些合金的例子包括SnPb、SnCu和SnBixInyZnz，其中x、y和z中至少一个大于零。优选使用无铅焊料。有利的是，该合金元素不参与到Sn与金属化层金属-特别是Au的反应中。
在一个有利的改动中，在浸入到浴中前，镍凸起下金属化层附有金粘附层。该金粘附层需要可焊接性的维护。然而，已经发现，在提供镍凸起下金属化层以后如果直接执行浸入步骤，该金层不是必要的。
在第二实施例中，该凸起下金属化层包括铜。该铜的典型厚度在10-15μm的数量级。如果焊接垫已经包括铜，该铜可以被用做焊接垫的一部分。然而，一般该凸起下金属化层将通过电镀形成。该铜被附有一个金粘附层，和一个Sn或任何Sn合金的凸起。优选该凸起被电镀地(galvanically)施加。该第二实施例表现出具有很好的可靠性。
在一个进一步的改动中，Au金属化层被涂在第二芯片的焊接垫上。也可以用Ni和Cu替换。另外的关于第二芯片金属化层和凸起的选择是使用与第一芯片一样或者相似的堆叠，例如Cu或Ni(Au)以及一个焊料的流体层。
该发明的第二个目的是提供具有很好可靠性和优选小节距的第一和第二芯片的组件。两个芯片都包括一个表面，该表面上具有焊接垫，这些焊接垫暴露在钝化层的孔内，所述的表面相互面对，并且第一芯片上的多个焊接垫通过一个焊接互连件电连接到第二芯片上的相应焊接垫。该焊接互连件是夹在第一凸起下金属化层和第二金属化层之间的一个层，该层具有小于金属化层的厚度，在所述层和所述第二金属化层之间的界面上形成金属间化合物。
实验显示该组件具有很好的可靠性。该组件另外具有互连件可以以低成本制造的优点。由于减小的互连件厚度，贵金属的用量被极大地降低。而且不需要在第一或第二芯片上设置单独的凸起。替代的，该功能通过使用电镀、非电镀和/或浸入处理的晶片级加工以沉积多个层。优选的，焊接互连件的长度小于50μm，更加优选小于40微米。
在一个有利的实施例中，该金属间化合物从AuSn和CuSn的组中挑选。基于Sn和一种贵金属的合金的互连件允许使用小的节距加工。在提供Sn时通过使用镀覆加工允许50-60μm的最小节距。使用Sn合金以及浸入焊料允许约30μm的最小节距。这允许在第一和第二芯片之间具有非常多的互连件。该非常多的互连件和小高度，以及低电阻允许第一芯片的功能可以迁移到第二芯片，或者相反。例如，一些特定的互连件可以从第二芯片迁移到第一芯片，允许第一芯片上的芯片上互连层的数目减小。此外，第二芯片可以包括电感和接地平面以有效地使用第二芯片。
该芯片上芯片(chip-on-chip)可以被用于不同的应用。它可以较好地是一个内存芯片和一个逻辑芯片的组合。它可以是一个识别芯片和一个微处理器的组合。它还可以是一个集成电路和一个包括退耦电容器和电感器的无源芯片的组合。该后面的组合是优选。此外，这样做的优点在于，集成电路可以具有一个例如铜或者金的标准的金属化层，而该无源芯片可以使用浸入焊接技术提供。换句话说，任何标准的集成电路可以同该无源芯片组装。在使用多于一个集成电路或使用其它电子元件例如BAW、MEMS或者天线时，这是特别有利的。此外，浸入焊接技术成本相对较低，其适用于无源芯片也不太贵的应用。
特别是对高频应用有利，且在小的节距基础上是允许的是，多个焊接垫形成棋盘图案或交错阵列。这样的棋盘图案允许地线和信号凸起具有理想的分布，这些同轴结构被构成为具有非常低的寄生电感。更大的焊接垫结构，例如环形焊接垫结构，可能被包括进来，以提高集成电路的电磁屏蔽。
此外，也可能把一个具有不同结构和功能的第二芯片组装到第一芯片上，以形成本发明的组件。此时适合在用作载体的第一芯片表面设置凸起下金属化层；设置具有贵金属或者其相似物的金属化层是非常简单的。
从下面描述的实施例，本发明的这些和其它的方面是很明显的，并且将参考下面描述的实施例来说明。
附图中：
图1A-1D是该方法中的不同阶段的剖视图；
图2是得到的装置的剖视图；
图3是该装置第二实施例的剖视图。
附图不是按照比例绘制，为了清晰起见，对一些部分进行了放大。在不同的图中，相似的附图标记代表相似或者对等的部分。该实施例仅作为示例，不能被理解为对保护范围的限制。
图1A表示该方法的第一步，其中提供了载体10和第一芯片20和第二芯片30的组件50。第一芯片20和第二芯片30每个都具有一个工作侧21、31和一个后侧22、32。在工作侧上限定了多个元件，即，第一芯片20上的无源元件集成电路和第二芯片30上的有源元件集成电路。在本例中第二芯片30包括一个硅基片，然而也可能包括一个例如III-V材料的基片。第一芯片20和第二芯片30各自在它们的工作侧21、31上具有一个金属化层，该金属化层包括-第一-焊接垫，为清晰起见其未示出。在第一和第二芯片20、30上对应的焊接垫被相互连接到第一互连件24。第一金属互连件24可以被埋入底层填料层中，该底层填料层本身是已知的。第一芯片20进一步包括具有焊球23的第二焊接垫(也未示出)。应该发现第一和第二焊接垫都形成了球栅阵列(Ball Grid Array)，其中第一焊接垫的节距和第一金属互连件24的高度小于第二焊盘接垫的节距和焊球23的高度。这些焊接垫被成形到Cu或Al层中。第一芯片20上的第一和第二导电焊接垫例如通过第一芯片上的互连件相互电连接；然而不需要一个直接的互连件。
本例中载体10是引线框，其包括第一侧11和相对侧12。载体10包括第一和第二Cu导电层。引线框10通过采用半蚀刻(semi-etching)技术，首先形成第一侧11然后形成第二侧12，或者相反的步骤精巧地蚀刻而成。由此形成了散热器13，导电互连件14、15和接触表面16、17，其中散热器也是接触表面。散热器13通常通过4条导线连接到引线框10的其余部分。在导电互连件13、14下具有一个开放空间18。本实施例中，一种导电粘合剂，例如包括玻璃环氧树脂粘合剂或者焊料25的银，被粘附在引线框10的第一侧1，即在散热器13上，该粘合剂是非必要的。在第一侧1上，进一步沉积焊点26，例如通过模版印刷。
根据本发明，第二芯片30具有厚度约30μm的Au、Cu或Ni金属化层；在本例中使用Au金属化层。根据焊接垫的金属-通常是Al或者Cu-焊接垫可以设置一个粘附层，例如NiV，TiW或其相似物。
第一芯片20具有凸起下金属化层，在本例中第一和第二焊接垫上都是Cu凸起下金属化层。第一焊接垫的节距为40μm，第二焊接垫的节距是120μm。在电镀处理中，通过使用光刻胶掩模和以焊接垫作为电镀基板，应用凸起下金属化层。可替代的，该凸起下金属化层可以通过非电镀和无掩模的处理形成，此时凸起下金属化层的厚度是例如10μm。
在此顶端，锡-铋SnBi42层或铅-锡层通过浸入焊接应用。该层在200-220℃的条件下被应用，因此避免了NiSn金属间化合物形成为穿过焊料层的针形突起。然后，SAC焊料的焊料凸起被提供在第一芯片20的第二焊接垫上，SAC焊料包括超过96％的Sn，3％的Ag和约0.5％的Cu。因此第二焊接垫具有一堆Ni凸起下金属化层、一个SnBi42焊料层和一个焊球。
然后，第一芯片20和第二芯片30被组装，使得对应的焊接垫相互面对。这是在慢慢加热第一芯片20到约100℃的温度下达到的。第二芯片30通过热电极结合被组装，也就是意味着在焊接过程中，第二芯片30的背侧被加热至300-350℃的温度。通过这种方式，包括近似Au80Sn20组成的金属间化合物AuSn被形成。虽然这里示出第一芯片20是单独的芯片，但是特别优选在第二芯片的组装过程中，第一芯片20仍然是晶片的一部分。在那种情况下，以已知的方式在其后进行一个分离步骤。
图1B示出第一芯片20和第二芯片30的组件50被附着到基片的第一侧11上后的情形。然后把第二芯片30的背部32压入粘附层25，此时焊点和焊球相互连接形成一个金属互连件27。如该领域技术人员将能理解的，该金属互连件27不是固态的，直到热处理以后。此处使用的焊料是低熔点SAC焊料，其包括超过96％的Sn，3％的Ag和约0.5％的Cu。导电互连件14、15在附着到组件50的过程中被轻微地向后弯曲，这一事实未示出。这是可能的，因为在导电互连件14、15下面存在一个弹性层，这里是一个空气层。这种弯曲导致了在导电互连件14、15上具有一个向上的压力。
图1C示出了导电粘结剂固化以后的情况。这种情况由100-150℃的热处理造成。当粘附层25收缩时，接线框上的散热器13被拔起。结果造成一个向下的压力。可以使用焊料来代替导电粘接剂。这不会改变其中的原理，但是导致需要在更高的温度下进行热处理。
图1D示出了金属互连件27被加热到超过它们的回流温度且已能变形的情况。在保持与基片10或第一芯片20的连接没有断开的情况下，金属互连件27被压平。结果是在导电互连件14、15和散热器13中的应力被释放。
已经进行了试验来测定这样制造的具有铜隆起焊料下金属化层的组件的焊接连接的强度和稳定性。高温容量测试，也被称为HTSL测试，在200℃条件下完成。经过96个小时，18个样本中的17个第一和第二芯片之间的第一互连件仍然完好。温度周期寿命测试，也被称为TMCL，在-55到+125℃条件下完成。经过1000个周期，18个样本中的17个依然完好。对于第二互连件，HTSL给出了96个小时以后18个样本中的16个依然完好的结果，TMCL给出了1000个周期后18个样本中的18依然完好的结果。结论是该系统工作正常。
图2给出了在封装80施加以后的最终的装置100。该封装包括一个本身已知的钝化材料，例如填充玻璃的环氧树脂、聚酰亚胺或者另一种被专家选用的具有期望膨胀系数的树脂。在这种情况下，基片10被埋入封装80中，此时开口18被填充以及第二侧12上的接触表面可以被外部接触到。在装置整体准备好被放置到例如印刷电路板的载体上后，也是无铅类型的焊球可以被应用于此。装置100此时从外部观察与任何其它半导体装置无异。
图3显示装置100的第二实施例的剖视图。在这个实施例中，除了第二芯片30，还设置了第三芯片40。芯片30、40的工作侧31、41都面向第一芯片20的工作侧21。然后，第一和第三金属互连件24、28提供了电触点。通过粘附层25、29，芯片30、40以它们的背侧32、42分别连接到第一散热器13和第二散热器19。散热器13、19没有被导电互连，并且可能以不同的电压驱动，例如+5伏和-5伏，如期望的。在这种情况下，第二和第三芯片30、40是不同频带的放大器。这里使用的第一芯片20是所谓的无源芯片，并包括其中限定了垂直电容器的高欧姆硅基片。此外在第一侧21上还限定了电阻器、比垂直电容器容量小的平面电容器和导电互连件。

Claims (12)

1、一种将第一芯片组装到第二芯片的方法，包括以下步骤：
为在第一芯片的表面上的多个焊接垫提供焊料混合物，所述焊接垫具有凸起下金属化层；
提供第二芯片，其表面上具有多个焊接垫，焊接垫上具有凸起下金属化层；
组装第一和第二芯片，使第一芯片的焊接垫的至少一部分和第二芯片上相应的焊接垫相互面对，以及
通过加热在第一和第二芯片的焊接垫之间形成电连接，
其中焊料混合物以流体层的形式设置在凸起下金属化层上，该流体层与凸起下金属化层的接触角小于90°，且以第二芯片处的金属化层以及焊料混合物的至少一种成分为基础形成金属间化合物。
2、如权利要求1或2所述的方法，其中第二芯片上的金属化层具有被整平的表面。
3、如权利要求1所述的方法，其中第一芯片在焊料混合物的顶部配有另外的具有更大高度的凸起，所述第一芯片横向延伸超出第二芯片。
4、如权利要求1所述的方法，其中焊料混合物的合金成分从Sn、In和Ge的组中挑选，并且其中第二芯片金属化层包括的成分从Au、Cu、Ni、Pd、Pt和Co的组中挑选。
5、如权利要求4所述的方法，其中焊料混合物的合金成分是Sn，并且其中第二芯片处的金属化层包括的成分从Au、Cu和Ni的组中挑选。
6、如权利要求5所述的方法，其中在第一芯片的焊接垫上的凸起下金属化层包括镍，并且通过将第一芯片浸入到低熔点的Sn合金浴中来提供凸起。
7、如权利要求3或5所述的方法，其中在第一芯片的焊接垫上的凸起下金属化层包括铜。
8、如权利要求1所述的方法，其中加热步骤是一个热电极结合步骤，其中第一芯片被加热到50和200℃之间的一个温度，并且第二芯片被加热到适合形成金属间化合物的温度。
9、一种第一芯片和第二芯片的组件，第一芯片和第二芯片都包括一个半导体基片和表面，该表面上具有焊接垫，这些焊接垫暴露在钝化层的孔内，所述的表面相互面对，并且第一芯片上的多个焊接垫通过焊接互连件电连接到第二芯片的相应焊接垫，
其中焊接互连件是夹在第一凸起下金属化层和第二金属化层之间的层，该层具有小于金属化层的厚度，在所述层和所述第二金属化层之间的界面上形成金属间化合物。
10、如权利要求9所述的组件，其中焊接互连件的长度小于50μm。
11、如权利要求9所述的组件，其中该金属间化合物从AuSn和CuSn组中挑选。
12、如权利要求9所述的组件，其中第一芯片横向延伸超出第二芯片，且提供有位于焊接互连层顶部的凸起。
CN200580014194A 2004-05-06 2005-04-28 组装方法和由该方法制成的组件 Active CN100583432C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04101963.9 2004-05-06
EP04101963 2004-05-06

Publications (2)

Publication Number Publication Date
CN1957470A true CN1957470A (zh) 2007-05-02
CN100583432C CN100583432C (zh) 2010-01-20

Family

ID=34966754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580014194A Active CN100583432C (zh) 2004-05-06 2005-04-28 组装方法和由该方法制成的组件

Country Status (6)

Country Link
US (1) US8268672B2 (zh)
EP (1) EP1745510A2 (zh)
JP (1) JP5208500B2 (zh)
CN (1) CN100583432C (zh)
TW (1) TW200618251A (zh)
WO (1) WO2005109503A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575685B (zh) * 2013-08-09 2017-03-21 矽品精密工業股份有限公司 半導體裝置及其製法
CN106716627A (zh) * 2014-10-03 2017-05-24 Mc10股份有限公司 具有嵌入式集成电路裸片的柔性电子电路及其制作和使用方法
CN107427946A (zh) * 2015-03-04 2017-12-01 赛峰电气与电源公司 通过金属间化合物装配两个元件的钎焊方法以及含有通过金属间化合物装配的两个元件的装置
CN108323009A (zh) * 2018-01-11 2018-07-24 南昌黑鲨科技有限公司 器件结构及器件布局
CN108808440A (zh) * 2018-06-11 2018-11-13 湖北航星光电科技股份有限公司 一种eml器件封装中芯片与基板电互连的结构及制法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211125A (ja) 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
US7964951B2 (en) * 2009-03-16 2011-06-21 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
KR101049698B1 (ko) * 2010-11-02 2011-07-15 한국세라믹기술원 Ｌｅｄ 어레이 모듈 및 이의 제조방법
JP2012169440A (ja) * 2011-02-14 2012-09-06 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
CN104651898B (zh) * 2015-02-09 2018-01-16 大连理工大学 一种金属间化合物薄膜的制备方法
TWI582916B (zh) * 2015-04-27 2017-05-11 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程
US9842818B2 (en) 2016-03-28 2017-12-12 Intel Corporation Variable ball height on ball grid array packages by solder paste transfer
US10304799B2 (en) * 2016-12-28 2019-05-28 Intel Corporation Land grid array package extension

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763829A (en) * 1986-06-04 1988-08-16 American Telephone And Telegraph Company, At&T Bell Laboratories Soldering of electronic components
JPH025455A (ja) 1988-06-24 1990-01-10 Hitachi Ltd チップオンチップの半導体装置
DE4432774C2 (de) 1994-09-15 2000-04-06 Fraunhofer Ges Forschung Verfahren zur Herstellung meniskusförmiger Lotbumps
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
EP1100123A1 (en) * 1999-11-09 2001-05-16 Corning Incorporated Dip formation of flip-chip solder bumps
JP2001135659A (ja) * 1999-11-09 2001-05-18 Towa Corp 電子部品の樹脂封止成形用金型
JP2002043352A (ja) * 2000-07-27 2002-02-08 Nec Corp 半導体素子とその製造方法および半導体装置
JP2002070918A (ja) 2000-08-31 2002-03-08 Kayaba Ind Co Ltd フロントフォーク
JP3866503B2 (ja) 2000-10-18 2007-01-10 株式会社東芝 半導体装置
JP4505983B2 (ja) * 2000-12-01 2010-07-21 日本電気株式会社 半導体装置
US6507115B2 (en) 2000-12-14 2003-01-14 International Business Machines Corporation Multi-chip integrated circuit module
US20020105789A1 (en) 2001-02-02 2002-08-08 Siliconware Precision Industries Co., Ltd. Semiconductor package for multi-chip stacks
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575685B (zh) * 2013-08-09 2017-03-21 矽品精密工業股份有限公司 半導體裝置及其製法
CN106716627A (zh) * 2014-10-03 2017-05-24 Mc10股份有限公司 具有嵌入式集成电路裸片的柔性电子电路及其制作和使用方法
CN107427946A (zh) * 2015-03-04 2017-12-01 赛峰电气与电源公司 通过金属间化合物装配两个元件的钎焊方法以及含有通过金属间化合物装配的两个元件的装置
CN108323009A (zh) * 2018-01-11 2018-07-24 南昌黑鲨科技有限公司 器件结构及器件布局
CN108808440A (zh) * 2018-06-11 2018-11-13 湖北航星光电科技股份有限公司 一种eml器件封装中芯片与基板电互连的结构及制法

Also Published As

Publication number Publication date
WO2005109503A2 (en) 2005-11-17
WO2005109503A3 (en) 2006-03-16
JP5208500B2 (ja) 2013-06-12
JP2007537588A (ja) 2007-12-20
US20110275176A1 (en) 2011-11-10
US8268672B2 (en) 2012-09-18
CN100583432C (zh) 2010-01-20
TW200618251A (en) 2006-06-01
EP1745510A2 (en) 2007-01-24

Similar Documents

Publication Publication Date Title
CN100583432C (zh) 组装方法和由该方法制成的组件
US6586843B2 (en) Integrated circuit device with covalently bonded connection structure
US7554201B2 (en) Tin-bismuth (Sn-Bi) family alloy solder and semiconductor device using the same
US8592995B2 (en) Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
US7078822B2 (en) Microelectronic device interconnects
KR100454381B1 (ko) 반도체 장치 및 그 제조 방법
US7335988B2 (en) Use of palladium in IC manufacturing with conductive polymer bump
US7956468B2 (en) Semiconductor device
US6844052B2 (en) Method for underfilling semiconductor components
US20090289360A1 (en) Workpiece contact pads with elevated ring for restricting horizontal movement of terminals of ic during pressing
US20080001288A1 (en) Semiconductor Device and Manufacturing Method Thereof, Semiconductor Package, and Electronic Apparatus
CN101425489A (zh) 微电子封装中焊料凸点连接金属化层及应用
KR100843632B1 (ko) 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법
KR20100080352A (ko) 금속 범프를 가진 반도체 패키지 기판
CN101044619A (zh) 具有电接触的衬底及其制造方法
KR100744149B1 (ko) 은 범프를 이용한 반도체 패키지 구조 및 형성 방법
KR100705757B1 (ko) 극미세피치를 가지는 플립칩 및 이의 제조방법
KR100834804B1 (ko) 금속 스터드 스택 또는 칼럼을 이용한 플립칩 접속방법 및전자회로기판
KR101054294B1 (ko) 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법
TWI220304B (en) Flip-chip package substrate and flip-chip bonding process thereof
Jung et al. Flip chip soldering and adhesive bonding on organic substrates
Kloeser et al. Approaches to flip chip technology using electroless nickel-gold bumps
WO2007078148A2 (en) Flip chip mount type of bump, manufacturing method thereof, and bonding method for flip chip using non conductive adhesive

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070824

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070824

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170510

Address after: Delaware

Patentee after: VLSI Technology Co., Ltd.

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

TR01 Transfer of patent right