CN108808440A - 一种eml器件封装中芯片与基板电互连的结构及制法 - Google Patents

一种eml器件封装中芯片与基板电互连的结构及制法 Download PDF

Info

Publication number
CN108808440A
CN108808440A CN201810593108.4A CN201810593108A CN108808440A CN 108808440 A CN108808440 A CN 108808440A CN 201810593108 A CN201810593108 A CN 201810593108A CN 108808440 A CN108808440 A CN 108808440A
Authority
CN
China
Prior art keywords
electrode
substrate
metal
chip
convex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810593108.4A
Other languages
English (en)
Inventor
梁迎新
周旭亮
于红艳
王梦琦
潘教青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Sailstar Photoelectric Polytron Technologies Inc
Original Assignee
Hubei Sailstar Photoelectric Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Sailstar Photoelectric Polytron Technologies Inc filed Critical Hubei Sailstar Photoelectric Polytron Technologies Inc
Priority to CN201810593108.4A priority Critical patent/CN108808440A/zh
Publication of CN108808440A publication Critical patent/CN108808440A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/026Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265Intensity modulators
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/026Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261Non-optical elements, e.g. laser driver components, heaters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及EML器件微波封装中芯片与基板的电互连结构和制作方法。电互连结构为:一个绝缘片,上面有两个导电金属条,每个金属条的两端分别焊接于芯片电极和基板电极。电互连结构的制法为:第一步制作顶盖,它包括:一个绝缘片(9),上面有两个金属条(10,13),两金属条的小端有小凸焊点(11,14),大端有大凸焊点(12,15);第二步把顶盖倒扣焊在EML芯片和基板的组件上,实现电极间电连接。顶盖上导电金属条能够做得较宽、较厚,使得连接电路的电阻和寄生电感较小,以致EML器件的频率响应特性较好,利于提高调制速率。用大面积衬底片类似微电子芯片的制备来制作顶盖,制出的顶盖规格统一且制造成本很低。

Description

一种EML器件封装中芯片与基板电互连的结构及制法
技术领域
本发明属于光电子器件封装中的电互连技术,特别是涉及EML器件微波封装中EML芯片电极与基板电极间的电互连结构和制作方法。
背景技术
电吸收调制DFB激光器(EML,Electroabsorption modulated DFB lasers)是光通信中用于发送光信号的重要器件,制造高调制速率的EML器件对于发展高速光通信具有重要的意义。EML器件是由EML芯片封装而成。EML芯片是分布反馈布拉格激光器(DFB)和电吸收调制器(EAM)的集成芯片。一般的情况是,EML芯片的底面有DFB和EAM的公共地电极,而EML芯片的顶面有DFB顶面的“芯片直流电极”和EAM顶面的“芯片信号电极”,这两个电极通称为“芯片电极”。使用EML时,直流电加在芯片直流电极和芯片的公共地电极之间以使DFB处于激射发光的工作状态,微波调制信号加在芯片信号电极和芯片的公共地电极之间以使EAM对DEB发射来的光线进行开关调制。
就一般的情况来说,把EML芯片封装制备成EML器件,首先需要把EML芯片安装在基板上制成“芯片-基板组件”,然后在芯片-基板组件上实现电互连。所涉及的芯片-基板组件是实现电连接的基础,见图1所示,它是把EML芯片6底面的公共地电极与基板1表面的地电极2密切接触并且牢固焊接而成,这种安装方式使得基板能够作为热沉把芯片工作时所产生的热量良好地传导和散发出去;基板1表面还有用于向EAM提供调制信号的“基板信号电极”3和用于向DFB提供直流电流的“基板直流电极”4,这两个电极通称为“基板电极”;另外,在基板上还做有一个连接基板信号电极3与基板表面的地电极2的电阻5,为的是实现电路匹配;EML芯片的顶面有EAM顶面的“芯片信号电极”7和DFB顶面的“芯片直流电极”8,这两个电极通称为“芯片电极”。这里所谓在芯片-基板组件上实现芯片电极与基板电极的电互连,是指:把芯片信号电极7和基板信号电极3实现电连接,并且把芯片直流电极8和基板直流电极4实现电连接(其他的电连接,例如地电极的电连接、匹配电阻的电连接等,因为在制备芯片-基板组件时已经实现,不再包括在内)。
就现有技术来说,实现芯片电极与基板电极电互连的结构和做法,见图2所示,一般是用两段金丝,其中一段金丝11′ 的两端分别焊接于芯片信号电极7和基板信号电极3,其中另一段金丝13′ 的两端分别焊接于芯片直流电极8和基板直流电极4;金丝焊接于芯片电极通常是采用“球形焊”方式,而金丝焊接于基板电极通常是采用“楔形焊”方式。受金丝焊接工艺的限制,金丝的直径不能太大,否则难以实现焊接,金丝直径通常小于35微米。
以上所述的EML芯片与基板的电连接结构可见于以下两个文献:① Chengzhi Xu,Y. Z. Xu, Yanli Zhao, Kunzhong Lu, Weihua Liu, and Wen Liu, PerformanceImprovement of 40-Gb/s Electroabsorption Modulator Integrated Laser ModuleWith Two Open-Circuit Stubs, IEEE PHOTONICS TECHNOLOGY LETTERS, Vol.24, p2046, 2012;②中国发明专利申请公开说明书CN 1067858899 A,专利名称:一种10G小型化EML激光器热忱,申请号:20171和0123730.4,申请人:大连藏龙光电子科技有限公司。
如果EML器件的调制速率较高,那么其电路中交流电的频率就较高。在这种情况下,芯片信号电极7与基板信号电极3之间用金丝焊接来实现电连接有如下缺点:(i)由于金丝较细,以致电路的电阻和寄生电感较大,调制信号在传输中将有较大的衰减延迟,造成EML器件的频率响应特性较差;(ii)器件在使用过程中,金丝容易受环境因素影响发生振动等形变,以致电路的寄生电感数值不恒定,造成EML器件工作不稳定;(iii)用金丝焊接工艺制备同一设计的器件,制备出的各器件其金丝的长度、形状及焊点位置等差别较大,以致电路的电阻和寄生电感值不一致,造成各器件的性能参数一致性较差。
发明内容
本发明提出了在EML器件封装中替代金丝焊接来实现芯片和基板电互连的一种新结构及制作方法,为的是解决背景技术中所说的芯片与基板的电互连电路其电阻和寄生电感较大,器件使用中其数值不恒定,以及制备的各器件其性能参数一致性差的问题。
本发明的技术方案如下:
本发明所谓实现芯片和基板的电互连,是在已有的芯片-基板组件上来实现电互连,作为基础的芯片-基板组件,它是把EML芯片的底面安装固定在基板的表面而制成,安装固定后EML芯片底面的地电极与基板表面的地电极已实现电连接,所涉及的EML芯片,其顶面有两个芯片电极,即EAM顶面的芯片信号电极和DFB顶面的芯片直流电极,两电极的表面为金材料,所涉及的基板,其表面有两个待连接的基板电极,即基板信号电极和基板直流电极,两电极的表面也为金材料。
(1)本发明要实现的芯片电极和基板电极的电互连结构如下:一个绝缘片,它表面上有两个片状的导电金属条,其中一个金属条其小端和大端分别以金属焊接于芯片信号电极和基板信号电极,其中另一个金属条其小端和大端分别以金属焊接于芯片直流电极和基板直流电极。芯片信号电极的面积一般较小,为的是减小它与芯片下表面的地电极所构成的电容,因此金属条小端与芯片信号电极之间的焊接金属的截面积也较小,并且金属条小端的圆盘区域也较小,为的是减小电路寄生电容;金属条大端与基板信号电极之间的焊接金属其长度略大于芯片的厚度,其截面积可以较大,以减小电阻和电感;导电金属条的厚度以及由大端到小端渐变的宽度由对其所设计的电阻和电感值来决定,厚度和宽度较大可以使电阻和电感值较小。
(2)对于(1)所述芯片电极和基板电极的电互连结构,本发明的制作方法是:第一步,制作一个带有导体结构的顶盖,它包括:一个绝缘片,其表面上有两个片状的导电金属条,其中一个金属条为信号导电金属条,它的小端和大端分别有用于与芯片信号电极焊接的小凸焊点和用于与基板信号电极焊接的大凸焊点,其中另一个金属条为直流导电金属条,它的小端和大端分别有用于与芯片直流电极焊接的小凸焊点和用于与基板直流电极焊接的大凸焊点,四个凸焊点都有在焊接温度可熔化的可熔金属部分;所制作的四个凸焊点的位置、几何尺寸和可熔金属部分要达到如下要求:当把顶盖正确的倒扣在芯片-基板组件上面时,能够使每个凸焊点对准用其焊接的相应电极的预定焊接位置,并且在凸焊点被加热到焊接温度以及把顶盖压向芯片-基板的情况下,凸焊点上熔化的金属部分能够接触到用其焊接的相应电极。第二步,再把顶盖倒扣在芯片-基板组件实现焊接:用器械把顶盖倒扣在芯片-基板组件上面,使每个凸焊点对准用其焊接的相应电极的预定焊接位置,回流加热至焊接温度,使凸焊点的可熔金属部分熔化,并且把顶盖压向芯片-基板,使凸焊点上熔化的金属部分能够接触到用其焊接的相应电极,然后使熔化的金属部分冷却凝固,完成焊接,则制成电互连结构。
(3)上面(2)所述的顶盖可以按如下方式来制作:用一张整体或表层具有绝缘性质的片状材料作为衬底片,利用现有的制作微电子芯片金属层的工艺以及现有的凸焊点制作方法,在衬底片上制作出顶盖列阵结构,然后裂解出各个单个的顶盖。
(4)以上面(3)所述的方式制作顶盖可按如下步骤进行:
A1. 选取在焊接温度不会变质的衬底片,在衬底片表面制作一层金属膜,为的是以后通过腐蚀掉金属膜多余的区域而使保留的区域成为所设计的顶盖上的两个导电金属条,金属膜选用铜材料制作;
A2. 对于步骤A1所制出的片材,在铜金属膜的将形成两个导电金属条的两个区域上,以氧化硅或氮化硅材料制作覆盖层,形成两个条状硅化物覆盖层;
A3. 在步骤A2所制出的片材上,应用光刻工艺及氢氟酸腐蚀工艺,把两个条状硅化物覆盖层每一个的两端打开窗口,暴露出铜金属膜的相应于凸焊点底面的区域;然后应用溅射金属工艺,在相应于凸焊点底面的区域上制作凸焊点的下金属层,制作下金属层的材料要使得下金属层的下部能够与铜金属膜浸润并且下金属层的上部能够与凸焊点的可熔金属部分浸润;
A4. 在步骤A3所制出的片材上,应用光刻工艺及电镀沉积金属工艺,按照现有的凸焊点制作方法在诸凸焊点的下金属层之上制作凸台,制作凸台所用的各金属材料是能够在焊接温度熔化形成凸焊点的可熔金属部分的材料,所制成的四个凸台包括用于制作两个小凸焊点的两个小凸台和用于制作两个大凸焊点的两个大凸台;
A5. 在步骤A4所制出的片材上,去除全部光刻胶掩膜层,在两个大凸台上分别放置两个表面镀金的铜金属球,然后将该片材回流加热到所设计的焊接温度,使小凸台熔化形成小凸焊点的可熔金属部分,并且使大凸台熔化形成包裹着铜金属球的大凸焊点的可熔金属部分,冷却后制成四个凸焊点;
A6. 在步骤A5所制出的片材上,选择对衬底片没有腐蚀作用的腐蚀剂,腐蚀掉暴露的铜金属膜部分,使硅化物覆盖层之下的以及凸焊点之下的铜金属部分得以保留,成为所设计的顶盖上的导电金属条;
A7. 对于步骤A6所制出的有顶盖列阵结构的片材,用器械把其裂解成各个单个的顶盖。
(5)采用上面(4)所述的步骤制作顶盖,所说的衬底片可以用氮化铝陶瓷片,或者氧化铝陶瓷片,或在表面有氧化硅层的硅晶圆片。
(6)采用上述(4)或(5)所述的步骤制作顶盖,步骤A4和A5中所说的凸焊点的可熔金属部分可以用金锡合金材料,或者铅锡合金材料,或者锡银铜合金材料。
(7)采用上述(6)所述的步骤制作顶盖,步骤A6所说的腐蚀剂可以用FeCl3溶液。
以上实现芯片与基板电互连的做法,顶盖上有一个导电金属条,其两端分别与EAM顶面的芯片信号电极和基板信号电极通过熔化凸焊点完成焊接,这样制作的电互连与通常用金丝焊接制作的电互连做比较,有如下优点:金属条的截面积可以做得比金丝的截面积大许多,从而可以使电互连电路的电阻和寄生电感都较小;金属条是牢固地附着于顶盖上的,并且其两端又牢固地焊接于芯片信号电极和基板信号电极上,因此在EML使用中这个电连接结构不容易受环境因素影响而发生振动等形变,从而寄生电感恒定不变。这些优点能够使得所制成的EML器件对较高的交流电频率有较好的响应,因此有利于制造调制速率较高的EML器件。
顺便指出,芯片直流电极和基板直流电极的电连接,因为输送的是使DFB激射的直流电,电路的电阻、电感和电容基本没有不良影响。这个直流电连接采用与信号电连接同样的结构并且同步完成制作,是因为这样做很简便,并且几乎不增加制作成本。
另外,本发明所说的顶盖的制作方法,类似于微电子芯片的制作,用一张面积很大的衬底片按同一设计和同一工艺过程同时制出很多的顶盖,这种制作方法使得制出的顶盖其金属条和凸焊点在材料成分和几何尺寸上相当精确,用这样的顶盖做电连接能够使制备的各个器件在性能参数上比较一致。另外,这样的批量制作,还使得每个顶盖的制作成本非常低。
附图说明
图1是实现电互连之前芯片-基板组件的立体图。
图2是现有技术中芯片与基板电互连结构的立体图。
图3是本发明具体实施方式中带有导体结构的顶盖的立体图。
图4是本发明具体实施方式中芯片与基板电互连结构的前视图。
图5是顶盖制作实施例中在衬底片上制作了铜金属膜和两个条状氧化硅覆盖层所得到的片材的立体图。
图6是在图5所示的片材上在每个条状氧化硅覆盖层的两端开了窗口并且在窗口中的铜金属膜的区域淀积了凸焊点的下金属层后所得片材的立体图。
图7是在图6所示的片材上在每个凸焊点的下金属层上通过淀积金和锡制出了凸台后所得片材的立体图。
图8是在图7所示的片材上在两个大凸台上放置了表面镀金的铜金属球后所得片材的立体图。
图9是图8所示的片材通过加热融化凸台再冷却形成了凸焊点后所得片材的立体图。
具体实施方式
为了对本发明的技术方案进行更详细和具体地说明,以下结合附图来描述具体实施方式。
本发明所谓实现芯片和基板的电互连,是在已有的芯片-基板组件上来实现电互连,作为基础的芯片-基板组件,见图1,一般是把EML芯片6底面的公共地电极与基板1表面的地电极2密切接触并牢固焊接而成;所涉及的EML芯片6,顶面有两个芯片电极,即EAM顶面的芯片信号电极7和DFB顶面的芯片直流电极8,此二芯片电极的上表面在同一个平面内,各电极的表面为金材料;所涉及的基板1,其表面有两个待连接的基板电极,即基板信号电极3和基板直流电极4,此二电极的上表面与基板表面的地电极的上表面是在同一个平面内,各电极的表面为金材料。芯片电极上表面相对于基板电极上表面的高度为100微米,它实际即芯片的厚度。
在芯片-基板组件上实现电互连,本发明的技术方案是:第一步制作带有导体结构的顶盖,顶盖的结构如图3所示;第二步把顶盖倒扣焊在芯片-基板组件上从而实现电互连,所制成的电互连结构如图4所示。
第一步,制作顶盖。如图3所示,顶盖包括:一个绝缘片9,其表面上有两个片状金属条10和13,其中一个金属条10为信号导电金属条,它的小端和大端分别有用于与芯片信号电极7焊接的小凸焊点11和用于与基板信号电极3焊接的大凸焊点12,其中另一个金属条13为直流导电金属条,它的小端和大端分别有用于与芯片直流电极8焊接的小凸焊点14和用于与基板直流电极4焊接的大凸焊点15;两个导电金属条的设计为:相应于大凸焊点的大端为直径150到300微米的大圆盘,相应于小凸焊点的小端为直径50到70微米的小圆盘,连接大小圆盘的是宽度渐变的条状部分,金属条的厚度一般为15到30微米;另外,两个导电金属条10和13上还分别有硅化物钝化层16和17;四个凸焊点都有在焊接温度可熔化的可熔金属部分,所制作的四个凸焊点的位置、几何尺寸和可熔金属部分要达到如下要求:当把顶盖正确的倒扣在芯片-基板组件上面时,能够使每个凸焊点对准用其焊接的相应电极的预定焊接位置,并且在凸焊点被加热到焊接温度以及把顶盖压向芯片-基板的情况下,凸焊点上熔化的金属部分能够接触到用其焊接的相应电极。
(a)顶盖制作的第一个实施例:
此例制作顶盖的过程中,若干步骤制成的片材如图5至图9所示。具体制作步骤如下。
(a1) 采用大面积的氮化铝陶瓷片作为衬底片9′,应用溅射和电镀工艺,在衬底片制作一层铜金属膜18,以后将通过腐蚀法去掉金属膜多余的区域而使保留的区域成为所设计的顶盖上的导电金属条10和13;
(a2) 应用光刻工艺及PECVD淀积氧化硅层的工艺,在铜金属膜表面制作两个条状氧化硅覆盖层16′和17′,使两者恰好分别覆盖金属膜18的相应于导电金属条10和13的区域,氧化硅覆盖层的厚度为200纳米到1000纳米;
(a3) 应用光刻工艺及氢氟酸腐蚀工艺,把两个条状氧化硅覆盖层16′和17′每条的两端打开窗口,暴露出金属膜18的相应于凸焊点底面的区域,相应于小凸焊点底面的为直径20到30微米的圆形区域,相应于大凸焊点底面的为直径120到150微米的圆形区域,两个条状氧化硅覆盖层16′和17′打开窗口后所成的16和17是将来导电金属条上的氧化硅钝化层;然后在金属膜18的诸相应于凸焊点底面的区域制作凸焊点的下金属层:应用溅射工艺,先溅射100到300纳米的Ti/W,再溅射200到300纳米的Au,形成分属两个小凸焊点11和14的下金属层11″′ 和14″′,以及分属两个大凸焊点12和15的下金属层12″′和15″′;
(a4) 应用光刻工艺及电镀沉积金属工艺,在上述诸凸焊点的下金属层上,先后沉积18到30微米的金和6到10微米的锡,形成相应于两个小凸焊点11和14的两个小凸台11″ 和14″,以及相应于两个大凸焊点12和15的的两个大凸台12″和15″;
(a5) 对步骤(a4)所得到的片材,去掉所有覆盖的光刻胶,然后使用丝网分别在大凸台12″和15′上放置直径等于芯片厚度的表面镀金的铜金属球19和20;然后将该片材回流加热到310到330摄氏度范围内,使小凸台熔化形成小凸焊点的可熔金属部分,并且使大凸台熔化形成包裹着铜金属球的大凸焊点的可熔金属部分,降温至280到300摄氏度时去除丝网,冷却后制成小凸焊点11和14以及大凸焊点12和15;小凸焊点高度在20到30微米范围内,大凸焊点的高度在120到130微米范围内。为了使大凸焊点的可熔金属部分包裹着铜金属球并且使大凸焊点比小凸焊点高100微米,需要在步骤(a4)使所制成的大凸台有足够大的直径和厚度;
(a6) 对步骤(a5)所得到的片材,用FeCl3溶液作为腐蚀剂,腐蚀掉铜金属膜18所暴露的部分,铜金属18的在氧化硅钝化层之下的以及在凸焊点之下的部分得以保留,形成所设计的顶盖上的导电金属条10和13;
(a7) 对于步骤(a6)所制出的有顶盖列阵结构的片材,用器械把其裂解成各个单个的顶盖。
(b)顶盖制作的第二个实施例:
此例制作顶盖的过程与第一个实施例相同,只是若干制作步骤中所用的材料有所不同,以及制作凸焊点时采用的温度不同。如下的具体制作步骤,只说明与第一个实施例不同之处:
(b1) 把步骤(a1) 中所说“氮化铝陶瓷片”改为“氧化铝陶瓷片”;
(b2) 把步骤(a2) 中所说”氧化硅层”改为“氮化硅层”;
(b3) 与步骤(a3)相同;
(b4) 把步骤(a4) 中所说“先后沉积18到30微米的金和6到10微米的锡”,改为“先后沉积10到18微米的铅和15到27微米的锡”;
(b5) 对步骤(b4)所得到的片材,去掉所有覆盖的光刻胶,然后使用丝网在两个大凸台12′和15′上分别放置两个直径等于芯片厚度且表面镀金的铜金属;然后将该片材回流加热到220到240摄氏度范围内,使小凸台熔化形成小凸焊点的可熔金属部分,并且使大凸台熔化形成包裹着铜金属球的大凸焊点的可熔金属部分,降温至180到200摄氏度时去除丝网,冷却后制成两个小凸焊点以及两个大凸焊点;小凸焊点高度在20到30微米范围内,大凸焊点的高度在120到130微米范围内;
(b6) 与步骤(a6)相同;
(b7) 与步骤(a7)相同。
第二步,把顶盖倒扣焊在芯片-基板组件上从而实现电互连。实现倒扣焊有专门的对准和焊接器械,用器械把顶盖倒扣在芯片-基板组件上面,使每个凸焊点对准用其焊接的相应电极的预定焊接位置,回流加热至焊接温度,使凸焊点的可熔金属部分熔化,并且把顶盖压向芯片-基板,使凸焊点上熔化的金属部分能够接触到用其焊接的相应电极,然后使熔化的金属部分冷却凝固,完成焊接,则电互连结构制成。把顶盖压向芯片-基板时要适当控制导电金属条表面与芯片电极之间的间隙,可以先下压到某程度再上提到某程度,增大间隙可以减少电路的不良寄生电容,间隙一般为10到20微米。所制成的电互连结构如图4所示,顶盖上的两个小凸焊点11和14分别熔化后凝固成与芯片电极7和8连接的金属部分11′和14′,并且两个大凸焊点12和15分别熔化后凝固成与基板电极3和4连接的金属部分12′和15′。
以上所述的具体实施方式,对本发明的技术方案进行了较详细具体的说明,应当理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限制本发明,凡在本发明的思想和原则之内所做的等同替换、修改、改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种芯片-基板组件上芯片电极和基板电极的电互连结构,所涉及的芯片-基板组件是把EML芯片(6)的底面固定在基板(1)的表面所形成的组件,EML芯片(6)底面的地电极与基板(1)表面的地电极(2)已经实现电连接;EML芯片顶面有两个芯片电极,即EAM顶面的芯片信号电极(7)和DFB顶面的芯片直流电极(8),芯片电极的表面为金材料;基板表面还有两个基板电极,即基板信号电极(3)和基板直流电极(4),基板电极的表面为金材料;芯片电极和基板电极的电互连结构,其特征在于,该结构包括:一个绝缘片(9),它的表面上有两个片状导电金属条(10,13),其中一个金属条(10)其两端分别以金属(11′,12′)焊接于芯片信号电极(7)和基板信号电极(3),其中另一个金属条(13)其两端分别以金属(14′,15′)焊接于芯片直流电极(8)和基板直流电极(4)。
2.一种权利要求1所述的电互连结构的制作方法,其特征在于,它包括以下两个步骤:
步骤A,制作带有导体结构的顶盖,它包括:一个绝缘片(9),它的表面上有两个片状的导电金属条(10,13),其中一个金属条(10)为信号导电金属条,它的小端和大端分别有用于与芯片信号电极(7)焊接的小凸焊点(11)和用于与基板信号电极(3)焊接的大凸焊点(12),其中另一个金属条(13)为直流导电金属条,它的小端和大端分别有用于与芯片直流电极(8)焊接的小凸焊点(12)和用于与基板直流电极(4)焊接的大凸焊点(15),四个凸焊点都有在焊接温度可熔化的可熔金属部分,所制作的四个凸焊点的位置、几何尺度和可熔金属部分要达到如下要求:当把顶盖正确的倒扣在芯片-基板组件上面时,能够使每个凸焊点对准用其焊接的相应电极的预定焊接位置,并且在凸焊点被加热到焊接温度及把顶盖压向芯片-基板的情况下,凸焊点上熔化的金属部分能够接触到用其焊接的相应电极;
步骤B,用器械把顶盖倒扣在芯片-基板组件上面,使每个凸焊点对准用其焊接的相应电极的预定焊接位置,回流加热至焊接温度,使凸焊点的可熔金属部分熔化,并且把顶盖压向芯片-基板,使凸焊点上熔化的金属部分能够接触到用其焊接的相应电极,然后使熔化的金属部分冷却凝固,完成焊接,则制成电互连结构。
3.按照权利要求2所述的电互连结构的制作方法,其特征在于,所述步骤A以如下方式来完成:用一张整体或表层具有绝缘性质的片状材料作为绝缘衬底片(9′),利用现有的制作微电子芯片金属层的工艺以及现有的凸焊点制作方法,在绝缘衬底片上制作出顶盖阵列结构,然后裂解出各个单个的顶盖。
4.按照权利要求3所述的电互连结构的制作方法,其特征在于,所述步骤A包括以下子步骤:
子步骤A1, 采用在焊接温度不会变质的绝缘衬底片(9′),在绝缘衬底片表面制作一层金属膜(18),为的是以后通过腐蚀掉金属膜多余的区域而使保留的区域成为所设计的顶盖上的两个导电金属条(10,13),金属膜选用铜材料制作;
子步骤A2, 对于子步骤A1所制出的片材,在铜金属膜(18)的将形成两个导电金属条(10,13)的两个区域上,以氧化硅或氮化硅材料制作覆盖层,形成两个条状硅化物覆盖层(16′,17′);
子步骤A3,在子步骤A2所制出的片材上,应用光刻工艺及氢氟酸腐蚀工艺,把两个条状硅化物覆盖层(16′,17′)每一个的两端打开窗口,暴露出铜金属膜(18)上的相应于凸焊点底面的区域;然后应用溅射金属工艺,在相应于凸焊点底面的区域上制作凸焊点的下金属层(11″′,12″′,14″′,15″′),制作下金属层的材料要使得下金属层的下部能够与铜金属膜浸润并且下金属层的上部能够与凸焊点的可熔金属部分浸润;
子步骤A4,在子步骤A3所制出的片材上,应用光刻工艺及电镀沉积金属工艺,按照现有的凸焊点制作方法在诸凸焊点的下金属层之上制作凸台,制作凸台所用的各金属材料是能够在焊接温度熔化形成凸焊点的可熔金属部分的材料,所制成的四个凸台包括用于制作两个小凸焊点(11,14)的两个小凸台(11″,14″)和用于制作两个大凸焊点(12,15)的两个大凸台(12″,15″);
子步骤A5,在子步骤A4所制出的片材上,去除全部光刻胶掩膜层,在两个大凸台(12″,15″)上分别放置两个表面镀金的铜金属球(19,20),然后将该片材回流加热到所设计的焊接温度,使两个小凸台(11″,14″)熔化形成小凸焊点的可熔金属部分,并且使两个大凸台(12″,15″)熔化形成包裹着铜金属球的大凸焊点的可熔金属部分,冷却后制成四个凸焊点(11,14,12,15);
子步骤A6,在子步骤A5所制出的片材上,选择对绝缘衬底片没有腐蚀作用的腐蚀剂,腐蚀掉铜金属膜(18)暴露的部分,使硅化物覆盖层之下的以及凸焊点之下的铜金属部分得以保留,成为所设计的顶盖上的导电金属条(10,13);
子步骤A7,对于子步骤A6所制出的有顶盖阵列结构的片材,用器械把其裂解成各个单个的顶盖。
5.按照权利要求4所述的电互连结构的制作方法,其特征在于,子步骤A1所说的绝缘衬底片(9′)为氮化铝陶瓷片或氧化铝陶瓷片或表面有氧化硅层的硅晶圆片。
6.按照权利要求4或权利要求5所述的电互连结构的制作方法,其特征在于,子步骤A4和A5中所说的凸焊点(11,14,12,15)的可熔金属部分为金锡合金材料或铅锡合金材料或锡银铜合金材料。
7.按照权利要求6所述的电互连结构的制作方法,其特征在于,子步骤A6所述的腐蚀剂为FeCl3溶液。
CN201810593108.4A 2018-06-11 2018-06-11 一种eml器件封装中芯片与基板电互连的结构及制法 Pending CN108808440A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810593108.4A CN108808440A (zh) 2018-06-11 2018-06-11 一种eml器件封装中芯片与基板电互连的结构及制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810593108.4A CN108808440A (zh) 2018-06-11 2018-06-11 一种eml器件封装中芯片与基板电互连的结构及制法

Publications (1)

Publication Number Publication Date
CN108808440A true CN108808440A (zh) 2018-11-13

Family

ID=64088197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810593108.4A Pending CN108808440A (zh) 2018-06-11 2018-06-11 一种eml器件封装中芯片与基板电互连的结构及制法

Country Status (1)

Country Link
CN (1) CN108808440A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110812149A (zh) * 2019-12-03 2020-02-21 安阳师范学院 一种观看左右格式3d影片产生立体视觉的视觉训练方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1330398A (zh) * 2000-06-16 2002-01-09 国际商业机器公司 管芯级封装及其制造方法
CN1957470A (zh) * 2004-05-06 2007-05-02 皇家飞利浦电子股份有限公司 组装方法和由该方法制成的组件
CN101202418A (zh) * 2006-12-13 2008-06-18 中国科学院半导体研究所 用于电吸收调制激光器封装用的热沉
CN101521194A (zh) * 2009-03-31 2009-09-02 武汉电信器件有限公司 高速光电组件及其芯片倒装结构
CN103022893A (zh) * 2012-12-25 2013-04-03 武汉电信器件有限公司 一种用于电吸收调制激光器与硅基波导集成的高频电极
CN106449442A (zh) * 2016-11-04 2017-02-22 中国工程物理研究院电子工程研究所 一种高频芯片波导封装的倒装互连工艺方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1330398A (zh) * 2000-06-16 2002-01-09 国际商业机器公司 管芯级封装及其制造方法
CN1957470A (zh) * 2004-05-06 2007-05-02 皇家飞利浦电子股份有限公司 组装方法和由该方法制成的组件
CN101202418A (zh) * 2006-12-13 2008-06-18 中国科学院半导体研究所 用于电吸收调制激光器封装用的热沉
CN101521194A (zh) * 2009-03-31 2009-09-02 武汉电信器件有限公司 高速光电组件及其芯片倒装结构
CN103022893A (zh) * 2012-12-25 2013-04-03 武汉电信器件有限公司 一种用于电吸收调制激光器与硅基波导集成的高频电极
CN106449442A (zh) * 2016-11-04 2017-02-22 中国工程物理研究院电子工程研究所 一种高频芯片波导封装的倒装互连工艺方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110812149A (zh) * 2019-12-03 2020-02-21 安阳师范学院 一种观看左右格式3d影片产生立体视觉的视觉训练方法
CN110812149B (zh) * 2019-12-03 2021-07-20 安阳师范学院 一种观看左右格式3d影片产生立体视觉的视觉训练方法

Similar Documents

Publication Publication Date Title
JP5869204B2 (ja) 光学素子用の金属トレース形成
JP2726130B2 (ja) 金属有機物膜からなる少量アンペア用ヒューズ及びその製造方法
JP4207686B2 (ja) ヒューズ、それを用いたパック電池およびヒューズ製造方法
KR100957669B1 (ko) 서브 마운트 및 반도체 장치
JPH0750128A (ja) 超小型ヒューズ
JPS63254634A (ja) ワイヤボンド形マイクロヒューズ及びその製造方法
US7276436B2 (en) Manufacturing method for electronic component module and electromagnetically readable data carrier
JP2000510286A (ja) 高周波超小型電子パッケージ
JPH077038A (ja) 電子パッケージ
CN102160197A (zh) 光电元件封装基座
CN106680959A (zh) 光学元件封装和光学元件设备
JPH05267511A (ja) 電子装置パッケージおよびその作製方法
JP2010153691A (ja) 電子デバイスの製造方法
CN111602464A (zh) 集成式加热器和制造方法
CN101252092A (zh) 多芯片封装结构及其制作方法
WO2005020315A1 (ja) 素子接合用基板、素子接合基板及びその製造方法
JP2000306951A (ja) 半導体装置およびその製造方法
CN108808440A (zh) 一种eml器件封装中芯片与基板电互连的结构及制法
KR102046347B1 (ko) 전자 부품 탑재용 패키지 및 그것을 사용한 전자 장치
CN106340581A (zh) 一种csp灯珠封装的方法
JP2001223240A (ja) 半導体装置
JP5312358B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
CN101533818A (zh) 集成电路元件的封装结构及其制造方法
JP7145311B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
CN209544338U (zh) 一种封装载板及封装体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181113