JP2010153691A - 電子デバイスの製造方法 - Google Patents
電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP2010153691A JP2010153691A JP2008331997A JP2008331997A JP2010153691A JP 2010153691 A JP2010153691 A JP 2010153691A JP 2008331997 A JP2008331997 A JP 2008331997A JP 2008331997 A JP2008331997 A JP 2008331997A JP 2010153691 A JP2010153691 A JP 2010153691A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- glass substrate
- electronic device
- lead frame
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Abstract
【課題】 密閉性及び温度サイクルに対する信頼性の高い電子デバイスを製造する方法を提供する。
【解決手段】 ガラス基材2に形成された貫通孔21に、折り曲げられた金属材料の端部29を挿入した状態で、ガラス基材を加熱して軟化させることにより、ガラス基材の裏面と金属材料を接合するとともに、貫通孔の側壁を金属材料の端部の表面に流動させて接合する。そして、ガラス基材の表面に電子部品を実装し、電子部品の電極と金属材料を電気的に接続する。
【選択図】 図12
【解決手段】 ガラス基材2に形成された貫通孔21に、折り曲げられた金属材料の端部29を挿入した状態で、ガラス基材を加熱して軟化させることにより、ガラス基材の裏面と金属材料を接合するとともに、貫通孔の側壁を金属材料の端部の表面に流動させて接合する。そして、ガラス基材の表面に電子部品を実装し、電子部品の電極と金属材料を電気的に接続する。
【選択図】 図12
Description
本発明は、貫通電極が形成されたガラス基材をパッケージ材料として用いた電子デバイスの製造方法に関する。
近年、ガラスパッケージを使用した電子部品が実用化されている。ガラス材料は、外部から浸入する水分や汚染物質を防止する気密性が高い。また、ガラス材料は、半導体素子を形成するシリコン基板と熱膨張係数が近似するので、ガラスパッケージに半導体素子を実装したときの実装面や接合面の信頼性が高い。また、ガラス材料は安価であることから、製品のコスト上昇を抑制することができる。
図20は、ガラス材料にLED素子を実装したLED発光装置の断面図である(特許文献1の図1)。ガラス基板51には貫通電極52が形成されている。貫通電極52の上には接続用の電極メタライズ53bが形成され、電極メタライズ53bの上には複数のLED素子56aが実装されている。LED素子56aの上面と電極メタライズ53bとはワイヤー57により電気的に接続されている。ガラス基板51の下面には外部と接続用の電極メタライズ53aが形成さている。電極メタライズ53aは貫通電極52に電気的に接続されている。従って、LED素子56aに対して、下面に形成した電極メタライズ53aから電力を供給することができる。
ガラス基板51の上面には、貫通孔58が形成されたSi基板54が、LED素子56aを囲むように設置されている。Si基板54はガラス基板51の表面に陽極接合されている。Si基板54の内壁面は傾斜し、その表面には反射膜55が形成されている。LED素子56aで発光した光は反射膜55により反射して、上方向に指向性のある光として射出される。LED素子56aは複数個実装されているので、発光の強度を高くすることができる。また、LED素子56aから生成される熱は、貫通電極52及び電極メタライズ53aを介して外部へ放熱することができる。
この従来例において、ガラス基板51の貫通電極52は、ガラス基板51に形成した貫通孔の内壁にCu、Niなどをメッキし、その後、導電性樹脂やはんだなどを充填して形成されている。また、ガラス基板51の裏面のメタライズ53aは、ガラスの表面にTi層、その上にTi層保護のためのバリア層となるPt層、あるいはNi層、さらに表面酸化を防止するAu層などをスパッタリング法や蒸着法などにより堆積し、フォトプロセスを通してパターニングされている。
図21は、プリント基板上にLED素子を実装した表面実装型LED60の断面図である(特許文献2の図1)。プリント基板63の上に青色LED68が実装されている。プリント基板63の上に反射面64を有するランプハウス66が接着され、ランプハウス66のカップ65の底面67に青色LED68が実装され、カップ65内にはシリコン樹脂71が充填されている。プリント基板63の表面、即ちLED68が実装された表面から側面及び裏面にかけて回路導体62が形成されている。この構造は、比較的廉価なLEDデバイスとして製造されるものであり、プリント基板63やカップ65としてガラスエポキシ材料や高分子材料が使用されている。
特開2007−42781号公報
特開2005−229048号公報
しかしながら、上記特許文献1に記載されるように、貫通孔に導電樹脂を充填し、熱処理により固化して貫通電極52を形成すると、固化の際に導電樹脂が収縮した。そのために十分気密性の高い貫通電極52を形成することが難しかった。また、LEDは発光すると発熱する。そのため、LEDの点灯と消灯を繰り返すと、昇温と降温が繰り返される。この温度サイクルにより、ガラス基板51や貫通電極52が膨張と収縮を繰り返し、これにより、ガラス基板51と貫通電極52の界面の機密が破られ、外部から水分等が浸入してLEDの寿命を低下させた。
また、特許文献1に記載される貫通電極52と裏面電極53aは、貫通孔に導電性樹脂やはんだなどを充填・固化して貫通電極を形成するとともに、これとは別に、スパッタリング法や蒸着法により導体膜を堆積し、フォトマスクを用いたフォトプロセスを通してパターンを形成して、裏面電極を形成している。そのため、製造工数が増えてコスト高となる原因となっていた。
また、ガラスエポキシ材料や高分子材料を使用してパッケージを構成すると、例えば長時間使用することにより反射面64が変色して反射光率が低下する。また、回路導体62をプリント基板63の側面に引き出す方法では、製造方法が枚葉式となり、多数個取りにより生産性を向上させることが難しかった。
本発明は、上記の課題を解決して信頼性の高い電子デバイスを少ない製造工数で製造可能な方法を提供することを目的とする。
本発明の製造方法では、金属材料の端部を折り曲げて屈曲部を形成する曲げ工程と、表面と裏面を有するガラス基材に貫通孔を形成する貫通孔形成工程と、前記金属材料の屈曲部を前記ガラス基材の貫通孔に挿入して、前記金属材料を前記ガラス基材に設置する設置工程と、前記ガラス材料を加熱して軟化させ、前記裏面の側の金属材料を前記ガラス基材に接合するとともに、前記貫通孔の側壁を前記屈曲部の表面に流動させて接合する接合工程と、前記ガラス基材の表面に電子部品を実装し、前記電子部品の電極と前記金属材料とを電気的に接続する実装工程と、を有することとした。
また、前記接合工程では、前記ガラス基材の表面に型を当接して加熱しながら押圧し、前記金属材料を前記ガラス基材に接合するようにした。
また、前記型の当接面であって、前記屈曲部の端部に対応する領域に凹部を形成するようにした。
また、前記型の当接面であって、前記貫通孔の周辺部に対応する領域に凸状の土手を形成し、前記接合工程で、前記凸状の土手が前記貫通孔の周辺表面を先に押圧して、前記側壁の流動が促進するようにした。
また、前記曲げ工程は、前記金属材料を底面部と屈曲部と先端部を形成するように折り曲げる工程であり、前記設置工程は、前記金属材料の底面部に前記ガラス基材の裏面を設置し、前記金属材料の屈曲部を前記貫通孔に挿入し、前記金属材料の先端部が前記ガラス基材の表面側に位置するように設置する工程であり、前記接合工程は、前記金属材料の先端部を前記ガラス基材の表面に露出するように接合する工程とした。
また、前記接合工程の前に、前記ガラス基材に接合する前記金属材料の表面を酸化させる酸化工程を有するようにした。
本発明の製造方法によれば、少ない工程数で電子デバイスを製造することができる。
以下、本発明の電子デバイスの製造方法について、図面を用いて詳細に説明する。
(第1実施形態)
本発明の第1実施形態に係る電子デバイスの製造方法を図11〜図17を用いて説明する。
本発明の第1実施形態に係る電子デバイスの製造方法を図11〜図17を用いて説明する。
<折り曲げ工程>
図11は、リードフレームLFの折り曲げ工程を表すリードフレームLFの模式的な上面図である。図11(a)は、ガラス基材2に接合されるリードフレームLFが連続的に接続するフレームテープ20の上面図である。リードフレームLFとしてNiFe合金等を使用しており、厚さは0.1mm〜0.5mmである。シート厚が厚いと、後の折り曲げ工程において曲げ難くなり、シート厚が薄いと、導電率や熱伝導性が低下する。
図11は、リードフレームLFの折り曲げ工程を表すリードフレームLFの模式的な上面図である。図11(a)は、ガラス基材2に接合されるリードフレームLFが連続的に接続するフレームテープ20の上面図である。リードフレームLFとしてNiFe合金等を使用しており、厚さは0.1mm〜0.5mmである。シート厚が厚いと、後の折り曲げ工程において曲げ難くなり、シート厚が薄いと、導電率や熱伝導性が低下する。
図11(b)は、リードフレームLFの先端部を折り曲げた状態の上面図である。リードフレームLFの先端部を、金型を用いたプレス加工により折り曲げる。折り曲げた先端部9a、9bが、後述する図13に示す貫通電極29a、29bとなる部分であり、その他の部分3a、3bが裏面電極23a、23bとなる部分である。
<貫通孔形成工程>
図12(a)は、ガラス基材2に貫通孔21を形成する貫通孔形成工程を説明する模式的な断面図である。板状のガラス材料を型に設置して、型とガラス材料を加熱してガラス材料を軟化させ、成形加工により貫通孔21と窪み22を形成した。型には、突起部と凸部が設けられて、ガラス材料が軟化する温度で型をガラス材料に押圧する。これにより、窪み22と貫通孔21が同時に形成される。なお、型をガラス材料に押し付けただけでは貫通孔21が貫通しない場合は、成形加工後にガラス材料の裏面を研削又は研磨して、貫通孔21を貫通させればよい。
図12(a)は、ガラス基材2に貫通孔21を形成する貫通孔形成工程を説明する模式的な断面図である。板状のガラス材料を型に設置して、型とガラス材料を加熱してガラス材料を軟化させ、成形加工により貫通孔21と窪み22を形成した。型には、突起部と凸部が設けられて、ガラス材料が軟化する温度で型をガラス材料に押圧する。これにより、窪み22と貫通孔21が同時に形成される。なお、型をガラス材料に押し付けただけでは貫通孔21が貫通しない場合は、成形加工後にガラス材料の裏面を研削又は研磨して、貫通孔21を貫通させればよい。
その他、ガラス基板の表面に感光性樹脂を塗布して、貫通孔部分のみガラス表面を露出させ、ガラス基板をエッチング液に浸漬して、貫通孔21をエッチングにより形成することができる。また、サンドブラスト法により貫通孔21を形成することができる。なお、本実施形態においては、ガラス基材2の厚さを0.5mm〜1mmとしているが、電子デバイス1の用途によって、この厚さは変わる。
<設置工程>
図12(b)は、折り曲げられたリードフレームLFa、LFbをガラス基材2に設置する設置工程を説明する模式的な断面図である。リードフレームLFの折り曲げられた先端部がガラス基材2の貫通孔21に挿入されるように、ガラス基材2をリードフレームLF上に設置する。このとき、貫通電極29a、29bとなるリードフレームLFの先端部が、ガラス基材2の表面2aよりも低くなっている。次の成形加工において貫通電極29a、29bの先端部が表面2aよりも突出しないようにするためである。
図12(b)は、折り曲げられたリードフレームLFa、LFbをガラス基材2に設置する設置工程を説明する模式的な断面図である。リードフレームLFの折り曲げられた先端部がガラス基材2の貫通孔21に挿入されるように、ガラス基材2をリードフレームLF上に設置する。このとき、貫通電極29a、29bとなるリードフレームLFの先端部が、ガラス基材2の表面2aよりも低くなっている。次の成形加工において貫通電極29a、29bの先端部が表面2aよりも突出しないようにするためである。
<接合工程>
次に、リードフレームLFとガラス基材2とを接合する工程を説明する。図12(c)は、図示しない定盤の上にリードフレームLFとガラス基材2を設置し、上部に型24を配置した状態を表す模式的な断面図である。定盤や型24は、ガラス基材2と融着或いは接合しない材料を選定する。型24の下側表面には、窪み7を成形する凸部27が形成され、その凸部27の表面であって、貫通電極29a、29bに対応する位置には凹部25a、25bが形成されている。この凹部25a、25bは、型24を下降させてガラス基材2を成形するときに、貫通電極29a、29bの先端部を逃がし、その周囲のガラス基材2を加圧して流動を促進させるためである。
次に、リードフレームLFとガラス基材2とを接合する工程を説明する。図12(c)は、図示しない定盤の上にリードフレームLFとガラス基材2を設置し、上部に型24を配置した状態を表す模式的な断面図である。定盤や型24は、ガラス基材2と融着或いは接合しない材料を選定する。型24の下側表面には、窪み7を成形する凸部27が形成され、その凸部27の表面であって、貫通電極29a、29bに対応する位置には凹部25a、25bが形成されている。この凹部25a、25bは、型24を下降させてガラス基材2を成形するときに、貫通電極29a、29bの先端部を逃がし、その周囲のガラス基材2を加圧して流動を促進させるためである。
図12(d)は、型24を下降してガラス基材2の表面を押圧する状態を表す。このとき、型24及びガラス基材2をガラス基材2が軟化する温度まで加熱している。例えば、ガラス基材としてソーダガラスを使用する場合は、温度600℃〜900℃に加熱する。その結果、リードフレームLFの裏面電極23a、23bは、ガラス基材2の裏面に接合する。更に、貫通電極29a、29bの周辺の貫通孔の側壁は流動し、貫通電極29a、29bの表面に接合する。
<実装工程>
図13は、電子部品4を窪み7の底面に実装する実装工程を説明するための模式的な断面図である。図13(b)では、貫通電極29a、29bの露出部に導体8を形成する工程と、図13(c)は、窪み7の底面に電子部品4を実装する工程を表す。
図13は、電子部品4を窪み7の底面に実装する実装工程を説明するための模式的な断面図である。図13(b)では、貫通電極29a、29bの露出部に導体8を形成する工程と、図13(c)は、窪み7の底面に電子部品4を実装する工程を表す。
図13(a)は、接合工程が終了したガラス基材2の模式的な断面図である。貫通電極29a、29bの側面はガラス基材2の貫通孔に接合し、裏面電極23a、23bはガラス基材2の裏面に接合している。この接合は強固であり、貫通電極29a、29bの密閉性も良好である。ガラス基材2の窪み7の底面2dに露出する貫通電極29a、29bの先端部と、この先端部の近傍のガラス基材2の表面は、その周囲の表面よりも窪んだ凹部17a、17bが形成される。
図13(b)は、凹部17a、17bに導体8a、8bを充填した状態を表す。導体8a、8bとして、インクジェット印刷法によりナノAg粒子を塗布し、過熱・固化して形成した。ナノAg粒子は、導電性及び熱伝導性が高く、好適である。更に、インクジェット印刷法は、表面2aよりも窪んだ底面2dに高精度で塗布することができる利点を有している。また、インクジェット法に代えて、ディスペンス法によりナノAg粒子を塗布することができる。また、ナノAg粒子の他に、ナノAu粒子やナノCu粒子を使用することができる。また、ナノ金属粒子に代えて、導電ペーストを使用してもよい。
図13(c)は、電子部品4の実装工程を説明するための模式的な断面図である。電子部品4の表面及び裏面には図示しない電極が形成されている。電子部品4の裏面に形成した電極と導体8aとの間に図示しないボンディング材を介して載置する。次に、電子部品4を加熱しながら押圧して底面2d及び導体8aに接着する。ボンディング材は、SnAgCuやAuSn等の合金を使用することができる。また、ボンディング材として、導電性接着剤を使用することができる。また、電子部品4の表面の電極と、導体8bとをAuからなるワイヤー5によりワイヤーボンディングした。更に、窪み7には、透明樹脂からなる封止材6を塗布して、電子部品4及びワイヤー5を封止した。
ここで、封止材6は、金属アルコキシド又は金属アルコキシドから形成されたポリメタロキサンを硬化させたシリコン酸化物とすることができる。具体的には、ディスペンサー等を用いて金属アルコキシドの溶液を充填する。例えば、nSi(OCH3)4、4nH2O、触媒NH4OH、亀裂防止剤DMF(DMF:ジメチルホルムアミド)の混合液を使用することができる。これを室温から約60℃において加水分解及び重合を行って、ポリメタロキサンのゾルを形成する。更に室温から60℃において重合してシリコン酸化物の湿潤ゲルを形成し、温度約100℃又は100℃以上において乾燥、焼成を行い、シリコン酸化物を形成する。或いは、ポリメタロキサンを充填して、上記と同様に重合及び焼成してシリコン酸化物を形成してもよい。
<接合工程の変形例>
図14は、型24をガラス基材2に押圧する接合工程を表す模式図であり、変形例である。型24の凸部27の表面には貫通電極29a、29bを逃がすための凹部25a、25bが形成されている。そして、その周囲には凸状の土手26が形成されている。型24を降下させてガラス基材2を押圧するときに、最初に土手26が底面2dに当接する。従って、貫通電極29a、29bの周囲のガラス基材2をより強く加圧することができる。その結果、貫通孔21の側壁を迅速に移動させて貫通電極29a、29bの表面に接合することができる。
図14は、型24をガラス基材2に押圧する接合工程を表す模式図であり、変形例である。型24の凸部27の表面には貫通電極29a、29bを逃がすための凹部25a、25bが形成されている。そして、その周囲には凸状の土手26が形成されている。型24を降下させてガラス基材2を押圧するときに、最初に土手26が底面2dに当接する。従って、貫通電極29a、29bの周囲のガラス基材2をより強く加圧することができる。その結果、貫通孔21の側壁を迅速に移動させて貫通電極29a、29bの表面に接合することができる。
本実施形態の製造方法により作製される電子デバイスについて、以下に第1参考例〜第6参考例に説明する。また、複数に分岐する裏面電極3a、3b及び貫通電極9a、9bを有する電子デバイス1の場合にも、同様に製造することができる。これを第7参考例〜第9参考例に示す。この場合、裏面電極3a、3bが底面部であり、貫通電極9a、9bが屈曲部であり、表面電極30a、30bが先端部である。また、金属シート打ち抜いてリードフレームLFを形成している。また、ガラス基材2に形成する貫通孔21の直径を大きくして、接合工程においてガラス基材2を周囲から多量に流動させるようにすればよい。また、裏面電極3a、3bの表面にNi膜やAu膜を形成すれば、はんだ接続が容易となる。
<第1参考例>
図1は、第1参考例の電子デバイス1の模式的な断面図である。ここで、電子部品4はLEDであり、電子デバイス1はLED発光デバイスである。ソーダガラス等からなるガラス基材2と、ガラス基材2の裏面に接合されており、ガラス基材2の裏面から表面に向けて貫通するリードフレームLFと、ガラス基材2の表面に実装されたLEDからなる電子部品4から構成されている。リードフレームLFは、ガラス基材2の裏面2bに接合して裏面電極3a、3bを構成するとともに、更に、屈曲させて形成した屈曲部がガラス基材2の裏面2bから表面2aに貫通して、その先端部が露出する貫通電極9a、9bを構成している。ここで、リードフレームとは、薄板状又は線状の金属又は合金から一体的に形成され導体をいう。従って、半導体分野で使用されるようなテープ状の金属板をエッチングや打ち抜きにより形成した導体であってもよいし、金属等を延伸して形成した線状の導体であってもよい。
図1は、第1参考例の電子デバイス1の模式的な断面図である。ここで、電子部品4はLEDであり、電子デバイス1はLED発光デバイスである。ソーダガラス等からなるガラス基材2と、ガラス基材2の裏面に接合されており、ガラス基材2の裏面から表面に向けて貫通するリードフレームLFと、ガラス基材2の表面に実装されたLEDからなる電子部品4から構成されている。リードフレームLFは、ガラス基材2の裏面2bに接合して裏面電極3a、3bを構成するとともに、更に、屈曲させて形成した屈曲部がガラス基材2の裏面2bから表面2aに貫通して、その先端部が露出する貫通電極9a、9bを構成している。ここで、リードフレームとは、薄板状又は線状の金属又は合金から一体的に形成され導体をいう。従って、半導体分野で使用されるようなテープ状の金属板をエッチングや打ち抜きにより形成した導体であってもよいし、金属等を延伸して形成した線状の導体であってもよい。
ガラス基材2の表面には窪み7が形成されている。この窪み7は、後に詳細に説明するが、ガラス基材2を成形法により形成している。窪み7の底面、即ちガラス基材2の表面2aに電子部品4が面実装されている。電子部品4は、その直下の貫通電極9aと、Auから成るワイヤー5により接続される貫通電極9bと電気的に接続する。ガラス基材2の窪み7には封止材6が充填され、電子部品4及びワイヤー5が外気に触れないように封止されている。窪み7の内壁面は傾斜しており、LEDが発光した光を上方に反射する。
裏面電極3a、3bに電力を供給して電子部品4としてのLEDを発光させると、LEDは発熱する。この熱は、リードフレームLFa、即ち、貫通電極9aと裏面電極3aを介して外部へ放熱される。従って、リードフレームLFaは、LEDに対して電力供給手段であってかつ放熱手段でもある。
ここで、ガラス基材2とリードフレームLFの間の熱膨張係数の差を、4×10−6/K以下とすることが好ましい。熱膨張係数差を4×10−6/K以下とすることにより、実装した電子部品4により熱サイクルに晒される場合でも、リードフレームLFとガラス基材2の間の接合が維持され、貫通電極9a、9bとガラス基材2の間の気密性が保持される。これにより、実装した電子部品4の信頼性を向上させることができる。
また、ガラス基材2の熱膨張係数は8×10−6/K〜11×10−6/Kとし、リードフレームLFの熱膨張係数は4×10−6〜15×10−6/Kとする。これにより、ガラス基材2との間の熱膨張係数差をあまり大きくしないで、リードフレームLFの熱膨張係数の範囲を拡大し、利用可能なリードフレームLFの材料の範囲を拡大させることができる。
リードフレームLFとして、NiFe合金やコバールを使用することができる。例えば42%NiFe合金や、45%NiFe合金を使用することができる。熱膨張係数がガラス材料に近く、ガラス材料との接合性もよい。また、リードフレームLFにより構成される裏面電極3a、3bの表面に、NiやAuメッキを施すことにより、はんだ付けが容易となる。なお、リードフレームLFの厚さは概ね0.1mm〜0.5mmである。
なお、電子部品4としてLEDを使用した上記の第1実施形態において、窪み7の傾斜面に金属や絶縁体の多層膜を形成して、反射面を構成することができる。これにより、LEDから発光を効率よく上方に反射させることができる。また、反射膜を形成することに代えて、ガラス基材2として、白色又は乳白色を呈する材料を使用することができる。ガラス基材2を白色又は乳白色とすれば、長時間使用しても変色しない利点を有する。例えば、ガラス材料に燐酸(P2O5)、アルミナ(Al2O3)、酸化カルシウム(CaO)、酸化ボロン(B2O3)、酸化マグネシウム(MgO)、酸化バリウム(BaO)等の酸化物を混入させることにより乳白色ガラスとすることができる。
また、リードフレームLFとガラス基材2との間の接合面に、リードフレームを構成する金属材料の酸化物からなる酸化膜を介在させる。これにより、リードフレームLFとガラス基材2との間の密着性、気密性を向上させることができる。その結果、より信頼性の高い電子デバイス1を形成することができる。
<第2参考例>
図2は、第2参考例の電子デバイス1の模式的な断面図である。第1参考例と異なる部分は、リードフレームLFとして、クラッド材を使用している点であり、その他は第1参考例と同じなので説明を省略する。
図2は、第2参考例の電子デバイス1の模式的な断面図である。第1参考例と異なる部分は、リードフレームLFとして、クラッド材を使用している点であり、その他は第1参考例と同じなので説明を省略する。
リードフレームFLとして2種類以上の異なる金属を貼り合わせたクラッド材を使用することができる。例えば、一層目をNiFe合金3ax、3bx(貫通電極9aにおいては9ax、9bx)とし、二層目にCu3ay、3by(貫通電極9bにおいては9bx、9by)を張り合わせる。また、更に三層目にNiFe合金を貼り合わせることができる。このようにすれば、熱膨張係数はガラス基材2に近く、例えば熱膨張係数の差が4×10−6/K以下であり、電気抵抗が小さく、かつ熱伝導性を高くすることができる。これにより、電子部品4に電力を供給する際の電圧降下を低減することができる。更に、電子部品4で発生した熱を、リードフレームLFを介して効率よく放熱することができる。また、リードフレームFLの一層目をNiFe合金、二層目をCuとすれば、裏面電極としてのリードフレームLFに対するはんだ付けが可能となる。また、NiFe合金が外側にむき出しの場合でも、CuやAuのメッキ処理を施すことにより、はんだ付けが容易となる。
<第3参考例>
図3は、第3参考例の電子デバイス1の模式的な断面図である。第3参考例が第1参考例と異なる部分は、リードフレームLFを折り曲げて形成した屈曲部を貫通電極9a、9bとしたときに、貫通電極9aが表面に露出する先端9cと、その先端の近傍に位置するガラス基材2の表面2cには、周囲の表面2aに対して窪んだ凹部とし、この凹部に導体8a、8bを充填している点である。その他の構成は第1参考例と同様なので、説明を省略する。
図3は、第3参考例の電子デバイス1の模式的な断面図である。第3参考例が第1参考例と異なる部分は、リードフレームLFを折り曲げて形成した屈曲部を貫通電極9a、9bとしたときに、貫通電極9aが表面に露出する先端9cと、その先端の近傍に位置するガラス基材2の表面2cには、周囲の表面2aに対して窪んだ凹部とし、この凹部に導体8a、8bを充填している点である。その他の構成は第1参考例と同様なので、説明を省略する。
貫通電極9a、9bの先端がガラス基材2の表面2aよりも突出しないように貫通電極9a、9bをガラス基材2に埋め込む。これにより、電子部品4を窪み7の底面に応力を加えて実装する際に、貫通電極9aの突出による電子部品4の割れや、電子部品4に対する歪の発生を防止することができる。
ガラス基材2の表面2aに窪み6のような凹凸形状が存在しない場合には、貫通電極9aの先端9cをガラス基材2の表面2aから突出しないように、一致させることは比較的容易である。ガラス基材2の表面を研磨すればよいからである。しかし、図3に示すようにガラス基材2の表面に窪み6が形成されているので、表面2aを研磨等により平滑化することができない。そこで、貫通電極9a、9bの先端9cを、ガラス基材2の表面2aよりわずかに低くした凹部を形成し、その凹部に導体8a、8bを充填している。導体8a、8bは電子部品4の裏面に形成されている図示しない電極と電気的に接続し、電子部品4と貫通電極9aとを電気的に接続している。
導体8a、8bとして、ナノ金属粒子を熱処理して形成することができる。ナノ金属粒子とは、粒子径が数ナノメートルから数10ナノメートルの金属粒子をいう。ナノ金属粒子の熱処理は100℃〜600℃の温度により行う。ナノ金属粒子として、例えばナノAg粒子、ナノAu粒子、ナノCu粒子を使用することができる。ナノ金属粒子を溶媒に分散させ、ディスペンス法やインクジェット印刷法により凹部に充填し、熱処理して導体8a、8bとする。ナノ金属粒子は他の金属粒子やバルクと比較して、表面積が極めて大きい。そのため、ナノ金属粒子を塗布した後に焼成して金属膜を形成すると、基板面に対する密着力が向上する。
<第4参考例>
図4は、第4参考例の電子デバイス1を説明するための模式図であり、図4(a)は電子デバイス1を上方から見た平面図であり、図4(b)は電子デバイス1を下方から見た平面図である。第4参考例では、裏面電極3aの電極幅が、裏面電極3bの電極幅よりも広いリード部を有する。なお、図4(a)において、貫通電極9や導体8を充填するための凹部16の様子が判るようにするために、電子部品4を破線で示した。なお、電子部品4としてLEDを実装した例である。
図4は、第4参考例の電子デバイス1を説明するための模式図であり、図4(a)は電子デバイス1を上方から見た平面図であり、図4(b)は電子デバイス1を下方から見た平面図である。第4参考例では、裏面電極3aの電極幅が、裏面電極3bの電極幅よりも広いリード部を有する。なお、図4(a)において、貫通電極9や導体8を充填するための凹部16の様子が判るようにするために、電子部品4を破線で示した。なお、電子部品4としてLEDを実装した例である。
図4(a)に示すように、ガラス基材2の上面には窪み7が形成されている。窪み7の底面には、凹部16a、16bが形成され、その中央部には貫通電極9a、9bが露出している。この凹部16a、16bに導体8a、8bが充填される。貫通電極9aの上に電子部品4が実装される。電子部品4の裏面には図示しない電極が形成され、導体8aを介して貫通電極9aと電気的に接続される。電子部品4の表面には図示しない電極が形成され、この電極と貫通電極9bとは、図示しないワイヤー5及び導体8bを介して電気的に接続されている。
ここで、電子部品4がその上に実装される貫通電極9aの断面、即ち、電流が流れる方向に直交する面における貫通電極9aの断面積Saは、電子部品4がその上に実装されていない貫通電極9bの断面、即ち、電流が流れる方向に直交する面における貫通電極9bの断面積Sbよりも広く形成されている。これにより、電子部品4で発生した熱を、効率よく裏面に伝達することができる。
図4(b)に示すように、ガラス基材2の裏面には裏面電極3a、3bが形成されている。裏面電極3aは中央部において屈曲して貫通電極9aに接続している。裏面電極3bは、中央部から右寄りの部分で屈曲して貫通電極9bに接続している。貫通電極9aは電子部品4の下部に位置している。
ここで、裏面電極3aのリード部の線幅Waは、裏面電極3bのリード部の線幅Wbよりも広く形成されている。これにより、貫通電極9aを介して伝達された熱をガラス基材2の端部に効率よく伝達して放熱することができる。更に、裏面電極3aに放熱フィン等を接続すれば、放熱効率をより向上させることができる。なお、裏面電極3aの厚さを裏面電極3bの厚さよりも厚くして、電極の線幅WaをWbと等しいか又は狭く形成してもよい。要は、裏面電極3aのリード部の、電流が流れる方向に直交する面における断面積を、裏面電極3bのリード部の、当該断面積よりも広く形成すればよい。
また、裏面電極3a、3bの総面積を、ガラス基材2の裏面の総面積に対して50%以下にするのが好ましい。これにより、裏面電極3a、3bがガラス基材2から剥がれることを防止でき、また、ガラス基材2が湾曲することを低減することができる。裏面電極3a、3bを構成するリードフレームLFの熱膨張率と、ガラス基材2の熱膨張率とを完全に一致させることは極めて難しい。特に、電子部品4が発熱する場合は、裏面電極3a、3bに応力が加わり、ガラス基材2の裏面から剥がれたり、ガラス基材2が湾曲したりするので、ガラス基材2に対する裏面電極3a、3bの接合面積を低減させることにより、電極の剥がれやガラス基材の2の反りを防止又は低減できる。
<第5参考例>
図5は、第5参考例の電子デバイス1の模式的な断面図である。図1の第1参考例と異なる部分は、リードフレームLFから構成される裏面電極3a、3bの、ガラス基材2の裏面側に対して窪んだ凹部17a、17bを有している点である。その他の構成は第1参考例と同様なので、説明を省略する。
図5は、第5参考例の電子デバイス1の模式的な断面図である。図1の第1参考例と異なる部分は、リードフレームLFから構成される裏面電極3a、3bの、ガラス基材2の裏面側に対して窪んだ凹部17a、17bを有している点である。その他の構成は第1参考例と同様なので、説明を省略する。
図5(a)に示すように、裏面電極3aのガラス基材2の裏面に対して凹部17a、裏面電極3bのガラス基板2の裏面に対して凹部17bを有しており、この部分の裏面電極3a、3bは肉薄となっている。更に、この凹部17a、17bにはガラス基材2が充填されている。この構成により、電子部品4が発熱してガラス基材2が加熱されたときに、裏面電極3a、3bの熱膨張による応力が緩和され、ガラス基材2にひびや割れが発生することを防止できる。この凹部17a、17bは、裏面電極3a又は3bに夫々複数形成してもよい。
また、図5(b)に示すように、裏面電極3a、3bを肉薄としないで、凹部17a、17bを形成することができる。裏面電極3a、3bの凹部17a、17bにはガラス基材2が充填されている。この場合も、上記図5(a)と同様に、ガラス基材2が加熱されて裏面電極3a、3bが熱膨張したときに、裏面電極3a、3bからガラス基材2に加わる応力が緩和されて、ガラス基材2にひびや割れが発生することを防止できる。
<第6参考例>
図6は、第6参考例の電子デバイス1の模式図であり、電子デバイス1を下方から見た平面図である。ガラス基材2の裏面には裏面電極3a、3bが形成されている。ガラス基材2の表面には窪み7が形成され、窪み7の底面には電子部品4が実装されている。ガラス基材2の裏面から表面に貫通する貫通電極9a、9bがガラス基材2に埋め込まれている。裏面電極3aのリード部には、線幅が狭くなる狭窄部18aが形成されている。裏面電極3bのリード部には、線幅が狭くなる狭窄部18bが形成されている。このように、裏面電極3a、3bに狭窄部18a、18bを形成することにより、ガラス基材2が加熱されて裏面電極3a、3bが熱膨張したときに、裏面電極3a、3bからガラス基材2に加わる応力が緩和され、ガラス基材2にひびや割れが発生することを防止することができる。なお、この狭窄部18a、18bを、裏面電極3a又は3bのリード部に夫々複数形成してもよい。
図6は、第6参考例の電子デバイス1の模式図であり、電子デバイス1を下方から見た平面図である。ガラス基材2の裏面には裏面電極3a、3bが形成されている。ガラス基材2の表面には窪み7が形成され、窪み7の底面には電子部品4が実装されている。ガラス基材2の裏面から表面に貫通する貫通電極9a、9bがガラス基材2に埋め込まれている。裏面電極3aのリード部には、線幅が狭くなる狭窄部18aが形成されている。裏面電極3bのリード部には、線幅が狭くなる狭窄部18bが形成されている。このように、裏面電極3a、3bに狭窄部18a、18bを形成することにより、ガラス基材2が加熱されて裏面電極3a、3bが熱膨張したときに、裏面電極3a、3bからガラス基材2に加わる応力が緩和され、ガラス基材2にひびや割れが発生することを防止することができる。なお、この狭窄部18a、18bを、裏面電極3a又は3bのリード部に夫々複数形成してもよい。
<第7参考例>
図7は、第7参考例の電子デバイス1の模式図である。図7(a)は電子デバイス1を上から見た平面図であり、図7(b)は部分X-Xの縦断面図であり、図7(c)は電子デバイス1を下から見た平面図である。本第7実施形態は、リードフレームLFが、裏面電極3a、3b、貫通電極9a、9b及び表面電極30a、30b、30cを構成する。
図7は、第7参考例の電子デバイス1の模式図である。図7(a)は電子デバイス1を上から見た平面図であり、図7(b)は部分X-Xの縦断面図であり、図7(c)は電子デバイス1を下から見た平面図である。本第7実施形態は、リードフレームLFが、裏面電極3a、3b、貫通電極9a、9b及び表面電極30a、30b、30cを構成する。
図7(a)に示すように、ガラス基材2の表面2aには窪み7が形成され、窪み7の底面2d(底面2dはガラス基材2の表面2aの一部である。以下同じである。)にはリードフレームLFの先端部を折り曲げて形成した表面電極30a、30b、30cが底面2dに接合されている。図7(b)に示すように、表面電極30aと30cは、貫通電極9a及び9cを介して裏面電極3aに接続されている。表面電極30bは貫通電極9bを介して裏面電極3bに接続されている。電子部品4は、表面電極30a、30cの上に実装され、電子部品4の裏側に形成された図示しない電極と表面電極30a、30cに電気的に接続されている。電子部品4の表面に形成された図示しない電極と表面電極30bは、図示しないワイヤーにより電気的に接続されている。また、窪み7には封止材6が充填されているが、図では省略した。
図7(c)に示すように、裏面電極3a、3bはガラス基材2の裏面に接合している。裏面電極3aはそのリード部が分岐して、貫通電極9a、9bに夫々接続されている。これにより、電子部品4と表面電極30a、30cの接触面積を大きくとることができるとともに、貫通電極9a、9cの全体の断面積、即ち電流が流れる方向に直交する面における貫通電極9a、9cの全体の断面積を大きく形成することができる。そのために、電子部品4で発生した熱を貫通電極9a、9c及び裏面電極3cに効率よく放熱することができる。
<第8参考例>
図8は、第8参考例の電子デバイス1の模式図である。図8(a)は電子デバイス1を上から見た平面図であり、図8(b)は部分Y−Yの断面図であり、図8(c)は電子デバイス1を下から見た平面図である。第7参考例と異なる部分は、電子部品4の下部全面に、リードフレームLFを折り曲げて形成した表面電極30aが形成されていること、及び表面電極30b、30dが形成されていることである。
図8は、第8参考例の電子デバイス1の模式図である。図8(a)は電子デバイス1を上から見た平面図であり、図8(b)は部分Y−Yの断面図であり、図8(c)は電子デバイス1を下から見た平面図である。第7参考例と異なる部分は、電子部品4の下部全面に、リードフレームLFを折り曲げて形成した表面電極30aが形成されていること、及び表面電極30b、30dが形成されていることである。
図8(a)及び図8(b)に示すように、ガラス基材2の表面2aには窪み7が形成され、窪み7の底面2dにはリードフレームLFの先端部を折り曲げて形成した表面電極30a、30b、30dが接合されている。表面電極30aは貫通電極9aを介して裏面電極3aに接続されている。表面電極30b、30dは貫通電極9b、9dを介して裏面電極3bに接続されている。電子部品4と表面電極30bとを接続するワイヤーや窪み7に充填する封止材は省略した。
図8(c)に示すように、裏面電極3a、3bはガラス基材2の裏面2bに接合している。裏面電極3aのリード部及びこれに接続する貫通電極9aの幅は、表面電極30aの幅と同じである。裏面電極3bのリード部は分岐し、貫通電極9b及び9dに夫々接続されている。このように、電子部品4の下部全面に表面電極30aを形成し、更に、貫通電極9aと裏面電極3aのリード部の幅を表面電極30aの幅と同じ幅としたので、電子部品4で発生した熱を効率よく裏面2b側に放熱することができる。また、裏面電極3bのリード部の幅及び貫通電極9b、9dの実効的な断面積を大きくしたので、大きな電流を流すことができる。従って、電子部品4に大きな電力を供給することができる。
<第9参考例>
図9は、第9参考例の電子デバイス1の模式図である。図9(a)は、電子デバイス1を上から見た平面図であり、図9(b)と図9(c)は、Z−Z部分の断面図であり、貫通電極9の異なる態様を表している。図8に示した第8参考例と異なる部分は、貫通電極9aの実効的な電極幅が、表面電極30a又は裏面電極3aの電極幅よりも狭くした点である。
図9は、第9参考例の電子デバイス1の模式図である。図9(a)は、電子デバイス1を上から見た平面図であり、図9(b)と図9(c)は、Z−Z部分の断面図であり、貫通電極9の異なる態様を表している。図8に示した第8参考例と異なる部分は、貫通電極9aの実効的な電極幅が、表面電極30a又は裏面電極3aの電極幅よりも狭くした点である。
図9(a)に示すように、ガラス基材2の表面には窪み7が形成され、窪み7の底面2dにはリードフレームLFの先端部を折り曲げて形成した表面電極30a、30b、30dが接合されている。表面電極30aは貫通電極9aを介して裏面電極3aに接続されている。表面電極30b、30dは貫通電極9b、9dを介して裏面電極3bに接続されている。電子部品4と表面電極30bとを接続するワイヤーや窪み7に充填する封止材は省略している。
図9(b)に示すように、貫通電極9aは、表面電極30a又は裏面電極3aの電極幅よりも狭く形成されている。図9(c)は図9(b)と異なる態様を示しており、貫通電極9aの中央部が刳り貫かれている。従って、この場合も、貫通電極9aの実効的な電極幅が、表面電極30a又は裏面電極3aの電極幅よりも狭い。言い換えると、図9(b)及び(c)のいずれの場合も、貫通電極9aの、電流が流れる方向に直交する面における実効的な断面積は、この貫通電極9aに接続する裏面電極3a又は表面電極30aの電流が流れる方向に直交する面における断面積よりも小さい。これにより、リードフレームLFを容易に折り曲げることができる。
以上、第1参考例〜第9参考例では、電子部品4としてLEDを1個実装した例を説明したが、複数個のLEDを実装してもよい。リードフレームLFにより形成した裏面電極3aを分岐して複数の貫通電極3aを形成し、各貫通電極3aのガラス基材2の表面2aに複数露出させて夫々の貫通電極9aの上にLEDを実装し、1個の電子デバイス1に複数のLEDを形成することができる。LEDを複数個実装することにより発光輝度を増大させることができる。
(第2実施形態)
図15及び図16は、本実施形態に係る電子デバイスの製造方法を説明するための模式的な工程図である。リードフレームLFの表面に酸化膜を形成してガラス基材2との接合強度及び密着性を強化している。また、エッチングによりリードフレームLFの表面に微少凹凸面を作製してガラス基材2との接合強度及び密着性を強化することもできる。図15は、接合工程の前にリードフレームLFの表面に酸化膜を形成し、接合工程の後に露出する酸化膜を除去する方法を示す。図16は、リードフレームFLの表面に選択的に酸化膜を形成する方法を示す。その他工程は既に説明した第1実施形態と同じなので、説明を省略する。
図15及び図16は、本実施形態に係る電子デバイスの製造方法を説明するための模式的な工程図である。リードフレームLFの表面に酸化膜を形成してガラス基材2との接合強度及び密着性を強化している。また、エッチングによりリードフレームLFの表面に微少凹凸面を作製してガラス基材2との接合強度及び密着性を強化することもできる。図15は、接合工程の前にリードフレームLFの表面に酸化膜を形成し、接合工程の後に露出する酸化膜を除去する方法を示す。図16は、リードフレームFLの表面に選択的に酸化膜を形成する方法を示す。その他工程は既に説明した第1実施形態と同じなので、説明を省略する。
図15(a)は、リードフレームLFaとLFbとに分離した状態である。次に、図15(b)に示すように、リードフレームLFを酸化雰囲気中で熱処理を行い、表面に酸化膜40を形成する。例えば、水分を含んだ大気中で熱処理する。例えば、リードフレームLFとしてNiFe系合金、例えばコバールを使用する場合は、温度約800℃以上で、表面が灰色になる程度に酸化処理を行う。次に、図15(c)に示すように、各リードフレームLFa、LFbの先端部を折り曲げて屈曲させ、裏面電極23a、23b、及び貫通電極29a、29bを形成する。
図15(d)は、接合工程後のガラス基材2の模式的な縦断面図である。ガラス基材2とリードフレームLFの接合面には酸化膜が形成されているので、リードフレームLFとガラス基材2とは強固に接合される。また、ガラス基材2と貫通電極29a、29bとの間も十分な気密性を有する。次に、図15(e)に示すように、還元処理により外部に露出する酸化膜40を除去する。これにより、貫通電極29a、29bの先端部及び裏面電極23a、23bは金属の表面41が露出する。酸化膜除去工程は、例えば、水素ガス、又はキャリアガスとして窒素ガスを混入した水素ガスの雰囲気中で、高温処理する。或いは、フッ酸処理により表面の酸化膜を除去する。これにより、実装する電子部品4や他の素子との電気的導通を容易にとることができる。なお、酸化膜40の形成は、接合工程の前であればよい。
次に、図16を用いてリードフレームLFに酸化膜を形成する他の方法を説明する。図16(a)に示すように、金属シート43の表面にレジスト膜42をパターニングして形成する。次に、図16(b)に示すように、金属シート43を酸化雰囲気に晒して酸化膜40を選択的に形成する。酸化雰囲気として、例えば、酸化性溶液に浸漬する、あるいは酸素プラズマに晒す。これにより、レジスト膜42が形成されていない金属シート43の表面に酸化膜40が形成される。次に、レジスト膜42を除去して、図16(c)に示すように、金属シート43をプレス加工により打ち抜く。これにより、リードフレームLFaとリードフレームLFbに分離する。これにより、リードフレームLFa、LFbの先端の端面には金属が表出する。次に、図16(d)に示すように、プレス加工によりリードフレームLFa、LFbの先端部を折り曲げる。これにより、貫通電極29a、29bの両側に酸化膜を形成することができる。また、裏面電極3a、3bの一部の表面のみに酸化膜40a、40bを形成することができる。
(第3実施形態)
図17、図18及び図19は、第3実施形態に係る電子デバイス1の製造方法を説明するための図である。金属シートを打ち抜き、折り曲げてリードフレームLFを形成する場合の、形成方法を表している。その他の工程は、第11実施形態又は第12実施形態と同様なので、説明を省略する。各図において、左側が金属シートの切断及び折り曲げレイアウトを示す平面図(以下、左図という)であり、中央が金属シートを打ち抜いたときの平面図(以下、中央図という)であり、右側が折り曲げた後に側面方向から見た図(以下、右図という)である。各図において、実線が金属シートの切断ラインであり、破線が折り曲げラインである。
図17、図18及び図19は、第3実施形態に係る電子デバイス1の製造方法を説明するための図である。金属シートを打ち抜き、折り曲げてリードフレームLFを形成する場合の、形成方法を表している。その他の工程は、第11実施形態又は第12実施形態と同様なので、説明を省略する。各図において、左側が金属シートの切断及び折り曲げレイアウトを示す平面図(以下、左図という)であり、中央が金属シートを打ち抜いたときの平面図(以下、中央図という)であり、右側が折り曲げた後に側面方向から見た図(以下、右図という)である。各図において、実線が金属シートの切断ラインであり、破線が折り曲げラインである。
図17(1)は、2本のリードフレームLFa、LFbに分離して、先端を折り曲げて2つの貫通電極9a、9bを形成する場合である。左図に示すように、折り曲げ前は、裏面電極3a及び貫通電極9aと貫通電極9b及び裏面電極3bが隙間を無くして一列に並んでいる。中央図及び右図に示すように、分離して折り曲げた後は、裏面電極3aの端部に貫通電極9aが垂直に立設し、同様に、裏面電極3bの端部に貫通電極9bが垂直に立設する。貫通電極9aと9bの間隔は、概ね貫通電極9aと9bの長さを加えた長さとなる。
図17(2)は、2本のリードフレームLFa、LFbに分離して、先端を折り曲げて2つの貫通電極9a、9bを形成する場合であり、リードフレームLFaとLFbの位置はy方向にずれている。左図に示すように、折り曲げ前は、貫通電極9aと貫通電極9bがy方向に隙間なく並んでいる。中央図及び右図に示すように、分離後は、裏面電極3aの端部に貫通電極9aが垂直に立設し、同様に、裏面電極3bの端部に貫通電極9bが垂直に立設する。リードフレームLFaとLFbはy方向にずれているので、貫通電極9aと9bの間隔を狭く形成することができるとともに、貫通電極9aと9bの長さを比較的自由に調整することができる。
図17(3)は、3本のリードフレームLFa、LFb、LFcに分離して、先端を折り曲げて3つの貫通電極9a、9b、9cを形成する場合である。左図に示すように、中央部の幅広のリードフレームLFaを2つのリードフレームLFbとLFcが挟み、貫通電極9b、9a、9cは、間隔を設けてy方向に整列している。中央図及び右図に示すように、分離後は、裏面電極3a、3b、3cの夫々の端部に貫通電極9a、9b、9cが垂直に立設する。リードフレームLFa、LFb及びLFcはy方向にずれているので、貫通電極9aと9b又は9cの間隔を狭く形成することができる。更に、貫通電極9a、9b、9cの長さを比較的自由に調整することができる。
図17(4)は、2本のリードフレームLFa、LFbのうち、リードフレームLFaは途中から分岐し、先端を折り曲げて3つの貫通電極9a1、9a2及び9bを形成する場合である。リードフレームLFaとLFbとはy方向にずれている。中央図に示すように、リードフレームLFaは裏面電極3aの途中から貫通電極9a1が立設し、更にその先の端部から貫通電極9a2が立設する。貫通電極9a2と貫通電極9bとの関係は、図17(2)と同様である。
図18(5)は、リードフレームLFaがx方向に階段状に折り曲げられ、リードフレームLFbがy方向に階段状に折り曲げられる場合である。左図に示すように、リードフレームLFaとLFbとは間隔を無くして一列に配列しており、夫々裏面電極3a、貫通電極9a及び表面電極30aと、裏面電極3b、貫通電極9b及び表面電極30bから構成されている。中央図及び右図に示すように、分離して折り曲げ後は、リードフレームLFaはx方向に階段状に折り曲げられ、リードフレームLFbはy方向に階段状に折り曲げられている。
図18(6)は、2本のリードフレームLFa、LFbに分離して、先端を折り曲げて2つの貫通電極9a、9bと、2つの表面電極30a、30bを形成する場合であり、リードフレームLFaとLFbの位置はy方向にずれている。各リードフレームLFa、LFbは階段状の形状を有している。左図に示すように、折り曲げ前は、貫通電極9a及び表面電極30aと、貫通電極9b及び表面電極30bがy方向に隙間なく並んでいる。中央図及び右図に示すように、分離して折り曲げられた後は、裏面電極3aの端部に貫通電極9aが垂直に立設し、更にその先端部に表面電極30aが水平状に接続し、階段状に形成されている。同様に、裏面電極3bの端部に貫通電極9bが垂直に立設し、更にその先端部に表面電極30bが水平方向に接続し、リードフレームLFaの階段形状に向き合う方向を向いている。リードフレームLFaとLFbはy方向にずれているので、貫通電極9aと9bの間隔を狭く形成することができるとともに、貫通電極9aと9bの長さ、及び表面電極30a、30bの長さを比較的自由に調整することができる。
図18(7)は、3本のリードフレームLFa、LFb、LFcに分離して、先端を折り曲げて3つの貫通電極9a、9b、9cを形成する場合であり、各リードフレームLFa、LFb、LFcの形状は階段状である。左図に示すように、中央部の幅広のリードフレームLFaを2つのリードフレームLFbとLFcが挟み、貫通電極9b、9a、9cは、間隔を設けてy方向に整列している。中央図及び右図に示すように、分離して折り曲げた後は、裏面電極3a、3b、3cの夫々の端部に貫通電極9a、9b、9cが垂直に立設し、更に、水平方向に表面電極30a、30b、30cが延在する。リードフレームLFaの階段形状の方向と、リードフレームLFab及びLFcの階段形状の方向とは互いに向き合う方向である。リードフレームLFa、LFb及びLFcはy方向にずれているので、貫通電極9aと9b又は9cの間隔を狭く形成することができる。更に、貫通電極9a、9b、9c及び表面電極30a、30b、30cの夫々の長さを比較的自由に調整することができる。
図18(8)は、リードフレームLFaがx方向に階段状に折り曲げられ、リードフレームLFbがy方向にコの字形状に折り曲げられる場合である。左図に示すように、リードフレームLFaとLFbとは間隔を無くして一列に配列しており、夫々裏面電極3a、貫通電極9a及び表面電極30aと、裏面電極3b、貫通電極9b及び表面電極30bから構成されている。中央図及び右図に示すように、分離して折り曲げ後は、リードフレームLFaはx方向に階段状に折り曲げられ、リードフレームLFbはy方向にコの字形状に折り曲げられている。
図19(9)は、2本のリードフレームLFa、LFbの先端が、互いに逆向きにコの字状に折り曲げられて、2つの貫通電極9a、9bと、2つの表面電極30a、30bを形成する場合である。左図に示すように、折り曲げ前は、裏面電極3a、貫通電極9a及び表面電極30aと、裏面電極3b、貫通電極9b及び表面電極30bがy方向に離間して並んでいる。中央図及び右図に示すように、分離して折り曲げられた後は、裏面電極3aの端部に貫通電極9aが垂直に立設し、貫通電極9aの端部から水平方向にコの字状に折り返されて、表面電極30aが形成される。同様に、裏面電極3bの端部に貫通電極9bが垂直に立設し、その端部から水平方向にコの字状に折り返されて、表面電極30bが形成される。リードフレームLFaとLFbはy方向に並列配置なので、貫通電極9aと9bのx方向の間隔を狭く配置することができる。更に、貫通電極9a、9bの長さ及び表面電極30a、30bの長さを比較的自由に調整することができる。
図19(10)は、3本のリードフレームLFa、LFb、LFcに分離して、先端を折り曲げて3つの貫通電極9a、9b、9cを形成する場合であり、各リードフレームLFa、LFb、LFcはコの字形状を有している。左図に示すように、中央部の幅広のリードフレームLFaを2つのリードフレームLFbとLFcが互いに離間し挟むように配置されている。中央図及び右図に示すように、分離して折り曲げた後は、裏面電極3a、3b、3cの夫々の端部に貫通電極9a、9b、9cが垂直に立設し、更に、水平方向に折り返された表面電極30a、30b、30cが接続する。リードフレームLFaのコの字形状の方向と、リードフレームLFa、LFb及びLFcのコの字形状の方向とは互いに逆向きである。リードフレームLFa、LFb及びLFcはy方向にずれているので、貫通電極9aと9b又は9cの間隔を狭く形成することができる。更に、貫通電極9a、9b、9c及び表面電極30a、30b、30cの夫々の長さを比較的自由に調整することができる。
図19(11)は、図19(9)に示した場合と同様である。異なる点は、リードフレームLFaの裏面電極3aと、リードフレームLFbの裏面電極3bには狭窄部18a、18bが形成されている点である。この狭窄部18a、18bを設けることにより、ガラス基材2が加熱されて裏面電極3a、3bが熱膨張したときに、裏面電極3a、3bからガラス基材2に加わる応力が緩和され、ガラス基材2にひびや割れが発生することを防止する。
なお、以上の実施形態において、リードフレームLFの屈曲部が直角となる場合を説明してきたが、これに限定されない。裏面電極3と貫通電極9の折り曲げ角度は鈍角であっても鋭角であってもよい。或いは、曲線状に折り曲げてもよい。また、電子部品4をガラス基材2の表面に実装してワイヤーボンディングを行う例を説明したが、これに限定されない。電子部品4をガラス基材2の表面に表面実装してもよい。また、裏面電極3a、3bは、ガラス基材2の側面から外部に突出するように形成することができる。このようにすれば、放熱フィンとして機能し、冷却効果を向上させることができる。また、本発明の電子デバイスの製造方法は、多数個並べて同時に製造する多数個取りに好適である。
また、上述の実施形態の製造方法により作製される電子デバイスが水晶振動子である例について、以下の第10参考例で説明する。
<第10参考例>
図10は、第10参考例の電子デバイス10の模式的な断面図である。ここでは、水晶振動子からなる電子デバイス10であり、電子部品4として水晶振動片12が実装されている。同一の部分又は同一の機能を有する部分には同一の符号を付している。
図10は、第10参考例の電子デバイス10の模式的な断面図である。ここでは、水晶振動子からなる電子デバイス10であり、電子部品4として水晶振動片12が実装されている。同一の部分又は同一の機能を有する部分には同一の符号を付している。
ガラス基材2には、リードフレームLFを折り曲げて形成した裏面電極3a、3bと貫通電極9a、9bが接合して形成されている。貫通電極9a、9bの先端部はガラス基材2の表面2aに露出しており、その上に第1電極13a、13bが電気的に互いに分離するようにして形成されている。第1電極13の上には導電材料15を介して水晶振動片12が実装されている。水晶振動片12の表面に形成された第2電極14と第1電極13aが電気的に接続されている。更に、水晶振動片12には図示しない電極が形成され、第1電極13bと電気的に接続されている。従って、水晶振動片12に対して裏面電極3a及び3bから電力を供給可能としている。更に、ガラス基材2の上には、水晶振動片12を収納する蓋11が設置されている。蓋11は、例えば、ガラス材料が使用され、ガラス基材2に接合される。これにより、水晶振動片12を収納する空間は密閉され、外部から水分等が混入することがない。
1 電子デバイス
2 ガラス基材
3 裏面電極
4 電子部品
5 ワイヤー
6 封止材
7、22 窪み
8 導体
9、29 貫通電極
21 貫通孔
23 表面電極
24 型
25 凹部
27 凸部
2 ガラス基材
3 裏面電極
4 電子部品
5 ワイヤー
6 封止材
7、22 窪み
8 導体
9、29 貫通電極
21 貫通孔
23 表面電極
24 型
25 凹部
27 凸部
Claims (25)
- 表面及び裏面を有するガラス基材と、前記ガラス基材の表面に実装された電子部品と、前記ガラス基材の裏面から前記ガラス基材の表面に貫通するリードフレームとを備え、
前記リードフレームは、前記ガラス基材の裏面に接合して裏面電極を構成するとともに、屈曲部が前記裏面から前記表面に貫通してその先端部が露出する貫通電極を構成し、
前記電子部品は、前記リードフレームの前記先端部に電気的に接続するように実装された電子デバイス。 - 前記ガラス基材と前記リードフレームとの間の熱膨張係数の差は、4×10−6/K(Kはケルビン)以下であることを特徴とする請求項1に記載の電子デバイス。
- 前記ガラス基材の熱膨張係数は8×10−6/Kから11×10−6/Kであり、前記リードフレームの熱膨張係数は4×10−6から15×10−6/Kであることを特徴とする請求項1又は2に記載の電子デバイス。
- 前記リードフレームは、Ni及びFeを含む合金からなることを特徴とする請求項1〜3のいずれか1項に記載の電子デバイス。
- 前記リードフレームは、材料の異なる金属が接合されたクラッド材からなることを特徴とする請求項1〜4のいずれか1項に記載の電子デバイス。
- 前記クラッド材は、Cuからなる金属を含むことを特徴とする請求項5に記載の電子デバイス。
- 前記リードフレームには、Auからなる薄膜が形成されていることを特徴とする請求項1〜6のいずれか1項に記載の電子デバイス。
- 前記リードフレームと前記ガラス基材との間の接合面には、前記リードフレームを構成する金属材料の酸化物からなる酸化膜が形成されていることを特徴とする請求項1〜7のいずれか1項に記載の電子デバイス。
- 前記リードフレームは、互いに電気的に分離して複数形成されており、
前記複数のリードフレームのうちの、一のリードフレームの先端部の上には前記電子部品が実装され、他のリードフレームの先端部の上には前記電子部品が実装されておらず、
前記一のリードフレームの貫通電極の、電流が流れる方向に直交する面における断面積は、前記他のリードフレームの貫通電極の、当該断面積よりも大きいことを特徴とする請求項1〜8のいずれか1項に記載の電子デバイス。 - 前記一のリードフレームにより構成される裏面電極の線幅は、前記他のリードフレームにより構成される裏面電極の線幅よりも広いことを特徴とする請求項9に記載の電子デバイス。
- 前記リードフレームにより構成される裏面電極は、前記ガラス基材の裏面の総面積に対して50%を越えない面積を占めることを特徴とする請求項1〜10のいずれか1項に記載の電子デバイス。
- 前記ガラス基材の表面に露出する前記先端部と、前記先端部の近傍の前記ガラス基材の表面は、その周囲の表面よりも窪んだ凹部を構成することを特徴とする請求項1〜11のいずれか1項に記載の電子デバイス。
- 前記凹部には、金属粒子を含む導体が充填されていることを特徴とする請求項12に記載の電子デバイス。
- 前記導体が、ナノ金属粒子から形成された導体であることを特徴とする請求項13に記載の電子デバイス。
- 前記リードフレームにより構成される裏面電極は、前記ガラス基材の裏面の側に対して窪んだ凹部を有し、前記凹部に前記ガラス基材が充填されている請求項1〜14のいずれか1項に記載の電子デバイス。
- 前記リードフレームにより構成される裏面電極は、電極幅が狭くなる狭窄部を有することを特徴とする請求項1〜15のいずれか1項に記載の電子デバイス。
- 前記リードフレームの前記先端部は、前記ガラス基材の表面に接合する表面電極を構成することを特徴とする請求項1〜16のいずれか1項に記載の電子デバイス。
- 前記貫通電極の、電流が流れる方向に直交する面における断面積は、前記貫通電極に接続する前記裏面電極の、電流が流れる方向に直交する面における断面積よりも、実効的な断面積が小さいことを特徴とする請求項1〜17のいずれか1項に記載の電子デバイス。
- 前記ガラス基材の表面には窪みが形成され、前記窪みの底面において前記先端部が露出しており、
前記電子部品は発光ダイオードからなり、前記窪み底面に前記発光ダイオードが実装されていることを特徴とする請求項1〜18のいずれか1項に記載の電子デバイス。 - 金属材料の端部を折り曲げて屈曲部を形成する曲げ工程と、
表面と裏面を有するガラス基材に貫通孔を形成する貫通孔形成工程と、
前記金属材料の屈曲部を前記ガラス基材の貫通孔に挿入して、前記金属材料を前記ガラス基材に設置する設置工程と、
前記ガラス基材を加熱して軟化させ、前記裏面の側の金属材料を前記ガラス基材に接合するとともに、前記貫通孔の側壁を前記屈曲部の表面に流動させて接合する接合工程と、
前記ガラス基材の表面に電子部品を実装し、前記電子部品の電極と前記金属材料とを電気的に接続する実装工程と、を有する電子デバイスの製造方法。 - 前記接合工程は、前記ガラス基材の表面に型を当接して加熱しながら押圧し、前記金属材料を前記ガラス基材に接合することを特徴とする請求項20に記載の電子デバイスの製造方法。
- 前記型の当接面であって、前記屈曲部の端部に対応する領域には凹部が形成されていることを特徴とする請求項21に記載の電子デバイスの製造方法。
- 前記型の当接面であって、前記貫通孔の周辺部に対応する領域には凸状の土手が形成されており、
前記接合工程は、前記凸状の土手が前記貫通孔の周辺表面を先に押圧して、前記側壁の流動を促進させることを特徴とする請求項22に記載の電子デバイスの製造方法。 - 前記曲げ工程は、前記金属材料を底面部と屈曲部と先端部を形成するように折り曲げる工程であり、
前記設置工程は、前記金属材料の底面部に前記ガラス基材の裏面を設置し、前記金属材料の屈曲部を前記貫通孔に挿入し、前記金属材料の先端部が前記ガラス基材の表面側に位置するように設置する工程であり、
前記接合工程は、前記金属材料の先端部を前記ガラス基材の表面に露出するように接合する工程であることを特徴とする請求項20〜23のいずれか1項に記載の電子デバイスの製造方法。 - 前記接合工程の前に、前記ガラス基材に接合する前記金属材料の表面を酸化させる酸化工程を有することを特徴とする請求項20〜24のいずれか1項に記載の電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008331997A JP2010153691A (ja) | 2008-12-26 | 2008-12-26 | 電子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008331997A JP2010153691A (ja) | 2008-12-26 | 2008-12-26 | 電子デバイスの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009180271A Division JP2010157682A (ja) | 2009-08-03 | 2009-08-03 | 電子デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010153691A true JP2010153691A (ja) | 2010-07-08 |
Family
ID=42572449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008331997A Pending JP2010153691A (ja) | 2008-12-26 | 2008-12-26 | 電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010153691A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012039072A (ja) * | 2010-07-15 | 2012-02-23 | Seiko Instruments Inc | 電子回路基板、電子部品パッケージおよび電子回路基板の製造方法 |
WO2012102252A1 (ja) * | 2011-01-27 | 2012-08-02 | パナソニック株式会社 | 貫通電極付基板およびその製造方法 |
JP2012182309A (ja) * | 2011-03-01 | 2012-09-20 | Seiko Instruments Inc | 光学デバイス |
JPWO2013180247A1 (ja) * | 2012-05-30 | 2016-01-21 | 京セラ株式会社 | 配線基板および電子装置 |
JP2016081959A (ja) * | 2014-10-10 | 2016-05-16 | シチズン電子株式会社 | 発光装置及びその製造方法 |
EP3352212A1 (en) * | 2017-01-24 | 2018-07-25 | General Electric Company | Power electronics package and method of manufacturing thereof |
JP2018120902A (ja) * | 2017-01-24 | 2018-08-02 | ゼネラル・エレクトリック・カンパニイ | 電力用電子回路パッケージおよびその製造方法 |
CN108428689A (zh) * | 2017-02-13 | 2018-08-21 | 通用电气公司 | 功率电子设备组件及其制造方法 |
JPWO2017104514A1 (ja) * | 2015-12-16 | 2018-10-04 | 日本電気硝子株式会社 | 支持結晶化ガラス基板及びこれを用いた積層体 |
US10453786B2 (en) | 2016-01-19 | 2019-10-22 | General Electric Company | Power electronics package and method of manufacturing thereof |
WO2023176663A1 (ja) * | 2022-03-16 | 2023-09-21 | 株式会社村田製作所 | 電子部品 |
-
2008
- 2008-12-26 JP JP2008331997A patent/JP2010153691A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012039072A (ja) * | 2010-07-15 | 2012-02-23 | Seiko Instruments Inc | 電子回路基板、電子部品パッケージおよび電子回路基板の製造方法 |
WO2012102252A1 (ja) * | 2011-01-27 | 2012-08-02 | パナソニック株式会社 | 貫通電極付基板およびその製造方法 |
CN103081094A (zh) * | 2011-01-27 | 2013-05-01 | 松下电器产业株式会社 | 附带贯通电极的基板及其制造方法 |
JPWO2012102252A1 (ja) * | 2011-01-27 | 2014-06-30 | パナソニック株式会社 | 貫通電極付基板およびその製造方法 |
JP2012182309A (ja) * | 2011-03-01 | 2012-09-20 | Seiko Instruments Inc | 光学デバイス |
JPWO2013180247A1 (ja) * | 2012-05-30 | 2016-01-21 | 京セラ株式会社 | 配線基板および電子装置 |
JP2016081959A (ja) * | 2014-10-10 | 2016-05-16 | シチズン電子株式会社 | 発光装置及びその製造方法 |
JPWO2017104514A1 (ja) * | 2015-12-16 | 2018-10-04 | 日本電気硝子株式会社 | 支持結晶化ガラス基板及びこれを用いた積層体 |
US10453786B2 (en) | 2016-01-19 | 2019-10-22 | General Electric Company | Power electronics package and method of manufacturing thereof |
US11177204B2 (en) | 2016-01-19 | 2021-11-16 | General Electric Company | Power electronics package and method of manufacturing thereof |
EP3352212A1 (en) * | 2017-01-24 | 2018-07-25 | General Electric Company | Power electronics package and method of manufacturing thereof |
JP2018120902A (ja) * | 2017-01-24 | 2018-08-02 | ゼネラル・エレクトリック・カンパニイ | 電力用電子回路パッケージおよびその製造方法 |
JP7021854B2 (ja) | 2017-01-24 | 2022-02-17 | ゼネラル・エレクトリック・カンパニイ | 電力用電子回路パッケージおよびその製造方法 |
CN108428689A (zh) * | 2017-02-13 | 2018-08-21 | 通用电气公司 | 功率电子设备组件及其制造方法 |
WO2023176663A1 (ja) * | 2022-03-16 | 2023-09-21 | 株式会社村田製作所 | 電子部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010153691A (ja) | 電子デバイスの製造方法 | |
US8134173B2 (en) | Lighting device having light emitting element mounted in glass substrate | |
US8866376B2 (en) | Light emitting device package and manufacturing method thereof | |
JP5134229B2 (ja) | 発光ダイオード素子、発光ダイオード素子の製造方法、及び発光ダイオード素子の固着構造 | |
JP4910220B1 (ja) | Ledモジュール装置及びその製造方法 | |
JP5940799B2 (ja) | 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法 | |
JP2010080800A (ja) | 発光デバイス及びその製造方法 | |
JPWO2009130743A1 (ja) | 光素子用パッケージ、半導体発光装置および照明装置 | |
JP2012174703A (ja) | Ledモジュール装置及びその製造方法 | |
JP2010157682A (ja) | 電子デバイス | |
JP2011044533A (ja) | 電子デバイス及びその製造方法 | |
WO2011037185A1 (ja) | 実装用基板、発光体、および実装用基板の製造方法 | |
JP2011187586A (ja) | 発光デバイス及びその製造方法 | |
JP2004281996A (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP2004311920A (ja) | 発光素子収納用パッケージおよび発光装置 | |
KR100616413B1 (ko) | 발광 다이오드 및 이의 제작 방법 | |
JP2015038902A (ja) | Ledモジュール装置及びその製造方法 | |
JP2004207363A (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP2010171381A (ja) | 発光デバイスの製造方法 | |
JP4160916B2 (ja) | 発光素子収納用パッケージの製造方法 | |
JP2014060344A (ja) | 半導体モジュールの製造方法、半導体モジュール | |
JP2004327505A (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP2004281992A (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP2011044608A (ja) | 発光デバイス | |
KR101211719B1 (ko) | 필름 타입의 광소자 패키지 및 그 제조 방법 |