JP6321095B2 - 超小型電子ユニット - Google Patents
超小型電子ユニット Download PDFInfo
- Publication number
- JP6321095B2 JP6321095B2 JP2016151228A JP2016151228A JP6321095B2 JP 6321095 B2 JP6321095 B2 JP 6321095B2 JP 2016151228 A JP2016151228 A JP 2016151228A JP 2016151228 A JP2016151228 A JP 2016151228A JP 6321095 B2 JP6321095 B2 JP 6321095B2
- Authority
- JP
- Japan
- Prior art keywords
- microelectronic
- carrier structure
- microelectronic unit
- recess
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004377 microelectronic Methods 0.000 title claims description 573
- 239000000463 material Substances 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 40
- 239000003989 dielectric material Substances 0.000 claims description 24
- 239000011521 glass Substances 0.000 claims description 14
- 230000006870 function Effects 0.000 claims description 10
- 229920000642 polymer Polymers 0.000 claims description 5
- 239000007921 spray Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 description 106
- 239000010410 layer Substances 0.000 description 102
- 230000008569 process Effects 0.000 description 48
- 238000004519 manufacturing process Methods 0.000 description 46
- 235000012431 wafers Nutrition 0.000 description 31
- 239000004020 conductor Substances 0.000 description 23
- 238000005530 etching Methods 0.000 description 20
- 238000000151 deposition Methods 0.000 description 19
- 238000000227 grinding Methods 0.000 description 19
- 230000008021 deposition Effects 0.000 description 18
- 229910000679 solder Inorganic materials 0.000 description 14
- 238000005498 polishing Methods 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000005488 sandblasting Methods 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 238000001652 electrophoretic deposition Methods 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000005553 drilling Methods 0.000 description 6
- 238000005304 joining Methods 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003701 mechanical milling Methods 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910004353 Ti-Cu Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000009969 flowable effect Effects 0.000 description 2
- -1 for example Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000010297 mechanical methods and process Methods 0.000 description 2
- 230000005226 mechanical processes and functions Effects 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- WNEODWDFDXWOLU-QHCPKHFHSA-N 3-[3-(hydroxymethyl)-4-[1-methyl-5-[[5-[(2s)-2-methyl-4-(oxetan-3-yl)piperazin-1-yl]pyridin-2-yl]amino]-6-oxopyridin-3-yl]pyridin-2-yl]-7,7-dimethyl-1,2,6,8-tetrahydrocyclopenta[3,4]pyrrolo[3,5-b]pyrazin-4-one Chemical compound C([C@@H](N(CC1)C=2C=NC(NC=3C(N(C)C=C(C=3)C=3C(=C(N4C(C5=CC=6CC(C)(C)CC=6N5CC4)=O)N=CC=3)CO)=O)=CC=2)C)N1C1COC1 WNEODWDFDXWOLU-QHCPKHFHSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- WCERXPKXJMFQNQ-UHFFFAOYSA-N [Ti].[Ni].[Cu] Chemical compound [Ti].[Ni].[Cu] WCERXPKXJMFQNQ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000011370 conductive nanoparticle Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000000374 eutectic mixture Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000000314 lubricant Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 229910021487 silica fume Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/117—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1052—Wire or wire-like electrical connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01061—Promethium [Pm]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
グに関する。本発明はまた、ウェハレベルで製造された積層超小型電子パッケージを含む
積層超小型電子パッケージと、こうしたパッケージを製造する方法とに関する。
本出願は、2010年7月23日に出願された米国特許出願第12/842,587号
の利益を主張し、その特許出願の開示は引用することにより本明細書の一部をなすものと
する。
素のような半導体材料の薄いスラブを一般的に備えている。半導体チップは、一般的に、
個々の予めパッケージされたユニットとして提供される。半導体チップの第1の片面(例
えば表面)には能動回路が作製される。能動回路との電気的接続を容易にするために、チ
ップは同じ面上にボンドパッドを設けられる。ボンドパッドは通常、ダイのエッジの周囲
に、又は多くのメモリデバイスの場合にはダイの中央に、規則的なアレイとして配置され
る。ボンドパッドは一般的に、約0.5μm厚の銅又はアルミニウムのような導電性金属
から形成される。ボンドパッドは、単一層又は複数層の金属を含むことができる。ボンド
パッドのサイズはデバイスタイプによって異なるが、通常は一辺が数十ミクロンから数百
ミクロンである。
らの基板又はチップキャリアはさらにプリント回路基板のような回路パネル上に実装され
る。半導体チップは、通常、基板とともにパッケージ化されて、チップコンタクトに電気
的に接続される端子を有する超小型電子パッケージを形成する。そして、パッケージを、
テスト機器に接続して、パッケージ化されたデバイスが所望の性能基準に準拠しているか
否かを判断することができる。テストされたパッケージを、より大型の回路、例えば、コ
ンピュータ又は携帯電話等の電子製品の回路に接続することができる。
型電子チップを有している。これにより、パッケージが基板上に占有する表面積を、積層
体におけるチップの全表面積より小さくすることができる。しかしながら、従来の積層パ
ッケージには、複雑性、コスト、厚さ及びテスト容易性に関する不都合がある。
り小型の物理的構成に対する要求は、携帯型電子デバイスの急速な発展によりさらに強く
なってきている。単に例として、一般に「スマートフォン」と呼ばれるデバイスは、携帯
電話の機能を、強力なデータプロセッサ、メモリ、並びに全地球測位システム受信機、電
子カメラ及びローカルエリアネットワーク接続等の補助デバイス、及び高解像度ディスプ
レイ及び関連する画像処理チップと一体化している。こうしたデバイスは、完全なインタ
ーネット接続、最大解像度の映像を含むエンターテイメント、ナビゲーション、電子銀行
等の機能を、全てポケットサイズのデバイスで提供することができる。複雑な携帯型デバ
イスでは、多数のチップを小さい空間に詰め込む必要がある。さらに、チップのうちの幾
つかは、一般に「I/O」と呼ばれる多くの入出力接続を有している。これらのI/Oを
、他のチップのI/Oと相互接続しなければならない。相互接続は、短くあるべきであり
、信号伝播遅延を最小限にするために低インピーダンスであるべきである。相互接続を形
成するコンポーネントは、アセンブリのサイズを大幅に増大させるべきではない。同様の
必要性は、例えばインターネット検索エンジンで使用されるもののようなデータサーバに
おける等、他の用途でも発生する。例えば、複雑なチップ間に多数の短い低インピーダン
ス相互接続を提供する構造により、検索エンジンの帯域幅を増大させ、その電力消費量を
低減することができる。
的である、改善された半導体デバイス並びにキャリアパッケージ及び積層パッケージが依
然として必要とされている。本発明のこれらの属性は、後述する超小型電子パッケージの
構造によって達成される。
該表面から離れている裏面と、該キャリア構造体の前記表面における開口部及び該表面の
下方に位置する内面を有する凹部とを有する、キャリア構造体を含んでなる。前記キャリ
ア構造体は、半導体材料又はガラスのうちの少なくとも一方を含むことができる。該超小
型電子ユニットは、前記内面に隣接する底面と、該底面から離れている上面と、該上面に
おける複数のコンタクトとを有する超小型電子素子も含んでなるものであってもよい。
た端子も含んでなるものであってもよい。該端子は、前記キャリア構造体から電気的に絶
縁することができる。前記超小型電子ユニットは、前記超小型電子素子の少なくとも前記
上面に接触する誘電体領域も含んでなるものであってもよい。該誘電体領域は、前記キャ
リア構造体の前記表面と同一平面上に又はその上方に位置する平面を有することができる
。前記端子は、外部素子と相互接続するために該誘電体領域の表面において露出させるこ
とができる。
ることができる。一実施の形態では、前記端子は、前記キャリア構造体の上方に延在する
ことができる。例示的な実施の形態では、前記超小型電子素子は、前記上面と前記底面と
の間に少なくとも1つの縁面を有し、前記平面の横方向における前記端子のうちの少なく
とも1つの位置は、前記超小型電子素子の前記縁面と前記凹部の境界を画する前記キャリ
ア構造体の面との間とすることができる。
の形態では、前記端子は拡張ボンドパッドを含むことができる。該拡張ボンドパッドは前
記超小型電子素子の前記コンタクトと接触することができる。特定の実施の形態では、前
記キャリア構造体は外側金属仕上げ層を含むことができ、それにより、前記キャリア構造
体はヒートスプレッダとして機能するように構成される。一実施の形態では、誘電体材料
が、前記キャリア構造体の前記表面全体を覆うことができる。
電体領域は電気化学的に堆積したポリマとすることができる。特定の実施の形態では、前
記キャリア構造体はガラスを含むことができ、スプレーコーティング又はスピンコーティ
ングされたコンプライアント誘電体材料が前記凹部の前記内面を覆うことができる。一実
施の形態では、前記超小型電子ユニットは、前記キャリア構造体の前記裏面から前記表面
まで延在する複数の導電性ビアも含んでなるものであってもよい。
、反対側の端部における第2の幅とを有することができ、前記第2の幅は前記第1の幅と
は異なる。一実施の形態では、前記端子は拡張ボンドパッドを含むことができ、各ボンド
パッドは、それぞれのビアを前記超小型電子素子のそれぞれのコンタクトに電気的に接続
することができる。例示的な実施の形態では、前記誘電体領域は、前記凹部の側壁と前記
超小型電子素子との間に延在することができる。特定の実施の形態では、前記超小型電子
ユニットは、前記誘電体領域の主面から前記キャリア構造体を通って前記裏面まで延在す
る複数の導電性ビアも含んでなるものであってもよい。特定の実施の形態では、各ビアは
、前記キャリア構造体の前記裏面における第1の幅と、反対側の端部における第2の幅と
を有することができ、前記第2の幅は前記第1の幅とは異なる。一実施の形態では、前記
端子は拡張ボンドパッドを含むことができ、各ボンドパッドは、それぞれのビアを前記超
小型電子素子のそれぞれのコンタクトに電気的に接続することができる。
び第2の超小型電子ユニットを備えることができ、前記第1の超小型電子ユニットは前記
第2の超小型電子ユニットと積層されており、その中の前記それぞれの超小型電子素子の
前記コンタクトは、前記第1の超小型電子ユニットの前記端子及び前記第2の超小型電子
ユニットの前記端子を介して電気的に接続されている。例示的な実施の形態では、前記第
1の超小型電子ユニットは、第1のキャリア構造体の前記裏面において露出している第1
の端子を備えることができ、前記第2の超小型電子ユニットは、第2のキャリア構造体の
前記表面において露出している第2の端子を備えることができ、前記第1の超小型電子素
子は、前記第1の端子及び前記第2の端子を介して前記第2の超小型電子素子に電気的に
接続することができる。特定の実施の形態では、前記第1のキャリア構造体は、その表面
に沿った横方向において第1の幅を有する第1の凹部を備えることができ、前記第2のキ
ャリア構造体は、その表面に沿った横方向において第2の幅を画定する第2の凹部を備え
ることができ、前記第2の幅は前記第1の幅と異なる。
きる。前記超小型電子ユニットは、前記凹部の前記内面に隣接する底面と、該底面から離
れている上面と、該上面における複数のコンタクトとを有する第2の超小型電子素子も含
んでなるものであってもよい。一実施の形態では、前記凹部は第1の凹部とすることがで
き、前記超小型電子素子は第1の超小型電子素子とすることができ、前記キャリア構造体
は、該キャリア構造体の前記表面における開口部及び該表面の下方に位置する内面を有す
る第2の凹部を有することができる。超小型電子素子は、前記第2の凹部の前記内面に隣
接する底面と、該底面から離れている上面と、前記上面における複数のコンタクトとを有
する第2の超小型電子素子も含んでなるものであってもよい。
該表面から離れている裏面と、該キャリア構造体の前記表面における開口部及び該表面の
下方に位置する内面を有する凹部とを有するキャリア構造体を含んでなる。前記キャリア
構造体は、半導体材料又はガラスのうちの少なくとも一方を含むことができる。前記超小
型電子ユニットは、前記内面に隣接する上面と、該上面から離れている底面と、前記上面
における複数のコンタクトとを有する超小型電子素子も含んでなるものであってもよい。
含んでなるものであってもよい。端子は、前記キャリア構造体から電気的に絶縁すること
ができる。前記超小型電子素子は、前記超小型電子素子の少なくとも前記底面と接触する
誘電体領域も含んでなるものであってもよい。該誘電体領域は、前記キャリア構造体の前
記表面と同一平面上に又はその上方に位置する平面を画定することができる。
も1つの縁面を有することができ、前記平面の横方向における前記端子のうちの少なくと
も1つの位置は、前記超小型電子素子の前記縁面と前記凹部の境界を画する前記キャリア
構造体の面との間とすることができる。一実施の形態では、前記超小型電子素子の前記底
面は、前記キャリア構造体の前記表面と同一平面上とすることができる。例示的な実施の
形態では、前記端子は、前記キャリア構造体の前記表面において露出させることができる
。特定の実施の形態では、前記端子は、前記キャリア構造体の上方に延在することができ
る。
の形態では、前記端子は拡張ボンドパッドを含むことができる。該拡張ボンドパッドは、
前記凹部内において前記超小型電子素子の前記コンタクトまで延在している導体と接触す
ることができる。特定の実施の形態では、前記キャリア構造体は外側金属仕上げ層を含む
ことができ、それにより、前記キャリア構造体はヒートスプレッダとして機能するように
構成される。一実施の形態では、誘電体材料が、前記キャリア構造体の前記表面全体を覆
うことができる。
電体領域は電気化学的に堆積したポリマとすることができる。特定の実施の形態では、前
記キャリア構造体はガラスを含むことができ、スプレーコーティング又はスピンコーティ
ングされたコンプライアント誘電体材料が前記凹部の前記内面を覆うことができる。一実
施の形態では、前記超小型電子ユニットは、前記キャリア構造体の前記裏面から前記内面
まで延在する複数の導電性ビアも含んでなるものであってもよい。
、反対側の端部における第2の幅とを有することができ、前記第2の幅は前記第1の幅と
は異なる。一実施の形態では、前記端子は拡張ボンドパッドを含み、各ボンドパッドは、
それぞれのビアを前記超小型電子素子のそれぞれのコンタクトに電気的に接続することが
できる。例示的な実施の形態では、前記超小型電子ユニットは、前記キャリア構造体の前
記裏面から前記表面まで延在する複数の導電性ビアをも含んでなるものであってもよい。
一実施の形態では、各ビアは、前記キャリア構造体の前記裏面における第1の幅と、反対
側の端部における第2の幅とを有することができ、前記第2の幅は前記第1の幅とは異な
る。特定の実施の形態では、前記端子は拡張ボンドパッドを含むことができ、各ボンドパ
ッドは、それぞれのビアを前記超小型電子素子のそれぞれのコンタクトに電気的に接続す
ることができる。
延在することができる。例示的な実施の形態では、前記超小型電子ユニットは、前記誘電
体領域の主面から前記キャリア構造体を通って前記裏面まで延在する複数の導電性ビアを
も含んでなるものであってもよい。一実施の形態では、各ビアは、前記キャリア構造体の
前記裏面における第1の幅と、反対側の端部における第2の幅とを有することができ、前
記第2の幅は前記第1の幅とは異なる。特定の実施の形態では、前記端子は拡張ボンドパ
ッドを含むことができ、各ボンドパッドは、それぞれのビアを前記超小型電子素子のそれ
ぞれのコンタクトに電気的に接続することができる。
ット及び第2の超小型電子ユニットを備えることができる。前記第1の超小型電子ユニッ
トは前記第2の超小型電子ユニットと積層することができ、その中の前記それぞれの超小
型電子素子の前記コンタクトは、前記第1の超小型電子ユニットの前記端子及び前記第2
の超小型電子ユニットの前記端子を介して電気的に接続されている。特定の実施の形態で
は、前記第1の超小型電子ユニットは、第1のキャリア構造体の前記裏面において露出し
ている第1の端子を備えることができ、前記第2の超小型電子ユニットは、第2のキャリ
ア構造体の前記表面において露出している第2の端子を備えることができ、前記第1の超
小型電子素子は、前記第1の端子及び前記第2の端子を介して前記第2の超小型電子素子
に電気的に接続することができる。
1の幅を有する第1の凹部を備えることができ、前記第2のキャリア構造体は、その表面
に沿った横方向において第2の幅を画定する第2の凹部を備えることができ、前記第2の
幅は前記第1の幅と異なる。例示的な実施の形態では、前記超小型電子素子は第1の超小
型電子素子とすることができる。前記超小型電子ユニットは、前記凹部の前記内面に隣接
する上面と、該上面から離れている底面と、該上面における複数のコンタクトとを有する
第2の超小型電子素子さらに含んでなるものであってもよい。
び該表面の下方に位置する内面を有する第1の凹部とすることができる。前記超小型ユニ
ットは、前記第2の凹部の前記内面に隣接する上面と、該上面から離れている底面と、前
記上面における複数のコンタクトとを有する第2の超小型電子素子も含んでなるものであ
ってもよい。
該表面から離れている裏面と、前記表面から前記裏面まで内部を通って延在する開口部と
を有する、キャリア構造体を含んでなる。前記キャリア構造体は、半導体材料又はガラス
のうちの少なくとも一方を含むことができる。前記超小型電子ユニットは、前記開口部の
横縁面に隣接する縁面と、前記底面から離れている上面と、該上面における複数のコンタ
クトとを有する超小型電子素子も含んでなるものであってもよい。
も含んでなるものであってもよい。前記超小型電子ユニットは、前記表面及び前記誘電体
領域によって画定される平面において、又は前記裏面及び前記誘電体領域によって画定さ
れる平面において露出している端子も含んでなるものであってもよい。該端子は、前記超
小型電子素子の前記コンタクトと電気的に接続することができる。前記超小型電子ユニッ
トは、前記誘電体領域に沿って延在し、前記コンタクトを前記端子に電気的に接続するト
レースも含んでなるものであってもよい。
面において露出することができ、前記端子の第2のサブセットは、外部素子と相互接続す
るために前記誘電体領域の裏面側平面において露出することができる。一実施の形態では
、前記超小型電子ユニットは、前記表面から前記キャリア構造体を通って前記裏面まで延
在する複数の導電性ビアも含んでなるものであってもよい。特定の実施の形態では、各ビ
アは、前記キャリア構造体の前記裏面における第1の幅と、反対側の端部における第2の
幅とを有することができ、前記第2の幅は前記第1の幅とは異なる。例示的な実施の形態
では、前記誘電体領域は、前記開口部の壁と前記超小型電子素子との間に延在することが
できる。
前記誘電体領域を通って前記裏面側平面まで延在する複数の導電性ビアも含んでなるもの
であってもよい。特定の実施の形態では、前記超小型電子ユニットは、前記表面側平面か
ら前記誘電体領域を通って前記超小型電子素子の前記コンタクトまで延在する複数の導電
性ビアも含んでなるものであってもよい。例示的な実施の形態では、前記超小型電子ユニ
ットは、前記裏面側平面から前記誘電体領域を通って前記超小型電子素子の前記コンタク
トまで延在する複数の導電性ビアも含んでなるものであってもよい。
離れている底面と、前記上面における複数のコンタクトとを有する超小型電子素子を、表
面及び該表面から離れている裏面を有するキャリア構造体の凹部内に配置するステップを
含む。前記キャリア構造体は半導体材料又はガラスのうちの少なくとも一方を含むことが
できる。前記方法は、前記コンタクトを前記キャリア構造体の端子に電気的に相互接続す
るステップも含むことができる。前記超小型電子素子の前記上面又は前記裏面は前記凹部
内の前記キャリア構造体の内面に隣接して配置することができる。
むことができる。該誘電体領域は前記超小型電子素子の少なくとも前記上面と接触するこ
とができる。前記方法は、前記誘電体領域を平坦化して、前記キャリア構造体の前記表面
と同一平面上に又はその上方に位置する平面を画定する、平坦化するステップも含むこと
ができる。
ターニングプロセスを用いて前記誘電体領域にトレースをめっきするステップも含むこと
ができる。特定の実施の形態では、前記凹部に誘電体領域を施す前記ステップは、前記凹
部の前記内面全体の上に層を施すステップを含むことができる。
第2の超小型電子ユニットの上部に第1の超小型電子ユニットを積層するステップを含む
ことができる。前記方法は、前記第1の超小型電子ユニットを前記第2の超小型電子ユニ
ットに導電性ボンド材を介して接合するステップも含むことができる。
キャリア構造体の前記表面の一部を研削、研磨又はエッチングするステップを含むことが
できる。例示的な実施の形態では、前記超小型電子素子の前記底面は、前記凹部内の前記
キャリア構造体の前記内面に隣接して配置することができる。前記方法は、前記超小型電
子素子の前記底面が前記キャリア構造体の前記裏面において露出するまで、前記超小型電
子素子の前記底面及び前記キャリア構造体の前記裏面の一部を研削するステップも含むこ
とができる。例示的な実施の形態では、前記方法は、前記表面から前記キャリア構造体通
って前記裏面まで延在する複数の導電性ビアを形成するステップも含むことができる。
記キャリア構造体を通って前記裏面の真下にある位置まで延在する複数のソケットを形成
するステップを含むことができ、前記キャリア構造体の前記裏面の一部を研削する前記ス
テップは、前記複数のソケットが前記裏面において露出し、それにより前記複数の導電性
ビアになるまで、前記裏面を研削するステップを含むことができる。特定の実施の形態で
は、前記方法は、前記誘電体領域の主面から前記キャリア構造体を通って前記裏面まで延
在する複数の導電性ビアを形成するステップも含むことができる。
で延在する複数の導電性ビアを形成するステップも含むことができる。特定の実施の形態
では、前記複数の導電性ビアを形成する前記ステップは、前記裏面から前記キャリア構造
体を通って前記表面の真下にある位置まで延在する複数のソケットを形成するステップを
含むことができ、前記誘電体領域を平坦化する前記ステップは、前記複数のソケットが前
記表面において露出し、それにより前記複数の導電性ビアになるまで、前記キャリア構造
体の前記表面を研削、研磨又はエッチングするステップを含むことができる。
形成する前記ステップと、前記端子を形成する前記ステップと、前記誘電体領域を施す前
記ステップと、前記誘電体領域を平坦化する前記ステップとは、前記キャリア構造体がそ
の縁において少なくとも1つの他のキャリア構造体に取り付けられたままである間に行う
ことができる。
小型電子ユニットの上部に第1の超小型電子ユニットを積層するステップを含むことがで
きる。前記方法は、前記第1の超小型電子ユニットを前記第2の超小型電子ユニットに接
合するステップも含むことができる。前記複数の導電性ビアを形成する前記ステップと、
前記第1の超小型電子ユニットを前記第2の超小型電子ユニットに接合する前記ステップ
とは、前記積層するステップの後に前記第1の超小型電子ユニット及び前記第2の超小型
電子ユニットの両方を通って延在する孔をあけるステップと、該孔を導電性材料でめっき
するステップとを含むことができる。
面から前記キャリア構造体を通って前記裏面に向けて延在する複数の導電性ビアを形成す
るステップも含むことができる。例示的な実施の形態では、前記凹部を形成する前記ステ
ップと、前記複数の導電性ビアを形成する前記ステップと、前記端子を形成する前記ステ
ップと、前記誘電体領域を施す前記ステップと、前記誘電体領域を平坦化する前記ステッ
プとは、前記キャリア構造体がその縁において少なくとも1つの他のキャリア構造体に取
り付けられたままである間に行うことができる。
2の超小型電子ユニットの上部に第1の超小型電子ユニットを積層するステップを含むこ
とができる。前記方法は、前記第1の超小型電子ユニットを前記第2の超小型電子ユニッ
トに導電性ボンド材を介して接合するステップも含むことができる。
前記コンタクトを前記凹部の前記内面に隣接して位置する導電性パッドに接合するステッ
プも含むことができる。複数の導電性ビアを形成する前記ステップは、前記キャリア構造
体の前記裏面から前記導電性パッドまで延在するビアを形成するステップを含むことがで
きる。特定の実施の形態では、前記方法は、前記超小型電子素子を、前記凹部の前記内面
をコーティングする誘電体層に接合するステップも含むことができる。複数の導電性ビア
を形成する前記ステップは、前記キャリア構造体の前記裏面から前記超小型電子素子の前
記コンタクトまで延在する孔を形成するステップを含むことができる。複数の導電性ビア
を形成する前記ステップは、前記孔を電気めっきすることによって行うことができる。
型電子構造体、本発明の上述した態様による複合チップ、又は両方を組み込んだシステム
を提供する。例えば、本システムを、携帯型ハウジングであり得る単一ハウジング内に配
置することができる。本発明のこの態様の好ましい実施の形態によるシステムを、同等の
従来のシステムより小型とすることができる。
。平坦化された超小型電子ユニットを、有利には、積層アセンブリに組み込むことができ
る。サイズの異なる超小型電子ユニットの数を低減することにより、超小型電子ユニット
の積層を容易にすることもできる。
ャリアアセンブリを示す、断面図及び対応する上から見た平面図である。図1A及び図1
Bに示すように、超小型電子ユニット10は、キャリア構造体30に実装された超小型電
子素子20を備えている。
、そこでは、1つの又は複数の半導体デバイス(例えば、トランジスタ、ダイオード等)
が、上面21に及び/又はその下方に位置する半導体基板の能動半導体領域に配置されて
いる。上面21と、表面から離れている底面22との間の超小型電子素子20の厚さは、
通常200μm未満であり、大幅に小さく、例えば130μm、70μm又はさらに小さ
くすることができる。超小型電子素子20は、他の導電性素子に電気的に接続するために
、その上面21に位置する複数の導電性コンタクト23を備えている。
て、導電性コンタクト23に導電接続されている。したがって、半導体デバイスは、超小
型電子素子20の1つ又は複数の誘電体層内に組み込まれている配線を介して導電的にア
クセス可能である。幾つかの実施形態では、超小型電子素子の表面にあるコンタクトパッ
ドは、超小型電子素子の表面において直接露出していない場合がある。代りに、コンタク
トパッドを、露出している端子まで延在しているトレースに電気的に接続することができ
る。
は、導電性素子が、誘電体素子の表面に対して垂直な方向において、誘電体素子の外側か
ら誘電体素子の表面に向かって移動している理論的な点に接触することができることを示
す。したがって、誘電体素子の表面において露出している端子又は他の導電性素子は、こ
うした表面から突出することができるか、こうした表面と同一平面とすることができるか
、又はこうした表面に対して凹状であり、誘電体における孔又は窪みを通して露出させる
ことができる。
載する導電性素子を形成することができるが、本願と同日に出願されたNon-Lithographic
Formation of Three-Dimensional Conductive Elementsと題する同時係属出願(代理人
整理番号第Tessera3.0-614号)においてより詳細に説明されているような非リソグラフィ
技術を採用することができる。こうした非リソグラフィ技法は、例えば、表面をレーザに
より、又はフライス加工若しくはサンドブラスト加工等の機械的プロセスにより、導電性
素子が表面の他の部分とは異なるように形成されるべきである経路に沿って表面のそれら
の部分を処理するように、選択的に処理することを含むことができる。例えば、レーザ又
は機械的プロセスを使用して、特定の経路のみに沿って表面から犠牲層等の材料を焼灼又
は除去し、それによりその経路に沿って延在する溝を形成することができる。そして、溝
内に触媒等の材料を堆積させることができ、溝内に1つ又は複数の金属層を堆積させるこ
とができる。
向かって延在する凹部40を画定している。キャリア構造体30を、半導体、例えばシリ
コンから作製することができる。一例では、キャリア構造体30を、それが超小型電子素
子20のためのヒートスプレッダとして機能することができるのを可能にする、銅等の金
属から作製することができる。例示的な実施形態では、キャリア構造体30は、外側金属
仕上げ層を含むことができ、それにより、キャリア構造体はヒートスプレッダとして機能
するように構成される。
する内面41を有している。凹部40は、凹部の内面41とキャリア構造体30の表面3
1との間に延在する横縁面42(すなわち、凹部40の側壁)を有している。凹部40は
、表面31から裏面32に向かって中間より先まで延在することができ、それにより、表
面31に対して垂直な方向における凹部40の高さは、内面41と裏面32との間に延在
しているキャリア構造体30の残りの部分の高さより大きい。
ができる。図1A及び図1Bに示すように、凹部40は、単一の超小型電子素子20を組
み込んでいる。他の実施形態では、凹部は、任意の数の超小型電子素子20を組み込むこ
とができる。図11Aに示す実施形態におけるような一例では、凹部は、複数の超小型電
子素子を組み込むことができる。幾つかの例では、凹部40は、特に、例えば円柱、立方
体又は角柱を含む、任意の3次元形状を有することができる。
よって画定される水平面に対して垂直な角度で、キャリア構造体を通って延在している。
他の実施形態では、横縁面42は、表面31に対して、例えば約60度と約100度との
間の角度を含む任意の角度で、表面31から延在することができる。横縁面42は、一定
の勾配を有することができるか、又は可変の勾配を有することができる。例えば、表面3
1によって画定される水平面に対する横縁面42の角度又は勾配は、横縁面が内面41に
向かって深く貫入するに従って減少することができる。図8Aに、キャリア構造体の表面
から非垂直角度で延在する横縁面を有する例示的な実施形態を示す。
在する複数の孔50と、各々がそれぞれの孔50を通って延在している複数の導電性ビア
60とを画定している。図1A及び図1Bに関して記載する実施形態では、6つの孔50
及びそれぞれの導電性ビア60がある。他の例では、任意の数の孔及び導電性ビアがキャ
リア構造体を通って延在することができる。例えば、図11Aに示す実施形態では、18
個の孔がキャリア構造体を通って延在している。
ば、孔50を、単一の共通軸に沿って配置することができるか、又は、図1B及び図11
に示すように、2つの平行な列で配置することができる。他の例(図示せず)では、孔5
0を、クラスタ、グリッド、リング又は他の任意の形状で配置することができる。
すように、孔50は、表面31において幅W1を有し、裏面32において、W1より大き
い幅W2を有し、それにより、孔が、裏面から表面に向かう方向において先細りになって
いる。他の例では、例えば図8Aに示すように、1つ又は複数の孔が一定の幅を有するこ
とができ、1つ又は複数の孔を、表面から裏面に向かう方向に先細りにすることができる
。
ャリア構造体30の表面31によって画定された水平面に対する内面51の角度又は勾配
は、内面51が表面31からキャリア構造体の裏面32に深く貫入するに従って大きさが
減少する(正又は負の大きさが小さくなる(become less positive or less negative)
)ことができる。
とができる(図1Bでは、各孔50は円錐台3次元形状を有している)。幾つかの実施形
態では、各孔50は、正方形、矩形、楕円形又は他の任意の上面図形状を有することがで
きる。幾つかの例では、各孔50は、特に、例えば円柱、立方体又は角柱を含む任意の3
次元形状を有することができる。
裏面32との間の導電性ビアの高さに沿って延在する外面61を画定している。各導電性
ビア60を、例えば銅又は金を含む、金属又は金属の導電性化合物から作製することがで
きる。
て裏面導電性コンタクト63に電気的に接続されている。各表面導電性コンタクト62及
び裏面導電性コンタクト63(又は本明細書に開示する他の導電性コンタクトのいずれか
)は、超小型電子ユニット10の外面(例えば、表面31、裏面32、誘電体領域70の
主面71、又はそれぞれの面31若しくは32の上に重なる誘電体層72若しくは73)
において露出する場合、外部素子に電気的に接続するための端子として使用されるのに適
している。
れている(すなわち、導電性ビア60並びに導電性コンタクト62及び63は共通の中心
軸を共有している)。他の例では、導電性ビアは、表面導電性コンタクト及び裏面導電性
コンタクトのいずれか又は両方とは異なる中心軸を有することができる。各導電性コンタ
クト62及び63を、例えば銅又は金を含む任意の導電性金属から作製することができる
。図示するように、導電性コンタクト62及び63は、円形上面図形状を有している。他
の例では、導電性コンタクト62及び63並びに本明細書に開示する導電性コンタクトの
いずれかは、楕円形、三角形、正方形、矩形又は他の任意の形状を含む任意の上面図形状
を有することができる。
にも電気的に接続されている。図1A及び図1Bに示すように、各導電性ビア60は、そ
れぞれの導電性コンタクト23に、端子24、キャリア構造体30の表面31に沿って延
在している導電性トレース64及び表面導電性コンタクト62を介して電気的に接続され
ている。他の例では、各導電性ビア60を、1つ又は複数の導電性コンタクト23に他の
任意の構成で電気的に接続することができる。
せを、外部素子(図示せず)に接続するのに適している「拡張ボンドパッド」であるもの
とみなすこともできる。
ために、裏面導電性コンタクト63の底面において露出しているそれぞれの導電性ボンド
材65に電気的に接続されている。他の例では、導電性ボンド材65を、他の任意の電気
的相互接続素子(例えば導電性ナノ粒子)に置き換えることができるか、又は導電性ボン
ド材65を省略することができる(例えば拡散接合が使用される場合)。
て、誘電体領域又は誘電体層によって超小型電子素子20から電気的に絶縁されている。
例えば、トレース64は、キャリア構造体30から主面71を有する誘電体領域70によ
って絶縁されており、表面導電性コンタクト62は、誘電体層72によって表面31から
絶縁されており、裏面導電性コンタクト63は、誘電体層73により裏面32から絶縁さ
れている。各導電性ビア60もまた、その内面51に沿って延在している誘電体層(図示
せず)により、孔50から絶縁されている。
気的に絶縁する誘電体層の内側の孔50内の体積の全てを充填することができる。言い換
えれば、導電性ビア60の外面61は、それぞれの孔50の内面51の輪郭に沿う。
しない場合もある。一例では、導電性ビア60の外面61は、それぞれの孔50の内面5
1の輪郭に沿わない場合もある。こうした例では、誘電体領域が孔50を充填することが
でき、誘電体領域を通して穴をあけることができ、その穴をめっきして導電性ビアを形成
することができる。図8Aは、孔の内面に沿わない外面を有する導電性ビアを有するこう
した実施形態例を示す。
きる。例えば、導電性ビア60を、孔50を絶縁する誘電体層のコンフォーマルめっきに
よって形成することができ、それにより、導電性ビアの中心を通って内部穴が延在してい
る。この内部穴を、誘電体材料で充填することができるか、又は開放したままにすること
ができる。図8Aは、内部穴を有する導電性ビアを含むこうした実施形態例を示す。
ビア60は、例えば円柱形状(図8Aに示すように)又は導電性ビアに沿って高さの異な
る円柱形状及び円錐台形状の組合せを含む、任意の他の形状を有することができる。
填し、誘電体領域70は、超小型電子素子20に対して優れた誘電体絶縁を提供すること
ができる。誘電体領域70は、コンプライアント(compliant:適合的)にすることがで
き、その弾性係数及び厚さは、その係数及び厚さの積がコンプライアンシ(compliancy:
適合性)を提供するように十分低くかつ厚い。特に、こうしたコンプライアント誘電体領
域70により、それに取り付けられている導電性素子が、導電性素子に外部荷重が加えら
れたときに、超小型電子素子20及び/又はキャリア構造体30に対して幾分か撓曲又は
移動することができる。そのように、超小型電子ユニット10の導電性素子と回路パネル
(図示せず)等の外部素子の端子との結合は、超小型電子ユニット10と回路パネルとの
間の熱膨張係数(「CTE」)の不整合による熱歪みに対してより優れた耐性を有するこ
とができる。
によって画定される平面の上方に延在している。他の例では、主面71は、およそ、キャ
リア構造体30の表面31によって画定される平面と同じ平面にあるように延在すること
ができる。
含むことができる。誘電体層72及び73は、電着コンフォーマルコーティング又は他の
誘電体材料、例えば光画像形成可能(photoimageable)ポリマ材料、例えばはんだマスク
材料を含むことができる。
出している。各端子24を、凹部40と位置合せすることができ、凹部40によって画定
されるキャリア構造体30の領域内に完全に又は部分的に配置することができる。図1A
に示すように、端子24は、凹部40によって画定される領域内に完全に配置されている
。他の例では、端子24を、凹部40によって画定される領域の外側に配置することがで
きる(例えば図9Aを参照)。図示するように、端子24の上面25によって画定される
平面は、キャリア構造体30の表面31によって画定される平面に対して実質的に平行で
ある。端子24を外部素子に電気的に相互接続することに加えて又はその代りに、表面導
電性コンタクト62は、端子としての役割を果たすことができ、外部素子に電気的に相互
接続することができる。
される平面の上方に位置している。他の実施形態では、端子24の上面25は、表面31
によって画定される平面に又はその下方に位置することができる(キャリア構造体の表面
及び誘電体領域の主面によって画定される平面に比較した、端子の上面の様々な構造につ
いては図6A〜図6Cを参照)。
の形状を有している。他の実施形態では、端子24及び導電性コンタクト62を、例えば
導電性ポストを含む他の任意のタイプの導電性コンタクトとすることができる。
する方法について説明する。図2を参照すると、キャリア構造体30は、初期表面31’
を有している。製造のこの段階では、初期表面31’は、その初期厚さT1によってキャ
リア構造体30の裏面32から均一に間隔を空けることができる。キャリア構造体30の
初期表面31’の残りの部分を保存したい場合、マスク層33を形成することができる。
30を選択的にエッチングすることにより凹部40を形成することができる。例えば、光
画像形成可能層、例えばフォトレジスト層を堆積させ、初期表面31’の一部のみを覆う
ようにパターニングすることができ、その後、時限エッチングプロセスを行うことによっ
て凹部40を形成することができる。図3に示すように、凹部40は、キャリア構造体3
0の表面31から裏面32に向かって下方に延在する。
表面31から内面41に向かって下方に延在している凹部の横縁面42は、図8Aに示す
ように、傾斜することができ、すなわち、表面31に対して垂直角度(直角)以外の角度
で延在することができる。
)のうちの幾つか又は全てを、微細研磨粒子の噴流をキャリア構造体の表面に向けること
によって形成することができる。微細研磨粒子は、表面において露出している材料を除去
する。本明細書において用いられるとき、サンドブラスト加工は、研磨粒子が砂又は酸化
ケイ素粒子、すなわち砂の主成分を含んでも含まなくてもこのプロセスを意味する。キャ
リア構造体に開口部のうちの幾つかを形成するためにサンドブラスト加工を使用すること
により、超小型電子ユニットを製造する時間及びコストを低減することができる。
を使用するのこ引きを使用して、傾斜した横縁面を有する凹部を形成することができる。
特に、サンドブラスト加工、レーザダイシング、機械的フライス加工を使用して、傾斜し
た横縁面を有する凹部を形成することもできる。
に対して実質的に直角に、垂直方向に又は実質的に垂直方向に延在することができる。特
に、異方性エッチングプロセス、レーザダイシング、レーザドリル加工、機械的除去プロ
セス、例えばサンドブラスト加工、のこ引き、フライス加工、超音波加工を使用して、本
質的に垂直な横縁面42を有する凹部40を形成することができる。
凹部の内面41及び横縁面42の上に、誘電体層72を堆積して、キャリア構造体30を
、後に追加される超小型電子素子及び導電性素子から電気的に絶縁する。
体材料を、キャリア構造体30の表面31に、かつ凹部の内面41及び横縁面42上に施
すことができ、その後、流動性材料は、「スピンコーディング」操作中に、より均一に分
散され、次いで、加熱を含むことができる乾燥サイクルが続く。別の例では、誘電体材料
の熱可塑性フィルムを、キャリア構造体30の表面31に施すことができ、その後、アセ
ンブリは加熱されるか、又は真空環境で、すなわち周囲圧力未満の環境に配置されて加熱
される。そして、これにより、フィルムは、凹部40の横縁面42及び内面41上まで下
方に流れる。別の例では、蒸着を用いて、誘電体層72を形成することができる。
電体コーティング又は誘電体層72を形成することができる。本明細書において用いられ
るとき、「コンフォーマルコーティング」は、誘電体層72が凹部40の輪郭に沿う場合
等、コーティングされている表面の輪郭に沿う特定の材料のコーティングである。例えば
電気泳動堆積法又は電解堆積法を含む電気化学堆積法を使用して、コンフォーマル誘電体
層72を形成することができる。
ができ、それにより、コンフォーマル誘電体コーティングは、アセンブリの露出した導電
性面及び半導性面のみに堆積する。堆積中、キャリア構造体30は所望の電位で保持され
、浴を異なる望ましい電位で保持するために、浴内に電極が浸漬される。そして、限定さ
れないが表面31、裏面32、内面41、及び横縁面42に沿って、導電性又は半導性で
あるキャリア構造体30の露出面に、電着したコンフォーマル誘電体層72を形成するた
めに十分な時間、アセンブリは、適切な条件下で浴内に保持される。電気泳動堆積は、そ
れによってコーティングされるべき表面と浴との間に十分に強力な電場が維持される限り
発生する。電気泳動的に堆積したコーティングは、その堆積物のパラメータ、例えば電圧
、濃度等によって決まる或る厚さに達した後に堆積を停止するという点で自己限定的であ
る。
コンフォーマルコーティングを形成する。加えて、電気泳動コーティングは、その誘電(
非導電)特性のために、いかなる既存の誘電体層、例えば図1Aに示す誘電体層73等の
上にも生じないように堆積することができる。言い換えれば、電気泳動堆積の特性は、そ
の誘電特性が与えられると、誘電材料の層に十分な厚さがある場合、導体の上に重なる誘
電体材料の層の上に生じないということである。通常、電気泳動堆積は、約10ミクロン
を超え数10ミクロンまでの厚さの誘電体層の上では発生しない。コンフォーマル誘電体
層72を、陰極エポキシ堆積前駆体から形成することができる。代替的に、ポリウレタン
又はアクリル堆積前駆体を使用することができる。以下の表1に、種々の電気泳動コーテ
ィング前駆体組成及び供給業者を列挙する。
法に類似しているが、堆積した層の厚さが、それが形成される導電性又は半導性面に近接
していることによって制限されない。このように、電解堆積誘電体層を、要件に基づいて
選択される厚さになるように形成することができ、処理時間は、達成される厚さの係数で
ある。
ット10)を、ウェハレベルの処理によって、すなわち、複数のキャリア構造体30に対
して、それらがウェハの一部として又は半導体若しくは金属ウェハ全体として合わせて接
合されたままである間に同時に行われる処理によって、同時に処理することができる。例
えば図1A及び図1Bに示す製造の段階に達した後、ウェハを、ダイシングレーン12及
び14に沿って、個々のパッケージ化された超小型電子ユニットになるように切断するこ
とができる。
、各キャリア構造体30は凹部40を有している。ダイシングレーン12は、個々のキャ
リア構造体30の間の境界にあるダイシングレーンの位置を示す。ウェハ8のダイシング
レーン12は、それほど広い必要はない。超小型電子ユニットの凹部40の位置は、ダイ
シングレーンから間隔を空けることができる。ダイシングレーン12の代表的な幅は、お
よそ40μm(ミクロン)である。
明細書の一部をなすものとする本願と同一の譲受人が所有する米国仮特許出願第60/7
61,171号及び同第60/775,086号に記載されており、それらのうちのいず
れかを用いて、図1A及び図1Bに示すような個々の超小型電子ユニット10を形成する
ようにウェハを切断することができる。
実装されており、超小型電子素子の底面22が凹部の内面41に隣接している。超小型電
素子20の上面21は、凹部40の内面41から離れる方向に、上方に面している導電性
コンタクト23を有している。超小型電子素子20を、接着剤、接着誘電体、又は他の任
意の適切な実装機構を用いて、凹部40内に実装することができる。
域70は、無機材料、ポリマ材料又は両方を含むことができる。任意選択的に、誘電体領
域70を、その領域の露出した主面71が、キャリア構造体30の表面31又は誘電体層
72の露出面と同一平面上であるか又は実質的に同一平面上であるように形成することが
できる。例えば、凹部40に、例えば分配プロセス又はステンシル印刷プロセスによって
自己平坦化誘電体材料を堆積させることができる。別の例では、誘電体領域70を形成し
た後に、キャリア構造体30の表面31又は誘電体層72の露出面に、研削プロセス、ラ
ップ仕上げプロセス又は研磨プロセスを施すことにより、誘電体領域70の主面71を、
表面31又は誘電体層72の露出した主面71に対して平坦化することができる。特定の
実施形態では、誘電体層70はコンプライアントにすることができ、その弾性係数及び厚
さは、その係数及び厚さの積がコンプライアンシを提供するように十分低くかつ厚い。
では、例えば、研削プロセスを用いることにより、主面71をキャリア構造体30の表面
31と平坦化することができる。研削プロセスは、誘電体材料及びシリコン材料の両方を
除去することができる。主面71及び表面31を、ラップ仕上げ又は研磨によって平坦化
することもできる。
/又はキャリア構造体30の表面31を平坦化することができる。例示的なCMPプロセ
スは、潤滑剤を用いて、研磨パッドにより主面71及び/又は表面31を研磨することを
含むことができる。例示的なCMPプロセスは、例えばマイクロシリカペーストを含む研
磨スラリーを用いて、主面71及び/又は表面31を平坦化することを含むことができる
。
通って延在する穴74が形成される。穴74を、例えばレーザアブレーション、又は他の
任意の適切な方法を介して形成することができる。図5に示すように、穴74は円柱形状
を有している。他の例では、穴は、円錐台形状(図8Aを参照)、又は例えばキャリア構
造体30の表面31からの距離が異なる円柱形状及び円錐台形状の組合せを含む他の形状
を有することができる。
の導電性コンタクト23に電気的に接続され、誘電体領域70によって超小型電子素子2
0から絶縁されている。端子24を形成するために、例示的な方法は、無電解堆積を含む
。このステップを、例えば、それぞれの穴74の内面75に対してブランケット堆積によ
って行うことができ、それにより、各端子24の形状はそれぞれの内面75の輪郭に沿う
。図6Aに示すように、端子24は中実である。他の実施形態(図示せず)では、各端子
は、誘電体材料で充填された内部空間を含むことができる。
位置に形成することができ、誘電体領域70の主面71上にトレースを堆積させて、導電
性コンタクト23を端子24に電気的に接続することができる。
面上であるように延在している。端子24は、例えば、ワイヤボンド又ははんだボール等
の導体塊を用いて、外部素子に電気的に接続するために適している。
露出させることができるか、又はキャリア構造体30の表面31において露出させること
ができ、一方で、端子24’の表面25’は、誘電体領域70の主面71まで延在してい
ない。端子24’は、例えば、ワイヤボンド又ははんだボール等の導体塊を用いて、外部
素子と電気的に接続するのに適している。
70の主面71から上方に延在するか、又はキャリア構造体30の表面31の上方に延在
することができる。端子24’’は、例えばワイヤボンド又ははんだボール等の導体塊を
用いて、外部素子と電気的に接続するのに適している。
ユニット10、10’又は10’’は、導電性ビアの形成が不要である可能性がある。例
えば、図10に示すように、積層超小型電子アセンブリの底部位置にある超小型電子ユニ
ットは、下に追加の超小型電子ユニットを実装する必要がない場合、導電性ビアを裏面ま
で延在させる必要がない可能性がある。図6Aに示す超小型電子ユニット10は、この超
小型電子ユニット10を、例えばワイヤボンド又ははんだボール等の導体塊を用いて、端
子24を介して別の超小型電子ユニットに電気的に接続することにより、図10に示す積
層アセンブリに組み込むことができる。
孔50を形成することができる。フォトレジスト層又は誘電体層等の光画像形成可能層が
、キャリア構造体30の表面31及び/又は裏面32に堆積し、マスク開口部を形成する
ようにパターニングされる。光画像形成可能層又は誘電体層のマスク開口部は、キャリア
構造体30の表面31と裏面32との間に延在する孔50を形成するための所望の位置に
位置している。
内に露出している表面31及び/又は裏面32の部分に対して、エッチングプロセスを施
すことができる。その結果、キャリア構造体30の表面31と裏面32との間に延在する
孔50が形成される。
化物材料を保存するように行うことができる。誘電体を保存する選択的な方法で半導体材
料をエッチングすることにより、キャリア構造体30を横切って十分なプロセス窓を維持
しながら、キャリア構造体30の全ての位置において半導体材料の厚さを通してエッチン
グするように、必要に応じてオーバエッチングを行うことができる。選択的エッチングプ
ロセスが使用される場合、誘電体層、例えば酸化物層(例えば誘電体層73)は、孔50
を形成した後に適所に残る。別法として、サンドブラスト加工、レーザドリル加工又は機
械的フライス加工を用いて孔50を形成することができる。
60は、誘電体層又は領域(図示しないが、上述した誘電体層及び/又は領域を堆積させ
るために使用したものに類似する方法で堆積している)によって、それぞれの孔50の内
面51から絶縁されている。
層のスパッタリング、めっき又は機械的堆積のうちの1つ又は複数により、金属層を堆積
させることを含む。機械的堆積は、コーティングされる表面上に加熱された金属粒子の流
れを高速で向けることを含むことができる。このステップを、ブランケット堆積により、
孔50の内面51に対して行うことができる。一実施形態では、主金属層は、アルミニウ
ムを含むか又は本質的にアルミニウムからなる。別の特定の実施形態では、主金属層は、
銅を含むか又は本質的に銅からなる。さらに別の実施形態では、主金属層は、チタンを含
むか又は本質的にチタンからなる。導電性ビア60を形成するプロセスにおいて、1つ又
は複数の他の例示的な金属を用いることができる。
えば、こうした積層金属層としては、例えば、チタンの層及びそれに続くチタンの上に重
なる銅の層(Ti−Cu)、ニッケルの層及びそれに続くニッケル層の上に重なる銅の層
(Ni−Cu)、同様に設けられるニッケル−チタン−銅の積層体(Ni−Ti−Cu)
、又はニッケル−バナジウムの積層体(Ni−V)を挙げることができる。
電性コンタクト62及び63が形成される。幾つかの実施形態では、導電性コンタクト6
2及び63並びにトレース64を、単一の無電解堆積ステップ中に、導電性ビア60とと
もに形成することができる。他の実施形態では、導電性ビア60並びに他の導電性素子6
2、63及び64を、別個の無電解堆積ステップによって形成することができる。
は、アルミニウムを含むか又は本質的にアルミニウムからなる。別の特定の実施形態では
、主金属層は、銅を含むか又は本質的に銅からなる。さらに別の実施形態では、主金属層
はチタンを含む。導電性コンタクト62及び63並びにトレース64を形成するプロセス
において、1つ又は複数の他の例示的な金属を用いることができる。
超小型電子ユニット10を、のこ引き又は他のダイシング法によってダイシングレーンに
沿って互いから切断して、個々の超小型電子ユニット10を形成することができる。
ト110は、上述しかつ図1Aに示した超小型電子ユニット10に類似しているが、超小
型電子ユニット110は、凹部の横縁、端子、孔、及び孔を通って延在する導電性ビアの
形状及び構造が異なっている。
を参照)を有するのではなく、超小型電子ユニット110は、キャリア構造体130の表
面131から非垂直角度で延在する横縁面142を有している。幾つかの例では、横縁面
142の非垂直角度を、水平面から60度と100度との間とすることができる。
に延在する孔150aの内面151aを有している。孔150aは、表面131及び裏面
132において幅W3を有し、それにより、孔は、表面から裏面に向かう方向において実
質的に一定の幅を有している。こうした孔150aを、反応性イオンエッチング又はサン
ドブランスト加工等のプロセスを用いて、表面131又は裏面132のいずれかから形成
することができる。
の間に延在する孔150bの内面151bを有している。孔150bは、表面131にお
いて幅W4を有し、裏面132においてW4より小さい幅W5を有し、それにより、孔は
、表面から裏面に向かう方向に先細りになっている。こうした孔150bを、ウェットエ
ッチング又はサンドブラスト加工等のプロセスを用いて、表面131から形成することが
できる。
全ては充填しない導電性ビア160aを備えている。導電性ビア160aの外面161a
は、それぞれの孔150aの内面151aの輪郭に沿っていない。誘電体領域152は孔
150aを充填し、穴153が誘電体領域を通って延在し、穴153は、めっきして導電
性ビア160aを形成することができる。導電性ビア160aは、円錐台形状(図1Aに
示す導電性ビア60によって画定されるもの等)ではなく、円柱形状を画定する。
性ビア160bを備えている。例えば、導電性ビア160bを、孔150bを絶縁する誘
電体層のコンフォーマルめっきによって形成することができ、それにより、内部穴166
が導電性ビア160bの中心を通って延在している。図8Aに示すように、内部穴166
は、誘電体材料167によって充填される。一例では、内部穴166を開放したままにす
ることができる。
された端子124bを備えている。端子124bは、端子124a又は図1Aに示す端子
24によって画定される円柱形状ではなく、円錐台形状を画定している。
ト210は、上述しかつ図1Aに示す超小型電子ユニット10に類似しているが、超小型
電子ユニット210は、キャリア構造体を通って延在する孔及び孔を通って延在する導電
性ビアの位置が異なっている。
って延在させるのではなく、超小型電子ユニット210は、誘電体領域270の主面27
1からキャリア構造体230を通ってその裏面232まで延在する、孔250及び導電性
ビア260を備えている。超小型電子ユニット10と同様に、超小型電子ユニット210
では、導電性ビア260は、導電性ビア260の外面261を包囲する誘電体層及び/又
は誘電体領域によって、キャリア構造体230から絶縁されている。
ト310は、上述しかつ図1Aに示す超小型電子ユニット10に類似しているが、超小型
電子ユニット310は、キャリア構造体330を通って貫通する導電性ビアを備えておら
ず、超小型電子ユニット310は、誘電体領域370の主面371の横方向において、超
小型電子素子の外縁326とキャリア構造体330に形成された凹部340の横縁面34
2との間に位置する、第1の端子324a又は拡張ボンドパッドを備えている。第2の端
子324b又は拡張ボンドパッドは、主面371(又は誘電体層372)の横方向におい
て、キャリア構造体330の横縁面342と外縁333との間に位置している。
ト410は、上述しかつ図9Aに示す超小型電子ユニット310に類似しているが、超小
型電子ユニット410は、超小型電子素子420の外縁426(すなわち、超小型電子素
子420の側壁)とキャリア構造体430に形成された凹部440の横縁面442との間
の誘電体領域470の主面471においてのみ露出している、端子424を備えている。
超小型電子ユニット410は、誘電体領域470を通って延在して、超小型電子素子42
0の導電性コンタクト423を端子424に電気的に接続する、導電性トレース464を
備えている。
ト510は、上述しかつ図9Bに示す超小型電子ユニット410に類似しているが、超小
型電子ユニット510は、ボンドパッドの形状である端子524を備え、端子524は、
超小型電子素子420の導電性コンタクト523に電気的に接続され、誘電体領域570
の主面571において露出している。
示す断面図である。図示する実施形態では、積層アセンブリ600は、複数の超小型電子
ユニット610a、610b及び610c(全体として610)を含む。図10は、超小
型電子ユニット610a、610b及び610cの特定の例を含むが、本明細書に開示す
る超小型電子ユニットのいずれを積層して積層アセンブリを形成することもできる。
4b及び624cと、それぞれのキャリア構造体630a及び630bの裏面において露
出している裏面導電性コンタクト663a及び663bとを設けることにより、幾つかの
超小型電子ユニット610を上下に積層して、積層アセンブリ600を形成することがで
きる。
aは、中間の超小型電子ユニット610bの端子624bに位置合せされる。積層アセン
ブリ600における超小型電子ユニット610のそれぞれの隣接するものの間の接続は、
導電性ボンド材又は導体塊665を介する。裏面632の誘電体層673と、表面631
の誘電体層672及び/又は誘電体領域670とは、相互接続が提供される場所を除き、
積層アセンブリ600の隣接する超小型電子ユニット610間の電気的絶縁を提供する。
ができる。例えば、図示するように、キャリア構造体630aは、その表面に沿って横方
向に第1の幅を有する凹部640aを備え、キャリア構造体630bは、その表面に沿っ
て横方向に第2の幅を有する凹部640bを備えており、第2の幅は第1の幅とは異なっ
ている。さらに、超小型電子ユニット610aは、超小型電子ユニット610bに含まれ
る超小型電子素子620bとは幅の異なる超小型電子素子620aを含む。
属を含む共融混合物を含むことができる。代替的に、導体塊665は、湿潤性金属、例え
ば銅か、又ははんだ若しくは別の可溶金属よりも溶融温度の高い他の貴金属若しくは非貴
金属を含むことができる。こうした湿潤性金属は、対応する特徴、例えば回路パネル等の
相互接続素子の可溶金属の特徴と接合して、積層アセンブリ600をこうした相互接続素
子に外部で相互接続することができる。特定の実施形態では、導体塊665は、媒体内に
散在する導電性材料、例えば導電性ペースト、例えば金属充填ペースト、はんだ充填ペー
スト、又は等方性導電性接着剤若しくは異方性導電性接着剤を含むことができる。
ト、又は金属の導電性化合物を含むペースト、又はそれらの組合せ等の導電性ペーストを
含むことができる。例えば、はんだペーストの均一な層を、箔の表面にわたって拡散させ
ることができる。特定のタイプのはんだペーストを用いて、金属層を比較的低温で接合す
ることができる。例えば、金属の「ナノ粒子」、すなわち長い寸法が通常、約100ナノ
メートル未満である粒子を含む、インジウム系又は銀系はんだペーストは、約150℃の
焼結温度を有することができる。ナノ粒子の実際の寸法を、大幅に小さくすることができ
、例えば約1ナノメートル以上からの寸法とすることができる。
子ユニット610を接合することができる。例えば、はんだを使用せずに、それぞれの超
小型ユニット610間の金属間結合を行うことができる。代りに、各裏面導電性コンタク
ト663aと対応する端子624bとの間に、それらを変形させて互いに係合させること
により、結合を形成することができる。こうした例では、裏面導電性コンタクト663a
及び端子624bを、例えば実質的に純金として、弾力性又は弾性戻りが最小である可鍛
性材料から形成することができる。
晶接合又は陽極接合によって互いに接合することができる。例えば、裏面導電性コンタク
ト663a及び端子624bの外面を、錫、シリコン、ゲルマニウム、若しくは金との比
較的低融点合金を形成する他の材料でコーティングすることができるか、又は裏面導電性
コンタクト663a及び端子624bを、完全に金から形成することができるか、若しく
はそれらの表面に金のコーティングを施すことができる。裏面導電性コンタクト663a
及び端子624bが互いに係合し、その後加熱されると、裏面導電性コンタクト663a
及び端子624bの材料と、裏面導電性コンタクト663a及び端子624bの先端にあ
る材料とも間の拡散により、ポストと壁との間の接触面における個々の素子の溶融点より
溶融点が低い合金が形成される。積層アセンブリ600が上昇した温度で保持されること
により、更なる拡散によって、合金素子が接触面から離れて裏面導電性コンタクト663
a及び端子624bの金のバルク内に拡散し、それにより、接触面における材料の溶融温
度が上昇し、接触面の凝固を引き起こし、超小型電子ユニット610a及び610b間の
堅固な接続が形成される。
ージ化された超小型電子素子を示す平面図である。図示する実施形態では、単一キャリア
構造体730は、複数の超小型電子素子720a、720b及び720c(全体として7
20)を含み、各超小型電子素子720は、キャリア構造体730に形成されている単一
凹部740の内側に実装されている。こうした超小型電子ユニット710を、図1〜図7
を参照して示し記載したものに類似する方法で形成することができるが、超小型電子素子
とそれぞれの凹部との間に1対1の対応関係があるのではなく、複数の超小型電子素子7
20が凹部740に実装されている。
ージ化された超小型電子素子を示す平面図である。超小型電子ユニット110は、図11
Aに上述し示した超小型電子ユニット710に類似しているが、超小型電子ユニット71
0’は、複数の超小型電子素子720a’、720b’及び720c’を含み、各超小型
電子素子720が、単一キャリア構造体730’に形成された対応する凹部740a’、
740b’及び740c’の内部に実装されているという点で異なる。
ト110は、図1Aに上述し示した超小型電子ユニット10に類似しているが、超小型電
子ユニット810は、超小型電子素子が上向きではなく下向きであり、導電性ビアが、超
小型電子素子の下側から下方に延在しているという点で異なる。
導電性ビアの表面及び構造の種々の角度、並びに超小型電子ユニット810及びその構成
要素を形成する種々の方法を含む、図1Aに示す素子と同様の方法で、変更することがで
きる。
た超小型電子素子820を含む。特に図12には示さないが、能動半導体領域の半導体デ
バイスは、通常、導電性コンタクト823に導電接続されている。超小型電子素子820
は下向きの位置に向けられているため、上面821は下方に面し、キャリア構造体830
に形成された凹部840の内面841に隣接して位置しており、上面から離れている底面
822は上方に面している。導電性コンタクト823は、他の導電性素子と接続するため
に上面821において露出している。
その裏面832まで延在している複数の孔850と、各々がそれぞれの孔850を通って
延在している複数の導電性ビア860とを備えている。図1Aに関して上述したように、
任意の数の孔及び導電性ビアがキャリア構造体を通って延在することができる。
2に示すように、孔850は、凹部840の裏面832から内面841までの方向におい
て先細りになっている。
に電気的に接続され(ただし、表面コンタクト862は誘電体層872により内面841
から絶縁されている)、裏面832において裏面導電性コンタクト863に電気的に接続
されている。各導電性ビア860もまた、孔850から、その内面851に沿って延在す
る誘電体層(図示せず)によって絶縁されている。
823に電気的に接続されている。図12に示すように、各導電性ビア860は、表面導
電性コンタクト862を介してそれぞれの導電性コンタクト823に電気的に接続されて
いる。導電性トレース864は、表面導電性コンタクト862と表面831に位置する端
子824との間を、凹部840の内面841及び横縁面842、並びにキャリア構造体8
30の表面831に沿って延在している(ただし、端子824は誘電体層872によって
表面831から絶縁されている)。端子824及び導電性トレース864のうちの1つ又
は複数の組合せを、外部素子(図示せず)と接続するのに適している「拡張ボンドパッド
」であるものとみなすこともできる。
方法について説明する。図13を参照すると、キャリア構造体830は、初期表面831
’を備えている。凹部840を、例えば、マスク層を形成した後にキャリア構造体830
を選択的にエッチングすることにより、又はサンドブラスト加工若しくは他の任意の適切
な方法により、形成することができる。図13に示すように、凹部840は、初期表面8
31’から下方にキャリア構造体830の裏面832に向かって延在する。
32まで延在する孔850を形成することができる。図7を参照して上述したように、エ
ッチングプロセス、サンドブラスト加工、レーザドリル加工、機械的フライス加工又は他
の任意の適切なプロセスを用いて、孔850を形成することができる。
ャリア構造体の表面831に、凹部の内面841及び横縁面842に、かつ孔850の内
面851に堆積して、キャリア構造体830を、後に追加される超小型電子素子及び導電
性素子から電気的に絶縁する。図3Aを参照して上述したように、様々な方法を用いて、
キャリア構造体830上にコンフォーマル誘電体層872を形成することができる。
構造体830(及びそれらが形成する超小型電子ユニット810)を同時に処理すること
ができ、キャリア構造体830を、超小型電子ユニット810の形成後に分離することが
できる。
ア860は、誘電体層又は領域(図示しないが、上述した誘電体層及び/又は領域を堆積
するために使用された方法と同様に堆積している)によって、それぞれの孔850の内面
851から絶縁されている。導電性ビア860を、図1Aを参照して上述したものと同様
の方法を使用して形成することができる。幾つかの実施形態では、下向きの超小型電子素
子を有する例示的な超小型電子ユニットでは、導電性ビアの形成が不要である場合がある
(例えば図18Cを参照)。
63並びに凹部840の内部に延在しているトレース864の部分が形成される。幾つか
の実施形態では、導電性コンタクト862及び863並びにトレース864を、単一の無
電解堆積ステップ中に導電性ビア860とともに形成することができる。他の実施形態で
は、導電性ビア860並びに他の導電性素子862、863及び864を、別個の無電解
堆積ステップによって形成することができる。
1が凹部の内面841に隣接し、その超小型電子素子の初期底面822’が上方に面して
いるように、キャリア構造体830の凹部840内に実装される。超小型電子素子820
の上面821は、凹部840の内面841に向かって下方に面している導電性コンタクト
823を備えている。導電性接合材料、又は例えば図10を参照して開示した他の接合方
法のうちのいずれかを用いて、導電性コンタクト823を導電性コンタクト862に接合
することにより、超小型電子素子820を凹部840内に実装することができる。
択的に、誘電体領域870を、その領域の露出した主面871が、キャリア構造体830
の表面831又は誘電体層872の露出面と同一平面上又は実質的に同一平面上であるよ
うに形成することができる。例えば、凹部840に、例えば分配プロセス又はステンシル
印刷プロセスにより、自己平坦化誘電体材料を堆積させることができる。別の例では、誘
電体領域870を形成した後に、キャリア構造体830の表面831か又は誘電体層87
2の露出面に、研削プロセス、ラップ仕上げプロセス又は研磨プロセスを施して、誘電体
領域870の主面871を表面831又は誘電体層872の露出した主面871に対して
平坦化することができる。
期表面831’を、他の方法によって平坦化することができ、それにより、キャリア構造
体830の厚さが、厚さT2から表面831と裏面832との間に延在する厚さT3まで
低減される。
構造体830の表面831を超小型電子素子820の底面822と平坦化することができ
る。キャリア構造体830の厚さは、厚さT2から厚さT3まで低減し、超小型電子素子
820の厚さは、初期底面822’から材料を除去することによって低減し、それにより
、超小型電子素子の上面821により近い最終的な底面822が生成される。例えば、厚
さT2を約600μmから約1mmとすることができ、厚さT3を約70μmから約20
0μmとすることができる。
872の部分が、キャリア構造体830の露出した表面831及び超小型電子ユニット8
20の露出した底面822に再度施されている。
842に沿って延在するトレース864の垂直に延在する部分の端部が露出する。
71に沿って延在するように、トレース864が形成される。例えば、無電解堆積により
、上面871に端子824が形成され、端子824は、導電性トレース864及び導電性
コンタクト862を介して導電性コンタクト823に電気的に接続される。図6A、図6
B及び図6Cを参照して上述したように、端子824は、主面871の下方の高さ、主面
871の高さ又は主面871の上方の高さまで延在することができ、それにより、端子8
24は、誘電体領域870の主面871において露出する。
、超小型電子ユニット810を、のこ引き又は他のダイシング法によってダイシングレー
ンに沿って互いから切断して、個々の超小型電子ユニット810を形成することができる
。
ット910は、上述し図12に示す超小型電子ユニット810に類似しているが、超小型
電子ユニット910は、誘電体領域970を通ってその主面971まで延在するトレース
を含まない。この実施形態では、導電性コンタクト963は、超小型電子素子920の導
電性コンタクト923に電気的に接続されており、導電性コンタクト963を、導体塊9
65又は別の接合機構を介して外部素子に電気的に接続することができるため、導電性コ
ンタクト963を端子であるとみなすことができる。
ット1010は、上述し図12に示す超小型電子ユニット810に類似しているが、超小
型電子ユニット1010に含まれる導電性トレース1064は、誘電体領域1070の主
面1071上に延在しているのではなく、その主面において露出している。この実施形態
では、導電性トレース1064は超小型電子素子1020の導電性コンタクト1023に
電気的に接続されており、導電性トレース1064を、導体塊又は別の接合機構を介して
外部素子に電気的に接続することができるため、導電性トレース1064の露出端を、端
子であるものとみなすことができる。図6A、図6B及び図6Cを参照して上述したよう
に、トレース1064は、主面1071によって画定される平面、又はキャリア構造体1
030の表面1031によって画定される平面の上方であるか、同じ高さであるか、又は
それより下方である高さまで延在することができる。
ット1110は、上述し図12に示す超小型電子ユニット810に類似しているが、超小
型電子ユニット1110は、キャリア構造体1130を通って貫通している導電性ビアを
含まない。端子1124を、導体塊又は別の接合機構を介して外部素子に電気的に接続す
ることができる。図10に示す積層アセンブリ600の底部の超小型電子ユニット610
c等、超小型電子ユニット1110は、積層アセンブリの底部に含めるのに適している可
能性がある。
ット1210は、上述し図12に示す超小型電子ユニット810に類似しているが、超小
型電子ユニット1210は、キャリア構造体を通って延在する孔及び孔を通って延在する
導電性ビアの位置が異なっている。
って延在するのではなく、超小型電子ユニット1210は、キャリア構造体1230の表
面1231から裏面1232まで延在する孔1250及び導電性ビア1260を備えてい
る。超小型電子ユニット810と同様に、超小型電子ユニット1210では、導電性ビア
1260は、導電性ビア1260の外面1261を包囲する誘電体層及び/又は誘電体領
域によってキャリア構造体1230から絶縁されている。
ット1310は、上述し図12に示す超小型電子ユニット810に類似しているが、超小
型電子ユニット1310は、キャリア構造体を通って延在する孔及び孔を通って延在する
導電性ビアの位置が異なっている。
って延在するのではなく、超小型電子ユニット1310は、誘電体領域1370の主面1
371からキャリア構造体1330を通ってその裏面1332まで延在する孔1350及
び導電性ビア1360を備えている。超小型電子ユニット810と同様に、超小型電子ユ
ニット1310では、導電性ビア1360は、導電性ビア1360の外面1361を包囲
する誘電体層及び/又は誘電体領域によって、キャリア構造体1330から絶縁されてい
る。
トを含む積層アセンブリを示す断面図である。図示する実施形態では、積層アセンブリ1
400は、複数の超小型電子ユニット1410a、1410b及び1410c(全体とし
て1410)を含む。図20は、超小型電子ユニット1410a、1410b及び141
0cの特定の例を含むが、本明細書に開示する超小型電子ユニットのいずれを積層しても
積層アセンブリを形成することができる。
1424b及び1424cと、それぞれのキャリア構造体1430a及び1430bの裏
面において露出している裏面導電性コンタクト1463a及び1463bとを設けること
により、幾つかの超小型電子ユニット1410を上下に積層して積層アセンブリ1400
を形成することができる。
63aは、中間の超小型電子ユニット1410bの端子1424bと位置合せされている
。積層アセンブリ1400における超小型電子ユニット1410のそれぞれの隣接するも
のの間の接続は、導電性ボンド材又は導体塊1465を介している。他の例では、隣接す
る超小型電子ユニット1410を、拡散接合、又は図10を参照して上述したもの等の他
の任意の適切な接合機構等、他の方法で接合することができる。裏面1432における誘
電体層1473と表面1431における誘電体層1472及び/又は誘電体領域1470
は、相互接続が提供される場所を除き、積層アセンブリ1400における隣接する超小型
電子ユニット1410間の電気的絶縁を提供する。
ことができる。例えば、図示するように、キャリア構造体1430aは、その表面に沿っ
た横方向において第1の幅を有する凹部1440aを備え、キャリア構造体1430bは
、その表面に沿った横方向において第2の幅を有する凹部1440bを備え、第2の幅は
第1の幅と異なっている。さらに、超小型電子ユニット1410aは、超小型電子ユニッ
ト1410bに含まれる超小型電子素子1420bと異なる幅の超小型電子素子1420
aを含む。
トを含む積層アセンブリを示す断面図である。図示する実施形態では、積層アセンブリ1
500は、複数の超小型電子ユニット1510a、1510b及び1510c(全体とし
て1510)を含む。積層アセンブリ1500は、上述し図20に示す積層アセンブリ1
400に類似しているが、積層アセンブリ1500は、キャリア構造体を通して延在する
孔の位置及び形状、孔を通って延在する導電性ビアの構造及び形状、並びに超小型電子ユ
ニット1510を合わせて電気的に接続する方法が異なっている。
は導体塊を介して積層アセンブリにおいて超小型電子ユニットの隣接するものを接続する
のではなく、積層アセンブリ1500では、隣接する超小型電子ユニット1510の垂直
積層体における孔が、単一プロセス中に形成され、隣接する超小型電子ユニット1510
の導電性ビアは、単一プロセスでめっきされる。
円柱状孔1550a、1550b及び1550cは、単一ドリル加工操作でそれぞれの超
小型電子ユニット1510a、1510b及び1510cを通してあけられる。特定の例
では、孔1550を、エッチング又は他の任意の適切なプロセスによって生成することが
できる。
1550b及び1550cの内面1551a、1551b及び1551cに施されるか、
又はそれぞれの孔の内部に充填され、必要な場合は、穴1552が、誘電体層又は領域1
552を通してドリルであけられる。
電性ビア1560は、垂直に積層された超小型電子ユニット1510の全てを通して延在
し、それにより、超小型電子ユニットを合わせて機械的にかつ電気的に接続する。
に又は中空に形成することができる。例えば、導電性ビア1560を、その導電性ビア1
560の中心を通って内部穴が延在しているように、孔1550を絶縁する誘電体層又は
領域1552のコンフォーマルめっきによって形成することができる。この内部穴を、誘
電体材料で充填することができるか、又は開放したままにすることができる。
ンブリ1500における他の任意のキャリア構造体の凹部に比較して幅が異なる凹部15
40を有することができる。さらに、各超小型電子ユニット1510は、積層アセンブリ
1500における他の任意の超小型電子ユニットに含まれる超小型電子素子とは幅の異な
る超小型電子素子1520を含むことができる。様々な幅の超小型電子素子1520を、
例えば、例えば図20に示すように、特定のキャリア構造体1530にサイズの異なる凹
部を含めるか、又は特定のキャリア構造体1530の上に異なるトレースルーティングを
適用することにより、共通の幅を有するキャリア構造体1530の積層体に組み込むこと
ができる。
ルアセンブリを示す断面図である。図3Cを参照して上述したように、キャリア構造体及
びそれらが形成する超小型電子ユニットを、ウェハレベルの処理により、すなわち複数の
キャリア構造体30がウェハの一部として又は半導体若しくは金属ウェハ全体として合わ
せて接合されたままである間に、それら複数のキャリア構造体30に対して同時に行われ
る処理により、同時に処理することができる。超小型電子種ニットの製造が完了した後、
ウェハを、ダイシングレーンに沿って切断して個々のパッケージ化された超小型電子ユニ
ットとすることができる。
8b、1608c及び1608d(又は全体として1608)を含む。各ウェハ1608
は、複数の超小型電子ユニット810(図12)を含み、超小型電子ユニット810は、
図12〜図17を参照して上述したプロセスに従って形成されている。
の垂直方向において隣接する超小型電子ユニット810に接続することができ、それは、
従来の積層構造における超小型電子デバイス間のより長い電気的接続に比較して有利であ
る可能性がある。図22に示すように、上部の超小型電子ユニット810の裏面導電性コ
ンタクト863は、導電性相互接続素子1614を介して下部の超小型電子ユニット81
0の端子824に電気的に接続される。
合、熱圧着、異方性導電性接着剤、又は他の任意の適切な接合機構若しくは材料により、
上部の超小型電子ユニット810の裏面導電性コンタクト863及び下部の超小型電子ユ
ニット810の端子824に接続することができる。特定の実施形態では、導電性相互接
続素子1614を、上部のウェハ1608を下部のウェハ1608に接続するように構成
された再配線層に含めることができる。
接続されるように示されているが、実施形態例では、導電性相互接続素子1614を省略
することができる。こうした実施形態では、例えば、導電性コンタクト863及び/又は
端子824が、拡張ボンドパッドの形態であり、裏面導電性コンタクト及び端子が互いに
直面するように位置合せされる場合、裏面導電性コンタクト863を、導電性相互接続素
子1614を使用することなく端子824に直接電気的に接続することができる。
リア構造体830の表面831に位置する各端子824若しくは導電性コンタクト862
、又は裏面832に位置する各導電性コンタクト863)を、隣接する超小型電子ユニッ
ト810の対応する端子に接続する必要はない。
、1608c及び1608dを、積層して合わせて電気的に接続することができる。ウェ
ハ1608が合わせて接続された後、積層アセンブリを、個々の超小型電子ユニット81
0の間の境界に位置するダイシングレーン1612に沿って切断することにより、個々の
積層アセンブリ1601、1602及び1603を生成することができる。
、1602又は1603における各超小型電子ユニット810は、その積層アセンブリに
おける他の任意のキャリア構造体の凹部に比較して異なる幅の凹部840を含むことがで
きる。さらに、各超小型電子ユニット810は、その積層アセンブリにおける他の任意の
超小型電子ユニットに含まれている超小型電子素子とは異なる幅の超小型電子素子820
を含むことができる。
ついて説明する。方法は、図2〜図7を参照して示し上述したものと同じ初期ステップを
共有するが、図1Aを参照して上述したステップを行うことによって方法を終了するので
はなく、後述するステップが行われる。
ッチングプロセスを用いて、キャリア構造体30の初期裏面32’を、超小型電子素子2
0の初期底面22’とともに平坦化することができる。キャリア構造体30の厚さを、初
期厚さT1から厚さT4まで低減することができ、超小型電子素子20の厚さを、初期底
面22’から材料を除去することによって低減することができ、それにより、超小型電子
素子20の上面21により近い最終底面22が生成される。例えば、厚さT1を、約60
0μmから約1mmとすることができ、厚さT4を、約70μmから約200μmとする
ことができる。
3Bに示す超小型電子ユニット1710’を、研削プロセス、研磨プロセス又はエッチン
グプロセスが行われる前に生成することができる。図23Bに示す実施形態では、各孔5
0’は、表面31からキャリア構造体30’を通って、初期裏面32’の真下の底面34
まで延在することができる。孔50’は、くぼみ形状を有するように示されており、それ
らの幅は、表面31より孔50’内の底面34の方が大きい。他の例では、孔50’は、
表面及び底面において同じ幅を有することができるか、又は、それらの底面よりそれらの
表面の方が大きい幅を有することができる。
平坦化した後、孔50’は、図24に示すようにキャリア構造体を通して完全に延在する
ように、裏面32において露出している。特定の例では、孔は、裏面からキャリア構造体
を通って、初期表面の真下の位置まで延在することができ、それにより、上面を平坦化す
るステップの後、孔はキャリア構造体の上面において露出している。部分的にキャリア構
造体を通って延在する孔を形成するステップと、平坦化ステップ中に孔を露出させるステ
ップとを、本明細書に開示するキャリア構造体実施形態のいずれにも適用することができ
る。
キャリア構造体30’’を通って表面31から裏面32まで完全に延在している開口部4
3を有するキャリア構造体30’’が生成される。特定の実施形態では、キャリア構造体
30の初期裏面32’を研削、研磨又はエッチングすることによって開口部43を生成す
るのではなく、開口部43を含むリング形状を有するキャリア構造体30’’を形成する
ことができる。
、孔50内に導電性ビア60が形成される。各導電性ビア60は、誘電体層又は領域(図
示しないが、他の実施形態に関して上述した誘電体層及び/又は領域を堆積させるために
使用したものに類似する方法で堆積している)によって、それぞれの孔50の内面51か
ら絶縁される。
導電性ビア60に電気的に接続する。幾つかの実施形態では、導電性コンタクト62及び
63並びにトレース64を、単一の無電解堆積ステップ中に導電性ビア60とともに形成
することができる。他の実施形態では、導電性ビア60並びに他の導電性素子62、63
及び64を、別個の無電解堆積ステップによって形成することができる。
小型電子基板に適用することができるか、又は、同時に処理するために固定具に若しくは
キャリアに規定された間隔で保持することができる複数のキャリア構造体に、同時に適用
することができる。代替的に、本明細書に開示した方法を、ウェハレベル、パネルレベル
又はストリップレベルのスケールで、複数のキャリア構造体に関して同時に上述したよう
な処理を行うように、キャリア構造体、又はウェハ若しくはウェハの一部の形態で合わせ
て取り付けられる複数のキャリア構造体を含む素子に適用することができる。
イプのチップで使用することができる。単に例として、チップの以下の組合せを、上述し
たような構造体に含めることができる。すなわち、(i)プロセッサ及びプロセッサと使
用されるメモリ、(ii)同じタイプの複数のメモリチップ、(iii)DRAM及びS
RAM等の多様なタイプの複数のメモリチップ、(iv)画像センサ及びセンサからの画
像を処理するために使用される画像プロセッサ、(v)特定用途向け集積回路(「ASI
C」)及びメモリである。
明の更なる実施形態によるシステム1800は、他の電子コンポーネント1808及び1
810とともに上述したような構造体1806を含む。説明した例では、コンポーネント
1808は半導体チップであり、コンポーネント1810が表示画面であるが、他の任意
のコンポーネントを使用することができる。当然ながら、例示を明確にするために図26
には2つの追加のコンポーネントのみを示すが、本システムは、任意の数のこうしたコン
ポーネントを含むことができる。上述した構造体1806を、例えば、図1A及び図1B
に関連して上述したような超小型電子ユニット、又は図10を参照して説明したような複
数の超小型電子ユニットを組み込んだ構造体とすることができる。更なる変形形態では、
両方を提供することができ、任意の数のこうした構造体を使用することができる。
通ハウジング1801内に取り付けられ、必要に応じて互いに電気的に相互接続されて所
望の回路を形成する。図示する例示的なシステムでは、システムは、可撓性印刷回路基板
等の回路パネル1802を含み、回路パネルは、コンポーネントを互いに相互接続する多
数の導体1804を含み、それらのうちの1つのみを図26に示す。しかしながら、これ
は単に例示的なものであり、電気接続をもたらす任意の適当な構造を使用することができ
る。
携帯型ハウジングとして示されており、画面1810は、ハウジングの表面において露出
している。構造体1806が、撮像チップ等の感光素子を含む場合、光を構造体に誘導す
るために、レンズ1811又は他の光学デバイスも提供することができる。この場合もま
た、図26に示す簡略化システムは単に例示的なものであり、上述した構造体を用いて、
デスクトップコンピュータ、ルータ等、一般に固定構造体とみなされるシステムを含む他
のシステムを作製することができる。
2/842,612号、同第12/842,651号、同第12/842,669号、同
第12/842,692号及び同第12/842,717号に、かつ米国特許出願公開第
2008/0246136号により詳細に開示されているもの等のプロセスによって形成
することができ、それらの開示内容は、引用することにより本明細書の一部をなすものと
する。
実施形態は本発明の原理及び応用形態を例示するにすぎないことは理解されたい。それゆ
え、添付の特許請求の範囲によって規定されるような本発明の趣旨及び範囲から逸脱する
ことなく、例示的な実施形態に数多くの変更を加えることができること、及び他の構成を
考案することができることは理解されたい。
提示されるのとは異なる方法において組み合わせることができることは理解されよう。ま
た、個々の実施形態との関連で説明された特徴は、記述される実施形態のうちの他の実施
形態と共用できることも理解されよう。
法を含む、広範な産業上の利用可能性を有する。
出願当初の特許請求の範囲の記載は、以下の通りであった。
請求項1:
超小型電子ユニットであって、
キャリア構造体であって、表面と、該表面から離れている裏面と、該キャリア構造体の前記表面における開口部及び該表面の下方に位置する内面を有する凹部とを有し、半導体材料又はガラスのうちの少なくとも一方を含む、キャリア構造体と、
前記内面に隣接する底面と、該底面から離れている上面と、該上面における複数のコンタクトとを有する超小型電子素子と、
前記超小型電子素子の前記コンタクトに電気的に接続された端子であって、前記キャリア構造体から電気的に絶縁されている、端子と、
前記超小型電子素子の少なくとも前記上面に接触する誘電体領域であって、前記キャリア構造体の前記表面と同一平面上に又はその上方に位置する平面を有し、前記端子は、外部素子と相互接続するために該誘電体領域の表面において露出している、誘電体領域と、
を含んでなる、超小型電子ユニット。
請求項2:
前記端子は、前記キャリア構造体の前記表面において露出している、請求項1に記載の超小型電子ユニット。
請求項3:
前記端子は、前記キャリア構造体の上方に延在している、請求項2に記載の超小型電子ユニット。
請求項4:
前記超小型電子素子は、前記上面と前記底面との間に少なくとも1つの縁面を有し、前記平面の横方向における前記端子のうちの少なくとも1つの位置は、前記超小型電子素子の前記縁面と前記凹部の境界を画する前記キャリア構造体の面との間である、請求項1に記載の超小型電子ユニット。
請求項5:
前記端子は導電性ボンドパッドを含む、請求項1に記載の超小型電子ユニット。
請求項6:
前記端子は拡張ボンドパッドを含み、該拡張ボンドパッドは前記超小型電子素子の前記コンタクトと接触する、請求項1に記載の超小型電子ユニット。
請求項7:
前記キャリア構造体は外側金属仕上げ層を含み、それにより、前記キャリア構造体はヒートスプレッダとして機能するように構成される、請求項1に記載の超小型電子ユニット。
請求項8:
誘電体材料が、前記キャリア構造体の前記表面全体を覆う、請求項1に記載の超小型電子ユニット。
請求項9:
前記キャリア構造体は半導体材料を含み、前記誘電体領域は電気化学的に堆積したポリマである、請求項1に記載の超小型電子ユニット。
請求項10:
前記キャリア構造体はガラスを含み、スプレーコーティング又はスピンコーティングされたコンプライアント誘電体材料が前記凹部の前記内面を覆う、請求項1に記載の超小型電子ユニット。
請求項11:
前記キャリア構造体の前記裏面から前記表面まで延在する複数の導電性ビアをさらに含んでなる、請求項1に記載の超小型電子ユニット。
請求項12:
各ビアは、前記キャリア構造体の前記裏面における第1の幅と、反対側の端部における第2の幅とを有し、前記第2の幅は前記第1の幅とは異なる、請求項11に記載の超小型電子ユニット。
請求項13:
前記端子は拡張ボンドパッドを含み、各ボンドパッドは、それぞれのビアを前記超小型電子素子のそれぞれのコンタクトに電気的に接続する、請求項11に記載の超小型電子ユニット。
請求項14:
前記誘電体領域は、前記凹部の側壁と前記超小型電子素子との間に延在している、請求項1に記載の超小型電子ユニット。
請求項15:
前記誘電体領域の主面から前記キャリア構造体を通って前記裏面まで延在する複数の導電性ビアをさらに含んでなる、請求項14に記載の超小型電子ユニット。
請求項16:
各ビアは、前記キャリア構造体の前記裏面における第1の幅と、反対側の端部における第2の幅とを有し、前記第2の幅は前記第1の幅とは異なる、請求項15に記載の超小型電子ユニット。
請求項17:
前記端子は拡張ボンドパッドを含み、各ボンドパッドは、それぞれのビアを前記超小型電子素子のそれぞれのコンタクトに電気的に接続する、請求項15に記載の超小型電子ユニット。
請求項18:
少なくとも第1の超小型電子ユニット及び第2の超小型電子ユニットを備える超小型電子アセンブリであって、各超小型電子ユニットは請求項1に記載のものであり、前記第1の超小型電子ユニットは前記第2の超小型電子ユニットと積層されており、その中の前記それぞれの超小型電子素子の前記コンタクトは、前記第1の超小型電子ユニットの前記端子及び前記第2の超小型電子ユニットの前記端子を介して電気的に接続されている、少なくとも第1の超小型電子ユニット及び第2の超小型電子ユニットを備える超小型電子アセンブリ。
請求項19:
前記第1の超小型電子ユニットは、第1のキャリア構造体の前記裏面において露出している第1の端子を備え、前記第2の超小型電子ユニットは、第2のキャリア構造体の前記表面において露出している第2の端子を備え、前記第1の超小型電子素子は、前記第1の端子及び前記第2の端子を介して前記第2の超小型電子素子に電気的に接続されている、請求項18に記載の超小型電子アセンブリ。
請求項20:
前記第1のキャリア構造体は、その表面に沿った横方向において第1の幅を有する第1の凹部を備え、前記第2のキャリア構造体は、その表面に沿った横方向において第2の幅を画定する第2の凹部を備え、前記第2の幅は前記第1の幅と異なる、請求項19に記載の超小型電子アセンブリ。
請求項21:
前記超小型電子素子は第1の超小型電子素子であり、前記超小型電子ユニットは、前記凹部の前記内面に隣接する底面と、該底面から離れている上面と、該上面における複数のコンタクトとを有する第2の超小型電子素子をさらに含んでなる、請求項1に記載の超小型電子ユニット。
請求項22:
前記凹部は第1の凹部であり、前記超小型電子素子は第1の超小型電子素子であり、前記キャリア構造体は、該キャリア構造体の前記表面における開口部及び該表面の下方に位置する内面を有する第2の凹部を有し、前記超小型ユニットは、前記第2の凹部の前記内面に隣接する底面と、該底面から離れている上面と、該上面における複数のコンタクトとを有する第2の超小型電子素子をさらに含んでなる、請求項1に記載の超小型電子ユニット。
請求項23:
超小型電子ユニットであって、
キャリア構造体であって、表面と、該表面から離れている裏面と、該キャリア構造体の前記表面における開口部及び該表面の下方に位置する内面を有する凹部とを有し、半導体材料又はガラスのうちの少なくとも一方を含む、キャリア構造体と、
前記内面に隣接する上面と、該上面から離れている底面と、前記上面における複数のコンタクトとを有する超小型電子素子と、
前記超小型電子素子の前記コンタクトに電気的に接続された端子であって、前記キャリア構造体から電気的に絶縁されている、端子と、
前記超小型電子素子の少なくとも前記底面と接触する誘電体領域であって、前記キャリア構造体の前記表面と同一平面上に又はその上方に位置する平面を画定する誘電体領域と、
を含んでなる、超小型電子ユニット。
請求項24:
前記超小型電子素子は、前記上面と前記底面との間に少なくとも1つの縁面を有し、前記平面の横方向における前記端子のうちの少なくとも1つの位置は、前記超小型電子素子の前記縁面と前記凹部の境界を画する前記キャリア構造体の面との間にある、請求項23に記載の超小型電子ユニット。
請求項25:
前記超小型電子素子の前記底面は、前記キャリア構造体の前記表面と同一平面上にある、請求項23に記載の超小型電子ユニット。
請求項26:
前記端子は、前記キャリア構造体の前記表面において露出している、請求項23に記載の超小型電子ユニット。
請求項27:
前記端子は、前記キャリア構造体の上方に延在している、請求項26に記載の超小型電子ユニット。
請求項28:
前記端子は導電性ボンドパッドを含む、請求項23に記載の超小型電子ユニット。
請求項29:
前記端子は拡張ボンドパッドを含み、該拡張ボンドパッドは、前記凹部内において前記超小型電子素子の前記コンタクトまで延在している導体と接触する、請求項23に記載の超小型電子ユニット。
請求項30:
前記キャリア構造体は外側金属仕上げ層を含み、それにより、前記キャリア構造体はヒートスプレッダとして機能するように構成される、請求項23に記載の超小型電子ユニット。
請求項31:
誘電体材料が、前記キャリア構造体の前記表面全体を覆う、請求項23に記載の超小型電子ユニット。
請求項32:
前記キャリア構造体は半導体材料を含み、前記誘電体領域は電気化学的に堆積したポリマである、請求項23に記載の超小型電子ユニット。
請求項33:
前記キャリア構造体はガラスを含み、スプレーコーティング又はスピンコーティングされたコンプライアント誘電体材料が前記凹部の前記内面を覆う、請求項23に記載の超小型電子ユニット。
請求項34:
前記キャリア構造体の前記裏面から前記内面まで延在する複数の導電性ビアをさらに含んでなる、請求項23に記載の超小型電子ユニット。
請求項35:
各ビアは、前記キャリア構造体の前記裏面における第1の幅と、反対側の端部における第2の幅とを有し、前記第2の幅は前記第1の幅とは異なる、請求項34に記載の超小型電子ユニット。
請求項36:
前記端子は拡張ボンドパッドを含み、各ボンドパッドは、それぞれのビアを前記超小型電子素子のそれぞれのコンタクトに電気的に接続する、請求項34に記載の超小型電子ユニット。
請求項37:
前記キャリア構造体の前記裏面から前記表面まで延在する複数の導電性ビアをさらに含んでなる、請求項23に記載の超小型電子ユニット。
請求項38:
各ビアは、前記キャリア構造体の前記裏面における第1の幅と、反対側の端部における第2の幅とを有し、前記第2の幅は前記第1の幅とは異なる、請求項37に記載の超小型電子ユニット。
請求項39:
前記端子は拡張ボンドパッドを含み、各ボンドパッドは、それぞれのビアを前記超小型電子素子のそれぞれのコンタクトに電気的に接続する、請求項37に記載の超小型電子ユニット。
請求項40:
前記誘電体領域は、前記凹部の側壁と前記超小型電子素子との間に延在している、請求項23に記載の超小型電子ユニット。
請求項41:
前記誘電体領域の主面から前記キャリア構造体を通って前記裏面まで延在する複数の導電性ビアをさらに含んでなる、請求項40に記載の超小型電子ユニット。
請求項42:
各ビアは、前記キャリア構造体の前記裏面における第1の幅と、反対側の端部における第2の幅とを有し、前記第2の幅は前記第1の幅とは異なる、請求項41に記載の超小型電子ユニット。
請求項43:
前記端子は拡張ボンドパッドを含み、各ボンドパッドは、それぞれのビアを前記超小型電子素子のそれぞれのコンタクトに電気的に接続する、請求項41に記載の超小型電子ユニット。
請求項44:
少なくとも第1の超小型電子ユニット及び第2の超小型電子ユニットを備える超小型電子アセンブリであって、各超小型電子ユニットは請求項23に記載のものであり、前記第1の超小型電子ユニットは前記第2の超小型電子ユニットと積層されており、その中の前記それぞれの超小型電子素子の前記コンタクトは、前記第1の超小型電子ユニットの前記端子及び前記第2の超小型電子ユニットの前記端子を介して電気的に接続されている、少なくとも第1の超小型電子ユニット及び第2の超小型電子ユニットを備える超小型電子アセンブリ。
請求項45:
前記第1の超小型電子ユニットは、第1のキャリア構造体の前記裏面において露出している第1の端子を備え、前記第2の超小型電子ユニットは、第2のキャリア構造体の前記表面において露出している第2の端子を備え、前記第1の超小型電子素子は、前記第1の端子及び前記第2の端子を介して前記第2の超小型電子素子に電気的に接続されている、請求項44に記載の超小型電子アセンブリ。
請求項46:
前記第1のキャリア構造体は、その表面に沿った横方向において第1の幅を有する第1の凹部を備え、前記第2のキャリア構造体は、その表面に沿った横方向において第2の幅を画定する第2の凹部を備え、前記第2の幅は前記第1の幅と異なる、請求項45に記載の超小型電子アセンブリ。
請求項47:
前記超小型電子素子は第1の超小型電子素子であり、前記超小型電子ユニットは、前記凹部の前記内面に隣接する上面と、該上面から離れている底面と、該上面における複数のコンタクトとを有する第2の超小型電子素子をさらに含んでなる、請求項23に記載の超小型電子ユニット。
請求項48:
前記凹部は、前記キャリア構造体の前記表面における開口部及び該表面の下方に位置する内面を有する第1の凹部であり、前記超小型ユニットは、第2の凹部の前記内面に隣接する上面と、該上面から離れている底面と、前記上面における複数のコンタクトとを有する第2の超小型電子素子をさらに含んでなる、請求項23に記載の超小型電子ユニット。
請求項49:
超小型電子ユニットであって、
キャリア構造体であって、表面と、該表面から離れている裏面と、前記表面から前記裏面まで該キャリア構造体を通って延在する開口部とを有し、半導体材料又はガラスのうちの少なくとも一方を含む、キャリア構造体と、
前記開口部の横縁面に隣接する縁面と、前記底面から離れている上面と、該上面における複数のコンタクトとを有する超小型電子素子と、
前記超小型電子素子の前記縁面と接触している誘電体領域と、
前記表面及び前記誘電体領域によって画定される平面において、又は前記裏面及び前記誘電体領域によって画定される平面において露出している端子であって、前記超小型電子素子の前記コンタクトと電気的に接続されている、端子と、
前記誘電体領域に沿って延在し、前記コンタクトを前記端子に電気的に接続するトレースと、
を含んでなる、超小型電子ユニット。
請求項50:
前記端子の第1のサブセットは、前記誘電体領域の表面側平面において露出し、前記端子の第2のサブセットは、外部素子と相互接続するために前記誘電体領域の裏面側平面において露出している、請求項49に記載の超小型電子ユニット。
請求項51:
前記表面から前記キャリア構造体を通って前記裏面まで延在する複数の導電性ビアをさらに含んでなる、請求項49に記載の超小型電子ユニット。
請求項52:
各ビアは、前記キャリア構造体の前記裏面における第1の幅と、反対側の端部における第2の幅とを有し、前記第2の幅は前記第1の幅とは異なる、請求項51に記載の超小型
電子ユニット。
請求項53:
前記誘電体領域は、前記開口部の壁と前記超小型電子素子との間に延在している、請求項49に記載の超小型電子ユニット。
請求項54:
前記表面側平面から前記誘電体領域を通って前記裏面側平面まで延在する複数の導電性ビアをさらに含んでなる、請求項53に記載の超小型電子ユニット。
請求項55:
前記表面側平面から前記誘電体領域を通って前記超小型電子素子の前記コンタクトまで延在する複数の導電性ビアをさらに含んでなる、請求項49に記載の超小型電子ユニット。
請求項56:
前記裏面側平面から前記誘電体領域を通って前記超小型電子素子の前記コンタクトまで延在する複数の導電性ビアをさらに含んでなる、請求項49に記載の超小型電子ユニット。
請求項57:
超小型電子ユニットを製造する方法であって、
上面及び該上面から離れている底面と、前記上面における複数のコンタクトとを有する超小型電子素子を、表面及び該表面から離れている裏面を有するキャリア構造体であって、半導体材料又はガラスのうちの少なくとも一方を含む、キャリア構造体の凹部内に配置するとともに、前記コンタクトを前記キャリア構造体の端子に電気的に相互接続するステップであって、前記超小型電子素子の前記上面又は前記裏面は前記凹部内の前記キャリア構造体の内面に隣接して配置される、配置するとともに電気的に相互接続するステップと、
前記凹部に誘電体領域を施すステップであって、該誘電体領域は前記超小型電子素子の少なくとも前記上面と接触する、施すステップと、
前記誘電体領域を平坦化して、前記キャリア構造体の前記表面と同一平面上に又はその上方に位置する平面を画定する、平坦化するステップと、
を含む、超小型電子ユニットを製造する方法。
請求項58:
フォトリソグラフィパターニングプロセスを用いて前記誘電体領域にトレースをめっきするステップをさらに含む、請求項57に記載の方法。
請求項59:
前記凹部に誘電体領域を施す前記ステップは、前記凹部の前記内面全体の上に層を施すステップを含む、請求項57に記載の方法。
請求項60:
請求項57に記載の方法を含む超小型電子ユニットの積層アセンブリを製造する方法であって、
第2の超小型電子ユニットの上部に第1の超小型電子ユニットを積層するステップと、
前記第1の超小型電子ユニットを前記第2の超小型電子ユニットに導電性ボンド材を介して接合するステップと、
をさらに含む、請求項57に記載の方法を含む超小型電子ユニットの積層アセンブリを製造する方法。
請求項61:
前記誘電体領域を平坦化する前記ステップは、前記超小型電子素子の前記底面及び前記キャリア構造体の前記表面の一部を研削、研磨又はエッチングするステップを含む、請求項57に記載の方法。
請求項62:
前記超小型電子素子の前記底面は、前記凹部内の前記キャリア構造体の前記内面に隣接して配置され、前記方法は、前記超小型電子素子の前記底面が前記キャリア構造体の前記裏面において露出するまで、前記超小型電子素子の前記底面及び前記キャリア構造体の前記裏面の一部を研削するステップをさらに含む、請求項57に記載の方法。
請求項63:
前記表面から前記キャリア構造体通って前記裏面まで延在する複数の導電性ビアを形成するステップをさらに含む、を請求項62に記載の方法。
請求項64:
前記複数の導電性ビアを形成する前記ステップは、前記表面から前記キャリア構造体を通って前記裏面の真下にある位置まで延在する複数のソケットを形成するステップを含み、前記キャリア構造体の前記裏面の一部を研削する前記ステップは、前記複数のソケットが前記裏面において露出し、それにより前記複数の導電性ビアになるまで、前記裏面を研削するステップを含む、請求項63に記載の方法。
請求項65:
前記誘電体領域の主面から前記キャリア構造体を通って前記裏面まで延在する複数の導電性ビアを形成するステップをさらに含む、請求項57に記載の方法。
請求項66:
前記裏面から前記キャリア構造体を通って前記表面まで延在する複数の導電性ビアを形成するステップをさらに含む、請求項57に記載の方法。
請求項67:
前記複数の導電性ビアを形成する前記ステップは、前記裏面から前記キャリア構造体を通って前記表面の真下にある位置まで延在する複数のソケットを形成するステップを含み、前記誘電体領域を平坦化する前記ステップは、前記複数のソケットが前記表面において露出し、それにより前記複数の導電性ビアになるまで、前記キャリア構造体の前記表面を研削、研磨又はエッチングするステップを含む、請求項66に記載の方法。
請求項68:
前記凹部を形成する前記ステップと、前記複数の導電性ビアを形成する前記ステップと、前記端子を形成する前記ステップと、前記誘電体領域を施す前記ステップと、前記誘電体領域を平坦化する前記ステップとは、前記キャリア構造体がその縁において少なくとも1つの他のキャリア構造体に取り付けられたままである間に行われる、請求項66に記載の方法。
請求項69:
請求項66に記載の方法を含む超小型電子ユニットの積層アセンブリを製造する方法であって、
第2の超小型電子ユニットの上部に第1の超小型電子ユニットを積層するステップと、
前記第1の超小型電子ユニットを前記第2の超小型電子ユニットに接合するステップと、
をさらに含み、
前記複数の導電性ビアを形成する前記ステップと、前記第1の超小型電子ユニットを前記第2の超小型電子ユニットに接合する前記ステップとは、前記積層するステップの後に前記第1の超小型電子ユニット及び前記第2の超小型電子ユニットの両方を通って延在する孔をあけるステップと、該孔を導電性材料でめっきするステップとを含む、請求項66に記載の方法を含む超小型電子ユニットの積層アセンブリを製造する方法。
請求項70:
前記凹部の前記内面から前記キャリア構造体を通って前記裏面まで延在する複数の導電性ビアを形成するステップさらに含む、請求項57に記載の超小型電子ユニット。
請求項71:
前記凹部を形成する前記ステップと、前記複数の導電性ビアを形成する前記ステップと、前記端子を形成する前記ステップと、前記誘電体領域を施す前記ステップと、前記誘電体領域を平坦化する前記ステップとは、前記キャリア構造体がその縁において少なくとも1つの他のキャリア構造体に取り付けられたままである間に行われる、請求項70に記載の方法。
請求項72:
請求項70に記載の方法を含む超小型電子ユニットの積層アセンブリを製造する方法であって、
第2の超小型電子ユニットの上部に第1の超小型電子ユニットを積層するステップと、
前記第1の超小型電子ユニットを前記第2の超小型電子ユニットに導電性ボンド材を介して接合するステップと、
をさらに含む、請求項70に記載の方法を含む超小型電子ユニットの積層アセンブリを製造する方法。
請求項73:
前記超小型電子素子の前記コンタクトを前記凹部の前記内面に隣接して位置する導電性パッドに接合するステップをさらに含み、複数の導電性ビアを形成する前記ステップは、前記キャリア構造体の前記裏面から前記導電性パッドまで延在するビアを形成するステップを含む、請求項70に記載の方法。
請求項74:
前記超小型電子素子を、前記凹部の前記内面をコーティングする誘電体層に接合するステップをさらに含み、複数の導電性ビアを形成する前記ステップは、前記キャリア構造体の前記裏面から前記超小型電子素子の前記コンタクトまで延在する孔を形成するステップを含み、複数の導電性ビアを形成する前記ステップは、前記孔を電気めっきすることによって行われる、請求項70に記載の方法。
請求項75:
請求項1、23又は49のいずれか一項に記載の超小型電子ユニットと、前記構造体に電気的に接続された1つ又は複数の他の電子コンポーネントとを含んでなるシステム。
請求項76:
ハウジングをさらに含んでなり、前記超小型電子ユニット及び前記他の電子コンポーネントは前記ハウジングに実装される、請求項75に記載のシステム。
Claims (20)
- 超小型電子ユニットであって、
表面と、前記表面から離れている裏面と、前記表面にある開口部及び前記表面の下方に位置する内面を有する凹部とを有し、半導体材料又はガラスのうちの少なくとも一方を含む、キャリア構造体と、
前記内面に隣接する底面と、前記底面から離れている上面と、前記上面にある複数のコンタクトとを有する超小型電子素子と、
前記超小型電子素子の前記コンタクトに電気的に接続された端子であって、前記キャリア構造体から電気的に絶縁されている端子と、
前記超小型電子素子の少なくとも前記上面に接する誘電体領域であって、前記キャリア構造体の前記表面と同一平面か又は前記表面の上方に位置する平面を有する誘電体領域とを含み、
前記端子は、外部素子と相互接続するために前記誘電体領域の表面から露出しており、
前記誘電体領域が前記凹部の側壁と前記超小型電子素子との間に延在しており、前記超小型電子ユニットは、前記誘電体領域を通って前記平面から前記裏面まで、前記凹部の側壁と前記超小型電子素子との間に延在する複数の導電性ビアをさらに含む、
超小型電子ユニット。 - 前記端子が前記キャリア構造体の前記表面から露出している、請求項1に記載の超小型電子ユニット。
- 前記端子が前記キャリア構造体の上方に延在している、請求項2に記載の超小型電子ユニット。
- 前記超小型電子素子は、前記上面と前記底面との間に少なくとも1つの縁面を有し、
少なくとも1つの前記端子の、前記平面の横方向における位置は、前記超小型電子素子の前記縁面と前記凹部の境界を画する前記キャリア構造体の面との間である、
請求項1に記載の超小型電子ユニット。 - 前記端子が導電性ボンドパッドを含む、請求項1に記載の超小型電子ユニット。
- 前記端子が、前記超小型電子素子の前記コンタクトと接触する拡張ボンドパッドを含む、請求項1に記載の超小型電子ユニット。
- 前記キャリア構造体が外側金属仕上げ層を含み、それにより、前記キャリア構造体がヒートスプレッダとして機能するようになっている、請求項1に記載の超小型電子ユニット。
- 誘電体材料が前記キャリア構造体の前記表面全体を覆う、請求項1に記載の超小型電子ユニット。
- 前記キャリア構造体が半導体材料を含み、
前記誘電体領域が電気化学的に堆積したポリマである、
請求項1に記載の超小型電子ユニット。 - 前記キャリア構造体はガラスを含み、
スプレーコーティング又はスピンコーティングされたコンプライアント誘電体材料が前記凹部の前記内面を覆う、
請求項1に記載の超小型電子ユニット。 - 前記キャリア構造体の前記裏面から前記表面まで延在する複数の導電性ビアをさらに含む、請求項1に記載の超小型電子ユニット。
- 前記導電性ビアはそれぞれが、前記キャリア構造体の前記裏面における第1の幅と、反対側の端部における第2の幅とを有し、前記第2の幅が前記第1の幅と異なる、請求項11に記載の超小型電子ユニット。
- 前記端子は拡張ボンドパッドを含み、各拡張ボンドパッドは、それぞれのビアを前記超小型電子素子のそれぞれのコンタクトに電気的に接続する、請求項11に記載の超小型電子ユニット。
- 前記導電性ビアはそれぞれが、前記キャリア構造体の前記裏面における第1の幅と、反対側の端部における第2の幅とを有し、
前記第2の幅が前記第1の幅と異なる、
請求項1に記載の超小型電子ユニット。 - 前記端子は拡張ボンドパッドを含み、
各拡張ボンドパッドは、それぞれのビアを前記超小型電子素子のそれぞれのコンタクトに電気的に接続する、
請求項1に記載の超小型電子ユニット。 - 少なくとも第1の超小型電子ユニット及び第2の超小型電子ユニットを備える超小型電子アセンブリであって、前記超小型電子ユニットはいずれも請求項1に記載のものであり、前記第1の超小型電子ユニットは第1の超小型電子素子を有し、前記第2の超小型電子ユニットは第2の超小型電子素子を有しており、
前記第1および第2の超小型電子ユニット内のそれぞれの超小型電子素子のコンタクトが前記第1および第2の超小型電子ユニットの端子を介して電気的に接続された状態で、前記第1の超小型電子ユニットが前記第2の超小型電子ユニットに積層された、超小型電子アセンブリ。 - 前記第1の超小型電子ユニットは、第1のキャリア構造体の裏面から露出する第1の端子を備え、
前記第2の超小型電子ユニットは、第2のキャリア構造体の前記表面から露出する第2の端子を備え、
前記第1の超小型電子素子は、前記第1の端子及び前記第2の端子を介して前記第2の超小型電子素子に電気的に接続されている、
請求項16に記載の超小型電子アセンブリ。 - 前記第1のキャリア構造体は、その表面に沿った横方向に第1の幅を有する第1の凹部を備え、
前記第2のキャリア構造体は、その表面に沿った横方向に第2の幅を画定する第2の凹部を備え、
前記第2の幅が前記第1の幅と異なる、
請求項17に記載の超小型電子アセンブリ。 - 前記超小型電子素子は第1の超小型電子素子であり、
前記凹部の前記内面に隣接する底面と、前記底面から離れている上面と、前記上面にある複数のコンタクトとを有する第2の超小型電子素子をさらに含む、
請求項1に記載の超小型電子ユニット。 - 前記凹部が第1の凹部であり、
前記超小型電子素子が第1の超小型電子素子であり、
前記キャリア構造体は、前記キャリア構造体の前記表面における開口部及び前記表面の下方に位置する内面を有する第2の凹部を有し、
前記超小型電子ユニットは、前記第2の凹部の前記内面に隣接する底面と、前記底面から離れている上面と、前記上面にある複数のコンタクトとを有する第2の超小型電子素子をさらに含む、
請求項1に記載の超小型電子ユニット。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/842,587 | 2010-07-23 | ||
US12/842,587 US8847376B2 (en) | 2010-07-23 | 2010-07-23 | Microelectronic elements with post-assembly planarization |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014245665A Division JP5986178B2 (ja) | 2010-07-23 | 2014-12-04 | 超小型電子ユニット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016201565A JP2016201565A (ja) | 2016-12-01 |
JP6321095B2 true JP6321095B2 (ja) | 2018-05-09 |
Family
ID=45493456
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013521758A Active JP5663662B2 (ja) | 2010-07-23 | 2010-10-15 | 組立て後に平坦化される超小型電子素子 |
JP2014245665A Active JP5986178B2 (ja) | 2010-07-23 | 2014-12-04 | 超小型電子ユニット |
JP2016151228A Active JP6321095B2 (ja) | 2010-07-23 | 2016-08-01 | 超小型電子ユニット |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013521758A Active JP5663662B2 (ja) | 2010-07-23 | 2010-10-15 | 組立て後に平坦化される超小型電子素子 |
JP2014245665A Active JP5986178B2 (ja) | 2010-07-23 | 2014-12-04 | 超小型電子ユニット |
Country Status (8)
Country | Link |
---|---|
US (5) | US8847376B2 (ja) |
EP (1) | EP2596689B1 (ja) |
JP (3) | JP5663662B2 (ja) |
KR (3) | KR101736890B1 (ja) |
CN (2) | CN103222353B (ja) |
BR (1) | BR112013001774A2 (ja) |
TW (1) | TWI470751B (ja) |
WO (1) | WO2012011933A1 (ja) |
Families Citing this family (181)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8569876B2 (en) | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
US9941195B2 (en) * | 2009-11-10 | 2018-04-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vertical metal insulator metal capacitor |
US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
US8598695B2 (en) | 2010-07-23 | 2013-12-03 | Tessera, Inc. | Active chip on carrier or laminated chip having microelectronic element embedded therein |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
US8742541B2 (en) | 2010-12-09 | 2014-06-03 | Tessera, Inc. | High density three-dimensional integrated capacitors |
US8502340B2 (en) | 2010-12-09 | 2013-08-06 | Tessera, Inc. | High density three-dimensional integrated capacitors |
US8841765B2 (en) | 2011-04-22 | 2014-09-23 | Tessera, Inc. | Multi-chip module with stacked face-down connected dies |
US8975751B2 (en) | 2011-04-22 | 2015-03-10 | Tessera, Inc. | Vias in porous substrates |
KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
US8546951B2 (en) | 2011-06-09 | 2013-10-01 | Optiz, Inc. | 3D integration microelectronic assembly for integrated circuit devices |
US8546900B2 (en) | 2011-06-09 | 2013-10-01 | Optiz, Inc. | 3D integration microelectronic assembly for integrated circuit devices |
US8552518B2 (en) | 2011-06-09 | 2013-10-08 | Optiz, Inc. | 3D integrated microelectronic assembly with stress reducing interconnects |
US8723049B2 (en) | 2011-06-09 | 2014-05-13 | Tessera, Inc. | Low-stress TSV design using conductive particles |
US8502390B2 (en) | 2011-07-12 | 2013-08-06 | Tessera, Inc. | De-skewed multi-die packages |
US8823165B2 (en) | 2011-07-12 | 2014-09-02 | Invensas Corporation | Memory module in a package |
US8513817B2 (en) | 2011-07-12 | 2013-08-20 | Invensas Corporation | Memory module in a package |
US8604576B2 (en) * | 2011-07-19 | 2013-12-10 | Opitz, Inc. | Low stress cavity package for back side illuminated image sensor, and method of making same |
US9018725B2 (en) | 2011-09-02 | 2015-04-28 | Optiz, Inc. | Stepped package for image sensor and method of making same |
US8345441B1 (en) | 2011-10-03 | 2013-01-01 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8610260B2 (en) | 2011-10-03 | 2013-12-17 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
JP5947904B2 (ja) | 2011-10-03 | 2016-07-06 | インヴェンサス・コーポレイション | 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化 |
US8659140B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
JP2014528652A (ja) | 2011-10-03 | 2014-10-27 | インヴェンサス・コーポレイション | パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化 |
WO2013052372A2 (en) | 2011-10-03 | 2013-04-11 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8436457B2 (en) * | 2011-10-03 | 2013-05-07 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8441111B2 (en) | 2011-10-03 | 2013-05-14 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8659141B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
US8659142B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
US8836136B2 (en) | 2011-10-17 | 2014-09-16 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US8796800B2 (en) | 2011-11-21 | 2014-08-05 | Optiz, Inc. | Interposer package for CMOS image sensor and method of making same |
US8432011B1 (en) | 2011-12-06 | 2013-04-30 | Optiz, Inc. | Wire bond interposer package for CMOS image sensor and method of making same |
US20130154106A1 (en) * | 2011-12-14 | 2013-06-20 | Broadcom Corporation | Stacked Packaging Using Reconstituted Wafers |
US8570669B2 (en) | 2012-01-23 | 2013-10-29 | Optiz, Inc | Multi-layer polymer lens and method of making same |
US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
US8372741B1 (en) | 2012-02-24 | 2013-02-12 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US8692344B2 (en) | 2012-03-16 | 2014-04-08 | Optiz, Inc | Back side illuminated image sensor architecture, and method of making same |
FR2988712B1 (fr) * | 2012-04-02 | 2014-04-11 | St Microelectronics Rousset | Circuit integre equipe d'un dispositif de detection de son orientation spatiale et/ou d'un changement de cette orientation. |
US9233511B2 (en) | 2012-05-10 | 2016-01-12 | Optiz, Inc. | Method of making stamped multi-layer polymer lens |
US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US8921759B2 (en) | 2012-07-26 | 2014-12-30 | Optiz, Inc. | Integrated image sensor package with liquid crystal lens |
US9391008B2 (en) * | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
US9093457B2 (en) | 2012-08-22 | 2015-07-28 | Freescale Semiconductor Inc. | Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof |
US9190390B2 (en) | 2012-08-22 | 2015-11-17 | Freescale Semiconductor Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9064977B2 (en) | 2012-08-22 | 2015-06-23 | Freescale Semiconductor Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US8846447B2 (en) | 2012-08-23 | 2014-09-30 | Invensas Corporation | Thin wafer handling and known good die test method |
US8787034B2 (en) | 2012-08-27 | 2014-07-22 | Invensas Corporation | Co-support system and microelectronic assembly |
US8848391B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support component and microelectronic assembly |
US8848392B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support module and microelectronic assembly |
US9368477B2 (en) | 2012-08-27 | 2016-06-14 | Invensas Corporation | Co-support circuit panel and microelectronic packages |
US8759930B2 (en) | 2012-09-10 | 2014-06-24 | Optiz, Inc. | Low profile image sensor package |
US8963335B2 (en) | 2012-09-13 | 2015-02-24 | Invensas Corporation | Tunable composite interposer |
KR101419600B1 (ko) * | 2012-11-20 | 2014-07-17 | 앰코 테크놀로지 코리아 주식회사 | 지문인식센서 패키지 및 그 제조 방법 |
US9076785B2 (en) | 2012-12-11 | 2015-07-07 | Invensas Corporation | Method and structures for via substrate repair and assembly |
JP2014165210A (ja) * | 2013-02-21 | 2014-09-08 | Fujitsu Component Ltd | モジュール基板 |
US9190443B2 (en) | 2013-03-12 | 2015-11-17 | Optiz Inc. | Low profile image sensor |
US9219091B2 (en) | 2013-03-12 | 2015-12-22 | Optiz, Inc. | Low profile sensor module and method of making same |
US9299670B2 (en) | 2013-03-14 | 2016-03-29 | Freescale Semiconductor, Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9524950B2 (en) | 2013-05-31 | 2016-12-20 | Freescale Semiconductor, Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9142695B2 (en) | 2013-06-03 | 2015-09-22 | Optiz, Inc. | Sensor package with exposed sensor array and method of making same |
US9070423B2 (en) | 2013-06-11 | 2015-06-30 | Invensas Corporation | Single package dual channel memory with co-support |
US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
CN105393351A (zh) * | 2013-08-21 | 2016-03-09 | 英特尔公司 | 用于无凸起内建层(bbul)的无凸起管芯封装接口 |
US9496247B2 (en) * | 2013-08-26 | 2016-11-15 | Optiz, Inc. | Integrated camera module and method of making same |
US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
US9461190B2 (en) | 2013-09-24 | 2016-10-04 | Optiz, Inc. | Low profile sensor package with cooling feature and method of making same |
US9036363B2 (en) | 2013-09-30 | 2015-05-19 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication |
US9025340B2 (en) | 2013-09-30 | 2015-05-05 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with in-trench package surface conductors and methods of their fabrication |
US9123555B2 (en) | 2013-10-25 | 2015-09-01 | Invensas Corporation | Co-support for XFD packaging |
US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
US9263394B2 (en) | 2013-11-22 | 2016-02-16 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
CN104681510A (zh) * | 2013-12-03 | 2015-06-03 | 晟碟信息科技(上海)有限公司 | 用于嵌入半导体裸片的桥结构 |
US9305911B2 (en) * | 2013-12-05 | 2016-04-05 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication |
US9263420B2 (en) | 2013-12-05 | 2016-02-16 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication |
US9496297B2 (en) | 2013-12-05 | 2016-11-15 | Optiz, Inc. | Sensor package with cooling feature and method of making same |
CN104701191A (zh) * | 2013-12-06 | 2015-06-10 | 毅宝力科技有限公司 | 生产制造载体的系统和方法 |
EP2881986A3 (en) | 2013-12-06 | 2015-08-12 | Ka Wa Cheung | System and method for manufacturing a cavity down fabricated carrier |
EP2881978A1 (en) | 2013-12-06 | 2015-06-10 | Ka Wa Cheung | System and method for manfacturing a fabricated carrier |
US9667900B2 (en) | 2013-12-09 | 2017-05-30 | Optiz, Inc. | Three dimensional system-on-chip image sensor package |
US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
KR20150086779A (ko) * | 2014-01-20 | 2015-07-29 | 재단법인 다차원 스마트 아이티 융합시스템 연구단 | 소자 패키지 및 그 제작 방법 |
US9466554B2 (en) * | 2014-02-13 | 2016-10-11 | Qualcomm Incorporated | Integrated device comprising via with side barrier layer traversing encapsulation layer |
US20150262902A1 (en) | 2014-03-12 | 2015-09-17 | Invensas Corporation | Integrated circuits protected by substrates with cavities, and methods of manufacture |
US9355997B2 (en) | 2014-03-12 | 2016-05-31 | Invensas Corporation | Integrated circuit assemblies with reinforcement frames, and methods of manufacture |
US9087759B1 (en) | 2014-03-28 | 2015-07-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming an image sensor device and method of forming the same |
DE102014206608A1 (de) | 2014-04-04 | 2015-10-08 | Siemens Aktiengesellschaft | Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube |
DE102014206601A1 (de) * | 2014-04-04 | 2015-10-08 | Siemens Aktiengesellschaft | Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube |
KR102146131B1 (ko) * | 2014-04-07 | 2020-08-21 | 에스케이하이닉스 주식회사 | 패키지 적층 소자 |
US9305874B2 (en) * | 2014-04-13 | 2016-04-05 | Infineon Technologies Ag | Baseplate for an electronic module and method of manufacturing the same |
US9985063B2 (en) | 2014-04-22 | 2018-05-29 | Optiz, Inc. | Imaging device with photo detectors and color filters arranged by color transmission characteristics and absorption coefficients |
US9524917B2 (en) | 2014-04-23 | 2016-12-20 | Optiz, Inc. | Chip level heat dissipation using silicon |
US9165793B1 (en) | 2014-05-02 | 2015-10-20 | Invensas Corporation | Making electrical components in handle wafers of integrated circuit packages |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US9741649B2 (en) | 2014-06-04 | 2017-08-22 | Invensas Corporation | Integrated interposer solutions for 2D and 3D IC packaging |
US9412806B2 (en) | 2014-06-13 | 2016-08-09 | Invensas Corporation | Making multilayer 3D capacitors using arrays of upstanding rods or ridges |
US10257937B2 (en) | 2014-07-07 | 2019-04-09 | Infineon Technologies Austria Ag | Device for electrically coupling a plurality of semiconductor device layers by a common conductive layer |
US9252127B1 (en) | 2014-07-10 | 2016-02-02 | Invensas Corporation | Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture |
JP6554338B2 (ja) * | 2014-07-28 | 2019-07-31 | ローム株式会社 | 半導体装置 |
US9281296B2 (en) | 2014-07-31 | 2016-03-08 | Invensas Corporation | Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design |
US9666730B2 (en) | 2014-08-18 | 2017-05-30 | Optiz, Inc. | Wire bond sensor package |
TWI560827B (en) * | 2014-09-15 | 2016-12-01 | Siliconware Precision Industries Co Ltd | Semiconductor package and its carrier structure and method of manufacture |
US9691437B2 (en) | 2014-09-25 | 2017-06-27 | Invensas Corporation | Compact microelectronic assembly having reduced spacing between controller and memory packages |
CN105704924A (zh) * | 2014-11-24 | 2016-06-22 | 深南电路有限公司 | 一种封装基板的方法及电路板 |
TWI571983B (zh) * | 2014-11-25 | 2017-02-21 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
US10388607B2 (en) * | 2014-12-17 | 2019-08-20 | Nxp Usa, Inc. | Microelectronic devices with multi-layer package surface conductors and methods of their fabrication |
US9693488B2 (en) * | 2015-02-13 | 2017-06-27 | Deere & Company | Electronic assembly with one or more heat sinks |
US9543347B2 (en) | 2015-02-24 | 2017-01-10 | Optiz, Inc. | Stress released image sensor package structure and method |
US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
US10090241B2 (en) * | 2015-05-29 | 2018-10-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device, package structure and method of forming the same |
CN105047628B (zh) * | 2015-06-05 | 2017-08-22 | 苏州迈瑞微电子有限公司 | 晶圆级芯片tsv封装结构及其封装方法 |
US9478504B1 (en) | 2015-06-19 | 2016-10-25 | Invensas Corporation | Microelectronic assemblies with cavities, and methods of fabrication |
US10276541B2 (en) * | 2015-06-30 | 2019-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D package structure and methods of forming same |
CN105023900A (zh) * | 2015-08-11 | 2015-11-04 | 华天科技(昆山)电子有限公司 | 埋入硅基板扇出型封装结构及其制造方法 |
US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US9484080B1 (en) | 2015-11-09 | 2016-11-01 | Invensas Corporation | High-bandwidth memory application with controlled impedance loading |
US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
US10083888B2 (en) * | 2015-11-19 | 2018-09-25 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
JP6862087B2 (ja) * | 2015-12-11 | 2021-04-21 | 株式会社アムコー・テクノロジー・ジャパン | 配線基板、配線基板を有する半導体パッケージ、およびその製造方法 |
US10224269B2 (en) * | 2015-12-17 | 2019-03-05 | International Business Machines Corporation | Element place on laminates |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
CN105575913B (zh) * | 2016-02-23 | 2019-02-01 | 华天科技(昆山)电子有限公司 | 埋入硅基板扇出型3d封装结构 |
CN108780785A (zh) * | 2016-03-30 | 2018-11-09 | 英特尔公司 | 混合微电子基底 |
JP6761592B2 (ja) * | 2016-03-31 | 2020-09-30 | 大日本印刷株式会社 | 電子デバイス及びその製造方法 |
US9679613B1 (en) | 2016-05-06 | 2017-06-13 | Invensas Corporation | TFD I/O partition for high-speed, high-density applications |
JP6716363B2 (ja) * | 2016-06-28 | 2020-07-01 | 株式会社アムコー・テクノロジー・ジャパン | 半導体パッケージ及びその製造方法 |
US11355427B2 (en) * | 2016-07-01 | 2022-06-07 | Intel Corporation | Device, method and system for providing recessed interconnect structures of a substrate |
US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US11189576B2 (en) * | 2016-08-24 | 2021-11-30 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and a method of manufacturing the same |
CN106129023A (zh) * | 2016-08-30 | 2016-11-16 | 华天科技(昆山)电子有限公司 | 双面贴装的扇出封装结构及封装方法 |
KR102506428B1 (ko) * | 2016-09-30 | 2023-03-06 | 삼성전자 주식회사 | 전자 장치 및 이의 노이즈 제어 방법 |
KR102537528B1 (ko) * | 2016-10-19 | 2023-05-26 | 삼성전자 주식회사 | 반도체 패키지 제조 방법 |
US9996725B2 (en) | 2016-11-03 | 2018-06-12 | Optiz, Inc. | Under screen sensor assembly |
CN106599424B (zh) * | 2016-12-05 | 2019-10-15 | 重庆邮电大学 | 基于微电子工艺的智能化结构变换系统 |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
JP2018121043A (ja) * | 2017-01-24 | 2018-08-02 | 力成科技股▲分▼有限公司 | パッケージ構造およびその製造方法 |
US10522505B2 (en) | 2017-04-06 | 2019-12-31 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method for manufacturing the same |
US10644046B2 (en) * | 2017-04-07 | 2020-05-05 | Samsung Electronics Co., Ltd. | Fan-out sensor package and optical fingerprint sensor module including the same |
US20190006331A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | Electronics package devices with through-substrate-vias having pitches independent of substrate thickness |
US20190011497A1 (en) * | 2017-07-09 | 2019-01-10 | Texas Instruments Incorporated | Test Fixture with Sintered Connections Between Mother Board and Daughter Board |
KR102144933B1 (ko) * | 2017-08-04 | 2020-08-18 | 주식회사 네패스 | 칩 패키지 및 그 제조방법 |
CN108807316B (zh) * | 2017-08-14 | 2020-07-10 | 苏州捷芯威半导体有限公司 | 半导体封装结构及半导体器件 |
CN107452689A (zh) * | 2017-09-14 | 2017-12-08 | 厦门大学 | 三维系统级封装应用的内嵌扇出型硅转接板及制作方法 |
JP7090153B2 (ja) * | 2017-11-10 | 2022-06-23 | エルペーカーエフ レーザー ウント エレクトロニクス アーゲー | 半導体ウェハの集積方法及び装置 |
US11328969B2 (en) * | 2017-11-16 | 2022-05-10 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device and manufacturing method thereof |
US10354978B1 (en) * | 2018-01-10 | 2019-07-16 | Powertech Technology Inc. | Stacked package including exterior conductive element and a manufacturing method of the same |
DE102018100946A1 (de) * | 2018-01-17 | 2019-07-18 | Osram Opto Semiconductors Gmbh | Bauteil und verfahren zur herstellung eines bauteils |
KR102015910B1 (ko) * | 2018-01-24 | 2019-10-23 | 삼성전자주식회사 | 팬-아웃 센서 패키지 |
US10573573B2 (en) * | 2018-03-20 | 2020-02-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package and package-on-package structure having elliptical conductive columns |
CN110299328B (zh) * | 2018-03-21 | 2021-08-13 | 华为技术有限公司 | 一种堆叠封装器件及其封装方法 |
KR102578881B1 (ko) * | 2018-03-23 | 2023-09-15 | 주식회사 네패스 | 전력 반도체 패키지 및 그 제조 방법 |
CA3103295A1 (en) | 2018-09-14 | 2020-03-19 | Illumina, Inc. | Flow cells and methods related to same |
WO2020066490A1 (ja) | 2018-09-28 | 2020-04-02 | 株式会社村田製作所 | 積層体および積層体の製造方法 |
CN113196469B (zh) * | 2018-12-21 | 2024-03-29 | 株式会社村田制作所 | 电子部件模块的制造方法及电子部件模块 |
US11069622B2 (en) * | 2019-03-22 | 2021-07-20 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Interposer-type component carrier and method of manufacturing the same |
CN112687615A (zh) | 2019-10-17 | 2021-04-20 | 美光科技公司 | 微电子装置组合件、封装体和相关方法 |
US11393794B2 (en) | 2019-10-17 | 2022-07-19 | Micron Technology, Inc. | Microelectronic device assemblies and packages including surface mount components |
CN112687614A (zh) * | 2019-10-17 | 2021-04-20 | 美光科技公司 | 包含多个装置堆叠的微电子装置组合件和封装体以及相关方法 |
US11282716B2 (en) | 2019-11-08 | 2022-03-22 | International Business Machines Corporation | Integration structure and planar joining |
US11408589B2 (en) | 2019-12-05 | 2022-08-09 | Optiz, Inc. | Monolithic multi-focus light source device |
CN111326503B (zh) * | 2019-12-31 | 2021-03-12 | 诺思(天津)微系统有限责任公司 | 具有叠置单元的半导体结构及制造方法、电子设备 |
US11518573B2 (en) * | 2020-02-14 | 2022-12-06 | Dell Products L.P. | Palletizing containers for charging electronic devices contained therein |
TWI704668B (zh) * | 2020-02-25 | 2020-09-11 | 典琦科技股份有限公司 | 晶粒封裝結構的製造方法 |
CN111312697B (zh) * | 2020-02-28 | 2022-02-22 | 西安微电子技术研究所 | 一种三维堆叠集成结构及其多芯片集成结构和制备方法 |
CN113571431A (zh) * | 2020-04-29 | 2021-10-29 | 典琦科技股份有限公司 | 晶粒封装结构的制造方法 |
DE102020215562A1 (de) * | 2020-12-09 | 2022-06-09 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung eines optoelektronischen halbleiterbauelements, verfahren zur herstellung elektrischer kontakte und optoelektronisches halbleiterbauelement |
CN113380637B (zh) * | 2021-05-20 | 2023-11-17 | 苏州通富超威半导体有限公司 | 扇出型封装方法及扇出型封装器件 |
Family Cites Families (77)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259376A (ja) * | 1992-03-13 | 1993-10-08 | Matsushita Electric Works Ltd | 半導体装置 |
US5377902A (en) | 1994-01-14 | 1995-01-03 | Microfab Technologies, Inc. | Method of making solder interconnection arrays |
JP2944449B2 (ja) * | 1995-02-24 | 1999-09-06 | 日本電気株式会社 | 半導体パッケージとその製造方法 |
US6013948A (en) * | 1995-11-27 | 2000-01-11 | Micron Technology, Inc. | Stackable chip scale semiconductor package with mating contacts on opposed surfaces |
US5986334A (en) | 1996-10-04 | 1999-11-16 | Anam Industrial Co., Ltd. | Semiconductor package having light, thin, simple and compact structure |
KR100280398B1 (ko) * | 1997-09-12 | 2001-02-01 | 김영환 | 적층형 반도체 패키지 모듈의 제조 방법 |
KR100266637B1 (ko) * | 1997-11-15 | 2000-09-15 | 김영환 | 적층형볼그리드어레이반도체패키지및그의제조방법 |
US6297548B1 (en) * | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Stackable ceramic FBGA for high thermal applications |
SE514529C2 (sv) * | 1998-09-21 | 2001-03-05 | Ericsson Telefon Ab L M | Metod och anordning för begravda elektronik-komponenter |
US6376769B1 (en) | 1999-05-18 | 2002-04-23 | Amerasia International Technology, Inc. | High-density electronic package, and method for making same |
SE515856C2 (sv) * | 1999-05-19 | 2001-10-22 | Ericsson Telefon Ab L M | Bärare för elektronikkomponenter |
EP1744606A3 (en) | 1999-09-02 | 2007-04-11 | Ibiden Co., Ltd. | Printed circuit board and method for producing the printed circuit board |
JP2001144218A (ja) * | 1999-11-17 | 2001-05-25 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
US20020072189A1 (en) | 1999-12-17 | 2002-06-13 | Haroun Baher S. | Via capacitor |
JP2001250902A (ja) * | 2000-03-08 | 2001-09-14 | Toshiba Corp | 半導体パッケージ及びその製造方法 |
US6600231B2 (en) * | 2000-05-11 | 2003-07-29 | Mitutoyo Corporation | Functional device unit and method of producing the same |
JP2002176137A (ja) * | 2000-09-28 | 2002-06-21 | Toshiba Corp | 積層型半導体デバイス |
US6707149B2 (en) | 2000-09-29 | 2004-03-16 | Tessera, Inc. | Low cost and compliant microelectronic packages for high i/o and fine pitch |
US6709898B1 (en) * | 2000-10-04 | 2004-03-23 | Intel Corporation | Die-in-heat spreader microelectronic package |
US6423570B1 (en) | 2000-10-18 | 2002-07-23 | Intel Corporation | Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby |
US6541712B1 (en) * | 2001-12-04 | 2003-04-01 | Teradyhe, Inc. | High speed multi-layer printed circuit board via |
US20030119692A1 (en) | 2001-12-07 | 2003-06-26 | So Joseph K. | Copper polishing cleaning solution |
KR100486832B1 (ko) * | 2002-02-06 | 2005-05-03 | 삼성전자주식회사 | 반도체 칩과 적층 칩 패키지 및 그 제조 방법 |
DE10225431A1 (de) * | 2002-06-07 | 2004-01-08 | Siemens Dematic Ag | Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul |
US6897128B2 (en) | 2002-11-20 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method |
TW581323U (en) | 2003-02-07 | 2004-03-21 | Via Tech Inc | Vertical routing structure |
JP4110992B2 (ja) * | 2003-02-07 | 2008-07-02 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
JP3680839B2 (ja) * | 2003-03-18 | 2005-08-10 | セイコーエプソン株式会社 | 半導体装置および半導体装置の製造方法 |
JP4096774B2 (ja) * | 2003-03-24 | 2008-06-04 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 |
JP3951966B2 (ja) * | 2003-05-30 | 2007-08-01 | セイコーエプソン株式会社 | 半導体装置 |
US6972480B2 (en) | 2003-06-16 | 2005-12-06 | Shellcase Ltd. | Methods and apparatus for packaging integrated circuit devices |
US7141884B2 (en) * | 2003-07-03 | 2006-11-28 | Matsushita Electric Industrial Co., Ltd. | Module with a built-in semiconductor and method for producing the same |
US6946726B1 (en) * | 2003-11-26 | 2005-09-20 | Actel Corporation | Chip carrier substrate with a land grid array and external bond terminals |
US7208344B2 (en) * | 2004-03-31 | 2007-04-24 | Aptos Corporation | Wafer level mounting frame for ball grid array packaging, and method of making and using the same |
TWI233192B (en) * | 2004-05-04 | 2005-05-21 | Kuo-Ning Chiang | The wafer level structure of system packaging with stacked packaging units |
US20050269680A1 (en) * | 2004-06-08 | 2005-12-08 | Min-Chih Hsuan | System-in-package (SIP) structure and fabrication thereof |
US20060017058A1 (en) * | 2004-07-22 | 2006-01-26 | Taiwan Oasis Technology Co., Ltd. | Construction of LED circuit board |
KR100605315B1 (ko) | 2004-07-30 | 2006-07-28 | 삼성전자주식회사 | 집적회로 칩의 입출력 패드 구조 |
JP4285364B2 (ja) | 2004-08-20 | 2009-06-24 | パナソニック株式会社 | 立体回路モジュールとこれを用いた携帯端末機器および立体回路モジュールの製造方法 |
US7204737B2 (en) | 2004-09-23 | 2007-04-17 | Temic Automotive Of North America, Inc. | Hermetically sealed microdevice with getter shield |
TWM264652U (en) * | 2004-10-21 | 2005-05-11 | Chipmos Technologies Inc | Structure of image sensor package |
US7999366B2 (en) * | 2004-11-26 | 2011-08-16 | Stmicroelectronics, S.A. | Micro-component packaging process and set of micro-components resulting from this process |
CN1815734A (zh) * | 2005-02-03 | 2006-08-09 | 光磊科技股份有限公司 | 发光二极管数组封装结构及其方法 |
KR100716815B1 (ko) * | 2005-02-28 | 2007-05-09 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판 및 그 제조방법 |
JP4659488B2 (ja) * | 2005-03-02 | 2011-03-30 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
KR100618892B1 (ko) * | 2005-04-13 | 2006-09-01 | 삼성전자주식회사 | 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지 |
US7973398B2 (en) * | 2005-05-12 | 2011-07-05 | Unimicron Technology Corp. | Embedded chip package structure with chip support protruding section |
US7919844B2 (en) | 2005-05-26 | 2011-04-05 | Aprolase Development Co., Llc | Tier structure with tier frame having a feedthrough structure |
US20060278962A1 (en) | 2005-06-09 | 2006-12-14 | Tessera, Inc. | Microelectronic loop packages |
KR100721353B1 (ko) * | 2005-07-08 | 2007-05-25 | 삼성전자주식회사 | 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조 |
TWI263313B (en) | 2005-08-15 | 2006-10-01 | Phoenix Prec Technology Corp | Stack structure of semiconductor component embedded in supporting board |
CN1925720B (zh) * | 2005-09-01 | 2010-04-14 | 日本特殊陶业株式会社 | 布线基板、电容器 |
US8389867B2 (en) * | 2005-09-30 | 2013-03-05 | Ibiden Co., Ltd. | Multilayered circuit substrate with semiconductor device incorporated therein |
US7592699B2 (en) | 2005-12-29 | 2009-09-22 | Sandisk Corporation | Hidden plating traces |
TWI290349B (en) * | 2005-12-30 | 2007-11-21 | Advanced Semiconductor Eng | Thermally enhanced coreless thin substrate with an embedded chip and method for manufacturing the same |
US8411450B2 (en) | 2006-01-25 | 2013-04-02 | Nec Corporation | Electronic device package, module, and electronic device |
JP2007201254A (ja) | 2006-01-27 | 2007-08-09 | Ibiden Co Ltd | 半導体素子内蔵基板、半導体素子内蔵型多層回路基板 |
KR100884238B1 (ko) | 2006-05-22 | 2009-02-17 | 삼성전자주식회사 | 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법 |
US20080054443A1 (en) * | 2006-08-23 | 2008-03-06 | Chao-Wen Shih | Carrier board structure with semiconductor chip embedded therein |
JP5042591B2 (ja) | 2006-10-27 | 2012-10-03 | 新光電気工業株式会社 | 半導体パッケージおよび積層型半導体パッケージ |
US7935568B2 (en) | 2006-10-31 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer-level fabrication of lidded chips with electrodeposited dielectric coating |
JP5064768B2 (ja) | 2006-11-22 | 2012-10-31 | 新光電気工業株式会社 | 電子部品および電子部品の製造方法 |
US20080142946A1 (en) | 2006-12-13 | 2008-06-19 | Advanced Chip Engineering Technology Inc. | Wafer level package with good cte performance |
US20080157316A1 (en) | 2007-01-03 | 2008-07-03 | Advanced Chip Engineering Technology Inc. | Multi-chips package and method of forming the same |
JP5584474B2 (ja) | 2007-03-05 | 2014-09-03 | インヴェンサス・コーポレイション | 貫通ビアによって前面接点に接続された後面接点を有するチップ |
KR100811034B1 (ko) * | 2007-04-30 | 2008-03-06 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판의 제조방법 |
US20080284037A1 (en) * | 2007-05-15 | 2008-11-20 | Andry Paul S | Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers |
TWI344694B (en) | 2007-08-06 | 2011-07-01 | Siliconware Precision Industries Co Ltd | Sensor-type package and method for fabricating the same |
EP2213148A4 (en) * | 2007-10-10 | 2011-09-07 | Tessera Inc | ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED |
US20090201654A1 (en) * | 2008-02-08 | 2009-08-13 | Lambert Simonovich | Method and system for improving electrical performance of vias for high data rate transmission |
US8138610B2 (en) * | 2008-02-08 | 2012-03-20 | Qimonda Ag | Multi-chip package with interconnected stacked chips |
JP2009231371A (ja) | 2008-03-19 | 2009-10-08 | Toshiba Corp | 半導体チップ及び半導体装置 |
JP2010056496A (ja) * | 2008-08-30 | 2010-03-11 | Kyocera Kinseki Corp | ウェハの金属材料形成方法 |
US8169065B2 (en) * | 2009-12-22 | 2012-05-01 | Epic Technologies, Inc. | Stackable circuit structures and methods of fabrication thereof |
US8183696B2 (en) * | 2010-03-31 | 2012-05-22 | Infineon Technologies Ag | Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads |
US8507940B2 (en) * | 2010-04-05 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat dissipation by through silicon plugs |
US8426961B2 (en) | 2010-06-25 | 2013-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded 3D interposer structure |
-
2010
- 2010-07-23 US US12/842,587 patent/US8847376B2/en active Active
- 2010-10-15 CN CN201080069190.2A patent/CN103222353B/zh active Active
- 2010-10-15 JP JP2013521758A patent/JP5663662B2/ja active Active
- 2010-10-15 KR KR1020167024607A patent/KR101736890B1/ko active IP Right Grant
- 2010-10-15 BR BR112013001774A patent/BR112013001774A2/pt active Search and Examination
- 2010-10-15 KR KR1020137004346A patent/KR101619942B1/ko active IP Right Grant
- 2010-10-15 CN CN201610574542.9A patent/CN106024721A/zh active Pending
- 2010-10-15 WO PCT/US2010/052792 patent/WO2012011933A1/en active Application Filing
- 2010-10-15 EP EP10855121.9A patent/EP2596689B1/en active Active
- 2010-10-15 KR KR1020167011759A patent/KR101656814B1/ko active IP Right Grant
- 2010-11-22 TW TW99140235A patent/TWI470751B/zh active
-
2012
- 2012-09-14 US US13/618,514 patent/US9099479B2/en active Active
-
2014
- 2014-12-04 JP JP2014245665A patent/JP5986178B2/ja active Active
-
2015
- 2015-05-11 US US14/708,989 patent/US9659812B2/en active Active
-
2016
- 2016-08-01 JP JP2016151228A patent/JP6321095B2/ja active Active
-
2017
- 2017-05-19 US US15/600,228 patent/US9966303B2/en active Active
-
2018
- 2018-05-04 US US15/971,466 patent/US10559494B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20180254213A1 (en) | 2018-09-06 |
JP2013535834A (ja) | 2013-09-12 |
KR20160055968A (ko) | 2016-05-18 |
BR112013001774A2 (pt) | 2016-05-31 |
CN103222353B (zh) | 2016-08-24 |
EP2596689A4 (en) | 2017-07-26 |
US9099479B2 (en) | 2015-08-04 |
US9966303B2 (en) | 2018-05-08 |
US20150249037A1 (en) | 2015-09-03 |
EP2596689B1 (en) | 2019-08-28 |
US10559494B2 (en) | 2020-02-11 |
CN103222353A (zh) | 2013-07-24 |
US9659812B2 (en) | 2017-05-23 |
US20170256443A1 (en) | 2017-09-07 |
KR101619942B1 (ko) | 2016-05-12 |
TWI470751B (zh) | 2015-01-21 |
JP2015084434A (ja) | 2015-04-30 |
KR20160107364A (ko) | 2016-09-13 |
TW201205742A (en) | 2012-02-01 |
US20130010441A1 (en) | 2013-01-10 |
KR20130133167A (ko) | 2013-12-06 |
JP5663662B2 (ja) | 2015-02-04 |
US8847376B2 (en) | 2014-09-30 |
CN106024721A (zh) | 2016-10-12 |
JP2016201565A (ja) | 2016-12-01 |
JP5986178B2 (ja) | 2016-09-06 |
KR101656814B1 (ko) | 2016-09-22 |
KR101736890B1 (ko) | 2017-05-17 |
EP2596689A1 (en) | 2013-05-29 |
WO2012011933A1 (en) | 2012-01-26 |
US20120020026A1 (en) | 2012-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6321095B2 (ja) | 超小型電子ユニット | |
US10354942B2 (en) | Staged via formation from both sides of chip | |
TWI453958B (zh) | 使用微磨料顆粒流以形成半導體元件的方法 | |
TWI508195B (zh) | 晶圓中之順應互連 | |
US9455162B2 (en) | Low cost interposer and method of fabrication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170901 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20171201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6321095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |