KR20160107364A - 어셈블리 후 평탄화를 갖는 미세전자 엘리먼트 - Google Patents

어셈블리 후 평탄화를 갖는 미세전자 엘리먼트 Download PDF

Info

Publication number
KR20160107364A
KR20160107364A KR1020167024607A KR20167024607A KR20160107364A KR 20160107364 A KR20160107364 A KR 20160107364A KR 1020167024607 A KR1020167024607 A KR 1020167024607A KR 20167024607 A KR20167024607 A KR 20167024607A KR 20160107364 A KR20160107364 A KR 20160107364A
Authority
KR
South Korea
Prior art keywords
microelectronic
carrier structure
conductive
forming
conductive vias
Prior art date
Application number
KR1020167024607A
Other languages
English (en)
Other versions
KR101736890B1 (ko
Inventor
베이그 오가네시안
벨가셈 하바
크레이그 미셀
일야스 모하메드
피유시 사발리아
Original Assignee
테세라, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테세라, 인코포레이티드 filed Critical 테세라, 인코포레이티드
Publication of KR20160107364A publication Critical patent/KR20160107364A/ko
Application granted granted Critical
Publication of KR101736890B1 publication Critical patent/KR101736890B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

미세전자 유닛은, 전면, 전면으로부터 이격된 후면, 및 전면에 개구를 가진 리세스를 가진 캐리어 구조와 캐리어 구조의 전면 아래에 위치된 내부 표면을 포함한다. 미세전자 유닛은 내부 표면에 인접한 저부 표면, 저부 표면으로부터 이격된 최상부 표면, 및 최상부 표면의 복수의 콘택트들을 가진 미세전자 엘리먼트를 포함할 수 있다. 미세전자 엘리먼트는 미세전자 엘리먼트의 콘택트들와 전기적으로 연결된 단자들을 포함할 수 있다. 미세전자 유닛은 미세전자 엘리먼트의 적어도 최상부 표면와 접촉하는 유전 영역을 포함할 수 있다. 유전 영역은 캐리어 구조의 전면과 같은 평면에 위치하거나 캐리어 구조의 전면보다 위에 위치한 평면 표면을 가질 수 있다. 그 단자들은 외부 엘리먼트와의 상호연결을 위한 유전 영역의 표면에서 노출될 수 있다.

Description

어셈블리 후 평탄화를 갖는 미세전자 엘리먼트{MICROELECTRONIC ELEMENTS WITH POST-ASSEMBLY PLANARIZATION}
본 발명은 본 명세서에서 참조로 결합되고 2010년 7월 23일에 출원된 미국 특허출원 제12/842,587호의 이익을 주장한다.
본 발명은 미세전자 디바이스들의 패키징, 특히 반도체 디바이스들의 패키징에 관한 것이다. 본 발명은 또한 웨이퍼 레벨에서 제조된 적층된 미세전자 패키지들을 포함하는 적층된 미세전자 패키지들 및 그러한 패키지들을 만드는 방법에 관한 것이다.
미세전자 엘리먼트들은 통상적으로 다이 또는 실리콘 칩으로 불리는, 실리콘, 갈륨비소(gallium arsenide)와 같은 반도체 물질의 얇은 슬래브(slab)를 일반적으로 포함한다. 반도체 칩들은 통상적으로 개별적이고 사전패키징된 유닛들로 제공된다. 동적 회로는 반도체 칩의 제1 면(예컨대, 전면(front survface))에 제조된다. 동적 회로에 대한 전기적 연결을 용이하게 하기 위해, 칩에 동일면 상의 본드 패드(bond pad)들이 제공된다. 본드 패드들은 통상적으로, 다이의 에지들 주변에 또는 다수의 메모리 디바이스들에 대하여서는 다이 중심에 규칙적인 어레이로 배치된다. 본드 패드들은 일반적으로 약 0.5 ㎛ 두께의 구리 또는 알루미늄과 같은 전도성 금속으로 이루어진다. 본드 패드들은 단일층 또는 다중층의 금속을 포함할 수 있다. 본드 패드들의 사이즈는 디바이스 유형에 따라 변화하지만 통상적으로 측면에서 수십 내지 수백 마이크론으로 측정될 것이다.
몇몇 유닛 설계들에서, 반도체 칩은 인쇄 회로 기판과 같은 회로 패널 상에 장착되는 기판 또는 칩 캐리어에 장착된다. 반도체 칩들은 통상적으로 칩 콘택트들에 전기적으로 연결된 단자(terminal)들을 갖는 미세전자 패키지들을 형성하기 위해 기판들과 패키징된다. 패키지는 그 후 패키징된 디바이스가 원하는 성능 기준을 따르는지 여부를 결정하기 위해 장비를 검사하도록 연결될 것이다. 일단 검사되면, 패키지는 더 큰 회로, 예컨대 컴퓨터 또는 셀룰러 폰과 같은 전자 제품 내의 회로에 연결될 수도 있다.
공간을 절약하기 위해, 특정의 통상적인 설계들은 패키지 내에 복수의 미세 전차 칩들을 적층해왔다. 이것은 패키지가 적층(stack) 내의 칩들의 총 표면 영역보다 더 작은 기판 상의 표면 영역을 차지하도록 허용한다. 그러나, 통상의 적층된 패키지들은 복잡성, 비용, 두께 및 검사 가능성의 단점들을 갖는다.
사이즈는 칩들의 임의의 물리적 배열에 있어서 중요한 고려사항이다. 칩들의 더 소형의 물리적 배열에 대한 요구가 휴대용 전자 디바이스들의 급속한 진보에 따라 더욱더 강해져 왔다. 단순히 예로서, 통상적으로 "스마트 폰"으로 지칭되는 디바이스들은 강력한 데이터 프로세서들, 메모리, 및 고해상 디스플레이 및 관련 이미지 처리 칩들과 함께 위치 추적 시스템 수신기들, 전자 카메라들, 및 근거리 통신망 접속(local area network connection)들과 같은 보조 디바이스들을 가진 셀룰러 전화기의 기능들을 통합한다. 그러한 디바이스들은 완전한 인터넷 접속성(full internet connectivity), 전 해상도(full resolution) 비디오를 포함하는 엔터테인먼트, 네비게이션, 전자 뱅킹 및 포켓 크기 디바이스 내의 모든 것들과 같은 능력들을 제공할 수 있다. 복잡한 휴대용 디바이스들은 작은 공간에 다수 칩들을 패키징하는 것을 필요로 한다. 게다가, 칩들 중 일부는 통상적으로 "I/O 들" 로 지칭되는 다수의 입력 및 출력 연결들을 구비한다. 이 I/O 들은 다른 칩들의 I/O 들과 상호연결되어야 한다. 상호연결들은 단락(short)되어야 하고, 신호 전파 지연들을 최소화하기 위해 낮은 임피던스를 가져야 한다. 상호연결들을 형성하는 컴포넌트들은 어셈블리의 사이즈를 상당히 증가시키지 않아야 한다. 예컨대 인터넷 검색 엔진들에서 사용되는 것들과 같은 데이터 서버들에서와 같은 다른 애플리케이션들에서 유사한 필요들이 발생한다. 예컨대, 복잡한 칩들 사이에 다수의 단락의 낮은 임피던스 상호연결들(short, low-impedance interconnects)을 제공하는 구조들은 검색 엔진의 대역폭을 증가시키고 그 전력 소모를 감소시킬 수 있다.
이상의 진보에도 불구하고, 신뢰성 있고, 얇고, 검사가능하고 제조에 경제적인, 개선된 반도체 디바이스 및 캐리어 패키지들(carrier package) 및 적층된 패키지들(stacked packages)에 대한 요구가 남아 있다. 본 발명의 이러한 속성들은 이하에서 설명된 미세전자 패키지들의 구성에 의해 달성된다.
본 발명의 관점에 따르면, 미세전자 유닛은 전면, 전면으로부터 이격된 후면, 전면에 개구를 가진 리세스(recess)를 구비하는 캐리어 구조, 및 캐리어 구조의 전면 아래에 위치된 내부 표면을 전자 유닛은 또한 내부 표면을 포함한다. 캐리어 구조는 반도체 물질 또는 유리 중 적어도 하나를 포함할 수 있다. 미세전자 유닛은 또한 내부 표면에 인접한 저부 표면, 저부 표면으로부터 이격된 최상부 표면, 및 최상부 표면에서 복수의 콘택트들을 가지는 미세전자 엘리먼트를 포함할 수 있다.
미세전자 유닛은 또한 미세전자 엘리먼트의 콘택트들과 전기적으로 연결된 단자들을 포함할 수 있다. 단자들은 캐리어 구조로부터 전기적으로 절연될수 있다. 미세전자 유닛은 또한 미세전자 엘리먼트의 적어도 최상부 표면에 접촉하는 유전 영역을 포함할 수 있다. 유전 영역은 캐리어 구조의 전면과 동일한 평면으로 또는 캐리어 구조의 전면 위에 위치된 평면 표면을 가질 수 있다. 단자들은 외부 엘리먼트와의 상호연결을 위한 유전 영역의 표면에서 노출될 수 있다.
특정 실시예에서, 단자들은 캐리어 구조의 전면에서 노출될 수 있다. 한 실시예에서, 단자들은 캐리어 구조의 전면 위로 연장될 수 있다. 예시적인 실시예에서, 미세전자 엘리먼트는 최상부 표면과 저부 표면 사이에 적어도 하나의 에지 표면을 가질 수 있으며, 평면적인 표면의 측면 방향으로 단자들 중 적어도 하나의 위치가 리세스를 향하는 캐리어 구조의 표면과 미세전자 엘리먼트의 에지 표면 사이에 있을 수 있다.
한 실시예에서, 단자들은 전도성 본드 패드들을 포함할 수 있다. 예시적인 실시예에서, 단자들은 연장된 본드 패드들을 포함할 수 있다. 연장된 본드 패드들은 미세전자 엘리먼트의 콘택트들과 접촉할 수 있다. 특정 실시예에서, 캐리어 구조가 열 스프레더로서 기능하게 적응되도록 외부 금속 마감층(outer metal finish layer)를 포함할 수 있다. 한 실시예에서, 유전 물질은 캐리어 구조의 전면 전체를 덮을 수 있다.
예시적인 실시예에서, 캐리어 구조는 반도체 물질을 포함할 수 있으며, 유전 영역은 전기화학적으로 증착된 폴리머일 수 있다. 특정 실시예에서, 캐리어 구조는 유리를 포함할 수 있으며, 스프레이 코팅되거나 스핀 코팅된 유연성 유전 물질이 리세스의 내부 표면을 덮을 수 있다. 한 실시예에서, 미세전자 유닛은 또한 캐리어 구조의 후면에서 전면으로 연장되는 복수의 전도성 비아들(vias)을 포함할 수 있다.
특정 실시예에서, 각 비아는 캐리어 구조의 후면에서의 제1 폭 및 대향하는 단부에서의 제2 폭을 가질 수 있으며, 제2 폭은 제1 폭과 상이하다. 한 실시예에서, 단자들은 연장된 본드 패드들을 포함할 수 있으며, 각 본드 패드는 미세전자 엘리먼트의 각 콘택트에 각 비아를 전기적으로 연결할 수 있다. 예시적인 실시예에서, 유전 영역은 리세스의 측벽들과 미세전자 엘리먼트 사이에서 연장될 수 있다. 특정 실시예에서, 미세전자 유닛은 또한 유전 영역의 주 표면으로부터 캐리어 구조를 통해 후면으로 연장되는 복수의 전도성 비아들을 또한 포함할 수 있다. 특정 실시예에서, 각 비아는 캐리어 구조의 후면에서의 제1폭 및 대향 단부에서의 제2 폭을 가질 수 있으며, 제2 폭은 제1 폭과 상이하다. 제1 실시예에서, 단자들은 연장된 본드 패드들을 포함할 수 있으며, 각 본드 패드는 미세전자 엘리먼트의 각 콘택트에 각 비아를 전기적으로 연결할 수 있다.
한 실시예에서, 미세전자 어셈블리는 적어도 제1 및 제2 미세전자 유닛들을 포함할 수 있으며, 제1 미세전자 유닛은 제2 미세전자 유닛과 적층되고, 각 미세전자 엘리먼트들의 콘택트들은 그 내부에서 제1 및 제2 미세전자 유닛들의 단자들을 통해 전기적으로 연결되어 있다. 예시적인 실시예에서, 제1 미세전자 유닛은 제1 캐리어 구조의 후면에서 노출된 제1 단자들을 포함할 수 있으며, 제2 미세전자 유닛은 제2 캐리어 구조의 전면에서 노출된 제2 단자들을 포함할 수 있고, 제1 미세전자 엘리먼트는 제1 및 제2 단자들을 통해 제2 미세전자 엘리먼트에 전기적으로 연결될 수 있다. 특정 실시예에서, 제1 캐리어 구조는 그 전면을 따라 측면 방향으로 제1 폭을 가지는 제1 리세스를 포함할 수 있으며, 제2 캐리어 구조는 그 전면을 따라 측면 방향으로 제2 폭을 정의하는 제2 리세스를 포함할 수 있으며, 제2 폭은 제1 폭과 상이하다.
예시적인 실시예에서, 미세전자 엘리먼트는 제2 미세전자 엘리먼트일 수 있다. 미세전자 유닛은 또한 리세스의 내부 표면에 인접한 저부 표면, 저부 표면으로부터 이격된 최상부 표면, 및 최상부 표면에서의 복수의 콘택트들을 구비하는 제2 미세전자 엘리먼트를 포함할 수 있다. 한 실시예에서, 리세스는 제1 리세스일 수 있으며, 미세전자 엘리먼트는 제1 미세전자 엘리먼트일 수 있으며, 캐리어 구조는 전면에서 개구를 구비하는 제2 리세스 및 캐리어 구조의 전면 아래에 위치된 내부 표면을 가질 수 있다. 미세전자 엘리먼트는 또한 제2 리세스의 내부 표면에 인접한 저부 표면, 저부 표면으로부터 이격된 최상부 표면, 및 최상부 표면에서의 복수의 콘택트들을 가지는 제2 미세전자 엘리먼트를 포함할 수 있다.
본 발명의 관점에 따라서, 미세전자 유닛은 전면, 전면으로부터 이격된 후면, 및 전면에서의 개구를 가지는 리세스를 구비하는 캐리어 구조, 및 캐리어 구조의 전면 아래에 위치된 내부 표면을 포함한다. 캐리어 구조는 반도체 물질 또는 유리 중 적어도 하나를 포함할 수 있다. 미세전자 유닛은 또한 내부 표면에 인접한 최상부 표면, 최상부 표면으로부터 이격된 저부 표면, 및 최상부 표면에서의 복수의 콘택트들을 구비하는 미세전자 엘리먼트를 포함할 수 있다.
미세전자 유닛은 또한 미세전자 엘리먼트의 콘택트들과 전기적으로 연결된 단자들을 포함할 수 있다. 단자들은 캐리어 구조로부터 전기적으로 절연될 수 있다. 미세전자 유닛은 또한 미세전자 엘리먼트의 적어도 저부 표면과 접촉하는 유전 영역을 포함할 수 있다. 유전 영역은 캐리어 구조의 전면과 동일한 표면에 또는 캐리어 구조의 전면 위에 위치된 평면 표면을 정의할 수 있다.
특정한 실시예에서, 미세전자 엘리먼트는 최상부 표면과 저부 표면 사이에 적어도 하나의 에지 표면을 구비할 수 있으며, 평면 표면의 측면 방향으로의 단자들 중 적어도 하나의 위치는 미세전자 엘리먼트의 에지 표면과 리세스를 향하는 캐리어 구조의 표면 사이에 있을 수 있다. 한 실시예에서, 미세전자 엘리먼트의 저부 표면은 캐리어 구조의 전면과 동일한 평면상에 있을 수 있다. 예시적인 실시예에서, 단자들은 캐리어 구조의 전면에서 노출될 수 있다. 특정 실시예에서, 단자들은 캐리어 구조의 전면보다 위로 연장될 수 있다.
한 실시예에서, 단자들은 전도성 본드 패드들을 포함할 수 있다. 예시적인 실시예에서, 단자들은 연장된 본드 패드들을 포함할 수 있다. 연장된 본드 패드들은 미세전자 엘리먼트의 콘택트들에 리세스 내에서 연장되는 컨덕터들에 접촉할 수 있다. 특정 실시예에서, 캐리어 구조가 열 스프레더로서 기능하게 적응되도록, 캐리어 구조는 외부 금속 마감층을 포함할 수 있다. 한 실시예에서, 유전 물질은 캐리어 구조의 전체 전면을 덮을 수 있다.
예시적인 실시예에서, 캐리어 구조는 반도체 물질을 포함할 수 있고, 유전 영역은 전기화학적으로 증착된 폴리머일 수 있다. 특정 실시예에서, 캐리어 구조는 유리를 포함할 수 있으며, 스프레이 코팅되거나 스핀 코팅된 유연성 유전 물질은 리세스의 내부 표면을 덮을 수 있다. 한 실시예에서, 미세전자 유닛은 또한 캐리어 구조의 후면으로부터 내부 표면으로 연장되는 복수의 전도성 비아들을 포함할 수 있다.
특정 실시예에서, 각 비아는 캐리어 구조의 후면에서의 제1 폭 및 대향 단부에서의 제2 폭을 가질 수 있으며, 제2 폭은 제1 폭과 상이하다. 한 실시예에서, 단자든은 연장된 본드 패드들을 포함할 수 있으며, 각 본드 패드는 미세전자 엘리먼트의 각 콘택트에 각각의 비아를 전기적으로 연결할 수 있다. 예시적인 실시예에서, 미세전자 유닛은 또한 캐리어 구조의 후면으로부터 전면으로 연장되는 복수의 전도성 비아들을 포함할 수 있다. 한 실시예에서, 각 비아는 캐리어 구조의 후면에서의 제1 폭 및 대향 단부에서의 제2 폭을 가질 수 있으며, 제2 폭은 제1 폭과 상이하다. 특정 실시예에서, 단자들은 연장된 본드 패드들을 포함할 수 있으며, 각 본드 패드는 미세전자 엘리먼트의 각각의 콘택트에 각 비아를 전기적으로 연결할 수 있다.
한 실시예에서, 유전 영역은 리세스의 측벽들과 미세전자 엘리먼트 사이에서 연장될 수 있다. 예시적인 실시예에서, 미세전자 엘리먼트는 또한 유전 영역의 주 표면으로부터 캐리어 구조를 통해 후면으로 연장되는 복수의 전도성 비아들을 포함할 수 있다. 한 실시예에서, 각 비아는 캐리어 구조의 후면에서의 제1 폭을, 대향 단부에서의 제2 폭을 가질 수 있으며, 제2 폭은 제1 폭과 상이하다. 특정 실시예에서, 단자들은 연장된 본드 패드들을 포함할 수 있으며, 각 본드 패드는 미세전자 엘리먼트의 각 콘택트에 각각의 비아를 전기적으로 연결할 수 있다.
예시적인 실시예에서, 미세전자 어셈블리는 적어도 제1 및 제2 미세전자 유닛들을 포함할 수 있다. 제1 미세전자 유닛은 제2 미세전자 유닛과 적층될 수 있으며, 각각의 미세전자 엘리먼트들의 콘택트들은 그 내부에서 제1 및 제2 미세전자 유닛들의 단자들을 통해 전기적으로 연결되어 있다. 특정 실시예에서, 제2 미세전자 유닛은 제1 캐리어 구조의 후면에서 노출된 제1 단자들을 포함할 수 있으며, 제2 미세전자 유닛은 제2 캐리어 구조의 전면에서 노출된 제2 단자들을 포함할 수 있으며, 제1 미세전자 엘리먼트는 제1 및 제2 단자들을 통해 제2 미세전자 엘리먼트에 전기적으로 연결될 수 있다.
한 실시예에서, 제1 캐리어 구조는 그 전면을 따라 측면 방향으로 제1 폭을 가지는 제1 리세스를 포함할 수 있으며, 제2 캐리어 구조는 그 전면을 따라 측면 방향으로 제2 폭을 정의하는 제2 리세스를 포함할 수 있으며, 제2 폭은 제1 폭과 상이하다. 예시적인 실시예에서, 미세전자 요소는 제1 미세전자 요소일 수 있다. 미세전자 유닛은 리세스의 내부 표면에 인접한 최상부 표면, 최상부 표면으로부터 이격된 저부 표면, 및 최상부 표면에서의 복수의 콘택트들을 가지는 제2 미세전자 엘리먼트을 더 포함할 수 있다.
특정 실시예에서, 리세스는 전면에서의 개구를 가진 제1 리세스, 및 캐리어 구조의 전면 아래에 위치된 내부 표면일 수 있다. 미세전자 유닛은 또한 제2 리세스의 내부 표면에 인접한 최상부 표면, 최상부 표면으로부터 이격된 저부 표면, 및 최상부 표면에서의 복수의 콘택트들을 구비하는 제2 미세전자 엘리먼트를 포함할 수도 있다.
본 발명의 관점에 따르면, 미세전자 유닛은 전면, 전면으로부터 이격된 후면, 및 전면으로부터 후면으로 캐리어 구조를 통해 연장되는 개구를 구비하는 캐리어 구조를 포함한다. 캐리어 구조는 반도체 물질 또는 유리 중 적어도 하나를 포함할 수 있다. 미세전자 유닛은 또한 개구의 측면 에지 표면들에 인접한 에지 표면들, 저부 표면으로부터 이격된 최상부 표면, 및 최상부 표면에서의 복수의 콘택트들을 구비하는 미세전자 엘리먼트를 포함할 수 있다.
미세전자 유닛은 또한 미세전자 엘리먼트의 에지 표면들과 접촉하는 유전 영역을 포함할 수 있다. 미세전자 유닛은 또한, 전면 및 유전 영역에 의해 정의되는 평면에서, 또는 후면 및 유전 영역에 의해 정으된 평면에서 노출된 단자들을 포함할 수 있다. 단자들은 미세전자 엘리먼트의 콘택트들과 전기적으로 연결될 수 있다. 미세전자 유닛은 또한 유전 영역을 따라 연장되고 단자들과 콘택트들을 전기적으로 연결하는 트레이스들을 포함할 수 있다.
예시적인 실시예에서, 단자들의 제1 서브세트가 유전 영역의 전 평면 표면에서 노출될 수 있으며, 단자들의 제2 서브세트는 외부 엘리먼트들과의 상호연결을 위해 유전 영역의 후 평면 표면에서 노출될 수 있다. 한 실시예에서, 미세전자 유닛은 또한 전면으로부터 캐리어 구조를 통해 후면으로 연장되는 복수의 전도성 비아들을 포함할 수 있다. 특정 실시예에서, 각 비아는 캐리어 구조의 후면에서의 제1 폭 및 대향 단부에서의 제2 폭을 가질 수 있으며, 제2 폭은 제1 폭과 상이하다. 예시적인 실시예에서, 유전 영역은 개구의 벽과 미세전자 엘리먼트 사이에서 연장될 수 있다.
한 실시예에서, 미세전자 유닛은 또한 전 평면 표면으로부터 유전 영역을 통해 후 평면 표면으로 연장되는 복수의 전도성 비아들을 포함할 수 있다. 특정 실시예에서, 미세전자 유닛은 또한 전 평면 표면으로부터 유전 영역을 통해 미세전자 엘리먼트의 콘택트들로 연장되는 복수의 전도성 비아들을 포함할 수 있다. 예시적인 실시예에서, 미세전자 유닛은 또한 후 평면 표면으로부터 유전 영역을 통해 미세전자 엘먼트의 콘택트들로 연장되는 복수의 전도성 비아들을 포함할 수 있다.
본 발명의 관점에 따르면, 미세전자 유닛을 제조하는 방법은 최상부 표면 및 최상부 표면으로부터 이격된 저부 표면, 및 최상부 표면 및 최상부 표면에서의 복수의 콘택트들을 구비하는 미세전자 엘리먼트를 최상부 표면으로부터 이격된 저부 표면을 구비하는 캐리어 구조의 리세스로 위치시키는 단계를 포함한다. 캐리어 구조는 반도체 물질 또는 유리 중 적어도 하나를 포함할 수 있다. 그 방법은 또한 캐리어 구조의 단자들과 콘택트들을 전기적으로 상호연결하는 단계를 포함할 수 있다. 미세전자 엘리먼트의 최상부 또는 저부 표면은 리세스 내에 캐리어 구조의 내부 표면에 인접하도록 위치될 수 있다.
미세전자 유닛을 제조하는 방법은 또한, 리세스에 유전 영역을 인가하는 단계를 포함할 수 있다. 유전 영역은 미세전자 엘리먼트의 적어도 최상부 표면과 접촉할 수 있다. 그 방법은 또한 캐리어 구조의 전면과 동일한 평면에 또는 캐리어 구조의 전면 위에 위치된 평면 표면을 정의하도록 유전 영역을 평탄화시키는 단계를 포함할 수 있다.
한 실시예에서, 미세전자 유닛을 제조하는 방법은 또한 포토리소그래피 패터닝 프로세스를 사용하여 유전 영역 상에 트레이스들을 도금(plate)하는 단계를 포함할 수 있다. 특정 실시예에서, 유전 영역을 리세스에 인가하는 단계는 리세스의 전체 내부 표면 위에 층을 인가하는 것을 포함할 수 있다.
특정 실시예에서, 미세전자 유닛들의 적층된 어셈블리를 제조하는 방법은 제2 미세전자 유닛의 최상부에 제1 미세전자 유닛을 적층하는 단계를 포함할 수 있다. 그 방법은 또한 전도성 본드 물질을 통해 제2 미세전자 유닛에 제1 미세전자 유닛을 연결(join)시키는 단계를 포함할 수 있다.
유전 영역을 평탄화시키는 단계는, 미세전자 엘먼트의 저부 표면 및 캐리어 구조의 전면의 부분을 그라인딩(grinding), 폴리싱(polishing), 또는 에칭(etching)하는 것을 포함할 수 있다. 예시적인 실시예에서, 미세전자 엘리먼트의 저부 표면은 리세스 내부의 캐리어 구조의 내부 표면에 인접하게 위치시킬 수 있다. 그 방법은 또한 미세전자 엘리먼트의 저부 표면이 캐리어 구조의 후면에서 노출될 때까지 캐리어 구조의 후면 및 미세전자 엘리먼트의 저부 표면의 부분을 그라인딩시키는 단계를 포함할 수 있다. 예시적인 실시예에서, 그 방법은 전면으로부터 캐리어 구조를 통해 후면으로 연장되는 복수의 전도성 비아들을 형성하는 단계를 포함할 수 있다.
한 실시예에서, 복수의 전도성 비아들을 형성하는 단계는, 전면으로부터 캐리어 구조를 통해 후면 아래의 위치로 연장되는 복수의 소켓(socket)들을 형성하는 것을 포함할 수 있으며, 캐리어 구조의 후면의 부분을 그라인딩하는 단계는 복수의 소켓들이 후면에서 노출되어 복수의 전도성 비아들이 될 때까지 후면을 그라인딩하는 것을 포함할 수 있다. 특정한 실시예에서, 그 방법은 유전 영역의 주 표면으로부터 캐리어 구조를 통해 후면으로 연장되는 복수의 전도성 비아들을 형성하는 단계를 포함할 수 있다.
한 실시예에서, 그 방법은 후면으로부터 캐리어 구조를 통해 전면으로 연장되는 복수의 전도성 비아들을 형성하는 단계를 포함할 수 있다. 특정 실시예에서, 복수의 전도성 비아들을 형성하는 단계는 후면으로부터 캐리어 구조를 통해 전면의 아래에 있는 위치로 연장되는 복수의 소켓들을 형성하는 것을 포함할 수 있으며, 유전 영역을 평탄화시키는 단계는 복수의 소켓들이 전면에 노출되어 복수의 전도성 비아들이 될 때까지 캐리어 구조의 전면을 그라인딩, 폴리싱, 또는 에칭하는 것을 포함할 수 있다.
특정 실시예에서, 리세스를 형성하는 단계, 복수의 전도성 비아들을 형성하는 단계, 단자들을 형성하는 단계, 유전 영역을 인가하는 단계, 및 유전 영역을 평탄화시키는 단계는, 캐리어 구조가 적어도 하나의 다른 캐리어 구조에 그 에지에서 부착되어 유지되는 동안 동안 수행될 수 있다.
한 실시예에서, 미세전자 유닛들의 적층된 어셈블리를 제조하는 방법은 제2 미세전자 유닛의 최상부에 제1 미세전자 유닛을 적층하는 단계를 포함할 수 있다. 그 방법은 또한 제2 미세전자 유닛에 제1 미세전자 유닛을 적측하는 단계를 포함할 수 있다. 복수의 전도성 비아들을 형성하는 단계 및 제2 미세전자 유닛에 제1 미세전자 유닛을 연결하는 단계는 적층 단계 후에 제1 미세전자 유닛 및 제2 미세전자 유닛 둘 모두를 통해 연장되는 홀(hole)들을 뚫는 것, 및 전도성 물질로 그 홀들을 도금하는 것을 포함할 수 있다.
특정 실시예에서, 미세전자 유닛을 제조하는 방법은 또한 리세스의 내부 표면으로부터 캐리어 구조를 통해 후면으로 연장되는 복수의 전도성 비아들을 형성하는 단계를 포함할 수 있다. 예시적인 실시예에서, 캐리어 구조가 적어도 하나의 다른 캐리어 구조에 그 에지에서 부착되도록 유지되는 동안, 리세스를 형성하는 단계, 복수의 전도성 비아들을 형성하는 단계, 단자들을 형성하는 단계, 유전 영역을 인가하는 단계, 및 유전 영역을 평탄화시키는 단계가 수행될 수 있다.
예시적인 실시예에서, 미세전자 유닛들의 적층된 어셈블리를 제조하는 방법은 제2 미세전자 유닛의 최상부 상에 제1 미세전자 유닛을 적층하는 단계를 포함할 수 있다. 그 방법은 또한 전도성 본드 물질을 통해 제2 미세전자 유닛에 제1 미세전자 유닛을 연결하는 단계를 포함할 수 있다.
한 실시예에서, 미세전자 유닛을 제조하는 방법은 또한 리세스의 내부 표면에 인접하여 위치된 전도성 패드들에 미세전자 엘리먼트의 콘택트들을 연결하는 단계를 포함할 수 있다. 복수의 전도성 비아들을 형성하는 단계는 캐리어 구조의 후면으로부터 전도성 패드들로 연장되는 비아들을 형성하는 것을 포함할 수 있다. 특정 실시예에서, 그 방법은 리세스의 내부 표면을 코팅하는 유전 층에 미세전자 엘리먼트를 연결하는 단계를 포함할 수 있다. 복수의 전도성 비아들을 형성하는 단계는 캐리어 구조의 후면으로부터 미세전자 엘리먼트의 콘택트들로 연장되는 홀들을 형성하는 것을 포함할 수 있다. 복수의 전도성 비아들을 형성하는 단계는 홀들을 전기도금하여 수행될 수 있다.
본 발명의 또다른 관점들은 본 발명의 이상의 관점들에 따른 미세전자 구조들, 본 발명의 이상의 관점들에 따른 복합 칩(composite chip)들, 또는 다른 전자 디바이스들과 결합하여 둘 모두를 결합하는 시스템들을 제공한다. 예컨대, 그 시스템은 휴대용 하우징일 수 있는 단일 하우징에 배치될 수 있다. 본 발명의 이러한 관점에서 바람직한 실시예들에 따른 시스템들은 비교할만한 통상의 시스템들보다 더 소형이 될 수 있다.
도 1a 및 1b는 본 발명의 실시예에 따른 패키징된 칩 및 칩 캐리어 어셈블리를 예시하는 단면도 및 대응하는 하향식 평면도(top-down plan view)이다.
도 2는 본 발명의 실시예에 따른 제조 방법에 있어서의 스테이지를 예시하는 단면도이다.
도 3a 및 3b는 본 발명의 실시예에 따른 제조의 스테이지를 예시하는 단면도 및 대응하는 하향식 평면도이다.
도 3c는 본 발명의 실시예에 따른 제조의 스테이지를 예시하는 평면도이다.
도 4는 본 발명의 실시예에 따른 제조 방법에서의 스테이지를 예시하는 단면도이다.
도 5는 본 발명의 실시예에 따른 제조 방법에서의 스테이지를 예시하는 단면도이다.
도 6a은 본 발명의 실시예에 따른 제조 방법에서의 스테이지를 예시하는 단면도이다.
도 6b 및 도 6c는 본 발명의 대안적인 실시예들에 따른 제조 방법에서의 스테이지를 예시하는 단면도들이다.
도 7은 본 발명의 실시예에 따른 제조 방법에서의 스테이지를 예시하는 단면도이다.
도 8a는 다른 실시예에 따른 패키징된 칩을 예시하는 단면도이다.
도 8b는 다른 실시예에 따른 패키징된 칩을 예시하는 단면도이다.
도 9a는 다른 실시예에 따른 패키징된 칩을 예시하는 단면도이다.
도 9b는 다른 실시예에 따른 패키징된 칩을 예시하는 단면도이다.
도 9c는 다른 실시예에 따른 패키징된 칩을 예시하는 단면도이다.
도 10은 다른 실시예에 따른 복수의 패키징된 칩을 포함하는 적층된 어셈블리를 예시하는 단면도이다.
도 11a는 다른 실시예에 따른 단일 칩 캐리어에 장착된 복수의 패키징된 칩들을 예시하는 평면도이다.
도 11b는 다른 실시예에 따른 단일 칩 캐리어에 장착된 복수의 패키징된 칩들을 예시하는 평면도이다.
도 12는 본 발명의 실시예에 따른 패키징된 칩 및 칩 캐리어 어셈블리를 예시하는 단면도이다.
도 13은 본 발명의 대안적인 실시예에 따른 제조 방법에서의 스테이지를 예시하는 단면도이다.
도 14는 본 발명의 실시예에 따른 제조 방법에서의 스테이지를 예시하는 단면도이다.
도 15는 본 발명의 실시예에 따른 제조 방법에서의 스테이지를 예시하는 단면도이다.
도 16은 본 발명의 실시예에 따른 제조 방법에서의 스테이지를 예시하는 단면도이다.
도 17은 본 발명의 실시예에 따른 제조 방법에서의 스테이지를 예시하는 단면도이다.
도 18a는 다른 실시예에 따른 패키징된 칩을 예시하는 단면도이다.
도 18b는 다른 실시예에 따른 패키징된 칩을 예시하는 단면도이다.
도 18c는 다른 실시예에 따른 패키징된 칩을 예시하는 단면도이다.
도 19a는 다른 실시예에 따른 패키징된 칩을 예시하는 단면도이다.
도 19b는 다른 실시예에 따른 패키징된 칩을 예시하는 단면도이다.
도 20은 다른 실시예에 따른 복수의 패키징된 칩들을 포함하는 적층된 어셈블리를 예시하는 단면도이다.
도 21은 다른 실시예에 따른 복수의 패키징된 칩들을 포함하는 적층된 어셈블리를 예시하는 단면도이다.
도 22는 다른 실시예에 따른 복수의 패키징된 칩들을 포함하는 적층된 웨이퍼 레벨 어셈블리를 예시하는 단면도이다.
도 23a는 본 발명의 실시예에 따른 제조 방법에서의 스테이지를 예시하는 단면도이다.
도 23b는 본 발명의 실시예에 따른 제조 방법에서의 스테이지를 예시하는 단면도이다.
도 24는 본 발명의 실시예에 따른 제조 방법에서의 스테이지를 예시하는 단면도이다.
도 25는 본 발명의 실시예에 따른 제조 방법에서의 스테이지를 예시하는 단면도이다.
도 26은 본 발명의 한 실시예에 따른 시스템의 개략적인 도시이다.
본 명세서에서 도시되고 설명되는 실시예에서, 미세전자 유닛들이 평탄화될 수 있다. 평탄화된 미세전자 유닛들은 바람직하게는 적층된 어셈블리들(stacked assemblies)에 통합될 수 있다. 미세전자 유닛들의 상이한 사이즈들의 수를 줄이는 것은 또한 미세전자 유닛들의 적층을 용이하게할 수 있다.
도 1a 및 1b는 본 발명의 실시예에 따른 패키징된 칩 및 칩 캐리어 어셈블리를 예시하는 단면도 및 대응하는 하향식 평면도이다. 도 1a 및 1b에 예시된 바와 같이, 미세전자 유닛(10)은 캐리어 구조(30)에 장착된 미세전자 엘리먼트(20)를 포함한다.
미세전자 엘리먼트(20)는, 최상부 표면(21)에 및/또는 최상부 표면(21) 아래에 위치된 그 활성 반도체 영역에 하나 또는 복수의 반도체 디바이스들(예컨대, 트랜지스터들, 다이오드들, 등)이 배치되어 있는, 예컨대 실리콘으로 만들어진, 반도체 기판을 포함할 수 있다. 최상부 표면(21)과 전면으로부터 이격된 저부 표면(22) 사이의 미세전자 엘리먼트(20)의 두께는 200 ㎛ 보다 작고, 예컨대, 130 ㎛, 70 ㎛ 또는 훨씬 더 작은 것과 같이, 상당히 더 작을 수 있다. 미세전자 엘리먼트(20)는 다른 전도성 엘리먼트들에 전기적 연결을 위해 그 최상부 표면(21)에 위치된 복수의 전도성 콘택트들(23)을 포함한다.
도 1a 및 1b에서 특정하게 도시되어 있지는 않지만, 활성 반도체 영역에서의 반도체 디바이스들은 통상적으로 전도성 콘택트들(23)에 전도성 연결되어 있다. 따라서, 반도체 디바이스들은 미세전자 엘리먼트(20)의 하나 이상의 유전성 층들 내에 통합된 와이어링(wiring)을 통해 전도성 접근 가능하다. 몇몇 실시예들에서, 미세전자 엘리먼트의 전면에서의 콘택트 패드들은 미세전자 엘리먼트의 전면에 직접 노출되어 있지 않을 수도 있다. 대신에, 콘택트 패드들은 노출된 단자들로 연장되는 트레이스들에 전기적 연결되어 있을 수 있다.
본 명세서에서 사용된 바와 같이, 전기 전도성 엘리먼트가 유전성 엘리먼트의 표면에서 "노출"되어 있다는 말은, 유전성 엘리먼트 외부로부터 유전성 엘리먼트의 표면으로 유전성 엘리먼트의 표면에 수직한 방향으로 이동하는 이론점(theoretical point)과의 접촉에 전기 전도성 엘리먼트를 이용할 수 있다는 것을 나타낸다. 따라서, 유전 엘리먼트의 표면에서 노출된 단자 또는 다른 전도성 엘리먼트는 그러한 표면으로부터 돌출되거나; 그러한 표면과 같은 높이가 되거나; 또는 그러한 표면에 대하여 리세싱(recess)되고 유전물에서 홀(hole) 또는 오목한 곳(depression)을 통해 노출될 수도 있다.
전도성 엘리먼트들을 형성하기 위해 사용가능한 임의의 기술이 본질적으로 본 명세서에서 설명된 전도성 엘리먼트들을 형성하는 데 사용될 수 있지만, 본 명세서와 같은 날짜에 출원된 3차원 전도성 엘리먼트들의 비-리소그래피 형성으로 지칭된 함께 계류중인 출원에 더 상세히 논의된 바와 같은 비-리소그래피 기술들이 채용될 수 있다. 그러한 비-리소그래피 기술들은, 예컨대, 전도성 엘리먼트가 그 표면의 다른 부분들과 상이하게 형성될 경로를 따라 그 표면의 부분들을 처리하기 위해 분쇄(milling) 또는 샌드블래스팅(sandblasting)과 같은 레이저 또는 기계적인 프로세스들로 표면을 선택적으로 처리하는 것을 포함할 수 있다. 예를 들어, 레이저 또는기계적 프로세스는, 특정 경로를 따라서만 그 표면으로부터 희생층과 같은 물질을 제거하여 그 경로를 따라 연장되는 그루브(groove)를 형성하는 데 사용될 수 있다. 그후 촉매와 같은 물질이 그루브에 증착될 수 있으며, 하나 이상의 금속 층들이 그루브 내에 증착될 수 있다.
캐리어 구조(30)는 그 전면(31)으로부터 부분적으로 캐리어 구조를 통해 후면(32)로 연장되는 리세스(40)를 정의한다. 캐리어 구조(30)는 반도체, 예컨대 실리콘으로부터 만들어질 수 있다. 한 예에서, 캐리어 구조(30)는 구리와 같은 금속으로부터 만들어 질 수 있으며, 이것은 캐리어 구조가 미세전자 엘리먼트(20)를 위한 열 스프레더(heat spreader)로서 기능할 수 있도록 할 수 있다. 예시적인 실시예에서, 캐리어 구조(30)는 캐리어 구조가 열 스프레더로서 기능하도록 적응되기 위해 외부 금속 마감 층을 포함할 수 있다.
리세스(40)는 캐리어 구조(30)의 전면(31)으로부터 가장 멀리 있는 리세스의 저부에 위치된 내부 표면(41)을 포함한다. 리세스(40)는 캐리어 구조(30)의 전면(31)과 리세스의 내부 표면(41) 사이에 연장된 측면 에지 표면(42)(즉, 리세스(40)의 측벽)을 포함한다. 리세스(40)는, 전면(31)에 수직한 방향으로 리세스(40)의 높이가 내부 표면(41)과 후면(32) 사이에서 연장된 캐리어 구조(30)의 잔여 부분의 높이보다 크도록, 전면(31)으로부터 후면(32)으로 반 이상 연장될 수 있다.
리세스(40)는 도 1b에서 도시된 바와 같이 예컨대 직사각형 채널을 포함하는 임의의 상면도를 가질 수 있다. 도 1a 및 1b에서 도시된 바와 같이, 리세스(40)는 단일 미세전자 엘리먼트(20)를 포함한다. 다른 실시예들에서, 리세스는 임의의 수의 미세전자 엘리먼트들(20)을 포함할 수 있다. 도 11a에서 도시된 실시예에서와 같은 한 실시예에서, 리세스는 복수의 미세전자 엘리먼트들을 포함할 수 있다. 몇몇 실시예들에서, 리세스(40)는 다른 것들 중에, 예컨대 원통형, 정육면체, 프리즘을 포함하는 임의의 3차원 형태를 가질 수 있다.
도 1a에서 도시된 바와 같이, 측면 에지 표면(42)은, 전면(31)에 의해 정의된 수평 평면에 수직인 각으로 캐리어 구조를 통해 캐리어 구조(30)의 전면(31)으로부터 연장된다. 다른 실시예들에서, 측면 에지 표면(42)은 예컨대, 약 60 도 내지 약 100 도 사이의 각을 포함하여, 전면(31)에 대한 임의의 각으로 전면(31)으로부터 연장될 수 있다. 측면 에지 표면(42)은 일정한 기울기 또는 변화되는 기울기를 가질 수 있다. 예를 들어, 전면(31)에 의해 정의되는 수평 평면에 상대적인 측면 에지 표면(42)의 각 또는 기울기는, 측면 에지 표면이 내부 표면(41)을 향해 더 관통할 수록, 감소할 수 있다. 비-정규(non-normal) 각에서 캐리어 구조의 전면으로부터 연장되는 측면 에지 표면을 갖는 예시적인 실시예는 도 8a에 도시된다.
캐리어 구조(30)는 또한 그 전면(31)으로부터 캐리어 구조를 통해 후면(32)으로 연장되는 복수의 홀들(50), 및 복수의 전도성 비아들(60)을 정의하고, 각 전도성 비아는 각 홀(50)을 통해 연장된다. 도 1a 및 1b에 관하여 설명된 실시예에서, 6개의 홀들(50) 및 각각의 전도성 비아들(60)이 존재한다. 다른 예들에서, 캐리어 구조를 통해 연장되는 임의의 수의 홀들 및 전도성 비아들이 존재할 수 있다. 예를 들어, 도 11a 에 도시된 실시예에서, 캐리어 구조를 통해 연장된 18개의 홀들이 존재한다.
홀들(50)은 캐리어 구조(30) 내의 임의의 기하학적인 구성으로 배열될 수 있다. 예를 들어, 홀들(50)은 단일의 공통 축을 따라 배열될 수 있거나, 홀들(50)은 도 1b 및 도 11에서 도시되는 바와 같이, 두 개의 평행한 행들로 배열될 수 있다. 다른 실시예들(도시되지 않음)에서, 홀들(50)은 클러스터(cluster), 그리드(grid), 링(ring), 또는 다른 임의의 형태로 배열될 수 있다.
각 홀(50)은 캐리어 구조(30)를 통해 연장되는 내부 표면(51)을 포함한다. 홀이 후면으로부터 전면으로의 방향으로 테이퍼링(taper)되도록, 도 1a에서 도시된 바와 같이, 홀(50)은 전면(31)에서 폭(W1), 후면(32)에서 W1 보다 더 큰 폭(W2)를 가진다. 예를 들어 도 8a 에서 도시된 바와 같은 다른 실시예들에서, 하나 이상의 홀들은 일정한 폭을 가질 수 있으며, 하나 이상의 홀들은 전면으로부터 후면을 향하는 방향으로 테이퍼링될 수 있다.
각 홀(50)의 내부 표면(51)은 일정한 기울기 또는 다양한 기울기를 가질 수 있다. 예컨대, 캐리어 구조(30)의 전면(31)에 의해 정의된 수평 평면에 상대적인 내부 표면(51)의 각 또는 기울기는, 내부 표면(51)이 캐리어 구조의 전면(31)으로부터 후면(32)으로 더 관통함에 따라 크기 상에서 더 감소(덜 양의 값(positive)이 되거나 덜 음의 값(negative)이 됨) 된다.
각 홀(50)은, 도 1b에서 도시된 예컨대 원형 형태를 포함하는, 임의의 상면도 형태를 가질 수 있다. 몇몇 예들에서, 각 홀(50)은 정사각형, 직사각형, 타원형, 또는 임의의 다른 상면도 형태를 가진다. 몇몇 예들에서, 각 홀(50)은, 다른 것들 중 예컨대 원통형, 정육면체, 또는 프리즘을 포함하는, 임의의 3차원 형태를 가질 수 있다.
각각의 전도성 비아(60)는 각 홀(50) 내에 연장되고, 캐리어 구조(30)의 전면(31)과 후면(32) 사이의 전도성 비아의 높이를 따라 연장되는 외부 표면(61)을 정의한다. 각 전도성 비아(60)는 금속으로 이루어 지거나, 예컨대 구리 또는 금을 포함하는 금속의 전기 전도성 화합물로 이루어 질 수 있다.
각 전도성 비아(60)는 전면(31)에서의 전 전도성 콘택트(front conductive contact)(62)와 후면(32)에서의 후 전도성 콘택트(rear conductive contact)(63)에 전기적으로 연결되어 있다. 각각의 전 전도성 콘택트(62) 및 후 전도성 콘택트(63)(또는 본 명세서에서 개시된 다른 전도성 콘택트들 중 임의의 것)은, 미세전자 유닛(10)의 외부 표면(예컨대, 전면(31), 후면(32), 유전 영역(70)의 주 표면(71), 또는 각 표면들(31, 32) 위를 덮는 유전층(72, 73)에서 노출되었다면, 외부 엘리먼트로의 전기적 연결을 위한 단자로서 사용되는데 적절하다.
도시되는 바와 같이, 전도성 비아(60)는 또한 전도성 콘택트들(62, 63)과 연결되어 있다 (즉, 전도성 비아(60) 및 전도성 콘택트들(62, 63)는 공통의 중심축을 공유한다). 다른 예들에서, 전도성 비아는 전 전도성 콘택트들 및 후 전도성 콘택트들 중 하나 또는 둘 모두와 상이한 중심축을 가질 수 있다. 각각의 전도성 콘택트(62, 63)는, 예컨대 구리 또는 금을 포함하는 임의의 전기 전도성 금속으로 이루어질 수 있다. 도시되는 바와 같이, 전도성 콘택트들(62, 63)은 원형 상면 형태를 가진다. 다른 예들에서, 전도성 콘택트들(62, 63) 및 본 명세서에서 개시된 전도성 콘택트들 중 임의의 것이, 타원형, 삼각형, 정사각형, 직사각형, 또는 다른 형태를 포함하는 임의의 상면 형태를 가질 수 있다.
각 전도성 비아(60)는 또한 미세전자 엘리먼트(20)의 하나 이상의 전도성 콘택트들(23)에 전기적으로 연결되어 있다. 도 1a 및 도 1b에서 도시된 바와 같이, 각 전도성 비아(60)는, 단자(24), 캐리어 구조(30)의 전면(31)을 따라 연장된 전도성 트레이스(64), 및 전 전도성 콘택트(62)를 통해 각 전도성 콘택트(23)에 전기적으로 연결되어 있다. 다른 예들에서, 각 전도성 비아(60)는 임의의 다른 구성으로 하나 이상의 전도성 콘택트들(23)에 전기적으로 연결될 수 있다.
단자(24), 전도성 콘택트(62), 및 전도성 트레이스(64) 중 하나 이상의 결합은 또한 외부 엘리먼트(도시되지 않음)로의 연결을 위해 적절한 "연장된 본드 패드"가 되도록 고려될 수도 있다.
도시되는 바와 같이, 각 전도성 비아(60)는 외부 엘리먼트(도시되지 않음)로의 전기적 연결을 위해, 후 전도성 콘택트(63)의 저부 표면에서 노출된 각각의 전도성 본드 물질(65)에 전기적으로 연결되어 있다. 다른 예들에서, 전도성 본드 물질(65)은 임의의 다른 전기적 상호연결 엘리먼트(예컨대, 전도성 나노입자들)로 대체될 수 있거나, 전도성 본드 물질(65)은 누락될 수 있다 (예컨대, 확산 본딩이 사용될 때).
전도성 비아(60), 전도성 콘택트들(62, 63), 및 트레이스들(64), 및 단자들(24)은 모두 유전 영역 또는 층에 의해 미세전자 엘리먼트(20)로부터 완전히 전기적으로 절연된다. 예를 들어, 트레이스들(64)은 주 표면(71)을 갖는 유전 영역(70)에 의해 캐리어 구조(30)로부터 절연되며, 전 전도성 콘택트들(62)은 유전 층(72)에 의해 전면(31)으로부터 절연되고, 후 전도성 콘택트들(63)은 유전 층(73)에 의해 후면(32)으로부터 절연된다. 각 전도성 비아(60)는 또한 내부 표면(51)(도시되지 않음)을 따라 연장되는 유전 층에 의해 홀(50)로부터 절연된다.
도 1a에서 도시된 바와 같이, 전도성 비아(60)는 전도성 비아(60)로부터 캐리어 구조(30)를 전기적으로 절연하는 유전 층 내부의 홀(50) 내부의 부피를 완전히 채울 수 있다. 즉, 전도성 비아(60)의 외부 표면(61)은 각 홀(50)의 내부 표면(51)의 컨투어(contour)를 따른다.
다른 예들에서, 전도성 비아(60)는 홀(50)을 절연하는 유전 층의 내부의 모든 부피를 채울 수도 있다. 한 예에서, 전도성 비아(60)의 외부 표면(61)은 각 홀(50)의 내부 표면(51)의 컨투어를 따르지 않을 수도 있다. 그러한 예에서, 유전 영역은 홀(50)을 채울 수 있고, 애퍼처(aperture)는 유전 영역을 관통하여 뚫릴수도 있다. 도 8a는 홀의 내부 표면을 따르지 않는 외부 표면을 가지는 전도성 비아를 가지는 예시적인 실시예를 도시한다.
전도성 비아(60)는 프로세스 조건들에 따라 속이 차 있거나(solid) 비어 있도록(hollow) 형성될 수 있다. 예를 들어, 전도성 비아(60)는 전도성 비아의 중심을 통해 연장되는 내부 애퍼처가 존재하도록, 홀(50)을 절연하는 유전 층의 등각 도금(conformal plating)에 의해 형성될 수 있다. 이러한 내부 애퍼처는 유전 물질로 채질 수 있거나, 또는 개방되도록 남겨질 수 있다. 도 8a는 내부 애퍼처를 갖도록 전도성 비아를 포함하는 예시적인 실시예를 도시한다.
도시된 바와 같이, 각 전도성 비아(60)는 원추대(frusto-conical) 형태를 갖는다. 다른 예들에서, 전도성 비아(60)는 예컨대 원통형(도 8a에서 도시된 바와 같음) 또는 전도성 비아를 따라 상이한 높이들로의 원통형 형태와 원추대 형태들의 조합을 포함하는 임의의 다른 형태를 가질 수 있다.
유전 영역(70)은 미세전자 엘리먼트(20)에 의해 점유되지 않은 리세스(40)의 부분을 채우며, 유전 영역(70)은 미세전자 엘리먼트(20)에 관하여 양호한 유전 절연성을 제공할 수 있다. 유전 영역(70)은 계수(modulus)와 두께의 곱이 컴플라이언스(compliancy)를 제공하도록 충분히 낮은 탄성 계수와 충분한 두께를 가지면서, 유연성(compliant)이 있을 수 있다. 특히, 외부 부하가 전도성 엘리먼트들에 인가될 때, 그러한 유연성 유전 영역(compliant dielectric region)(70)은 그에 부착된 전도성 엘리먼트들이 미세전자 엘리먼트(20) 및/또는 캐리어 구조(30)에 대하여 다소 수축되거나 이동하도록 허용할 수 있다. 그러한 방식으로, 미세전자 유닛(10)의 전도성 엘리먼트들과 회로 패널(도시되지 않음)과 같은 외부 엘리먼트의 단자들 사이의 본드는 미세전자 유닛(10)과 회로 패널 사이의 열 팽창 계수("CTE")의 불일치로 인한 열 변형(thermal strain)을 더 잘 견딜 수 있다.
도시된 실시예들에서, 유전 영역(70)의 주 표면(71)은 캐리어 구조(30)의 전면(31)에 의해 정의된 평면보다 위로 연장된다. 다른 실시예들에서, 주 표면(71)은 대략적으로 캐리어 구조(30)의 전면(31)에 의해 정의되는 평면에 있도록 연장될 수 있다.
유전 층들(72, 73)으 무기 또는 유기 유전 물질 또는 양쪽 모두를 포함할 수 있다. 유전 층들(72, 73)은 전기 증착된 등각 코팅 또는 다른 유전 물질, 예컨대 포토이미저블 폴리머 물질(photoimabeable polymeric material), 예컨대, 솔더 마스크 물질(solder mask material)을 포함할 수 있다.
각 단자(24)는 외부 엘리먼트에 대한 상호연결을 위해 유전 영역(70)의 주 표면(71)에서 노출된다. 각 단자(24)는 리세스(40)와 정렬될 수 있으며 리세스(40)에 의해 정의된 캐리어 구조(30)의 영역 내에 전체적으로 또는 부분적으로 배치될 수 있다. 다른 예들에서, 단자(24)는 리세스(40)(예컨대 9a 참조)에 의해 정의되는 영역의 외부에 위치될 수 있다. 도시된 바와 같이, 단자(24)의 최상부 표면(25)에 의해 정의된 평면은 캐리어 구조(30)의 전면(31)에 의해 정의된 평면에 실질적으로 평행하다. 외부 엘리먼트에 단자(24)를 전기적으로 상호연결하는 데 부가하여 또는 그 대신에, 전 전도성 콘택트(62)는 단자로서 작용할 수 있으며, 외부 엘리먼트에 대하여 전기적으로 상호연결될 수 있다.
도시된 바와 같이, 단자(24)의 최상부 표면(25)은 캐리어 구조(30)의 전면(31)에 의해 정의된 평면 위에 위치된다. 다른 실시예들에서, 단자(24)의 최상부 표면(25)은 전면(31)에 의해 정의된 평면에 또는 그 아래에 위치될 수 있다 (캐리어 구조의 전면 및 유전 영역의 주 표면에 의해 정의된 평면에 비교하여 단자의 최상부 표면의 다양한 구성에 대하여 도 6a 내지 6c 를 참조).
도 1b에서 도시된 바와 같이, 단자들(24) 및 전 전도성 콘택트들(62)은 전도성 본드 패드의 형태를 가진다. 다른 실시예들에서, 단자들(24) 및 전도성 콘택트들(62)은 예컨대 전도성 포스트(conductive post)를 포함하는 전도성 콘택트의 임의의 다른 형태일 수 있다.
미세전자 유닛(10)(도 1a 및 도 1b)를 제조하는 방법은 도 2 내지 도 7을 참조하여 이제 설명될 것이다. 도 2를 참조하면, 캐리어 구조(30)는 초기 전면(31')을 포함한다. 제조의 이 단계에서, 초기 전면(31')은 그 초기 두께(T1)에 의해 캐리어 구조(30)의 후면(32)으로부터 일정하게 이격되어 있을 수 있다. 캐리어 구조(30)의 초기 전면(31')의 잔여 부분들을 보존하는 것이 바람직한 경우 마스크 층(33)이 형성될 수 있다.
도 3a 및 3b를 참조하면, 리세스(40)는, 마스크 층(33)을 형성한 후에, 예컨대 캐리어 구조(30)를 선택적으로 에칭함으로서, 형성될 수도 있다. 예를 들어, 포토이미저블 층, 예컨대 포토레지스트 층이 증착되고, 초기 전면(31')의 단지 일부분들만을 덮도록 패터닝될 수 있으며, 그 후에 리세스(40)를 형성하기 위해 타이밍된 에칭 프로세스가 수행될 수 있다. 도 3에서 도시된 바와 같이, 리세스(40)는 전면(31)으로부터 캐리어 구조(30)의 후면(32)을 향해 하향 연장된다.
리세스(40)는, 평탄하고 후면(32)으로부터 통상적으로 같은 거리인 내부 표면(41)을 가진다. 전면(31)으로부터 내부 표면(41)을 향해 하향 연장된 리세스의 측면 에지 표면(42)은 경사질 수 있으며, 즉 도 8a에서 도시된 바와 같이 전면(31)에 수직인 각(직각) 이외의 다른 각들로 연장될 수 있다.
본 명세서에서 도시되고 설명된 실시예들에서, 캐리어 구조(30)의 개구들의 일부 또는 전부(예컨대, 리세스(40))는 미세한 연마 입자들(abrasive particles)의 분사를 캐리어 구조의 표면상으로 지향시킴으로서 형성될 수 있다. 미세한 연마 입자들은 표면상에 노출된 물질을 제거한다. 본 명세서에서 사용된 바와 같이, 샌드블래스팅(sandblast)은, 그 연마 입자들이 샌드(sand) 또는 이산화 규소 입자들(샌드의 주 성분)을 포함하는지 않하든지, 이러한 프로세스를 의미한다. 캐리어 구조 내의 개구들의 일부를 형성하기 위해 샌드블래스팅을 사용하면 미시ㅔ전자 유닛들을 생성하는 시간과 비용을 감소시킬 수 있다.
습식 에칭 프로세스들, 예컨대 특히 등방성 에칭 프로세스들 및 테이퍼링된 블레이드를 사용한 쏘잉(sawing using a tapered blade)은, 경사진 측면 에지 표면들을 가진 리세스를 형성하는 데 사용될 수 있다. 특히 샌드블래스팅(sandblasting), 레이저 다이싱(laser dicing), 기계적 분쇄(mechanincal milling)이 또한 경사진 측면 에지 표면을 가진 리세스를 형성하는 데 사용될 수 있다.
대안적으로, 경사지는 것 대신에, 리세스의 측면 에지 표면(42)은 수직으로, 또는 전면(31)에 실질적으로 직각으로 전면(31)으로부터 하향하여 실질적으로 수직인 방향으로 연장될 수 있다. 필수적으로 수직인 측면 에지 표면(42)을 갖는리세스(40)를 형성하는 데에, 이방성 에칭 프로세스들, 레이저 다이싱, 레이저 드릴링(laser drilling), 기계적 제거 프로세스들, 예컨대 특히 샌드블래스팅, 쏘잉, 분쇄, 초음파 가공이 사용될 수 있다.
캐리어 구조(30) 내에 리세스(40)를 형성한 후에, 나중에 추가될 전도성 엘리먼트들 및 미세전자 엘리먼트로부터 캐리어 구조(30)를 전기적으로 절연시키기 위해 유전 층(72)이 캐리어 구조의 전면(31) 상으로 그리고 내부 표면(41) 및 리세스의 측면 에지 표면(42) 상으로 증착된다.
유전 층(72)을 형성하는 데 다양한 방법들이 사용될 수 있다. 한 실시예에서, 가류성 유전 물질이 캐리어 구조(30)의 전면(31)에 그리고 리세스의 측면 에저 표면(42) 및 내부 표면(41)상으로 인가될 수 있으며, 가류성 물질(flowable material)은 그후 "스핀-코팅(spin-coating)" 동작 동안 더 균일하게 분포되고, 그 후에 가열을 포함할 수도 있는 건조 사이클이 뒤따른다. 다른 실시예에서, 유전 물질의 열가소성 막이 캐리어 구조(30)의 전면(31)에 인가될 수도 있으며, 그 후에 그 어셈블가 가열되거나, 진공 환경에서(즉, 주변 압력보다 낮은 압력하의 환경에 위치됨) 가열된다. 그 후 이것은 그 막이 리세스(40)의 내부 표면(41) 및 측면 에지 표면(42) 상으로 하향 유동하도록 야기한다. 다른 실시예에서, 기상 증착이 유전 층(72)을 형성하는 데 사용될 수 있다.
또다른 실시예에서, 캐리어 구조(30)는 등각 유전 코팅 또는 유전 층(72)을 형성하기 위해 유전 증착 배스(dielectric deposition bath)에 침잠될 수 있다. 본 명세서에서 사용된 바와 같이, "등각 코팅"은, 유전 층(72)이 리세스(40)의 컨투어에 일치할 때와 같이 모팅된 표면의 컨투어에 일치하는 특정 물질의 코팅이다. 예컨대 전기 영동 증착(electrophoretic deposition) 또는 전해 증착(electrolytic deposition)을 포함하여, 등각 유전 층(72)을 형성하는 데 전기화학 증착 방법이 사용될 수 있다.
한 예에서, 등각 유전 코팅이 그 어셈블리의 노출된 전도성 및 반도체성 표면들 상으로만 증착되도록, 전기 영동 증착 기술이 등각 유전 코팅을 형성하는 데 사용될 수 있다. 증착 동안, 캐리어 구조(30)가 원하는 전위로 유지되고, 그 배스를 상이한 원하는 전위로 유지시키도록 전극이 배스에 침잠된다. 그 어셈블리는 그후, 전도성 또는 반도체성인 캐리어 구조(30)의 노출된 표면들(전면(31), 후면(32), 내부 표면(41), 및 측면 에지 표면(42)을 따르는 것을 포함하지만 그에 제한되지는 않음) 상에 전기증착된 등각 유전 층(72)을 형성하기 위해 충분한 시간 동안 적절한 조건들 하에서 배스에 유지된다. 충분히 강한 전계가 그에 의해 코팅될 표면과 배스 사이에 유지되는 한 전기 영동 증착이 발생한다. 파라미터들, 예컨대 증착의 전압, 농도 등에 의해 좌우되는 특정 두께에 도달한 후에 증착이 멈춘다는 점에서 전기 영동 증착된 코팅이 자기 제한적이다.
전기 영동 증착은, 어셈블리의 전도성 및/또는 반도체성 외부 표면들 상에 연속적이고 균일한 두꺼운 등각 코팅을 형성한다. 부가적으로, 그 유전성(비전도성) 성질로 인해 예컨대 도 1a에 도시된 유전 층(73)과 같은 임의의 이미 증착된 유전층 상에 형성되지 않도록, 전기 영동 코팅이 증착될 수 있다. 다시 말하면, 전기 영동 증착의 성질은, 그 유전 성질들을 고려할 때 유전 물질 층이 충분한 두께를 가진다면 컨덕터 위에 놓인 유전 물질 층 상에 형성하지 않는다. 통상적으로, 전기 영동 증착은 약 10 마이크론 내지 몇천 마이크론 보다 큰 두께를 갖는 유전 층들 상에발생하지 않을 것이다. 등각 유전 층(72)은 캐소드 에폭시 증착 전구체로부터 형성될 수 있다. 대안적으로, 폴리우레탄 또는 아크릴 증착 전구체가 사용될 수 있다. 다양한 전기 영동 코팅 전구체 조성들 및 공급원들이 이하의 표 1에 열거되어 있다.
전기코팅(ECOAT)명칭 파워크론(POWERCRON)
645 		파워크론(POWERCRON)
648 		캐소가드(CATHOGUARD)
325
제조업자
MFG PPG PPG PPG
유형 캐소드(CATHODIC) 캐소드(CATHODIC) 캐소드(CATHODIC)
폴리머 베이스 에폭시 에폭시 에폭시
위치 피츠버그, PA 피츠버그, PA 피츠버그, PA
애플리케이션 데이터
Pb/Pf-free Pb-free Pb 또는 Pf-free Pb-free
HAPs, g/L 60-84 유연성(compliant)
VOC, g/L (물 제외) 60-84 < 95
양생(cure) 20 분/175 C 20 분/175 C
힐름 성질들
색 검정색 검정색 검정색
두께, ㎛ 10-35 10-38 13-36
연필 강도 2H+ 4H
배스 특성 (Bath Characteristics)
고체들, % wt 20 (18-22) 20(19-21) 17.0 - 21.0
pH (25C) 5.9 (5.8 - 6.2) 5.8 (5.6 - 5.9) 5.4 - 6.0
전도성 (25C) ㎲ 1000 - 1500 1200 - 1500 1000 - 1700
P/B 비율 0.12 - 0.14 0.12 - 0.16 0.15 - 0.20
동작 온도, C 30 - 34 34 29-35
시간, 초 120-180 60-180 120+
애노드 SS316 SS316 SS316
볼트 200-400 >100
전기코팅(ecoat)명칭
일렉트로랙
(ELECTROLAC) 		렉트라실 (LECTRASEAL)
DV 494 		렉트로베이스
(LECTROBASE) 101
제조업자
MFG MACDERMID LVH COATINGS LVH COATINGS
유형 캐소드(CATHODIC) 애노드(ANODIC) 캐소드(CATHODIC)
폴리어 베이스 폴리우레탄 우레탄 우레탄
위치 Waterbury, CT Birmingham, UK Birmingham, UK
애플리케이션 데이터
Pb/Pf-free Pb-free Pb-free
HAPs, g/L
VOC, g/L (물 제외)
양생(cure) 20분/149C 20분/175C 20분/175C
힐름 성질들
색 선명 (+ 염색됨) 검정색 검정색
두께, ㎛ 10-35 1-=35
연필 강도 4H
배스 특성들
고체들, % wt 7.0 (6.5 - 8.0) 10 - 12 9 - 11
pH (25 ℃) 5.5 - 5.9 7 - 9 4.3
전도성 (25C) ㎲ 450-600 500-800 400-900
P/B 비율
동작 온도, C 27-32 23-28 23-28
시간, 초 60-120
애노드 SS136 316SS 316SS
볼트 40, 최대 50-150
다른 예에서, 유전 층이 전기 분해로 형성될 수 있다. 이 프로세스는, 증착된 층의 두께가 그것이 형성된 전도성 또는 반도체성 표면으로의 근접성에 의해 제한되지 않는 것만 제외하면, 전기 영동 증착과 유사하다. 이러한 방식으로, 전기 분해 증착된 유전 층이 요구사항들에 기초하여 선택된 두께로 형성될 수 있으며, 성취되는 두께에 있어서 프로세싱 시간이 요인이다.
이제 도 3c 를 참조하면, 캐리어 구조들(30)(및 그들이 형성할 미세전자 유닛들(10))은 웨이퍼 레벨 프로세싱에 의해, 즉 복수의 캐리어 구조들이 웨이퍼의 부분으로 또는 반도체나 금속 웨이퍼 전체로서 함께 결합되어 유지되는 동안 복수의 캐리어 구조(30)에 동시에 수행되는 프로세싱에 의해, 동시에 처리될 수 있다. 도 1a 및 도 1b에서 예시되는 제조 단계에 도달한 후에, 예컨대, 웨이퍼가 다이싱 레인들(dicing lanes)(12, 14)을 따라 개별 패키징된 미세전자 유닛들로 절단될 수 있다.
도 3a에서 예시된 바와 같이, 웨이퍼(8) 또는 웨이퍼(8)의 부분은 복수의 캐리어 구조들(30)을 포함하며, 각각의 캐리어 구조(30)는 리세스(40)를 갖는다. 다이싱 레인(12)은 개별 캐리어 구조들(30) 사이의 경계에서 다이싱 레인의 위치를 나타낸다. 미세전자 유닛들의 리세스들(40)의 위치들은 다이싱 레인들로부터 이격되어 있을 수 있다. 다이싱 레인(12)의 대표적인 폭은 대략 40 ㎛(마이크론) 이다.
웨이퍼들을 개별 유닛들로 절단하기 위한 다양한 예시적인 프로세스들이 본 명세서에 결합되어 함께 공동 소유된 미국 가출원 제60/761,171호 및 제60/775,086호에 설명되어 있으며, 이들 중 어떤 것도 도 1a 및 도 1b에 도시된 개별 미세전자 유닛들(10)을 형성하기 위해 웨이퍼들을 절단하는 데 사용될 수 있다.
이제 도 4를 참조하면, 미세전자 엘리먼트의 저부 표면(220이 리세스의 내부 표면(41)에 인접하도록 미세전자 엘리먼트(20)가 캐리어 구조(30)의 리세스(40)에 장착된다. 미세전자 엘리먼트(20)의 최상부 표면(21)은 리세스(40)의 내부 표면(41)으로부터 멀리 위를 향하여 있는 전도성 콘택트들(23)을 포함한다. 미세전자 엘리먼트(20)는 접착제, 접착성 유전물질, 또는 임의의 다른 적절한 장착 메커니즘을 가지고 리세스(40) 내에 장착될 수 있다.
이제 도 5를 참조하면, 유전 영역(70)은 리세스(40) 내부에 형성된다. 유전 영역(70)은 무기 물질, 폴리머 물질, 또는 둘 모두를 포함할 수 있다. 선택적으로, 유전 영역의 노출된 주 표면(71)이 캐리어 구조(30)의 전면(31) 또는 유전층(72)의 노출된 표면과 공동 평면에 있거나 실질적으로 공동 평면에 있도록. 유전 영역(70)이 형성될 수 있다. 예를 들어, 자기 평탄화 유전 물질이, 예컨대 디스펜싱(dispensing) 및 스텐실링(stenciling) 프로세스에 의해, 리세스(40) 내에 증착될 수 있다. 다른 예에서, 유전 층(72)의 노출된 주 표면(71) 또는 전면(31)에 유전 영역(70)의 주 표면(71)을 평탄화시키기 위해 유전 영역(70)을 형성한 후에 그라인딩, 래핑, 또는 폴리싱 프로세스가 캐리어 구조(30)의 전면(31) 또는 유전 층(72)의 노출된 표면에 인가될 수 있다. 특정 실시예에서, 유전 영역(70)은, 계수 및 두께의 곱이 컴플라이언스(compliancy)를 제공하도록 충분한 두께와 충분히 낮은 탄성 계수를 가지면서, 유연성(compliant) 있을 수 있다.
유전 영역(70)의 주 표면(71)은 다른 방법들에 의해 평탄화될 수 있다. 한 실시예에서, 예컨대 캐리어 구조(30)의 정면(31)에 주 표면(71)을 평탄화 시키는 데 그라인딩 프로세스가 사용될 수 있다. 그라인딩 프로세스는 유전 물질 및 실리콘 물질 둘 모두를 제거할 수 있다. 주 표면(71) 및 전면(31) 또한 래핑(lapping) 또는 폴리싱(polishing)에 의해 평탄화될 수 있다.
특정 예에서, 유전 영역(70)의 주 표면(71) 및/또는 캐리어 구조(30)의 전면(31)을 평탄화시키는 데 화학 기계적 폴리싱("CMP")이 사용될 수 있다. 예시적인 CMP 프로세스는, 윤활유를 사용하여, 주 표면(71) 및/또는 전면(31)을 연마 패드로 사포질(sanding)하는 것을 포함할 수 있다. 예시적인 CMP 프로세스는 주 표면(71) 및/또는 전면(31)을 평탄화하기 위해, 예컨대 마이크로-실리카 페이스트(micro-silica paste)를 포함하여, 연마 슬러리를 사용하는 것을 포함할 수 있다.
그후, 애퍼처들(74)이 형성되며, 유전 영역(70)의 주 표면(71)과 전도성 콘택트들(23) 사이의 유전 영역(70)을 통해 연장된다. 애퍼처들(74)은 예컨대 레이저 삭마(laser ablation) 또는 임의의 다른 적절한 방법을 통해 형성될 수 있다. 도 5에 도시된 바와 같이, 애퍼쳐(74)들은 원통형 형태를 가진다. 다른 실시예들에서, 애퍼처들은 캐리어 구조(30)의 전면(31)으로부터 상이한 거리들에, 예컨대 원통형 및 원뿔대형(frusto-conical shape)의 조합을 포함하는, 원뿔대 형태(도 8a 참조) 또는 다른 형태를 가질 수 있다.
이제 도 6a 를 참조하면, 단자들(24)이 애퍼처들(74) 내에 형성된다. 단자들은 각각의 전도성 콘택트들(23)에 전기적으로 연결되고 유전 영역(70)에 의해 미세전자 엘리먼트(20)로부터 절연된다. 단자들(24)를 형성하기 위해, 예시적인 방법은 무전해 증착(electroless deposition)을 수반한다. 이 단계는, 예컨대 각 단자(24)의 형태가 각 내부 표면(75)의 컨투어를 따르도록, 각 애퍼처들(74)의 내부 표면들(75) 상에 블랭킷 증착(blanket deposition)에 의해 수행될 수 있다. 도 6a에 도시된 바와 같이, 단자들(24)은 고형(solid)이다. 다른 예들(도시되지 않음)에서, 각 단자는 유전 물질로 충진된 내부 공간을 포함할 수 있다.
예시적인 실시예에서, 단자들(24)은 전도성 콘택트들(23)(도 9a 참조)로부터 이격의 위치에 형성될 수 있으며, 단자들(24)과 전도성 콘택트들(23)을 전기적으로 연결하기 위해 유전 영역(70)의 주 표면(71)상으로 트레이스들이 증착될 수 있다.
도 6a에서 도시된 바와 같이, 단자들(24)은, 단자(24)의 최상부 표면(25)이 유전 영역(70)의 주 표면(71)과 동일 평면에 있도록 연장된다. 단자들(24)은, 예컨대 솔더 볼(solder ball)들과 같은 전도체들(conductive masses) 또는 와이어 본드들(wire bonds)을 사용하는, 외부 엘리먼트와의 전기적 연결에 적절하다.
도 6b에서 도시된 예와 같은 한 예에서, 단자들(24')은 유전 영역(70)의 주 표면(71)에서 노출될 수 있거나, 캐리어 구조(30)의 전면(31)에서 노출될 수 있지만, 단자들(24')의 최상부 표면(25')이 유전 영역(70)의 주 표면(71)으로 연장되지 않는다. 단자들(24')은, 예컨대 솔더 볼들과 같은 전도체들 또는 와이어 본드들을 사용하는 외부 엘리먼트와의 전기적 연결에 적절하다.
도 6c 에 도시된 예와 같은 특정 예에서, 각 단자(24")의 최상부 표면(25")은 유전 영역(70)의 주 표면(71) 위로 연장되거나, 캐리어 구조(30)의 전면(31) 위로 연장된다. 단자들(24")은, 예컨대 솔더 볼들과 같은 전도체들 또는 와이어 본드들을 사용하는, 외부 엘리먼트와의 전기적 연결에 적절하다.
몇가지 실시예들에서, 도 6a, 6b, 6c에서 각각 도시된 예시적인 미세전자 유닛들(10, 10', 10")은 전도성 비아들의 형성을 필요로하지 않는다. 예를 들어, 도 10에서 도시된 바와 같이, 적층된 미세전자 어셈블리의 저부 위치에서의 미세전자 유닛은, 어떠한 부가적인 미세전자 유닛들도 밑에 장착될 필요가 없는 경우에 후면으로 관통하여 연장되는 전도성 비아들을 구비할 필요가 없을 수도 있다. 도 6a에서 도시된 미세전자 유닛(10)은, 예컨대 솔더 볼들과 같은 전도체들 또는 와이어 본드들을 사용하는, 단자들(24)를 통해 미세전자 유닛(10)을 다른 미세전자 유닛에 전기적으로 연결함으로서 도 10에 도시된 적층된 어셈블리에 통합될 수 있다.
이제 도 7을 참조하면, 홀들(50)은 캐리어 구조(30) 내에 형성될 수 있으며, 전면(31)으로부터 후면(32)으로 연장된다. 포토레지스트 또는 유전 층과 같은 포토이미져블(photoimageable) 층은 캐리어 구조(30)의 전면(31) 및/또는 후면(32) 상으로 증착되며, 마스크 개구들을 형성하도록 패터닝된다. 포토이미져블 층 또는 유전 층의 마스크 개구들은 캐리어 구조(30)의 전면(31)과 후면(32) 사이에서 연장되는 홀들(50)을 형성하기 위한 바람직한 위치들에 위치된다.
그 이후에, 마스크 개구들 아래에 놓인 반도체 또는 금속 물질을 제거하기 위해 마스크 개구들 내에 노출된 전면(31) 및/또는 후면(32)의 부분에 에칭 프로세스가 적용될 수 있다. 결과적으로, 캐리어 구조(30)의 전면(31)과 후면(32) 사이에 연장된 홀들(50)이 형성된다.
에칭 프로세스는 반도체 물질, 예컨대 실리콘을 선택적으로 에칭하지만 산화물질을 보존하는 방식으로 수행될 수 있다. 유전물질을 보존하는 선택적 방식으로 반도체 물질을 에칭함으로써, 캐리어 구조(30)에 걸쳐 충분한 프로세스 창을 유지는 동안 캐리어 구조(30)의 모든 위치들에서 반도체 물질의 두께를 통해 에칭이 필요한 바와 같이 오버 에칭(over-etching)이 수행될 수 있다. 선택적 에칭 프로세스가 사용될 때, 유전 층, 예컨대 산화물 층(예를 들어, 유전 층(73))은 홀들(50)을 형성한 후에 제 자리에 남아있는다. 대안적으로, 샌드블래스팅, 레이저 드릴링, 또는 기계적 분쇄가 홀들(50)을 형성하는 데 사용될 수 있다.
그 후, 도 1a를 다시 참조하면, 전도성 비아들(60)이 홀들(50) 내에 형성된다. 각 전도성 비아(60)는, 유전 층 또는 영역(도시되지 않음, 그러나 이상에서 설명된 유전 층 및/또는 영역을 증착하는 데 사용된 것과 유사한 방식으로 증착됨)에 의해 각 홀(50)의 내부 표면(51)으로부터 절연된다.
전도성 비아들(60)을 형성하기 위해, 예시적인 방법은 어셈블리의 노출된 표면들 상으로 일차 금속 층을 스퍼터링, 도금, 또는 기계적 증착 중 하나 이상에 의해 금속 층을 증착하는 것을 수반한다. 기계적 증착은 코팅될 표면 상으로 고속으로 가열된 금속 입자들의 스트림을 지향하는 것을 수반한다. 이 단계는 홀(50)의 내부 표면(51) 상으로 블랭킷 증착함으로서 수행될 수 있다. 한 실시예에서, 주 금속 층은 필수적으로 알루미늄을 포함하거나 그로 구성된다. 다른 특정 실시예에서, 주 금속 층은 필수적으로 구리를 포함하거나 그로 구성된다. 또다른 실시예에서, 주 금속 층은 필수적으로 티타늄을 포함하거나 그로 구성된다. 하나 이상의 다른 예시적인 금속들이 전도성 비아(60)를 형성하는 프로세스에 사용될 수 있다.
특정 예들에서, 복수의 금속 층들을 포함하는 적층이 내부 표면(51) 상에 형성될 수 있다. 예를 들어, 그러한 적층된 금속 층들은 예를 들어 티타늄 아래에 놓인 구리(Ti-Cu) 층, 니켈 층 아래에 놓인 구리 층에 이 뒤따르는 니켈 층 (Ni-Cu), 유사한 방식으로 제공되는 니켈-티타늄-구리(Ni-Ti-Cu) 층 또는 니켈-바나듐(Ni-V)의 층을 포함할 수 있다.
그 후, 단자들(24)을 전도성 비아들(60)에 전기적으로 연결하기 위해 트레이스들(64) 및 전도성 콘택트들(62, 63)이 형성된다. 몇몇 실시예들에서, 단일 무전해 증착 단계 동안에 전도성 콘택트들(62, 63) 및 트레이스들(64)이 전도성 비아들(60)과 함께 형성될 수 있다. 다른 실시예에서, 전도성 비아들(60) 및 다른 전도성 엘리먼트들(62, 63, 64)는 개별적인 무전해 증착 단계들에 의해 형성될 수 있다.
한 실시예에서, 전도성 콘택트들(62, 63) 및 트레이스들(64)을 포함하는 주 금속 층은 필수적으로 알루미늄을 포함하거나 그로 구성된다. 다른 특정 실시예에서, 주 금속 층은 필수적으로 구리를 포함하거나 그로 구성된다. 또다른 실시예에서, 주 금속 층은 티타늄을 포함한다. 하나 이상의 다른 예시적인 금속이 전도성 콘택트들(62, 63) 및 트레이스들(64)을 형성하는 프로세스에서 사용될 수 있다.
마지막으로, 웨이퍼 레벨 프로세스가 미세전자 유닛들(10)을 형성하는 데 사용되었다면, 미세전자 유닛들(10)은 개별적인 미세전자 유닛들(10)을 형성하기 위해 쏘잉(sawing) 또는 다른 다이싱(dicing) 방법에 의해 다이싱 레인들을 따라 서로로 부터 절단될 수 있다.
도 8a는 본 발명의 다른 실시예에 따라 미세전자 유닛을 예시한다. 미세전자 유닛(110)은 이상에서 설명되고 도 1a에서 도시된 미세전자 유닛과 유사하지만, 미세전자 유닛(110)은 리세스의 측면 에지들, 단자들, 홀들, 및 그 홀들을 관통하여 연장되는 전도성 비아들의 형태와 구성에 있어서 상이하다.
전면에 직각인 각으로(도 1a 참조) 캐리어 구조의 전면으로부터 연장된 리세스의 측면 에지 표면을 가지는 것보다 오히려, 미세전자 유닛(110)은 비-직각으로 캐리어 구조(130)의 전면(131)으로부터 연장된 측면 에지 표면(142)을 포함한다. 몇몇 예들에서, 측면 에지 표면(42)의 비-직각은 수평으로부터 60도 내지 100도 사이일 수 있다.
미세전자 유닛(110)은 캐리어 구조(130)의 전면(131)과 후면(132) 사이에 연장된 홀(150a)의 내부 표면(151a)을 포함한다. 홀(150a)은, 그 홀이 전면으로부터 후면으로의 방향으로 실질적으로 일정한 폭을 가지도록 전면(131) 및 후면(132)에서 폭(W3)을 갖는다. 그러한 홀(150a)은, 반응성 이온 에칭 또는 샌드블래스팅과 같은 프로세스를 사용하여, 전면(131) 및 후면(132)중 하나로부터 형성될 수 있다.
미세전자 유닛(110)은 또한 캐리어 구조(130)의 전면(131)과 후면(132) 사이에 연장되는 홀(150b)의 내부 표면(151b)을 포함한다. 홀(150b)은, 홀이 전면으로부터 후면으로의 방향으로 테이퍼링되도록, 전면(131)에서의 폭(W4)과 W4보다 적은 후면(132)에서의 폭(W5)을 갖는다. 그러한 홀(150b)은 습식 에칭 또는 샌드블래스팅과 같은 프로세스를 사용하여, 전면(131)으로부터 형성될 수 있다.
미세전자 유닛(110)은 홀(150a)을 절연하는 유전 영역(152)의 내부 부피 모두를 충진하지는 않는 전도성 비아(160a)를 포함한다. 전도성 비아(160a)의 외부 표면(161a)은 각 홀(150a)의 내부 표면(151a)의 컨투어를 따르지 않는다. 유전 영역(152)은 홀(150a)을 충진하고, 애퍼처(153)가 그 유전 영역을 통과 연장되며, 애퍼처(153)는 전도성 비아(160a)를 형성하기 위해 도금될 수 있다. 전도성 비아(160a)는 (도 1a에서 도시된 전도성 비아(60)에 의해 정의된 것과 같은) 원뿔대 형태보다 오히려, 원통형 형태를 정의한다.
미세전자 유닛(110)은 도 1a에서 도시된 차 있는 전도성 비아(160)보다 오히려, 비어 있는 전도성ㄷ 비아(160b)를 포함한다. 예를 들어, 전도성 비아(160b)의 중심을 관통하여 연장하는 내부 애퍼처(166)가 존재하도록, 홀(150b)을 절연하는 유전 층의 등각 도금에 의해 전도성 비아(160b)가 형성될 수 있다. 도 8a에서 도시된 바와 같이, 내부 애퍼처(166)는 유전 물질(167)로 충진되어 있다. 한 예에서, 내부 애퍼처(166)는 개방된 채로 남겨질 수 있다.
미세전자 유닛(110)은 유전 영역(170) 내에 정의된 애퍼처(174b)의 내부에 형성된 단자(124b)를 포함한다. 그 단자(124b)는 단자(124) 또는 도 1a에 도시된 단자(24)에 의해 정의된 원통형 형태보다 오히려, 원뿔대 형태를 정의한다.
도 8b는 본 발명의 다른 실시예에 따른 미세전자 유닛을 예시한다. 미세전자 유닛(210)은 이상에서 설명되고 도 1a 에 도시된 미세전자 유닛(10)과 유사하지만, 그 미세전자 유닛(210)은 캐리어 구조를 관통하여 연장되는 홀들과 그 홀들을 관통하여 연장되는 전도성 비아의 위치에 있어서 상이하다.
도 1a 에 도시된 후면으로부터 캐리어 구조를 통해 전면으로 연장되는 홀들 및 전도성 비아들을 가지는 것보다 오히려, 미세전자 유닛(210)은 유전 영역(270)의 주 표면(271)으로부터 캐리어 구조(230)를 통해 그 후면(232)로 연장되는 홀(250) 및 전도성 비아들(260)을 포함한다. 미세전자 유닛(10)과 유사하게, 미세전자 유닛(210)에서는, 전도성 비아(260)가 유전 층 및/또는 전도성 비아들(260)의 외부 표면(261)을 둘러싸는 유전 영역에 의해 캐리어 구조(230)로부터 절연된다.
도 9a는 본 발명의 다른 실시예에 따른 미세전자 유닛을 예시한다. 미세전자 유닛(310)은 이상에서 설명되고 도 1a 에서 도시된 미세전자 유닛(10)과 유사하지만, 미세전자 유닛(310)은 캐리어 구조(330)를 통해 관통하는 전도성 비아들을 포함하지 않으며, 미세전자 유닛(310)은 미세전자 엘리먼트의 외부 에지(326)와 캐리어 구조(330)에 형성된 리세스(340)의 측면 에지 표면(342) 사이의 유전 영역(370)의 주 표면(371)의 측면 방향에 위치된 제1 단자(324a) 또는 연장된 본드 패드를 포함한다. 제2 단자(324b) 또는 연장된 본드 패드는 측면 에지 표면(342)과 캐리어 구조(330)의 외부 에지(333) 사이에 주 표면(371)(또는 유전 층(372))의 측면 방향으로 위치된다.
도 9b는 본 발명의 다른 실시예에 따른 미세전자 유닛을 예시한다. 미세전자 유닛(410)은 이상에서 설명되고 도 9a 에서 도시된 미세전자 유닛(310)과 유사하지만, 미세전자 유닛(410)은 미세전자 엘리먼트(420)의 외부 에지(426)(즉, 미세전자 엘리먼트의 측벽)와 캐리어 구조(430) 내에 형성된 리세스(440)의 측면 에지 표면(442) 사이의 유전 영역(470)의 주 표면(471)에서만 노출되는 단자들(424)을 포함한다. 미세전자 유닛(410)은 단자들(424)에 미세전자 엘리먼트(420)의 전도성 콘택트들(423)을 전기적으로 연결하기 위해 유전 영역(470)을 통해 연장된 전도성 트레이스들(464)을 포함한다.
도 9c는 본 발명의 본 발명의 다른 실시예에 따른 미세전자 유닛을 예시한다. 미세전자 유닛(510)은 이상에서 설명되고 도 9b 에서 도시된 미세전자 유닛(410)과 유사하지만, 미세전자 유닛(510)은 본드 패드들의 형태의 단자들(524)를 포함하고, 그 단자들(524)은 미세전자 엘리먼트(420)의 전도성 콘택트들(523)에 전기적으로 연결되어 있으며, 유전 영역(570)의 주 표면(571)에서 노출되어 있다.
도 10은 이상에서 설명된 것들과 유사한 복수의 미세전자 유닛들을 포함하는 적층된 어셈블리를 예시하는 단면도이다. 도시된 실시예에서, 적층된 어셈블리(600)는 복수의 미세전자 유닛들(610a, 610b, 및 610c(일반적으로 610))을 포함한다. 비록 도 10이 미세전자 유닛들(610a, 610b, 610c)의 특정 예들을 포함하고, 본 명세서에서 개시된 미세전자 유닛들 중 임의의 것이 적층된 어셈블리를 형성하기 위해 적층될 수 있다.
각각의 캐리어 구조들(630b, 630c)의 전면에서 노출된 단자들(624b, 624c), 및 각각의 캐리어 구조(630a, 630b)의 후면에서의 후 전도성 콘택트들(663a, 663b)을 제공함으로써, 적층된 어셈블리(600)를 형성하기 위해 몇몇의 미세전자 유닛들(610)이 다른 유닛 최상부에 한 유닛씩 적층될 수 있다.
그러한 배열에서, 상부 미세전자 유닛(610a)의 후 전도성 콘택트들(663a)은 중간 미세전자 유닛(610b)의 단자들(624b)와 정렬된다. 적층된 어셈블리(600) 내의 미세전자 유닛들(610) 중 각가의 인접한 유닛들 사이의 연결은 전도성 본드 물질 또는 전도체들(665)을 통해 이루어 진다. 후면(632) 상의 유전 층(673) 및/또는 유전 층(672) 및/또는 전면(631) 상의 유전 영역(670)은, 상호연결이 제공되는 경우를 제외하면 적층된 어셈블리(600)에서의 인접 미세전자 유닛들 사이의 전기적 절연을 제공한다.
도 10에서 도시된 바와 같이, 각 캐리어 구조(630)는 상이한 폭을 갖는 리세스(640)를 가질 수 있다. 예를 들어, 도시된 바와 같이, 캐리어 구조(630a)는 그 전면을 따라 측방향으로 제1 폭을 가지는 리세스(640a)를 포함하고, 캐리어 구조(630b)는 그 전면을 따라 측방향으로 제2 폭을 가지는 리세스(640b)을 포함하며, 제2 폭은 제1 폭과 상이하다. 게다가, 미세전자 유닛(610a)은 미세전자 유닛(610b)에서 포함되는 미세전자 엘리먼트(620b)와 상이한 폭을 가지는 미세전자 엘리먼트(620a)를 포함한다.
전도체들(665)은 예컨대 솔더(solder), 주석(tin)과 같은 상대적으로 낮은 융해 온도를 갖는 가용성 금속, 또는 복수의 금속들을 포함하는 공융 혼합물(eutectic mixture)를 포함할 수 있다. 대안적으로, 구리 또는 다른 귀금속, 또는 솔더 또는 다른 가용성 금속의 융해 온도를 갖는 비-귀금속과 같은, 습윤성(wettable) 금속을 포함할 수 있다. 그러한 습윤성 금속은 상호연결 엘리먼트에 적층된 어셈블리(600)를 외부적으로 상호연결하기 위해, 대응하는 특징물, 예컨대, 회로 패널과 같은 상호연결 엘리먼트의 가용성 금속 특징물(fusible metal feature)과 연결될 수 있다. 특정 실시예에서, 전도체들(665)은 매질 사이에 배치된 전도성 물질, 예컨대 전도성 페이스트(conductive paste) (예컨대, 금속 충진 페이스트, 솔더-충진 페이스트, 또는 등방 전도성 접착제 또는 이방 전도성 접착제)를 포함할 수 있다.
한 예에서, 전도체 또는 본드 물질(665)은 솔더 페이스트, 다른 금속-충진 페이스트, 금속의 전도성 화합물을 포함하는 페이스트, 또는 그 조합을 포함할 수 있다. 예를 들어, 솔더 페이스트의 균일한 층이 포일(foil)의 표면 위에 분산될 수 있다. 솔더 페이스트의 특정 유형들이 상대적으로 저온에서 금속 층들을 연결하는 데 사용될 수 있다. 예를 들어, 금속의 "나노입자들", 즉 약 100 나노미터보다 통상적으로 작은 긴 디멘젼들을 갖는 입자들을 포함하는 인듐 또는 은 기반의 솔더 페이스트들은, 약 150 ℃의 소결 온도들을 가질 수 있다. 나노 입자들의 실제 디멘젼들은, 약 1 이상의 나노미터부터의 디멘젼들을 갖는 것과 같이, 상당히 더 작을 수도 있다.
특정 예들에서, 전도체들(665) 대신에 미세전자 유닛들(610)에 인접하여 연결하는 데, 확산 본딩(diffusion bonding) 또는 열압착(thermocompression bonding)이 사용될 수 있다. 예를 들어, 각각의 미세전자 유닛들(610) 사이의 금속-대-금속 본드는 솔더의 사용 없이 이루어질 수 있다. 대신에, 본드는, 각 후 전도성 콘택트(663a)와 대응 단자(624b) 사이에서 그들을 서로와 인게이지먼트(engagement) 시킴으로서 형성될 수도 있다. 그러한 예에서, 후 전도성 콘택트(663a) 및 단자(624b)는, 예컨대 실질적으로 순금과 같은 최소 탄성력(resilience) 또는 스프링백(spring-back)을 가진 가단성(malleable) 물질로 형성될 수 있다.
후 전도성 콘택트들(663a) 및 단자들(624b)은 포스트들(posts)과 커버 물질 사이에 공융 본딩 또는 애노드 본딩에 의해 함께 본딩될 수 있다. 예를 들어, 후 전도성 콘택트(663a) 및 단자(624b)의 외부 표면들이 작은 양의 주석, 실리콘, 게르마늄, 또는 금과의 상대적으로 낮은 융점 합금을 형성하는 다른 물질로 코팅될 수 있거나, 후 전도성 콘택트(663a) 및 단자(624b)가 완전히 금으로 형성되거나 그들의 표면들 상에 금 코팅을 가질 수도 있다. 후 전도성 콘택트(663a) 및 단자(624b)가 서로 인게이징되고 그후 가열될 때, 후 전도성 콘택트(663a) 및 단자(624b)의 물질과 후 전도성 콘택트(663a) 및 단자(624b)의 팁(tip)들 상의 물질 사이의 확산은 포스트들과 벽들 사이의 계면들에서 개별 엘리먼트들의 융점보다 낮은 융점을 갖는 합금을 형성한다. 적층된 어셈블리(600)을 상승된 온도로 유지시키면서, 추가의 확산은 합금되는 엘리먼트가 계면으로부터 멀리 후 전도성 콘택트(663a) 및 단자(624b)의 금의 벌크로 확산되도록 야기하며, 그에 의해 그 계면에서의 물질의 융점 온도를 상승시키고 그 계면이 얼도록 야기하며, 미세전자 유닛들(610a, 610b) 사이의 채워진 견고한 연결(solid connection)을 형성한다.
도 11a는 단일 칩 캐리어에 장착된 이상에서 설명된 것과 유사한 복수의 패키징된 미세전자 엘리먼트들을 예시하는 평면도이다. 도시된 실시예에서, 단일 캐리어 구조(730)은 복수의 미세전자 엘리먼트들(720a, 720b, 720c (일반적으로 720))을 포함하며, 각 미세전자 엘리먼트(720)는 캐리어 구조(730) 내에 형성된 단일 리세스의 내부에 장착되어 있다. 그러한 미세전자 유닛(710)은, 미세전자 엘리먼트와 각 리세스 사이의 일대일 대응을 갖는 것보다 오히려 복수의 미세전자 엘리먼트들(720)이 리세스(740)으로 장착된다는 점만 제외하면, 도 1-7을 참조하여 도시되고 설명된 것과 유사한 방식으로 형성될 수 있다.
도 11b는 단일 칩 캐리어에 장착된 이상에서 설명된 것과 유사한 복수의 패키징된 미세전자 엘리먼트들을 예시하는 평면도이다. 미세전자 유닛(110)은 도 11a를 참조하여 도시되고 설명된 미세전자 유닛(710)과 유사하지만, 미세전자 유닛(710')은 미세전자 유닛(710')이 복수의 미세전자 엘리먼트들(720a', 720b', 720c' )을 포함하며 각 미세전자 엘리먼트(720')가 단일 캐리어 구조(730') 내에 형성된 대응 리세스들(740a', 740b', 740c') 내부에 장착된다는 점에서 상이하다.
도 12는 본 발명의 다른 실시예에 따른 미세전자 유닛을 예시한다. 미세전자 유닛(110)은 도 1a에서 설명되고 도시된 미세전자 유닛(10)과 유사하지만, 미세전자 유닛(810)은, 미세전자 엘리먼트가 페이스업(face-up)보다 페이스다운(face-down)이고 전도성 비아들이 미세전자 엘리먼트의 아래측면으로부터 아래쪽으로 연장된다는 점에서 상이하다.
도 1a에서 도시된 것들과 유사한 도 12에서 도시된 엘리먼트들은, 예컨대 상이한 각들의 표면들, 미세전자 유닛(810)의 전도성 비아들의 구성, 및 미세전자 유닛(810)과 그 컴포넌트들을 형성하는 상이한 방법들을 포함하여 도 1a 에 도시된 엘리먼트들과 유사한 방식들로 변화될 수 있다.
도 12에서 도시된 바와 같이, 미세전자 유닛(810)은 캐리어 구조(830)에 장착된 미세전자 엘리먼트(820)를 포함한다. 도 12에서 특정하게 도시되지는 않았지만, 활성 반도체 영역 내의 반도체 디바이스들은 통상적으로 전도성 콘택트들(823)에 전도성 연결되어 있다. 미세전자 엘리먼트(820)가 페이스다운 위치로 지향되어 있기 때문에, 최상부 표면(821)은 아래쪽으로 향하고 캐리어 구조(830)에 형성된 리세스(840)의 내부 표면(841)에 인접하게 위치되며, 최상부 표면으로부터 이격된 저부 표면(822)은 위쪽으로 향하고 있다. 전도성 콘택트들(823)은 다른 전도성 엘리먼트들로의 연결울 위해 최상부 표면(821)에서 노출된다.
캐리어 구조(830)는 리세스(840)의 내부 표면(841)으로부터 캐리어 구조(830)를 통해 그 후면(832)으로 연장되는 복수의 홀들, 및 복수의 전도성 비아들(860)을 포함하며, 각 전도성 비아는 각각의 홀(850)을 통해 연장된다. 도 1a를 참조하여 이상에서 논의된 바와 같이, 캐리어 구조를 통해 연장되는 임의의 수의 홀들 및 전도성 비아들이 존재할 수 있다.
각 홀(850)은 캐리어 구조(830)을 통해 연장되는 내부 표면(851)을 포함한다. 도 12dptj 도시된 바와 같이, 홀(850)은 후면(832)로부터 리세스(840)의 내부 표면(841)으로의 방향으로 테이퍼링된다.
각 전도성 비아(860)은 리세스(840)의 내부 표면(841)(하지만 전 콘택트(front contact)(862)는 유전 층(872)에 의해 내부 표면(841)으로부터 절연됨) 및 후면(832)에서의 후 전도성 콘택트(863)에서 전 전도성 콘택트(862)에 전기적으로 연결된다. 각 전도성 비아(860)은 또한 그 내부 표면(851)을 따라 연장되는 유전 층에 의해 홀(850)로부터 절연된다 (도시되지 않음).
각 전도성 비아(860)는 또한 미세전자 엘리먼트(820)의 하나 이상의 전도성 콘택트들(823)에 전기적으로 연결된다. 도 12에 도시된 바와 같이, 각 전도성 비아(860)는 전 전도성 콘택트(862)를 통해 각 전도성 콘택트(823)에 전기적으로 연결된다. 전도성 트레이스(864)는 리세스(840)의 내부 표면(841) 및 측면 에지 표면(842), 및 전 전도성 콘택트(862)와 전면(831)에 위치된 단자(824)(그러나 단자(824)는 유전 층(782)에 의해 전면(831)로부터 절연됨) 사이의 캐리어 구조(830)의 전면(831)을 따라 연장된다. 하나 이상의 단자(824)와 전도성 트레이스(864)의 조합은 또한 외부 엘리먼트(도시되지 않음)으로의 연결에 적절한 "연장된 본드 패드"가 되도록 고려될 수도 있다.
미세전자 유닛(810)(도 12)을 제조하는 방법은 도 13 내지 17을 참조하여, 설명되지 않을 것이다. 도 13을 참조하면, 캐리어 구조(830)는 초기 전면(831')을 포함한다. 리세스(840)는, 예컨대 마스크 층을 형성한 후에 캐리어 구조를 선택적으로 에칭함에 의해 또는 샌드블래스팅 또는 임의의 다른 적절한 방법에 의해 형성될 수 있다. 도 13에 도시된 바와 같이, 리세스(840)는 초기 전면(831')로부터 캐리어 구조(830)의 후면(832)로 아래쪽으로 연장된다.
다음으로, 홀들(850)은 캐리어 구조(830)에 형성될 수 있으며, 리세스(840)의 내부 표면(841)으로부터 캐리어 구조의 후면(832)으로 연장된다. 도 7을 참조하여 이상에서 설명된 바와 같이, 에칭 프로세스, 샌드블래스팅, 레이저 드릴링, 기계적 분쇄, 또는 임의의 다른 적절한 프로세스가 홀들(850)을 형성하는 데 사용될 수 있다.
캐리어 구조(830) 내에 리세스(840) 및 홀들(850)을 형성한 후에, 캐리어 구조(830)를 후에 부가될 전도성 엘리먼트와 미세전자 엘리먼트로부터 전기적으로 절연시키기 위해, 유전 층(872)이 캐리어 구조의 전면(831)상에, 리세스의 내부 표면(841)과 측면 에지 표면(842) 상에, 그리고 홀들(850)의 내부 표면들(851) 상에 증착된다. 도 3를 참조하여 이상에서 설명된 바와 같이, 다양한 방법들이 캐리어 구조(830) 상으로 등각 유전 층(872)을 형성하는 데 사용될 수 있다.
또한, 도 3c를 참조하여 이상에서 설명된 바와 같이, 복수의 캐리어 구조들(830) (및 그들이 형성할 미세전자 유닛)는 웨이퍼 레빌 프로세싱에 의해 동시에 처리될 수 있으며, 캐리어 구조들(830)은 미세전자 유닛들(810)의 형성 후에 분리될 수 있다.
이제 도 14를 참조하여, 전도성 비아들(860)이 홀들(850) 내에 형성된다. 각 전도성 비아(860)은 유전 층 또는 영역(도시되지 않음, 그러나 이상에서 설명된 유전 층 및/또는 영역을 증착하는 데 사용된 것과 유사한 방식으로 증착됨)에 의해 각 홀(850)의 내부 표면(851)으로부터 절연된다. 전도성 비아들(860)은 도 1a를 참조하여 이상에서 설명된 것과 유사한 방식을 사용하여 형성될 수 있다. 몇몇 실시예들에서, 페이스다운 미세전자 엘리먼트를 구비하는 예시적인 미세전자 유닛은 전도성 비아들의 형성을 필요로하지 않을 수도 있다 (예컨대, 도 18c를 참조).
그 후, 또는 전도성 비아들(860)을 형성하는 것과 동시에, 전도성 콘택트들(862, 863) 및 리세스(840)의 내부에서 연장되는 트레이스들의 부분들이 형성된다. 몇몇 실시예들에서, 전도성 콘택트들(862, 863) 및 트레이스들(864)는 단일 무전해 증착 단계 동안에 전도성 비아들(860)과 함께 형성될 수 있다. 다른 실시예들에서, 전도성 비아들(860) 및 다른 전도성 엘리먼트들(862, 863, 864)는 개별적인 무전해 증착 단계들에 의해 형성될 수 있다.
도 15를 참조하여, 미세전자 엘리먼트(820)는, 미세전자 엘리먼트의 최상부 표면(821)이 리세스의 내부 표면(841)에 인접하도록 캐리어 구조(830)의 리세스(840)로 장착되고, 미세전자 엘리먼트의 초기 저부 표면(822')은 위를 향하고 있다. 미세전자 엘리먼트(820)는, 전도성 본딩 물질 또는 예컨대 도 10을 참조하여 개시된 다른 본딩 방법들 중 임의의 방법을 사용하여 전도성 콘택트들(862)에 전도성 콘택트들(823)을 본딩함으로써 리세스(840) 내에 장착될 수 있다.
이제 도 16을 참조하면, 유전 영역(870)은 리세스(840) 내부에 형성된다. 선택적으로, 유전 영역(870)은, 그 영역의 노출된 주 표면(871)이 캐리어 구조(830)의 전면(831) 또는 유전 층(872)의 노출된 표면과 동일 평면에 있거나 실질적으로 동일 평면에 있도록 형성될 수 있다. 예를 들어, 자기 평탄화 유전 물질은 예컨대 디스펜싱 또는 스텐실 프로세스에 의해 리스세(840)에 증착될 수 있다. 다른 예에서, 유전 영역(870)의 주 표면(871)을 전면(831) 또는 유전 층(872)의 노출된 주 표면(871)로 평탄화시키기 위해, 그라인딩, 래핑, 또는 폴리싱 프로세스는 유전 영역(870)을 형성한 후에 캐리어 구조(830)의 전면(831) 또는 유전층(872)의 노출된 표면에 인가될 수 있다.
이하에서 논의되는 바와 같이, 유전 영역(870)의 주 표면(871) 및/또는 캐리어 구조(830)의 초기 전면(831')은, 캐리어 구조(830)의 두께가 두께(T2)로부터 전면(831)과 후면(832) 사이에 연장되는 두께(T3)로 감소되도록, 다른 방법들에 의해 평탄화될 수 있다.
이제 도 17을 참조하면, 한 실시예에서, 그라인딩 프로세스는, 예컨대 미세전자 엘리먼트(820)의 저부 표면(822)으로 캐리어 구조(830)의 전면(831)을 평탄화시키는 데 사용될 수 있다. 캐리어 구조(830)의 두께는 두께(T2)에서 두께(T3)로 감소되고, 미세전자 엘리먼트(820)의 두께는 초기 저부 표면(822')으로부터 물질을 제거함으로서 감소되며, 그에 의해 미세전자 엘리먼트의 최상부 표면(821)에 더 인접한 최종 저부 표면(822)을 생성한다. 예를 들어, 두께 (T2)는 약 600 ㎛ 내지 약 1 mm일 수 있으며, 두께(T3)는 약 70 ㎛ 내지 약 200 ㎛일 수 있다.
그 후, 도 12를 다시 참조하면,그라인딩 프로세스 동안 제거되었던 유전 영역(870)의 부분 및 유전 층(872)은 캐리어 구조(830)의 노출된 전면(831) 및 미세전자 유닛(820)의 노출된 저부 표면(822)에 다시 인가된다.
그 후, 애퍼처들(874)이 형성되고, 측면 에지 표면(842)을 따라 연장되는 트레이스들(8640의 수직으로 연장된 부분들의 단부들을 노출시키기 위해 유전 영역(870)을 통해 연장된다.
일단 애퍼처들(874)가 형성되면, 트레이스들(864)이, 유전 영역(870)의 주 표면(871) 및 재인가된 유전 층(872)를 따라 연장되도록 형성된다. 단자들(824)은 예컨대 무전해 증착에 의해 최상부 표면(871)에 형성되고, 단자들(824)은 전도성 트레이스들(864) 및 전도성 콘택트들(862)를 통해 전도성 콘택트들(823)에 전기적으로 연결된다. 도 6a, 6b, 6c 를 참조하여 이상에서 논의된 바와 같이, 단자들(824)이 유전 영역(870)의 주 표면(871)에서 노출되도록 단자들(824)이 주 표면(871) 아래 또는 주 표면에서 또는 주 표면 위의 높이로 연장될 수 있다.
마침내, 웨이퍼 레벨 프로세스가 미세전자 유닛들(810)을 형성하는 데 사용되었다면, 미세전자 유닛들(810)은, 쏘잉 또는 개별적인 미세전자 유닛들(810)을 형성하기 위한 다른 다이싱 방법에 의해 다이싱 레인들을 따라 서로로 부터 절단될 수 있다.
도 18a는 본 발명의 다른 실시예에 따른 미세전자 유닛을 예시한다. 미세전자 유닛(910)은 도 12에서 도시되고 이상에서 설명된 미세전자 유닛(810)과 유사하지만, 미세전자 유닛(910)은 유전 영역(970)을 통해 그 주 표면(971)으로 연장되는 트레이스들을 포함하지 않는다. 이 실시예에서, 전도성 콘택트들(963)이 미세전자 엘리먼트(920)의 전도성 콘택트들(923)에 전기으로 연결되기 때문에 전도성 콘택트들(9630은 단자들이 되도록 고려될 수 있으며, 전도성 콘택트들(963)은 전도체들(965) 또는 다른 본딩 메커니즘을 통해 외부 엘리먼트에 전기적으로 연결될 수 있다.
도 18b는 본 발명의 다른 실시예에 따른 미세전자 유닛을 예시한다. 미세전자 유닛(1010)은 이상에서 설명되고 도 12에 도시된 미세전자 유닛(810)과 유사하지만, 미세전자 유닛(1010) 내에 포함된 전도성 트레이스들(1064)이 주 표면 상으로 연장되는 것보다 유전 영역(1070)의 주 표면(1071)에서 노출된다. 이 실시예에서, 전도성 트레이스들(1064)가 미세전자 엘리먼트(1020)의 전도성 콘택트들(1023)에 전기적으로 연결되어 있기 때문에 전도성 트레이스들(1064)의 노출된 단부들은 단자들이 되도록 고려될 수 있으며, 전도성 트레이스들(1064)은 전도체들 또는 다른 본딩 메커니즘을 통해 외부 엘리먼트에 전기적으로 연결될 수 있다. 도 6a, 6b, 6c를 참조하여 설명된 바와 같이, 트레이스들(1064)은 주 표면(1071)에 의해 정의된 평면 또는 캐리어 구조(1030)의 전면(1031)에 의해 정의된 평면 위에, 그 평면과 같은 높이, 또는 그 평면 아래로 있는 높이로 연장될 수 있다.
도 18c는 본 발명의 다른 실시예를 따른 미세전자 유닛을 예시한다. 미세전 유닛(1110)은 도 12에서 도시되고 이상에서 설명된 미세전자 유닛(810)과 유사하지만, 미세전자 유닛(1110)은 캐리어 구조(1130)를 관통하는 전도성 비아들을 포함하지 않는다. 단자들(1124)은 전도체들 또는 다른 본딩 메커니즘을 통해 외부 엘리먼트에 전기적으로 연결될 수 있다. 미세전자 유닛(1110)은, 도 10에서 도시된 적층된 어셈블리(600)의 저부에서의 미세전자 유닛(610c)와 같이, 적층된 어셈블리의 저부에 포함되기에 적절하다.
도 19는 본 발명의 다른 실시예에 따른 미세전자 유닛을 예시한다. 미세전자 유닛(1210)은 이상에서 설명되고 도 12에서 도시된 미세전자 유닛(810)과 유사하지만, 미세전자 유닛(1210)은 캐리어 구조를 통해 연장되는 홀들 및 그 홀들을 통해 연장되는 전도성 비아들의 위치에 있어서 상이하다.
내부 표면으로부터 캐리어 구조를 통해 도 12에서 도시된 후면으로 연장되는 홀들 및 전도성 비아들을 가지는 것보다 오히려, 미세전자 유닛(1210)은 캐리어 구조(1230)의 전면(1231)으로부터 후면(1232)으로 연장되는 홀들(1250) 및 전도성 비아들(1260)을 포함한다. 미세전자 유닛(810)과 유사하게, 미세전자 유닛(1210)에서, 전도성 비아들(1260)은, 전도성 비아들(1260)의 외부 표면(1261)을 둘러싸는 유전 층 및/또는 유전 영역에 의해 캐리어 구조(1230)로부터 절연된다.
도 19는 본 발명의 다른 실시예에 따른 미세전자 유닛을 예시한다. 미세전자 유닛(1310)은 이상에서 설명되고 도 12에 도시된 미세전자 유닛(810)과 유사하지만, 미세전자 유닛(1310)은 캐리어 구조를 통해 연장되는 홀들과 그 홀들을 통해 연장되는 전도성 비아들의 위치에 있어서 상이하다.
도 12에 도시된 바와 같이 내부 표면으로부터 캐리어 구조를 통해 후면으로 연장되는 홀들 및 전도성 비아들을 가지는 것보다 오히려, 미세전자 유닛(1310)은 유전 영역(1370)의 주 표면(1371)으로부터 캐리어 구조(1330)을 통해 그 후면(1332)으로 연장되는 홀들(1350) 및 전도성 비아들(1360)을 포함한다. 미세전자 유닛(810)과 유사하게, 미세전자 유닛(1310)에서, 전도성 비아(1360)들은 유전 층, 및/또는 전도성 비아들(1360)의 외부 표면(1361)을 둘러싸는 유전 층에 의해 캐리어 구조(1330)으로부터 절연된다.
도 20은 도 12 내지 19b에서 이상에서 설명된 것과 유사한 복수의 미세전자 유닛들을 포함하는 적층된 어셈블리를 예시하는 단면도이다. 도시된 실시예에서, 적층된 어셈블리(1400)는 복수의 미세전자 유닛들(1410a, 1410b, 1410c (일반적으로 1410))을 포함한다. 도 20이 미세전자 유닛들(1410ㅁ, 1410b, 1410c)의 특정 예들을 포함하지만, 본 명세서에서 개시된 미세전자 유닛들 중 임의의 것은 적층된 어셈블리를 형성하기 위해 적층될 수 있다.
각각의 캐리어 구조(1430a, 1430c)의 전면에서 노출된 단자들(1424b, 1424c) 및 각각의 캐리어 구조들(1430a, 1430b)의 후면에서의 후 전도성 콘택트들(1463a, 1463b)을 제공함으로서, 몇몇의 미세전자 유닛들(1410)은 적층된 어셈블리(1400)를 형성하기 위해 한 유닛을 다른 유닛의 최상부 상에 적층될 수 있다.
그러한 배열에서, 상부 미세전자 유닛(1410a)의 후 전도성 콘택트들(1463a)은 중간 미세전자 유닛(1410b)의 단자들(1424b)과 정렬된다. 적층된 어셈블리(1400) 내의 미세전자 유닛들(1410)의 각 인접 유닛들 사이의 연결은 전도성 본드 물질 또는 전도체들(1465)를 통해 이루어 진다. 다른 예들에서, 인접 미세전자 유닛들(1410)은, 확산 본딩 또는 도 10을 참조하여 이상에서 논의된 것들과 같은 임의의 다른 적절한 본딩 메커니즘을 사용하는 것과 같이 다른 방식들로 본딩될 수도 있다. 후면(1432) 및 전면(1431) 상의 유전 층(1472) 및/또는 유전 영역(1470)은 상호연결이 제공되는 것만 제외하면 적층된 어셈블리(1400) 내의 인접 미세전자 유닛들(1410) 사이에 전기적 절연을 제공한다.
도 20에서 도시된 바와 같이, 각 캐리어 구조(1430)는 상이한 폭을 갖는 리세스(1440)을 구비할 수 있다. 예를 들어, 도시된 바와 같이, 캐리어 구조(1430a)는 그 전면을 따라 측면 방향으로 제 1 폭을 가지는 리세스(1440a)를 포함하고, 캐리어 구조(1430b)는 그 전면을 따라 측면 방향으로 제2 폭을 가지는 리세스(1440b)를 포함하며, 제2 폭은 제1 폭과 상이하다. 게다가, 미세전자 유닛(1410a)은 미세전자 유닛(1410b) 내에 포함된 미세전자 엘리먼트(1420b)과 상이한 폭을 가지는 미세전자 엘리먼트(1420a) 을 포함한다.
도 21은 도 12 내지 도 19b에서 이상에서 설명된 것들과 유사한 복수의 미세전자 유닛들을 포함하는 적층된 어셈블리를 예시하는 단면도이다. 도시된 실시예에서, 적층된 어셈블리(1500)는 복수의 미세전자 유닛들(1510a, 1510b, 1510c (일반적으로 1510))을 포함한다. 적층된 어셈블리(1500)는 이상에서 설명되고 도 20에서 도시된 적층된 어셈블리(1400)와 유사하지만, 적층된 어셈블리(1500)가 캐리어 구조를 통해 연장되는 홀들의 위치와 형태, 홀들을 통해 연장되는 전도성 비아들의 형성 및 형태, 및 미세전자 유닛들(1510)을 전기적으로 함께 연결하는 방법에 있어서 상이하다.
각 캐리어 구조를 통해 개별적으로 홀들을 형성하고 도 20에서 도시된 바와 같이 전도체들 또는 전도성 본드 물질을 통해 적층된 어셈블리에미세전자 유닛들 중 인접한 것들을 연결하는 것 보다 오히려, 적층된 어셈블리(1500) 내에서, 인접 미세전자 유닛들(1510)의 수직 적층에서의 홀들이 단일 프로세스 동안 형성되고, 인접 미세전자 유닛들(1510)에서의 전도성 비아들이 단일 프로세스에서 도금된다.
도 21에 도시된 실시예에서, 미세전자 유닛들(1510)은 수직으로 적층되고, 그 후 원통형 홀들(1550a, 1550b, 1550c)가 단일 드릴링 동작에서 각 미세전자 유닛들(1510a, 1510b, 1510c)를 통해 드릴링(drilling)된다. 특정 예들에서, 홀들(1550)은 에칭 또는 임의의 다른 적절한 프로세스에 의해 생성될 수 있다.
홀들(1550)이 형성된 후에, 유전 층 또는 영역(1552)이 각 홀들(1550a, 1550b, 1550c)의 내부 표면들(1551a, 1551b, 1551c)에 인가되거나 각 홀들 내부에 충진되며, 필요하다면 애퍼처(1553)이 유전층 또는 영역(1552)을 통해 드릴링된다.
다음에, 단일 전도성 비아(1560)이 각 애퍼처(1553) 내부에 도금된다. 전도성ㄷ 비아(1560)는 수직으로 적층된 미세전자 유닛들(1510) 모두를 통해 연장되며, 그로 인해 미세전자 유닛들이 기계적으로 전기적으로 함께 연결된다.
도 1a를 참조하여 이상에서 논의된 바와 같이, 전도성 비아(1560)는 프로세스 조건들에 따라 고형(solid) 또는 빈 형태(hollow) 로 형성될 수 있다. 예를 들어, 전도성 비아(1560)는, 전도성 비아(1560)의 중심을 통해 연장되는 내부 애퍼처가 존재하도록, 홀들(1550)을 절연하는 유전 층 또는 영역(1552)의 등각 도금에 의해 형성될 수 있다. 이러한 내부 애퍼처는 유전 물질로 충진되거나, 또는 개방되도록 남겨질 수 있다.
도 10 또는 20을 참조하여 이상에서 설명된 바와 같이, 각 캐리어 구조(1530)는 적층된 어셈블리(1500) 내의 임의의 다른 캐리어 구조의 리세스에 비교하여 상이한 폭을 갖는 리세스(1540)를 가질 수 있다. 게다가, 각 미세전자 유닛(1510)은 적층된 어셈블리(1500) 내의 임의의 다른 미세전자 유닛 내에 포함된 다른 미세전자 엘리먼트와 상이한 폭을 갖는 미세전자 엘리먼트(1520)를 포함할 수 있다. 다양한 폭들을 가지는 미세전자 엘리먼트들(1520)은, 예를 들어 특정 캐리어 구조들(1530) 내에 상이한 크기의 리세스들을 포함시키거나 예컨대 도 20에서 도시된 바와 같이, 상이한 트레이스 라우팅들을 특정 캐리어 구조들(1530)에 인가시킴으로서, 공통 폭을 갖는 캐리어 구조들(1530)의 적층으로 통합될 수 있다.
도 22는 다른 실시예에 따른 복수의 패키징된 칩들을 포함하는 적층된 웨이퍼 레벨의 어셈블리를 예시하는 단면도이다. 도 3c를 참조하여 이상에서 논의된 바와 같이, 그들이 형성할 캐리어 구조들 및 미세전자 유닛들은 웨이퍼-레벨 프로세싱, 즉 복수의 캐리어 구조들(30)이 웨이퍼의 부분으로서 또는 반도체 또는 금속 웨이퍼 전체로서 함께 연결되어 있는 동안 복수의 캐리어 구조들(30)에 동시에 수행되는 프로세싱에 의해, 동시에 처리될 수 있다. 미세전자 유닛들의 제조가 완료된 후에, 웨이퍼는 다이싱 레인들을 따라 개별 패키징된 미세전자 유닛들로 절단될 수 있다.
도 22에서 예시된 바와 같이, 웨이퍼들(1600)의 적층된 어셈블리는 웨이퍼들(1608a, 1608b, 1608c, 1608d, (일반적으로 1608))을 포함한다. 각 웨이퍼(1608)는 복수의 미세전자 유닛들(810)(도 12)를 포함하고, 미세전자 유닛(810)은 도 12-17을 참조하여 이상에서 논의된 프로세스를 따라 형성된다.
각 웨이퍼(1608)의 각각의 미세전자 유닛(810)은 상대적으로 짧은 전기 연결을 통해 도면의 수직 방향으로 인접 미세전자 유닛(810)에 연결될 수 있으며, 이것은 통상적인 적층 구성들에서의 미세전자 디바이스들 간의 더 긴 전기 연결들에 비교하여 이점이 될 수 있다. 도 22에 도시된 바와 같이, 상부 미세전자 유닛(810)의 후 전도성 콘택트(863)은 전도성 상호연결 엘리먼트(1614)를 통해 하부 미세전자 유닛(810)의 단자(824)에 전기적으로 연결된다.
각 전도성 상호연결 엘리먼트(1614)는, 예컨대, 주석 또는 솔더 등과 같은 몬드 금속, 활산 본딩, 열압착, 이방 전도성 접착제, 또는 임의의 다른 적절한 본딩 메커니즘 또는 물질로, 상부 미세전자 유닛(810)의 후 전도성 콘택트(863)와 하부 미세전자 유닛(810)의 단자(824)에 연결될 수 있다. 특정 실시예에서, 전도성 상호연결 엘리먼트들(1614)는 상부 웨이퍼(1608)을 하부 웨이퍼(1608)에 연결시키도록 구성되는 재분배 층(redistribution layer)에 포함될 수 있다.
웨이퍼(1608)가 비록 도 22에서 전도성 상호연결 엘리먼트들(1614)에 의해 함께 전기적으로 연결되는 것으로 도시어 있지만, 예시적인 실시예에서, 전도성 상호연결 엘리먼트들(1614)는 누락될 수 있다. 그러한 실시예에서, 후 전도성 콘택트(863)는, 예컨대 전도성 콘택트(863) 및/또는 단자(824)가 연장된 본드 패드의 형태로 되어 있는 경우, 전도성 상호연결 엘리먼트(1614)의 사용 없이 단자(824)에 전기적으로 연결되고, 후 전도성 콘택트들 및 단자들이 서로를 접하도록 정렬된다.
몇몇 실시예들에서, 특정 미세전자 유닛(810)의 모든 단(예컨대, 캐리어 구조(830)의 전면(831)에 위치된 각 단자(824) 또는 전도성 콘택트(862), 또는 후면(832)에 위치된 각 전도성 콘택트(863)) 가 인접 미세전자 유닛(810)의 대응 단자에 연결될 필요는 없다.
웨이퍼들(1608a, 1608b, 1608c, 1608d)은 도 10, 20, 또는 21을 참조하여 이상에서 설명된 바와 같이 적층되고 함께 전기적으로 연결된다. 웨이퍼들(1608)이 함께 연결된 후에, 개별 적층 어셈블리들(1601, 1602, 1603)은 개별 미세전자 유닛들(810) 사이의 경계들에 위치된 다이싱 레인들(1612)을 따라 적층된 어셈블리들을 절단해 냄으로써 생성될 수 있다.
도 10, 20, 및 21을 참조하여 이상에서 논의된 바와 같이, 특정의 적층된 어셈블리(1601, 1602, 1603)로의 각 미세전자 유닛(810)은 그 적층된 어셈블리로 임의의 다른 캐리어 구조의 리세스에 비교하여 상이한 폭을 갖는 리세스(840)을 포함할 수 있다. 게다가, 각 미세전자 유닛(810)은 그 적층된 어셈블리로 임의의 다른 미세전자 유닛에 포함된 미세전자 엘리먼트와 상이한 폭을 갖는 미세전자 엘리먼트를 포함할 수 있다.
미세전자 유닛(1710)을 제조하는 방법이 도 23a 내지 도 25를 참조하여 이제 설명될 것이다. 그러한 방법은, 도 1a를 참조하여 이상에서 설명된 단계들을 수행함으로써 그 방법을 종료하는 것 보다 이하에서 설명되는 단계들을 수행한다는 것을 제외하면, 도 2-7을 참조하여 이상에서 도시되고 설명된 것과 동일한 초기 단계들을 공유한다.
이제 도 23a 및 24 를 참조하면, 그라인딩, 폴리싱, 또는 에칭 프로세스가, 예컨대 미세전자 엘리먼트(20)의 초기 저부 표면(22')으로 캐리어 구조(30)의 초기 후면(32')을 평탄화시키기 위해 사용될 수 있다. 캐리어 구조(30)의 두께는 초기 두께(T1)으로부터 두께(T4)로 감소될 수 있으며, 미세전자 엘리먼트(20)의 두께는 초기 저부 표면(22')으로부터 물질을 물질을 제거하여 감소될 수 있으며, 그로 인해 미세전자 엘리먼트(20)의 최상부 표면(21)에 더 근접한 최종 저부 표면(22)을 생성한다. 예를 들어, 두께(T1)은 약 600 ㎛ 내지 약 1 mm일 수 있으며, 두께(T4)는 약 70 ㎛ 내지 약 200 ㎛일 수 있다.
도 23a에 도시된 미세전자 유닛(1710)을 제조하는 단계의 대안적인 실시예에서, 도 23b에서 도시된 미세전자 유닛(1710')은 그라인딩, 폴리싱, 또는 에칭 프로세스가 수행되기 전에 생성될 수 있다. 도 23b에서 도시된 실시예에서, 각 홀(50')은 전면(31)으로부터 캐리어 구조(30')를 통해 초기 후면(32')의 아래에 있는 저부 표면(34)으로 연장될 수 있다. 홀들(50')은 전면(31)에서보다 내부의 저부 표면들(34)에서 그 폭들이 더 큰 재진입 형태를 갖도록 도시된다. 다른 예들에서, 홀들(50')은 전면 및 저부 표면들에서 동일한 폭들을 가질 수 있거나, 그 저부 표면에서보다 전면에서 더 큰 폭들을 가질 수 있다.
초기 후면(32')을 그라인딩, 폴리싱, 또는 에칭함에 의해 캐리어 구조(30')를 평탄화한 후에, 홀들(50')은 도 24에 도시된 캐리어 구조를 통해 홀들이 완전히 연장되도록 후면(32)에서 노출된다. 특정 예에서, 최상부 표면을 평탄화시키는 단계 후에 홀들이 캐리어 구조의 최상부 표면에서 노출되도록, 홀들이 후면으로부터 캐리어 구조를 통해 초기 전면 아래의 위치로 연장될 수 있다. 캐리어 구조를 통해 부분적으로 연장되는 홀들을 형성하는 단계와 평탄화 단계 동안 홀들을 노출시키는 단계가 본 명세서에서 개시된 캐리어 구조 실시예들 중 임의의 실시예에 적용될 수 있다.
도 24 및 도 25에 도시된 바와 같이, 캐리어 구조(30")는, 리세스(40)의 저부에 내부 표면을 갖는 도 1a에서 도시된 리세스(40)보다 오히려, 캐리어 구조(30")를 통해 전면(31)으로부터 후면(32)으로 완전히 연장되는 개구(43)를 가지도록 생성된다. 특정 실시예에서, 캐리어 구조(30")는, 캐리어 구조(30)의 초기 후면(32')을 그라인딩, 폴리싱, 또는 에칭함으로써 개구(43)를 생성하는 것보다 오히려, 개구(43)를 포함하는 고리 형태를 갖도록 형성될 수 있다.
그 후, 도 25를 참조하면, 유전 층(73)이 캐리어 구조(30)의 후면(32)에 인가되고, 전도성 비아들(60)이 유전층 또는 영역에 의해 각 홀(50)의 내부 표면(51)으로부터 절연된다(도시되지 않음, 그러나 다른 실시예들에 관하여 이상에서 설명된 유전층들 및/또는 영역들을 증착하는 데 사용된 것과 유사한 방식으로 증착됨).
그 후, 트레이스들(64) 및 전도성 콘택트들(62, 63)이 전도성 비아들(60)에 단자들(24)을 전기적으로 연결하도록 형성된다. 몇몇 실시예들에서, 전도성 콘택트들(62, 63) 및 트레이스들(64)이 단일 무전해 증착 단계 동안에 전도성 비아들(60)과 함께 형성될 수 있다. 다른 실시예들에서, 전도성 비아들(60) 및 다른 전도성 엘리먼트들(62, 63, 64)가 개별 무전해 증착 단계들에 의해 형성될 수 있다.
미세전자 유닛들을 형성하기 위해 본 명세서에서 개시된 방법들은, 단일 캐리어 구조와 같이 미세전자 기판에 적용될 수 있거나, 고정적으로 규정된 간격들로 또는 동시의 프로세싱을 위한 캐리어 상에 유지될 수 있는 복수의 캐리어 구조들에 동시에 적용될 수 있다. 대안적으로, 본 명세서에서 개시된 방법들은, 웨이퍼-레벨, 패널 레벨, 또는 스트립-레벨 스케일 상에서 복수의 캐리어 구조들에 관하여 동시에 이상에서 설명된 바와 같은 프로세싱을 수행하기 위해, 캐리어 구조, 또는 웨이퍼 또는 웨이퍼의 일부분의 형태로 함께 부착된 복수의 캐리어 구조들을 포함하하는 엘리먼트에 적용될 수 있다. 이상에서 논의된 구조들은 특별한 3차원적 상호연결 능력들을 제공한다. 이 능력들은 임의의 유형의 칩들과 함께 사용될 수 있다. 단순히 예에 의해, 칩들의 이하의 조합들은 이상에서 논의된 구조들로 포함될 수 있다: (i) 프로세서 및 프로세서와 함께 사용된 메모리; (ii) 동일한 유형의 복수의 메모리 칩들; (iii) DRAM 및 SRAM 과 같은 다양한 유형들의 복수의 메모리 칩들; (iv) 이미지 센서, 및 그 센서로부터 이미지를 처리하기 위해 사용되는 이미지 프로세서; (v) 주문형 집적 회로("ASIC") 및 메모리.
이상에서 논의된 구조들은 다양한 전자 시스템들의 구성으로 이용될 수 있다. 예를 들어, 본 발명의 추가적인 실시예에 따른 시스템(1800)은 다른 전자 컴포넌트들(1808, 1810)과 결합하여 이상에서 설명된 구조(1806)를 포함한다. 도시된 예에서, 컴포넌트(1808)는 반도체 칩인 반면에 컴포넌트(1810)는 디스플레이 스크린이지만, 임의의 다른 컴포넌트들이 사용될 수 있다. 물론, 예시의 명확성을 위해 단지 두 개의 부가 컴포넌트들이 도 26에 도시되었지만, 그 시스템은 임의의 수의 그러한 컴포넌트들을 포함할 수도 있다. 이상에서 설명된 구조(1806)는, 예컨대 도 1a 및 1b와 연결하여 이상에서 논의된 미세전자 유닛이거나, 도 10을 참조하여 논의된 복수의 미세전자 유닛들을 통합하는 구조일 수도 있다. 더 다양하게는, 둘 모두가 제공될 수도 있으며, 임의의 수의 그러한 구조들이 사용될 수 있다.
구조(1806) 및 컴포넌트들(1808, 1810)이 공통 하우징(1801)에 장착되고, 개략적으로 파선들로 도시되며, 원하는 회로를 형성하기에 필요한 만큼 서로 전기적으로 상호연결된다. 도시된 예시 시스템에서, 그 시스템은 가요성 인쇄 회로 기판과 같은 회로 패널(1802)을 포함하고, 회로패널은 수많은 컨덕터들(1804)을 포함하며, 그 컨덕터들 중 단지 하나만 도 26에 도시되어 있고, 컴포넌트들을 서로 상호연결한다. 그러나, 이것은 단지 예시적인 것이며, 전기 연결들을 만드는 임의의 적절한 구조가 사용될 수 있다.
예컨대 셀룰러 전화 또는 PDA(Personal Digital Assistant)에서, 하우징(1801)이 사용가능한 유형의 휴대용 하우징으로서 도시되며, 스크린(1810)은 하우징의 표면에서 노출된다. 구조(1806)이 이미징 칩과 같은 감광 엘리먼트를 포함하는 경우, 렌즈(1811) 또는 다른 광학 디바이스가 또한 그 구조에 광을 라우팅하기 위해 제공될 수 있다. 다시, 도 26에 도시된 간략화된 시스템은 단순히 예시적이다; 데스크톱 컴퓨터들, 라우터들 등과 같은 고정된 구조들로서 공통적으로 간주되는 시스템들을 포함하여, 다른 시스템들이 이상에서 논의된 구조들을 사용하여 이루어질 수 있다.
본 명세서에서 개시된 비아들 및 비아 컨덕터들은, 2010년 7월 23일에 출원된, 공동계류중이고 공동양도된 미국 특허출원 제12/842,612호, 제12/842,651호, 제12/842,669호, 제12/842,692호, 및 제12/842,717호와 발행된 미국 특허 공개 공보 제2008/0246136호에 더 상세히 개시된 바와 같은 프로세스들에 의해 형성될 수 있으며, 그 개시들은 본 명세서에서 참조로 결합된다.
본 명세서에서 본 발명이 특정 실시예들을 참조하여 설명되었지만, 이 실시예들은 단순히 본 발명의 원칙들과 애플리케이션들의 예시가 될 뿐이라는 것이 이해되어야 한다. 그러므로 수많은 변형들이 예시적인 실시예들에 이루어질 수 있으며, 첨부된 청구범위에 의해 정의된 본 발명의 취지 및 범위로부터 이탈하지 않고 다른 배열들이 고알될 수 있다는 것을 이해해야 한다.
본 명세서에서 제시된 다양한 청구범위들 및 특징물들은 초기 청구범위에 제시된 것과 상이한 방식들로 결합될 수 있다는 것이 이해되어질 것이다. 또한 개별 실시예들과 연결하여 설명된 특징물들은 설명된 실시예들 중 다른 것들과 공유될 수 있음이 이해되어질 것이다.
산업상 이용가능성
본 발명은 미세전자 유닛들 및 미세전자 유닛들을 제조하는 방법을 포함하지만 그에 제한되지는 않는 폭넓은 산업상 이용가능성을 갖는다.

Claims (18)

  1. 미세전자 유닛을 제조하는 방법으로서,
    최상부 표면과 상기 최상부 표면으로부터 이격된 저부 표면을 구비하는 미세전자 엘리먼트 및 상기 최상부 표면에서의 복수의 콘택트들을, 전면과 상기 전면으로부터 이격된 후면을 구비하는 캐리어 구조의 리세스로 위치시키는 단계 - 상기 캐리어 구조는 반도체 물질 또는 유리 중 적어도 하나를 포함하고 상기 캐리어 구조의 단자들과의 콘택트들을 전기적으로 상호연결시키며, 상기 미세전자 엘리먼트의 최상부 표면 또는 저부 표면은 상기 리세스 내에서 상기 캐리어 구조의 내부 표면에 인접하게 위치됨 -;
    상기 리세스에 유전 영역을 인가하는 단계 - 상기 유전 영역은 상기 미세전자 엘리먼트의 적어도 최상부 표면과 접촉함 -; 및
    상기 캐리어 구조의 전면과 동일 평면상에 또는 상기 전면 위에 위치되는 평면적인 표면을 정의하기 위해 상기 유전 영역을 평탄화시키는 단계
    를 포함하는,
    미세전자 유닛을 제조하는 방법.
  2. 제1항에 있어서,
    포토리소그래피 패터닝 프로세스를 사용하여 상기 유전 영역 상에 트레이스들을 도금하는 단계를 더 포함하는, 미세전자 유닛을 제조하는 방법.
  3. 제1항에 있어서,
    상기 유전 영역을 상기 리세스에 인가하는 단계는 상기 리세스의 내부 표면 전체 위에 층을 인가하는 것을 포함하는, 미세전자 유닛을 제조하는 방법.
  4. 제1항에 따른 방법을 포함하는 미세전자 유닛들의 적층된 어셈블리를 제조하는 방법으로서,
    제2 미세전자 유닛의 최상부 상에 제1 미세전자 유닛을 적층하는 단계; 및
    전도성 본드 물질을 통해 상기 제2 미세전자 유닛에 상기 제1 미세전자 유닛을 연결하는 단계를 더 포함하는, 미세전자 유닛들의 적층된 어셈블리를 제조하는 방법.
  5. 제1항에 있어서,
    상기 유전 영역을 평탄화시키는 단계는, 상기 미세전자 엘리먼트의 저부 표면과 상기 캐리어 구조의 전면의 부분을 그라인딩, 폴리싱, 또는 에칭하는 것을 포함하는, 미세전자 유닛을 제조하는 방법.
  6. 제1항에 있어서,
    상기 미세전자 엘리먼트의 저부 표면은 상기 리세스 내에서 상기 캐리어 구조의 내부 표면에 인접하게 위치되고,
    상기 미세전자 엘리먼트의 저부 표면이 상기 캐리어 구조의 후면에서 노출될 때까지 상기 미세전자 엘리먼트의 저부 표면 및 상기 캐리어 구조의 후면의 부분을 그라인딩하는 단계를 더 포함하는, 미세전자 유닛을 제조하는 방법.
  7. 제6항에 있어서,
    상기 전면으로부터 상기 캐리어 구조를 통해 상기 후면으로 연장되는 복수의 전도성 비아들을 형성하는 단계를 더 포함하는, 미세전자 유닛을 제조하는 방법.
  8. 제7항에 있어서,
    상기 복수의 전도성 비아들을 형성하는 단계는 상기 전면으로부터 상기 캐리어 구조를 통해 상기 후면 아래의 위치로 연장되는 복수의 소켓들을 형성하는 것을 포함하고,
    상기 캐리어 구조의 후면의 부분을 그라인딩하는 단계는 복수의 소켓들이 상기 후면에서 노출될 때까지 상기 후면을 그라인딩하여 그로 인해 상기 복수의 전도성 비아들이 되는 것을 포함하는, 미세전자 유닛을 제조하는 방법.
  9. 제1항에 있어서,
    상기 유전 영역의 주 표면으로부터 상기 캐리어 구조를 통해 상기 후면으로 연장되는 복수의 전도성 비아들을 형성하는 단계를 더 포함하는, 미세전자 유닛을 제조하는 방법.
  10. 제1항에 있어서,
    상기 후면으로부터 상기 캐리어 구조를 통해 상기 전면으로 연장되는 복수의 전도성 비아들을 형성하는 단계를 더 포함하는, 미세전자 유닛을 제조하는 방법.
  11. 제10항에 있어서,
    상기 복수의 전도성 비아들을 형성하는 단계는 상기 후면으로부터 상기 캐리어 구조를 통해 상기 전면 아래의 위치로 연장되는 복수의 소켓들을 형성하는 것을 포함하고, 상기 유전 영역을 평탄화시키는 단계는 상기 복수의 소켓들이 상기 전면에서 노출될 때까지 상기 캐리어 구조의 전면을 그라인딩, 폴리싱, 또는 에칭하여 그로 인해 상기 복수의 전도성 비아들이 되도록 하는 것을 포함하는, 미세전자 유닛을 제조하는 방법.
  12. 제10항에 있어서,
    상기 캐리어 구조가 그 에지에서 적어도 하나의 다른 캐리어 구조에 부착되도록 유지되는 동안, 상기 리세스를 형성하는 단계, 상기 복수의 전도성 비아들을 형성하는 단계, 상기 단자들을 형성하는 단계, 상기 유전 영역을 인가하는 단계, 및 상기 유전 영역을 평탄화시키는 단계가 수행되는, 미세전자 유닛을 제조하는 방법.
  13. 제10항에 따른 방법을 포함하는 미세전자 유닛들의 적층된 어셈블리를 제조하는 방법으로서,
    제2 미세전자 유닛의 최상부 상에 제1 미세전자 유닛을 적층하는 단계; 및
    상기 제2 미세전자 유닛에 상기 제1 미세전자 유닛을 연결하는 단계를 더 포함하고,
    상기 복수의 전도성 비아들을 형성하는 단계 및 상기 제2 미세전자 유닛에 상기 제1 미세전자 유닛을 연결하는 단계는, 상기 적층하는 단계 후에 상기 제1 미세전자 유닛과 상기 제2 미세전자 유닛의 둘 다를 통해 연장하는 홀들을 드릴링하는(drilling) 단계 및 상기 홀들을 전도성 재료로 도금하는 단계를 포함하는, 미세전자 유닛들의 적층된 어셈블리를 제조하는 방법.
  14. 제1항에 있어서,
    상기 리세스의 내부 표면으로부터 상기 캐리어 구조를 통해 상기 후면으로 연장되는 복수의 전도성 비아들을 형성하는 단계를 더 포함하는, 미세전자 유닛을 제조하는 방법.
  15. 제14항에 있어서,
    상기 캐리어 구조가 그 에지에서 적어도 하나의 다른 캐리어 구조에 부착되어 유지되는 동안, 상기 리세스를 형성하는 단계, 상기 복수의 전도성 비아들을 형성하는 단계, 상기 단자들을 형성하는 단계, 상기 유전 영역을 인가하는 단계, 및 상기 유전 영역을 평탄화시키는 단계가 수행되는, 미세전자 유닛을 제조하는 방법.
  16. 제14항에 따른 방법을 포함하는 미세전자 유닛들의 적층된 어셈블리를 제조하는 방법으로서,
    제2 미세전자 유닛의 최상부 상에 제1 미세전자 유닛을 적층하는 단계; 및
    전도성 본드 물질을 통해 상기 제1 미세전자 유닛을 상기 제2 미세전자 유닛에 연결하는 단계를 더 포함하는, 미세전자 유닛들의 적층된 어셈블리를 제조하는 방법.
  17. 제14항에 있어서,
    상기 리세스의 내부 표면에 인접하여 위치된 전도성 패드들에 상기 미세전자 엘리먼트의 콘택트들을 연결하는 단계를 더 포함하고,
    상기 복수의 전도성 비아들을 형성하는 단계는 상기 캐리어 구조의 후면으로부터 상기 전도성 패드들로 연장되는 상기 비아들을 형성하는 것을 포함하는, 미세전자 유닛을 제조하는 방법.
  18. 제14항에 있어서,
    상기 리세스의 내부 표면을 코팅하는 유전 층에 상기 미세전자 엘리먼트를 연결하는 단계를 더 포함하고,
    상기 복수의 전도성 비아들을 형성하는 단계는 상기 캐리어 구조의 후면으로부터 상기 미세전자 엘리먼트의 콘택트들로 연장되는 홀들을 형성하는 것을 포함하고, 상기 복수의 전도성 비아들을 형성하는 단계는 상기 홀들을 전기도금하는 것에 의해 수행되는, 미세전자 유닛을 제조하는 방법.
KR1020167024607A 2010-07-23 2010-10-15 어셈블리 후 평탄화를 갖는 미세전자 엘리먼트 KR101736890B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/842,587 2010-07-23
US12/842,587 US8847376B2 (en) 2010-07-23 2010-07-23 Microelectronic elements with post-assembly planarization
PCT/US2010/052792 WO2012011933A1 (en) 2010-07-23 2010-10-15 Microelectronic elements with post-assembly planarization

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167011759A Division KR101656814B1 (ko) 2010-07-23 2010-10-15 어셈블리 후 평탄화를 갖는 미세전자 엘리먼트

Publications (2)

Publication Number Publication Date
KR20160107364A true KR20160107364A (ko) 2016-09-13
KR101736890B1 KR101736890B1 (ko) 2017-05-17

Family

ID=45493456

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020167011759A KR101656814B1 (ko) 2010-07-23 2010-10-15 어셈블리 후 평탄화를 갖는 미세전자 엘리먼트
KR1020137004346A KR101619942B1 (ko) 2010-07-23 2010-10-15 어셈블리 후 평탄화를 갖는 미세전자 엘리먼트
KR1020167024607A KR101736890B1 (ko) 2010-07-23 2010-10-15 어셈블리 후 평탄화를 갖는 미세전자 엘리먼트

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020167011759A KR101656814B1 (ko) 2010-07-23 2010-10-15 어셈블리 후 평탄화를 갖는 미세전자 엘리먼트
KR1020137004346A KR101619942B1 (ko) 2010-07-23 2010-10-15 어셈블리 후 평탄화를 갖는 미세전자 엘리먼트

Country Status (8)

Country Link
US (5) US8847376B2 (ko)
EP (1) EP2596689B1 (ko)
JP (3) JP5663662B2 (ko)
KR (3) KR101656814B1 (ko)
CN (2) CN106024721A (ko)
BR (1) BR112013001774A2 (ko)
TW (1) TWI470751B (ko)
WO (1) WO2012011933A1 (ko)

Families Citing this family (184)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US9941195B2 (en) 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US8502340B2 (en) 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US8975751B2 (en) 2011-04-22 2015-03-10 Tessera, Inc. Vias in porous substrates
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8723049B2 (en) 2011-06-09 2014-05-13 Tessera, Inc. Low-stress TSV design using conductive particles
US8552518B2 (en) * 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8546951B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8546900B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8604576B2 (en) 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
US9018725B2 (en) 2011-09-02 2015-04-28 Optiz, Inc. Stepped package for image sensor and method of making same
TWI515864B (zh) 2011-10-03 2016-01-01 英帆薩斯公司 具有自封裝中心偏移之端子格柵之短線最小化
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
KR101894823B1 (ko) 2011-10-03 2018-09-04 인벤사스 코포레이션 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8436457B2 (en) * 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
US8432011B1 (en) 2011-12-06 2013-04-30 Optiz, Inc. Wire bond interposer package for CMOS image sensor and method of making same
US20130154106A1 (en) * 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US8570669B2 (en) 2012-01-23 2013-10-29 Optiz, Inc Multi-layer polymer lens and method of making same
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8692344B2 (en) 2012-03-16 2014-04-08 Optiz, Inc Back side illuminated image sensor architecture, and method of making same
FR2988712B1 (fr) * 2012-04-02 2014-04-11 St Microelectronics Rousset Circuit integre equipe d'un dispositif de detection de son orientation spatiale et/ou d'un changement de cette orientation.
US9233511B2 (en) 2012-05-10 2016-01-12 Optiz, Inc. Method of making stamped multi-layer polymer lens
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8921759B2 (en) 2012-07-26 2014-12-30 Optiz, Inc. Integrated image sensor package with liquid crystal lens
US9391008B2 (en) * 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9064977B2 (en) 2012-08-22 2015-06-23 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9093457B2 (en) 2012-08-22 2015-07-28 Freescale Semiconductor Inc. Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof
US9190390B2 (en) 2012-08-22 2015-11-17 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US8846447B2 (en) 2012-08-23 2014-09-30 Invensas Corporation Thin wafer handling and known good die test method
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8759930B2 (en) 2012-09-10 2014-06-24 Optiz, Inc. Low profile image sensor package
US8963335B2 (en) 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer
KR101419600B1 (ko) * 2012-11-20 2014-07-17 앰코 테크놀로지 코리아 주식회사 지문인식센서 패키지 및 그 제조 방법
US9076785B2 (en) 2012-12-11 2015-07-07 Invensas Corporation Method and structures for via substrate repair and assembly
JP2014165210A (ja) * 2013-02-21 2014-09-08 Fujitsu Component Ltd モジュール基板
US9219091B2 (en) 2013-03-12 2015-12-22 Optiz, Inc. Low profile sensor module and method of making same
US9190443B2 (en) 2013-03-12 2015-11-17 Optiz Inc. Low profile image sensor
US9299670B2 (en) 2013-03-14 2016-03-29 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9524950B2 (en) 2013-05-31 2016-12-20 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9142695B2 (en) 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
EP3036766A4 (en) 2013-08-21 2017-09-06 Intel Corporation Bumpless die-package interface for bumpless build-up layer (bbul)
US9496247B2 (en) * 2013-08-26 2016-11-15 Optiz, Inc. Integrated camera module and method of making same
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9461190B2 (en) 2013-09-24 2016-10-04 Optiz, Inc. Low profile sensor package with cooling feature and method of making same
US9036363B2 (en) 2013-09-30 2015-05-19 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication
US9025340B2 (en) 2013-09-30 2015-05-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with in-trench package surface conductors and methods of their fabrication
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
CN104681510A (zh) * 2013-12-03 2015-06-03 晟碟信息科技（上海）有限公司 用于嵌入半导体裸片的桥结构
US9305911B2 (en) * 2013-12-05 2016-04-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
US9263420B2 (en) * 2013-12-05 2016-02-16 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication
US9711376B2 (en) 2013-12-06 2017-07-18 Enablink Technologies Limited System and method for manufacturing a fabricated carrier
US9735032B2 (en) 2013-12-06 2017-08-15 Enablink Technologies Limited System and method for manufacturing a fabricated carrier
US9786518B2 (en) 2013-12-06 2017-10-10 Enablink Technologies Limited System and method for manufacturing a cavity down fabricated carrier
US9667900B2 (en) 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
KR20150086779A (ko) * 2014-01-20 2015-07-29 재단법인 다차원 스마트 아이티 융합시스템 연구단 소자 패키지 및 그 제작 방법
US9466554B2 (en) * 2014-02-13 2016-10-11 Qualcomm Incorporated Integrated device comprising via with side barrier layer traversing encapsulation layer
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9087759B1 (en) 2014-03-28 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming an image sensor device and method of forming the same
DE102014206608A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206601A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
KR102146131B1 (ko) * 2014-04-07 2020-08-21 에스케이하이닉스 주식회사 패키지 적층 소자
US9305874B2 (en) * 2014-04-13 2016-04-05 Infineon Technologies Ag Baseplate for an electronic module and method of manufacturing the same
US9985063B2 (en) 2014-04-22 2018-05-29 Optiz, Inc. Imaging device with photo detectors and color filters arranged by color transmission characteristics and absorption coefficients
US9524917B2 (en) 2014-04-23 2016-12-20 Optiz, Inc. Chip level heat dissipation using silicon
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9741649B2 (en) * 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US10257937B2 (en) 2014-07-07 2019-04-09 Infineon Technologies Austria Ag Device for electrically coupling a plurality of semiconductor device layers by a common conductive layer
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
JP6554338B2 (ja) * 2014-07-28 2019-07-31 ローム株式会社 半導体装置
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
TWI560827B (en) * 2014-09-15 2016-12-01 Siliconware Precision Industries Co Ltd Semiconductor package and its carrier structure and method of manufacture
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
CN105704924A (zh) * 2014-11-24 2016-06-22 深南电路有限公司 一种封装基板的方法及电路板
TWI571983B (zh) * 2014-11-25 2017-02-21 矽品精密工業股份有限公司 電子封裝件及其製法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US10388607B2 (en) 2014-12-17 2019-08-20 Nxp Usa, Inc. Microelectronic devices with multi-layer package surface conductors and methods of their fabrication
US9693488B2 (en) * 2015-02-13 2017-06-27 Deere & Company Electronic assembly with one or more heat sinks
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10090241B2 (en) * 2015-05-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Device, package structure and method of forming the same
CN105047628B (zh) * 2015-06-05 2017-08-22 苏州迈瑞微电子有限公司 晶圆级芯片tsv封装结构及其封装方法
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
US10276541B2 (en) 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package structure and methods of forming same
CN105023900A (zh) * 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP6862087B2 (ja) * 2015-12-11 2021-04-21 株式会社アムコー・テクノロジー・ジャパン 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
US10224269B2 (en) * 2015-12-17 2019-03-05 International Business Machines Corporation Element place on laminates
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN105575913B (zh) * 2016-02-23 2019-02-01 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构
US11114353B2 (en) * 2016-03-30 2021-09-07 Intel Corporation Hybrid microelectronic substrates
JP6761592B2 (ja) * 2016-03-31 2020-09-30 大日本印刷株式会社 電子デバイス及びその製造方法
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
JP6716363B2 (ja) 2016-06-28 2020-07-01 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及びその製造方法
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US11189576B2 (en) 2016-08-24 2021-11-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
CN106129023A (zh) * 2016-08-30 2016-11-16 华天科技（昆山）电子有限公司 双面贴装的扇出封装结构及封装方法
KR102506428B1 (ko) * 2016-09-30 2023-03-06 삼성전자 주식회사 전자 장치 및 이의 노이즈 제어 방법
KR102537528B1 (ko) * 2016-10-19 2023-05-26 삼성전자 주식회사 반도체 패키지 제조 방법
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
CN106599424B (zh) * 2016-12-05 2019-10-15 重庆邮电大学 基于微电子工艺的智能化结构变换系统
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP2018121043A (ja) * 2017-01-24 2018-08-02 力成科技股▲分▼有限公司 パッケージ構造およびその製造方法
US10522505B2 (en) 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US10644046B2 (en) * 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
US20190006331A1 (en) * 2017-06-30 2019-01-03 Intel Corporation Electronics package devices with through-substrate-vias having pitches independent of substrate thickness
US20190011497A1 (en) * 2017-07-09 2019-01-10 Texas Instruments Incorporated Test Fixture with Sintered Connections Between Mother Board and Daughter Board
KR102144933B1 (ko) * 2017-08-04 2020-08-18 주식회사 네패스 칩 패키지 및 그 제조방법
CN108807316B (zh) * 2017-08-14 2020-07-10 苏州捷芯威半导体有限公司 半导体封装结构及半导体器件
CN107452689A (zh) * 2017-09-14 2017-12-08 厦门大学 三维系统级封装应用的内嵌扇出型硅转接板及制作方法
US11515259B2 (en) * 2017-11-10 2022-11-29 Lpkf Laser & Electronics Ag Method and device for the integration of semiconductor wafers
US11328969B2 (en) * 2017-11-16 2022-05-10 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof
US10354978B1 (en) * 2018-01-10 2019-07-16 Powertech Technology Inc. Stacked package including exterior conductive element and a manufacturing method of the same
DE102018100946A1 (de) * 2018-01-17 2019-07-18 Osram Opto Semiconductors Gmbh Bauteil und verfahren zur herstellung eines bauteils
KR102015910B1 (ko) * 2018-01-24 2019-10-23 삼성전자주식회사 팬-아웃 센서 패키지
US10573573B2 (en) * 2018-03-20 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and package-on-package structure having elliptical conductive columns
CN110299328B (zh) * 2018-03-21 2021-08-13 华为技术有限公司 一种堆叠封装器件及其封装方法
KR102578881B1 (ko) * 2018-03-23 2023-09-15 주식회사 네패스 전력 반도체 패키지 및 그 제조 방법
IL279384B2 (en) 2018-09-14 2024-10-01 Illumina Inc Flow cells and related methods
CN112740382B (zh) 2018-09-28 2024-06-21 株式会社村田制作所 层叠体及层叠体的制造方法
WO2020129808A1 (ja) * 2018-12-21 2020-06-25 株式会社村田製作所 電子部品モジュールの製造方法及び電子部品モジュール
KR102671978B1 (ko) * 2019-02-11 2024-06-05 삼성전기주식회사 인쇄회로기판
US11069622B2 (en) 2019-03-22 2021-07-20 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Interposer-type component carrier and method of manufacturing the same
KR102671975B1 (ko) * 2019-08-29 2024-06-05 삼성전기주식회사 전자부품 내장기판
US11362070B2 (en) * 2019-10-17 2022-06-14 Micron Technology, Inc. Microelectronic device assemblies and packages including multiple device stacks and related methods
CN112687615A (zh) 2019-10-17 2021-04-20 美光科技公司 微电子装置组合件、封装体和相关方法
CN112687614A (zh) * 2019-10-17 2021-04-20 美光科技公司 包含多个装置堆叠的微电子装置组合件和封装体以及相关方法
US11282716B2 (en) 2019-11-08 2022-03-22 International Business Machines Corporation Integration structure and planar joining
US11408589B2 (en) 2019-12-05 2022-08-09 Optiz, Inc. Monolithic multi-focus light source device
CN111326503B (zh) * 2019-12-31 2021-03-12 诺思(天津)微系统有限责任公司 具有叠置单元的半导体结构及制造方法、电子设备
US11518573B2 (en) * 2020-02-14 2022-12-06 Dell Products L.P. Palletizing containers for charging electronic devices contained therein
TWI704668B (zh) * 2020-02-25 2020-09-11 典琦科技股份有限公司 晶粒封裝結構的製造方法
CN111312697B (zh) * 2020-02-28 2022-02-22 西安微电子技术研究所 一种三维堆叠集成结构及其多芯片集成结构和制备方法
CN113571431A (zh) * 2020-04-29 2021-10-29 典琦科技股份有限公司 晶粒封装结构的制造方法
DE102020215562A1 (de) * 2020-12-09 2022-06-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines optoelektronischen halbleiterbauelements, verfahren zur herstellung elektrischer kontakte und optoelektronisches halbleiterbauelement
CN113380637B (zh) * 2021-05-20 2023-11-17 苏州通富超威半导体有限公司 扇出型封装方法及扇出型封装器件
CN114388366B (zh) 2022-03-22 2022-05-31 湖北江城芯片中试服务有限公司 封装壳体的制备方法及封装芯片的制备方法

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259376A (ja) * 1992-03-13 1993-10-08 Matsushita Electric Works Ltd 半導体装置
US5377902A (en) 1994-01-14 1995-01-03 Microfab Technologies, Inc. Method of making solder interconnection arrays
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5986334A (en) 1996-10-04 1999-11-16 Anam Industrial Co., Ltd. Semiconductor package having light, thin, simple and compact structure
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
KR100266637B1 (ko) * 1997-11-15 2000-09-15 김영환 적층형볼그리드어레이반도체패키지및그의제조방법
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
SE514529C2 (sv) 1998-09-21 2001-03-05 Ericsson Telefon Ab L M Metod och anordning för begravda elektronik-komponenter
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
SE515856C2 (sv) 1999-05-19 2001-10-22 Ericsson Telefon Ab L M Bärare för elektronikkomponenter
EP1744606A3 (en) * 1999-09-02 2007-04-11 Ibiden Co., Ltd. Printed circuit board and method for producing the printed circuit board
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
US20020072189A1 (en) 1999-12-17 2002-06-13 Haroun Baher S. Via capacitor
JP2001250902A (ja) * 2000-03-08 2001-09-14 Toshiba Corp 半導体パッケージ及びその製造方法
DE10122705B4 (de) * 2000-05-11 2012-07-26 Mitutoyo Corp. Einrichtung mit funktionalem Bauelement und Verfahren zu seiner Herstellung
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
US6707149B2 (en) 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6541712B1 (en) * 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
US20030119692A1 (en) 2001-12-07 2003-06-26 So Joseph K. Copper polishing cleaning solution
KR100486832B1 (ko) * 2002-02-06 2005-05-03 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
DE10225431A1 (de) * 2002-06-07 2004-01-08 Siemens Dematic Ag Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
US6897128B2 (en) * 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
TW581323U (en) 2003-02-07 2004-03-21 Via Tech Inc Vertical routing structure
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP3680839B2 (ja) * 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP3951966B2 (ja) * 2003-05-30 2007-08-01 セイコーエプソン株式会社 半導体装置
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
US6946726B1 (en) * 2003-11-26 2005-09-20 Actel Corporation Chip carrier substrate with a land grid array and external bond terminals
US7208344B2 (en) * 2004-03-31 2007-04-24 Aptos Corporation Wafer level mounting frame for ball grid array packaging, and method of making and using the same
TWI233192B (en) 2004-05-04 2005-05-21 Kuo-Ning Chiang The wafer level structure of system packaging with stacked packaging units
US20050269680A1 (en) * 2004-06-08 2005-12-08 Min-Chih Hsuan System-in-package (SIP) structure and fabrication thereof
US20060017058A1 (en) * 2004-07-22 2006-01-26 Taiwan Oasis Technology Co., Ltd. Construction of LED circuit board
KR100605315B1 (ko) * 2004-07-30 2006-07-28 삼성전자주식회사 집적회로 칩의 입출력 패드 구조
JP4285364B2 (ja) * 2004-08-20 2009-06-24 パナソニック株式会社 立体回路モジュールとこれを用いた携帯端末機器および立体回路モジュールの製造方法
US7204737B2 (en) 2004-09-23 2007-04-17 Temic Automotive Of North America, Inc. Hermetically sealed microdevice with getter shield
TWM264652U (en) * 2004-10-21 2005-05-11 Chipmos Technologies Inc Structure of image sensor package
US7897436B2 (en) * 2004-11-26 2011-03-01 Stmicroelectronics, S.A. Process for packaging micro-components using a matrix
CN1815734A (zh) 2005-02-03 2006-08-09 光磊科技股份有限公司 发光二极管数组封装结构及其方法
KR100716815B1 (ko) 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
JP4659488B2 (ja) 2005-03-02 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
KR100618892B1 (ko) * 2005-04-13 2006-09-01 삼성전자주식회사 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
US7973398B2 (en) * 2005-05-12 2011-07-05 Unimicron Technology Corp. Embedded chip package structure with chip support protruding section
US7919844B2 (en) 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US20060278962A1 (en) 2005-06-09 2006-12-14 Tessera, Inc. Microelectronic loop packages
KR100721353B1 (ko) * 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
TWI263313B (en) * 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
CN1925720B (zh) * 2005-09-01 2010-04-14 日本特殊陶业株式会社 布线基板、电容器
US8389867B2 (en) * 2005-09-30 2013-03-05 Ibiden Co., Ltd. Multilayered circuit substrate with semiconductor device incorporated therein
US7592699B2 (en) 2005-12-29 2009-09-22 Sandisk Corporation Hidden plating traces
TWI290349B (en) * 2005-12-30 2007-11-21 Advanced Semiconductor Eng Thermally enhanced coreless thin substrate with an embedded chip and method for manufacturing the same
US8411450B2 (en) 2006-01-25 2013-04-02 Nec Corporation Electronic device package, module, and electronic device
JP2007201254A (ja) * 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
KR100884238B1 (ko) 2006-05-22 2009-02-17 삼성전자주식회사 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
US20080054443A1 (en) * 2006-08-23 2008-03-06 Chao-Wen Shih Carrier board structure with semiconductor chip embedded therein
JP5042591B2 (ja) * 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
JP5064768B2 (ja) 2006-11-22 2012-10-31 新光電気工業株式会社 電子部品および電子部品の製造方法
US20080142946A1 (en) 2006-12-13 2008-06-19 Advanced Chip Engineering Technology Inc. Wafer level package with good cte performance
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
WO2008108970A2 (en) 2007-03-05 2008-09-12 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
KR100811034B1 (ko) * 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
TWI344694B (en) 2007-08-06 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type package and method for fabricating the same
KR101572600B1 (ko) * 2007-10-10 2015-11-27 테세라, 인코포레이티드 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
US20090201654A1 (en) * 2008-02-08 2009-08-13 Lambert Simonovich Method and system for improving electrical performance of vias for high data rate transmission
US8138610B2 (en) * 2008-02-08 2012-03-20 Qimonda Ag Multi-chip package with interconnected stacked chips
JP2009231371A (ja) 2008-03-19 2009-10-08 Toshiba Corp 半導体チップ及び半導体装置
JP2010056496A (ja) * 2008-08-30 2010-03-11 Kyocera Kinseki Corp ウェハの金属材料形成方法
US8169065B2 (en) * 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US8183696B2 (en) * 2010-03-31 2012-05-22 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
US8507940B2 (en) * 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure

Also Published As

Publication number Publication date
US20180254213A1 (en) 2018-09-06
US20150249037A1 (en) 2015-09-03
US9099479B2 (en) 2015-08-04
KR20130133167A (ko) 2013-12-06
EP2596689B1 (en) 2019-08-28
KR20160055968A (ko) 2016-05-18
EP2596689A4 (en) 2017-07-26
JP5663662B2 (ja) 2015-02-04
US20130010441A1 (en) 2013-01-10
TW201205742A (en) 2012-02-01
JP6321095B2 (ja) 2018-05-09
TWI470751B (zh) 2015-01-21
US9966303B2 (en) 2018-05-08
KR101656814B1 (ko) 2016-09-22
JP5986178B2 (ja) 2016-09-06
BR112013001774A2 (pt) 2016-05-31
KR101619942B1 (ko) 2016-05-12
CN103222353A (zh) 2013-07-24
US8847376B2 (en) 2014-09-30
JP2016201565A (ja) 2016-12-01
JP2015084434A (ja) 2015-04-30
CN106024721A (zh) 2016-10-12
KR101736890B1 (ko) 2017-05-17
WO2012011933A1 (en) 2012-01-26
CN103222353B (zh) 2016-08-24
US20120020026A1 (en) 2012-01-26
EP2596689A1 (en) 2013-05-29
JP2013535834A (ja) 2013-09-12
US20170256443A1 (en) 2017-09-07
US10559494B2 (en) 2020-02-11
US9659812B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
KR101736890B1 (ko) 어셈블리 후 평탄화를 갖는 미세전자 엘리먼트
US10354942B2 (en) Staged via formation from both sides of chip
US8791575B2 (en) Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) Methods of forming semiconductor elements using micro-abrasive particle stream
US9224649B2 (en) Compliant interconnects in wafers

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant