JP5064768B2 - 電子部品および電子部品の製造方法 - Google Patents

電子部品および電子部品の製造方法 Download PDF

Info

Publication number
JP5064768B2
JP5064768B2 JP2006316202A JP2006316202A JP5064768B2 JP 5064768 B2 JP5064768 B2 JP 5064768B2 JP 2006316202 A JP2006316202 A JP 2006316202A JP 2006316202 A JP2006316202 A JP 2006316202A JP 5064768 B2 JP5064768 B2 JP 5064768B2
Authority
JP
Japan
Prior art keywords
conductive material
electronic component
electronic
manufacturing
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006316202A
Other languages
English (en)
Other versions
JP2008130934A5 (ja
JP2008130934A (ja
Inventor
啓 村山
裕一 田口
晶紀 白石
昌宏 春原
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006316202A priority Critical patent/JP5064768B2/ja
Priority to KR1020070109932A priority patent/KR101436034B1/ko
Priority to TW096143839A priority patent/TWI442529B/zh
Priority to US11/943,194 priority patent/US7894201B2/en
Priority to EP07022679.0A priority patent/EP1926136B1/en
Publication of JP2008130934A publication Critical patent/JP2008130934A/ja
Publication of JP2008130934A5 publication Critical patent/JP2008130934A5/ja
Application granted granted Critical
Publication of JP5064768B2 publication Critical patent/JP5064768B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Description

本発明は、半導体基板を用いて構成される電子部品およびその製造方法に関する。
例えば、半導体素子などの電子素子を実装するための基板（インターポーザー）は、セラミック材料や樹脂材料などに換えて、シリコンなどの半導体材料が用いられる場合がある。例えばシリコンを用いて構成した、電子素子を実装するためのインターポーザーは、セラミック材料や樹脂材料に比べて熱伝導率が良好であるために、実装される電子素子が発熱した場合に放熱性が良好であるメリットがある。
また、半導体材料よりなる基板は、セラミック材料や樹脂材料に比べて精密加工が容易であり、微細な構造を形成する場合に有利である。このため、特に微細化された電子部品においては、シリコンなどの半導体材料により構成されたインターポーザーが採用される場合がある。
特開２０００―３９３７１号公報
しかし、半導体基板よりなるインターポーザーを形成する場合であって、特に素子を実装するための配線（導電材料）を複雑に構成するためには、従来の樹脂材料よりなるインターポーザーを形成する場合にくらべて、その製造工程が複雑となってしまう問題があった。
例えば、半導体基板で素子を実装するための配線（導電材料）が積層されてなる多層構造を形成する場合には、配線（導電材料）の形成工程が、樹脂材料を用いる場合にくらべてより複雑となってしまう。
また、このようにインターポーザーの製造プロセスが複雑であると、製造コストが増大するとともに、形成されるインターポーザーの配線の信頼性が低下する懸念が生じてしまう。
すなわち、電子素子を実装可能な、または、電子素子が実装されてなるインターポーザー（配線基板）の配線（導電材料）が多層になる構造を、半導体基板を用いて形成することには、上記の実用上の問題が伴っていた。
そこで、本発明では、上記の問題を解決した新規で有用な電子部品および電子部品の製造方法を提供することを統括的課題としている。
本発明の具体的な課題は、半導体基板を用いて構成される、多層構造を有する信頼性の高い電子部品とその製造方法を提供することである。
本発明の第１の観点では、上記の課題を、半導体基板を貫通する貫通穴に導電材料が埋設されてなる構造を有する配線基板を複数形成する第１の工程と、複数の前記配線基板のうちのいずれかの前記導電材料に、導電性の突起部を設置する第２の工程と、複数の前記配線基板を貼り合わせるとともに、各々の前記配線基板の各々の前記導電材料を、前記突起部により電気的に接続する第３の工程と、を有し、複数の前記半導体基板のいずれかに、電子素子を実装する凹部を形成する工程と、当該凹部に電子素子を実装する工程と、をさらに有しており、前記第１の工程では、前記貫通穴とともに前記凹部の底部に素子実装用貫通穴が形成されて、該素子実装用貫通穴に前記導電材料が埋設され、前記電子素子は前記素子実装用貫通穴に埋設された前記導電材料に接続されて実装され、前記第３の工程では、前記電子素子が複数の前記半導体基板の貼り合わせにより前記凹部に封止されることを特徴とする電子部品の製造方法により、解決する。
また、本発明の第２の観点では、上記の課題を、半導体基板を貫通する貫通穴に導電材料が埋設されてなる構造を有する複数の配線基板を有し、複数の前記半導体基板のいずれかに凹部が形成され、前記凹部の底部には素子実装用貫通穴が形成されて、該素子実装用貫通穴に導電材料が埋設された構造を有し、電子素子が前記素子実装用貫通穴に埋設された導電材料に接続され、前記凹部に実装されており、前記複数の配線基板が互いに貼り合わせられるとともに、当該貼り合わせによって押圧される電気接続部材により、各々の前記配線基板の各々の前記半導体基板を貫通する貫通穴に埋設された前記導電材料が電気的に接続され、前記電子素子は前記凹部に封止されていることを特徴とする電子部品により、解決する。
本発明によれば、半導体基板を用いて構成される、多層構造を有する信頼性の高い電子部品とその製造方法を提供することが可能となる。
本発明による電子部品の製造法は、半導体基板を貫通する貫通穴に導電材料が埋設されてなる構造を有する配線基板を複数形成する第１の工程と、複数の前記配線基板のうちのいずれかの前記導電材料に、導電性の突起部を設置する第２の工程と、複数の前記配線基板を貼り合わせるとともに、各々の前記配線基板の各々の前記導電材料を、前記突起部により電気的に接続する第３の工程と、を有することを特徴としている。
すなわち、上記の製造方法では、複数の半導体基板を貼り合わせるとともに、複数の半導体基板の貫通穴に埋設された導電材料を突起状の導電材料により電気的に接続することで、容易に多層構造を有する電子部品を形成することが可能となっている。このため、半導体基板に対して多層構造を形成する場合の従来の複雑な工程を必要とせず、単純な製造プロセスを経て上記の電子部品を製造することが可能となる。したがって、電子部品の製造コストが低減され、また製造される電子部品の信頼性が良好となる。
また、上記の製造方法では、複数の配線基板の貼り合わせによって、電子素子を所定の空間（例えば配線基板に形成される凹部）に封止することが容易となっている。例えば、従来の樹脂材料よりなる基板では、酸素や水分などの進入を防止して実装される素子を封止（密閉）することは困難であった。
一方で、上記の製造方法によれば、例えば、シリコンなどの半導体材料を用いて基板を構成し、複数の基板の貼り合わせによって電子素子を容易に封止することが可能となる。
すなわち、上記の製造方法では、１）配線基板の貼り合わせ、２）配線基板の導電材料（配線、ビアプラグなど）の電気的な接続、３）実装される電子素子の封止、を実質的に同時に行うことが可能であることが特徴である。このため、電子素子が封止されてなる、多層構造を有する電子部品を容易に製造することが可能となる。
次に、上記の製造方法と、当該製造方法により製造される電子部品の構成について、図面に基づき説明する。
図１Ａ〜図１Ｊは、実施例１による電子部品の製造方法、および当該製造方法により製造される電子部品の構成を示した図である。
なお、以下の図中では、先に説明した部分には同一の符号を付し、説明を省略する場合がある（以下の実施例についても同様）。
まず、図１Ａに示す工程において、例えばシリコンよりなる半導体基板（例えばシリコンウェハ）１０１上に、開口部１０２Ａを有するマスクパターン１０２を形成する。上記のマスクパターン１０２は、例えばフィルム状のレジスト（ドライフィルムレジスト）の貼り付け、または液状レジストの塗布により形成したレジスト層を、フォトリソグラフィ法により現像・露光してパターニングし、形成することができる。
次に、図１Ｂに示す工程において、上記のマスクパターン１０２をマスクにした半導体基板１０１のパターンエッチング（ＲＩＥ、リアクティブ・イオン・エッチング）を行う。このエッチングにより、半導体基板１０１を貫通する貫通穴（ビアホール）１０１Ａが形成される。上記のエッチング後にマスクパターン１０２が削除（剥離）される。
次に、図１Ｃに示す工程において、上記の貫通穴１０１Ａの内壁面を含む半導体基板１０１の表面に、例えばシリコン酸化膜よりなる絶縁膜１０３を形成する。
次に、図１Ｄに示す工程において、貫通穴１０１Ａを、例えばＣｕよりなる導電材料（ビアプラグ）１０４で埋設する。上記の導電材料（ビアプラグ）１０４を形成する場合には、以下のようにすればよい。
まず絶縁膜１０３上に無電解メッキ法によるシード層（給電層）を形成し、当該シード層上にマスクパターンを形成した後、電解メッキ法により導電材料１０４を形成する。また、当該マスクパターンと、マスクパターンを除去することで露出する余剰なシード層は除去する。このようにして、図１Ｄに示す配線基板１００を形成することができる。
さらに、以下の工程においては、配線基板１００に、配線基板１００の電気的な接続を容易とするための構造を付加する。
例えば、図１Ｅに示す工程において、導電材料１０４の両端に、電気的な接続を容易にするための、Ｎｉ／Ａｕ（Ａｕが外側となる、Ａｕ層とＮｉ層の積層構造）よりなる金属層１０５、１０６をそれぞれ形成する。
この場合、導電材料１０４の、後の工程において他の配線基板が貼り付けられる側（図中上端側）に形成される金属層１０５は、貫通穴から出っ張らないように、例えば金属層１０５の表面が半導体基板１０１（絶縁膜１０３）の表面とほぼ同一平面となるように形成されることが好ましい。
また、導電材料１０４の、前記上端側の反対側の下端側に形成される金属層１０６は、例えばはんだバンプなどの外部接続端子が容易に形成できるように、導電材料１０４から、導電材料１０４の外側の絶縁膜１０３に広がるように形成される。
さらに、上記の金属層１０５上に、例えば、ワイヤボンディング装置を用いて、例えばＡｕよりなるボンディングワイヤにより形成される突起部（電気接続部材、バンプと呼ばれる場合もある）１０７を形成する。突起部１０７は、ボンディングワイヤの金属層１０５への接合と、ボンディングワイヤの切断を連続的に行うことにより形成される。このため、突起部１０７は、接合部から上方に向かって凸上に（突起状に）形成される。
次に、図１Ｆ以下の工程においては、上記の配線基板１００と貼り合わせされる配線基板を形成する。
図１Ｆに示す工程では、図１Ａに示す工程と同様にして、例えばシリコンよりなる半導体基板（例えばシリコンウェハ）２０１上に、開口部２０２Ａを有するマスクパターン２０２を形成する。上記のマスクパターン２０２は、例えばフィルム状のレジスト（ドライフィルムレジスト）の貼り付け、または液状レジストの塗布により形成したレジスト層を、フォトリソグラフィ法により現像・露光してパターニングし、形成することができる。
次に、図１Ｇに示す工程においては、先に説明した図１Ｂ〜図１Ｄに示す工程と同様にして、半導体基板２０１に、貫通穴（ビアホール）２０１Ａ、絶縁膜２０３、導電材料３０４を形成する。本図に示す、貫通穴２０１Ａ、絶縁膜２０３、および導電材料２０４は、図１Ｂ〜図１Ｄの工程における、貫通穴１０１Ａ、絶縁膜１０３、および導電材料１０４と同様にして形成することができる。このようにして、本図に示す配線基板２００を形成することができる。
但し、本図に示す場合、導電材料２０４の、後の工程において突起部１０７と接続される側（図中下端側）は、貫通穴２０１内に所定量（高さＨ）だけ凹んだ構造とされることが好ましい。これは、配線基板１００と配線基板２００を貼り合わせる場合に上記の突起部１０７が存在する（押圧される）スペースを確保するためである。
次に、図１Ｈに示す工程において、図１Ｅの工程と同様にして、導電材料２０４の両端に、電気的な接続を容易にするための、Ｎｉ／Ａｕ（Ａｕが外側となる、Ａｕ層とＮｉ層の積層構造）よりなる金属層２０５、２０６をそれぞれ形成する。
この場合、導電材料２０４の、後の工程において他の配線基板が貼り付けられる側（図中下端側）に形成される金属層２０６は、貫通穴の内部に所定量凹んだ位置に形成される。また、導電材料２０４の、前記下端側の反対側の上端側に形成される金属層２０５は、例えばはんだバンプなどの外部接続端子が容易に形成できるように、導電材料２０４から、導電材料２０４の外側の絶縁膜２０３に広がるように形成される。
次に、図１Ｉに示す工程において、上記の配線基板１００と配線基板２００とを、突起部１０７と金属層２０６が対応するにように位置合わせを行った上で押圧（加圧）・加熱して貼り合わせる。
例えば、絶縁膜１０３、２０３がそれぞれシリコン酸化膜である場合、これらの膜は押圧・加熱により、良好な接着力で貼り合わせることができる。また、配線基板１００と配線基板２００の、それぞれの接合面の絶縁膜１０３，２０３を剥離し、シリコンが露出された状態で貼り合わせてもよい。この場合においても、押圧と加熱により、良好な接着力で２枚の配線基板を接着することができる。また、配線基板１００と配線基板２００のいずれか一方の絶縁膜を剥離し、シリコンとシリコン酸化膜が接するようにして、これらを陽極接合により貼り合わせてもよい。
本工程において、導電材料１０４（金属層１０５）と導電材料２０４（金属層２０６）の間の突起部（電気接続部材）１０７は、押圧・加熱されて扁平し、金属層２０６に接合される。この結果、導電材料１０４と導電材料２０４とが突起部１０７を介して電気的に接続される。
このようにして、図１Ｊに示す電子部品４００を製造することができる。図１Ｊに示す電子部品４００は、半導体基板１０１を貫通する貫通穴に導電材料１０４が埋設されてなる構造を有する配線基板１００と、半導体基板２０１を貫通する貫通穴に導電材料２０４が埋設されてなる構造を有する配線基板２００とが互いに貼り合わせられた構造となっている。また、上記の貼り合わせによって押圧される突起部（電気接続部材）１０７により、導電材料（ビアプラグ）１０４と導電材料（ビアプラグ）２０４とが、電気的に接続された構造となっている。
例えば、上記の金属層２０５に様々な電子素子（例えば半導体素子など）を実装し、金属層１０６を、半田バンプなどを用いてマザーボードなどの接続対象に電気的に接続することができる。すなわち、上記の電子部品４００は、半導体基板を用いて形成される、多層構造を有するインターポーザーとして用いることができる。
上記の電子部品の製造方法によれば、複数の半導体基板（シリコン基板）１００，２００を貼り合わせるとともに、それぞれの配線基板１００，２００に形成された導電材料１０４、２０４を突起状の導電材料１０７により電気的に接続することで、容易に多層構造を有する電子部品を形成することが可能となっている。
すなわち、上記の多層構造を形成する方法は、従来の方法にくらべて工程が単純となっており、したがって、電子部品の製造コストを低減することが可能となる。また、製造プロセスが単純となるため、製造される電子部品の信頼性が良好となる。
また、例えばシリコンなどの半導体材料は、セラミック材料や樹脂材料に比べて熱伝導率が良好であるために、実装される電子素子が発熱した場合に放熱性が良好であるメリットがある。すなわち、発熱量の大きい高性能の電子素子（半導体素子など）を実装する場合に好適である。
また、半導体材料よりなる基板は、セラミック材料や樹脂材料に比べて精密加工が容易であり、微細な構造を形成することが容易である特徴を有している。すなわち、微細化された高性能の電子素子を実装する場合に好適である。
また、本発明による製造方法では、複数の配線基板の貼り合わせによって、電子素子を所定の空間（例えば配線基板に形成される凹部）に封止することが容易となっている。次に、このように、電子素子を所定の空間に封止する実施例について説明する。
まず、図２Ａに示す工程において、例えばシリコンよりなる半導体基板（例えばシリコンウェハ）３０１上に、開口部３０２Ａ，３０２Ｂを有するマスクパターン３０２を形成する。上記のマスクパターン３０２は、例えばフィルム状のレジスト（ドライフィルムレジスト）の貼り付け、または液状レジストの塗布により形成したレジスト層を、フォトリソグラフィ法により現像・露光してパターニングし、形成することができる。
次に、図２Ｂに示す工程において、上記のマスクパターン３０２をマスクにした半導体基板３０１のパターンエッチング（ＲＩＥ）を行う。このエッチングにより、半導体基板３０１を貫通する貫通穴（ビアホール）３０１Ａ，３０１Ｂがそれぞれ形成される。また、貫通穴３０１Ｂは、後の工程において実装される電子素子が接続されるビアプラグが形成されるための、素子実装用貫通穴である。
次に、図２Ｃに示す工程において、まず、マスクパターン３０２を削除（剥離）した後で、半導体基板３０１上に、新たにマスクパターン３０３を形成する。マスクパターン３０３は、マスクパターン３０２を形成した場合と同様の方法で形成することが可能である。また、マスクパターン３０３は、開口部３０３Ａ，３０３Ｂを有するように形成される。また、開口部３０３Ｂは、後の工程で形成される、電子素子を実装する凹部（キャビティー）に対応している。
次に、図２Ｄに示す工程において、上記のマスクパターン３０３をマスクにした半導体基板３０１のパターンエッチング（ＲＩＥ）を行う。このエッチングにより、半導体基板３０１に所定の深さで凹部（キャビティー）３０１Ｃが形成される。また、貫通穴３０１Ｂは、凹部３０１Ｃの底部（半導体基板３０１）を貫通する構造となる。上記のエッチングの後、マスクパターン３０３を剥離する。
次に、図２Ｅに示す工程において、上記の貫通穴３０１Ａ，３０１Ｂ，凹部３０１Ｃの内壁面を含む半導体基板３０１の表面に、例えばシリコン酸化膜よりなる絶縁膜３０４を形成する。
次に、図２Ｆに示す工程において、貫通穴３０１Ａ，３０１Ｂを、例えばＣｕよりなる導電材料３０５，３０６でそれぞれ埋設する。上記の導電材料（ビアプラグ）３０５，３０６を形成する場合には、以下のようにすればよい。
まず絶縁膜３０４上に無電解メッキ法によるシード層（給電層）を形成し、当該シード層上にマスクパターンを形成した後、電解メッキ法により導電材料（ビアプラグ）３０５，３０６を形成する。また、当該マスクパターンと、マスクパターンを除去することで露出する余剰なシード層は除去する。このようにして、図２Ｆに示す配線基板３００を形成することができる。
さらに、以下の工程においては、配線基板３００に、配線基板３００の電気的な接続を容易とするための構造を付加し、さらに電子素子を実装する。
例えば、図２Ｇに示す工程において、導電材料３０５の両端に、電気的な接続を容易にするための、Ｎｉ／Ａｕ（Ａｕが外側となる、Ａｕ層とＮｉ層の積層構造）よりなる金属層３０７、３０８をそれぞれ形成する。
この場合、導電材料３０５の、後の工程において他の配線基板が貼り付けられる側（図中上端側）に形成される金属層３０７は、貫通穴から出っ張らないように、例えば金属層３０７の表面が半導体基板３０１（絶縁膜３０４）の表面とほぼ同一平面となるように形成されることが好ましい。
また、導電材料３０５の、前記上端側の反対側の下端側に形成される金属層３０８は、例えばはんだバンプなどの外部接続端子が容易に形成できるように、導電材料３０５から、導電材料３０５の外側の絶縁膜３０４に広がるように形成される。また、導電材料３０６の下端側にも、導電材料３０５の下端側と同様に金属層３０９を形成する。
次に、上記の金属層３０７上と導電材料３０６上に、ワイヤボンディング装置を用いて、ボンディングワイヤ（Ａｕ）よりなる突起部（電気接続部材、バンプと呼ばれる場合もある）３１０，３１１をそれぞれ形成する。突起部３１０，３１１は、実施例１の場合の突起部１０７と同様にして、ボンディングワイヤの接合と、ボンディングワイヤの切断を連続的に行うことにより形成される。
次に、図２Ｉに示す工程において、凹部（キャビティー）３０１Ｃに、電子素子（例えば半導体素子）３１２を実装する。電子素子３１２は、突起部３１１を介して導電材料３０６に電気的に接続される。
次に、図２Ｊの工程において、上記の配線基板３００と、実施例１の図１Ｈに示す配線基板２００とを、突起部３１０と金属層２０６が対応するように位置合わせを行った上で押圧（加圧）・加熱して貼り合わせる。
例えば、絶縁膜３０４、２０３がそれぞれシリコン酸化膜である場合、これらの膜は押圧・加熱により、良好な接着力で貼り合わせることができる。また、配線基板３００と配線基板２００の、それぞれの接合面の絶縁膜３０４，２０３を剥離し、シリコンが露出された状態で貼り合わせてもよい。この場合においても、押圧と加熱により、良好な接着力で２枚の配線基板を接着することができる。また、配線基板３００と配線基板２００のいずれか一方の絶縁膜を剥離し、シリコンとシリコン酸化膜が接するようにして、これらを陽極接合により貼り合わせてもよい。
本工程において、導電材料３０５（金属層３０７）と導電材料２０４（金属層２０６）の間の突起部（電気接続部材）３１０は、押圧・加熱されて扁平し、金属層２０６に接合される。この結果、導電材料３０５と導電材料２０４とが突起部３１０を介して電気的に接続される。
また、本工程において、半導体基板３０１の凹部３０１Ｃに実装された電子素子３１２は、配線基板３００（半導体基板３０１）と配線基板２００（半導体基板２０１）の貼り合わせにより、凹部３０１Ｃに封止（密閉）される。
このようにして、図２Ｋに示す電子部品５００を製造することができる。図２Ｋに示す電子部品５００は、半導体基板３０１を貫通する貫通穴に導電材料３０５が埋設されてなる構造を有する配線基板３００と、半導体基板２０１を貫通する貫通穴に導電材料２０４が埋設されてなる構造を有する配線基板２００とが互いに貼り合わせられた構造となっている。また、上記の貼り合わせによって押圧される突起部（電気接続部材）３１０により、導電材料（ビアプラグ）３０５と導電材料（ビアプラグ）２０４とが、電気的に接続された構造となっている。
さらに、本実施例による電子部品５００では、電子素子３１１が、配線基板３００の凹部３０１Ｃに封止されていることが特徴である。
上記の電子部品の製造方法によれば、実施例１と同様の特徴、効果を有することに加えて、複数の配線基板の貼り合わせによって、電子素子を所定の空間（例えば配線基板に形成される凹部）に封止することが容易となっている。
すなわち、上記の製造方法では、図２Ｊに示した工程において、１）配線基板３００と配線基板２００（半導体基板３０１と半導体基板２０１）の貼り合わせ、２）配線基板３００，２００の各々の導電材料３０５，２０４の電気的な接続、さらに、３）実装される電子素子３１１の封止、を実質的に同時に行っていることが特徴である。
このため、電子素子が封止されてなる、多層構造を有する電子部品を容易に製造することが可能となっている。
例えば、従来の樹脂材料よりなる基板では、酸素や水分などの進入を防止して、実装される素子を封止（密閉）することは困難であった。
一方で、上記の製造方法によれば、半導体材料（例えばシリコン）を用いて、ＭＥＭＳ（メカニカル・エレクトロ・マイクロ・システム）素子や光機能素子（発光素子、受光素子）に代表される、封止して用いることが好ましい電子素子を封止することが容易となっている。
また、本実施例による製造方法（電子部品）は、例えば以下に示すように変形・変更することが可能である。
図３は、実施例３による電子部品５００Ａを示す図である。図３を参照するに、本実施例による電子部品５００Ａは、以下の点が実施例２による電子部品５００と相違している。
まず、本実施例の場合には、半導体基板２０１（配線基板２００）に、半導体基板２０１を貫通する開口部５０１が形成されている。
例えば、電子素子３１２が光機能素子である場合には、開口部５０１は、当該光機能性素子（電子素子３１２）への光の入射または当該光機能性素子からの光の出射のための開口部として機能する。すなわち、電子素子３１２が受光素子である場合は、開口部５０１は受光素子への光の入射のために、電子素子３１２が発光素子である場合には開口部５０１は発光素子からの光の出射のために用いられることになる。
上記の開口部５０１は、実施例１の図１Ｆ〜図１Ｇの工程において、貫通穴２０１Ａの形成と同時に形成すればよい。また、電子素子３１２を封止するために、開口部５０１に光透過性の蓋部を設置してもよい。
また、本実施例による電子部品５００Ａでは、凹部３０１Ｃが形成された配線基板３００と貼り合わせられる配線基板２００（半導体基板２０１）の、凹部３０１Ｃに面する側の反対側に、電子素子５０２が実装されている。
このように、本発明による電子部品では、封止される電子素子のみならず、他の電子素子も様々に実装することが可能である。例えば、電子素子３１２がＭＥＭＳ素子の場合、ＭＥＭＳ素子のドライバ素子を電子素子５０２のようにして実装することも可能である。
また、図４は、実施例４による電子部品５００Ｂを示す図である。図４を参照するに、本実施例による電子部品５００Ｂは、以下の点が実施例３による電子部品５００Ａと相違している。
まず、本実施例の場合には、凹部３０１Ｃに実装される電子素子が複数（電子素子３１２Ａ，３１２Ｂ）となっている。これに対応して、半導体基板２０１（配線基板２００）を貫通する開口部が複数（開口部５０１Ａ，５０１Ｂ）形成されている。例えば、電子素子３１２Ａが発光素子の場合には、開口部５０１Ａは発光素子からの光の出射のために用いられる。また、電子素子３１２Ｂが受光素子である場合は、開口部５０１Ｂは受光素子への光の入射のために用いられる。このように、電子部品に発光素子と受光素子など、複数の電子素子を実装するようにしてもよい。また、実装される光機能素子が複数の場合には、これに対応して配線基板に複数の開口部を設けるようにしてもよい。
また、本実施例による電子部品５００Ｂでは、先に説明した電子素子５０２に加えて電子素子５０３が実装されている。このように、配線基板２００に実装される電子素子も１個に限定されず、複数であってもよい。
また、図５は、実施例５による電子部品５００Ｃを示す図である。図５を参照するに、本実施例による電子部品５００Ｃは、以下の点が実施例３による電子部品５００Ａと相違している。
本実施例による電子部品５００Ｃでは、半導体基板２０１（配線基板２００）に、濃度または導電性が異なる複数の不純物拡散領域を有するデバイス５０４（例えばツェナーダイオード）が形成されていることが特徴である。
すなわち、本実施例による電子部品５００Ｃでは、電子素子が実装される半導体基板を構成する半導体材料（シリコン）を用いて、所定のデバイス（ダイオードなど）が構成されていることが特徴である。また、上記のデバイスは、例えば、当該半導体基板に実装される電子素子と接続して用いられる。
このため、本実施例による電子装置５００Ｃでは、表面実装する素子が少なくて済むことになる。すなわち、本実施例によれば、電子部品を小型化・軽量化することが可能となる。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
例えば、貼り合わせられる半導体基板は２枚に限定されるものではなく、３枚以上の半導体基板を貼り合わせてさらに層数が多い電子部品を構成してもよい。また、上記の製造方法（電子部品）に用いる半導体基板は、シリコン基板に限定されず、他の半導体基板（例えばＳｉＧｅなど）を用いてもよい。
本発明によれば、半導体基板を用いて構成される、多層構造を有する信頼性の高い電子部品とその製造方法を提供することが可能となる。
実施例１による電子部品の製造方法を示す図（その１）である。 実施例１による電子部品の製造方法を示す図（その２）である。 実施例１による電子部品の製造方法を示す図（その３）である。 実施例１による電子部品の製造方法を示す図（その４）である。 実施例１による電子部品の製造方法を示す図（その５）である。 実施例１による電子部品の製造方法を示す図（その６）である。 実施例１による電子部品の製造方法を示す図（その７）である。 実施例１による電子部品の製造方法を示す図（その８）である。 実施例１による電子部品の製造方法を示す図（その９）である。 実施例１による電子部品の製造方法を示す図（その１０）である。 実施例２による電子部品の製造方法を示す図（その１）である。 実施例２による電子部品の製造方法を示す図（その２）である。 実施例２による電子部品の製造方法を示す図（その３）である。 実施例２による電子部品の製造方法を示す図（その４）である。 実施例２による電子部品の製造方法を示す図（その５）である。 実施例２による電子部品の製造方法を示す図（その６）である。 実施例２による電子部品の製造方法を示す図（その７）である。 実施例２による電子部品の製造方法を示す図（その８）である。 実施例２による電子部品の製造方法を示す図（その９）である。 実施例２による電子部品の製造方法を示す図（その１０）である。 実施例２による電子部品の製造方法を示す図（その１１）である。 実施例３による電子部品およびその製造方法を示す図である。 実施例４による電子部品およびその製造方法を示す図である。 実施例５による電子部品およびその製造方法を示す図である。
符号の説明
１００，２００，３００ 配線基板
４００，５００，５００Ａ，５００Ｂ，５００Ｃ 電子部品
１０１，２０１，３０１ 半導体基板
１０１Ａ，２０１Ａ，３０１Ａ，３０１Ｂ 貫通穴
１０２，２０２，３０２，３０３ マスクパターン
１０２Ａ，２０２Ａ，３０２Ａ，３０２Ｂ，３０３Ａ，３０３Ｂ 開口部
１０３，２０３，３０４ 絶縁膜
１０４，２０４，３０５，３０６ 導電材料
１０５，１０６，２０５，２０６，３０７，３０８，３０９ 金属層
１０７、３１０，３１１ 突起部
３０１Ｃ 凹部
３１２，３１２Ａ，３１２Ｂ，５０２，５０３ 電子素子
５０１，５０１Ａ，５０１Ｂ 開口部
５０４ デバイス

Claims (7)

  1. 半導体基板を貫通する貫通穴に導電材料が埋設されてなる構造を有する配線基板を複数形成する第１の工程と、
    複数の前記配線基板のうちのいずれかの前記導電材料に、導電性の突起部を設置する第２の工程と、
    複数の前記配線基板を貼り合わせるとともに、各々の前記配線基板の各々の前記導電材料を、前記突起部により電気的に接続する第３の工程と、を有し、
    複数の前記半導体基板のいずれかに、電子素子を実装する凹部を形成する工程と、
    当該凹部に電子素子を実装する工程と、をさらに有しており、
    前記第１の工程では、前記貫通穴とともに前記凹部の底部に素子実装用貫通穴が形成されて、該素子実装用貫通穴に前記導電材料が埋設され、
    前記電子素子は前記素子実装用貫通穴に埋設された前記導電材料に接続されて実装され、
    前記第３の工程では、前記電子素子が複数の前記半導体基板の貼り合わせにより前記凹部に封止されることを特徴とする電子部品の製造方法。
  2. 前記突起部は、ボンディングワイヤにより形成されることを特徴とする請求項１記載の電子部品の製造方法。
  3. 前記第３の工程では、前記突起部が押圧されることにより、各々の前記配線基板の各々の前記導電材料が電気的に接続されることを特徴とする請求項２記載の電子部品の製造方法。
  4. 前記電子素子は光機能性素子よりなり、
    前記第１の工程では、複数の前記半導体基板のいずれかに、当該光機能性素子への光の入射または当該光機能性素子からの光の出射のための開口部が形成されることを特徴とする請求項１乃至３いずれか一項に記載の電子部品の製造方法。
  5. 半導体基板を貫通する貫通穴に導電材料が埋設されてなる構造を有する複数の配線基板を有し、
    複数の前記半導体基板のいずれかに凹部が形成され、
    前記凹部の底部には素子実装用貫通穴が形成されて、該素子実装用貫通穴に導電材料が埋設された構造を有し、
    電子素子が前記素子実装用貫通穴に埋設された導電材料に接続され、前記凹部に実装されており、
    前記複数の配線基板が互いに貼り合わせられるとともに、当該貼り合わせによって押圧される電気接続部材により、各々の前記配線基板の各々の前記半導体基板を貫通する貫通穴に埋設された前記導電材料が電気的に接続され、前記電子素子は前記凹部に封止されていることを特徴とする電子部品。
  6. 前記電子素子は光機能性素子よりなり、前記複数の配線基板のいずれかに、当該光機能性素子への光の入射または当該光機能性素子からの光の出射のための開口部が形成されていることを特徴とする請求項５記載の電子部品。
  7. 前記凹部が形成された前記配線基板と貼り合わせられる前記配線基板の、当該凹部に面する側の反対側に、別の電子素子が実装されていることを特徴とする請求項５または６記載の電子部品。
JP2006316202A 2006-11-22 2006-11-22 電子部品および電子部品の製造方法 Active JP5064768B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006316202A JP5064768B2 (ja) 2006-11-22 2006-11-22 電子部品および電子部品の製造方法
KR1020070109932A KR101436034B1 (ko) 2006-11-22 2007-10-31 전자 부품 및 그 제조 방법
TW096143839A TWI442529B (zh) 2006-11-22 2007-11-20 電子零件
US11/943,194 US7894201B2 (en) 2006-11-22 2007-11-20 Electronic component and method for manufacturing the same
EP07022679.0A EP1926136B1 (en) 2006-11-22 2007-11-22 Electronic component and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006316202A JP5064768B2 (ja) 2006-11-22 2006-11-22 電子部品および電子部品の製造方法

Publications (3)

Publication Number Publication Date
JP2008130934A JP2008130934A (ja) 2008-06-05
JP2008130934A5 JP2008130934A5 (ja) 2009-10-01
JP5064768B2 true JP5064768B2 (ja) 2012-10-31

Family

ID=39185720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006316202A Active JP5064768B2 (ja) 2006-11-22 2006-11-22 電子部品および電子部品の製造方法

Country Status (5)

Country Link
US (1) US7894201B2 (ja)
EP (1) EP1926136B1 (ja)
JP (1) JP5064768B2 (ja)
KR (1) KR101436034B1 (ja)
TW (1) TWI442529B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072079B2 (en) * 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
US11302617B2 (en) * 2008-09-06 2022-04-12 Broadpak Corporation Scalable semiconductor interposer integration
CN102144291B (zh) * 2008-11-17 2015-11-25 先进封装技术私人有限公司 半导体基板、封装与装置
JP5568170B2 (ja) * 2009-02-23 2014-08-06 新光電気工業株式会社 配線基板及びその製造方法
JP5367616B2 (ja) * 2009-02-23 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
US8804368B2 (en) * 2009-04-30 2014-08-12 Sony Corporation Downward-facing optical component module
US8796850B2 (en) * 2009-09-01 2014-08-05 Tohoku University Wiring connection method and functional device
US20110175218A1 (en) 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
JP2012049298A (ja) * 2010-08-26 2012-03-08 Tohoku Univ 多孔質金属を電気的接続に用いたデバイス、及び配線接続方法
US9029689B2 (en) * 2010-12-23 2015-05-12 Sunpower Corporation Method for connecting solar cells
DE102012107668A1 (de) 2012-08-21 2014-03-20 Epcos Ag Bauelementanordnung
WO2015136998A1 (ja) * 2014-03-10 2015-09-17 三菱重工業株式会社 マルチチップモジュール、オンボードコンピュータ、センサインターフェース基板、及びマルチチップモジュール製造方法
US9481572B2 (en) 2014-07-17 2016-11-01 Texas Instruments Incorporated Optical electronic device and method of fabrication
FR3042064B1 (fr) * 2015-10-05 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif pour connecter au moins un nano-objet associe a une puce permettant une connexion a au moins un systeme electrique externe et son procede de realisation
US11600432B2 (en) 2016-02-24 2023-03-07 Murata Manufacturing Co., Ltd. Substrate-embedded transformer with improved isolation
WO2018004686A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
EP3483921A1 (en) * 2017-11-11 2019-05-15 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061987A (en) * 1990-01-09 1991-10-29 Northrop Corporation Silicon substrate multichip assembly
JP2940269B2 (ja) 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
JP3994531B2 (ja) * 1998-07-21 2007-10-24 株式会社デンソー 半導体圧力センサの製造方法
JP2001135785A (ja) * 1999-11-08 2001-05-18 Seiko Epson Corp 半導体チップ、マルチチップパッケージ、半導体装置、および電子機器、並びにこれらの製造方法
DE10163799B4 (de) 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP3908147B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置及びその製造方法
US7361593B2 (en) 2002-12-17 2008-04-22 Finisar Corporation Methods of forming vias in multilayer substrates
JP2004273690A (ja) * 2003-03-07 2004-09-30 Stanley Electric Co Ltd 極小光源用ｌｅｄ素子およびその製造方法
JP2004363351A (ja) * 2003-06-05 2004-12-24 Mitsubishi Electric Corp 積層型の半導体装置
JP4312631B2 (ja) * 2004-03-03 2009-08-12 三菱電機株式会社 ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子
JP4354398B2 (ja) * 2004-12-27 2009-10-28 三菱重工業株式会社 半導体装置及びその製造方法
US7262622B2 (en) 2005-03-24 2007-08-28 Memsic, Inc. Wafer-level package for integrated circuits
JP2006316202A (ja) 2005-05-13 2006-11-24 Takashi Sawaguchi 末端ビニリデン基を有する末端反応性オリゴマー

Also Published As

Publication number Publication date
EP1926136A3 (en) 2008-10-29
KR101436034B1 (ko) 2014-09-01
TWI442529B (zh) 2014-06-21
US20080117607A1 (en) 2008-05-22
JP2008130934A (ja) 2008-06-05
EP1926136B1 (en) 2017-01-11
US7894201B2 (en) 2011-02-22
KR20080046558A (ko) 2008-05-27
EP1926136A2 (en) 2008-05-28
TW200828545A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
JP5064768B2 (ja) 電子部品および電子部品の製造方法
US7973397B2 (en) Package substrate having embedded semiconductor chip and fabrication method thereof
JP5106460B2 (ja) 半導体装置及びその製造方法、並びに電子装置
JP2007027451A (ja) 回路基板及びその製造方法
KR100907508B1 (ko) 패키지 기판 및 그 제조방법
JP5179046B2 (ja) 電子部品および電子部品の製造方法
JP2008205123A (ja) 電子部品内蔵型配線基板及びその実装部品
JP4955349B2 (ja) 半導体装置
US20160099206A1 (en) Wafer level packaging of electronic device
JP2004356630A (ja) 電気的相互接続のためのスタンドオフ／マスク構造
JP2009004648A (ja) 配線基板
TWI624011B (zh) 封裝結構及其製法
US20110216514A1 (en) Combined multilayer circuit board having embedded components and manufacturing method of the same
JP4837328B2 (ja) 半導体装置及び半導体装置の製造方法
JP4848789B2 (ja) 電子装置の製造方法
KR101582548B1 (ko) 인터포져 제조 방법 및 이를 이용한 반도체 패키지 제조 방법
JP2005294875A (ja) 半導体装置及びその製造方法
TWI825870B (zh) 電子封裝結構及其製造方法
KR101089840B1 (ko) 회로 기판 모듈 및 그의 제조 방법
KR100997880B1 (ko) 칩 내장 기판의 패드와 기판을 접속 제조하는 방법 및 이를적용한 다기능 인쇄회로기판
JP4117477B2 (ja) 光モジュール及びその製造方法並びに電子機器
JP2015159160A (ja) 配線基板及び接続構造
KR20090015619A (ko) 인쇄회로 기판 및 그 제조 방법과 그를 이용한 전자 기기
US7827679B1 (en) Thermal management circuit board and methods of producing the same
JP2001148443A (ja) 多層配線基板及び半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090819

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120809

R150 Certificate of patent or registration of utility model

Ref document number: 5064768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3