WO2016075863A1 - 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 - Google Patents
配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 Download PDFInfo
- Publication number
- WO2016075863A1 WO2016075863A1 PCT/JP2015/005144 JP2015005144W WO2016075863A1 WO 2016075863 A1 WO2016075863 A1 WO 2016075863A1 JP 2015005144 W JP2015005144 W JP 2015005144W WO 2016075863 A1 WO2016075863 A1 WO 2016075863A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- circuit board
- forming
- conductive
- layer
- hole
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3737—Organic materials with or without a thermoconductive filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
- H01L2924/35121—Peeling or delaminating
Abstract
半導体素子の駆動に伴う発熱を熱伝導により放熱し、半導体素子の温度上昇を許容温度以下に制御することで、充分な信頼性を有することが可能な、配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法を提供する。貫通孔を有する基材(1)と、基材(1)上に積層され、且つ導通ビア(9)を形成した絶縁性樹脂層(7)と、絶縁性樹脂層(7)に積層された配線群(8)からなる配線回路基板(100)であって、貫通孔内に無機密着層(4a)を形成し、無機密着層(4a)の上に導電層(5a)を積層することにより中空状の貫通電極(3)を形成し、貫通電極(3)内を、基材(1)よりも熱伝導性の高い穴埋め樹脂(14)にて充填し、導電層(5b)にて貫通孔の上下端を被覆する。
Description
本発明は、配線回路基板(インターポーザー)や半導体装置、特に、パッケージ基板と半導体素子との間に介在する配線回路基板や、半導体素子を接続するための配線回路基板を備える半導体装置に関するものである。
従来、ファインピッチの半導体素子をドータボード等の外部基板と接続するために、パッケージ基板が用いられている。パッケージ基板の材料としては、セラミックまたは樹脂が用いられている。
ここで、セラミックパッケージ基板は、焼成したメタライズを用いるため、抵抗値が高くなる。さらに、セラミックの誘電率は高く、高周波、高性能の半導体素子を搭載することが難しい。一方、樹脂製パッケージ基板は、めっきによる銅配線を用いるため、配線抵抗を下げることが可能であり、樹脂の誘電率は低く、高周波、高性能の半導体素子を搭載することが相対的に容易である。
ここで、パッケージ基板と半導体素子との間にインターポーザー(配線回路基板)を介在させる技術として、例えば、特許文献1~特許文献4の技術がある。また、近年では、ハイエンド向けのインターポーザーとして、基板の材質にシリコンやガラスを用いたインターポーザーの研究が活発に行われるようになり、大きな注目が集まっている。
基材としてシリコンやガラスを用いたインターポーザーでは、内部に貫通穴を形成し、その貫通穴を導電性物質で充填するTSV(Through-Silicon Via)や、TGV(Through-Glass Via)と呼ばれる技術が用いられることが大きな特徴である。この技術により形成された貫通電極は、表裏を最短距離で接続することで配線長が短縮され、信号伝送速度の高速化等、優れた電気特性が期待されている。
また、線膨張係数が半導体素子と同等、もしくは、半導体素子に近い値となるため、加熱時の基板寸法変化が小さくなり、より高密度な実装・高密度配線を実現する可能性がある。さらに、貫通電極を採用することで、多ピン並列接続が可能となり、LSI自体を高速化させるが必要無く、優れた電気特性が得られるため、低消費電力化の実現が期待されている。
特に、近年では、ガラスを基板の材質として用いたガラスインターポーザーに大きな注目が集まっている。また、ガラスインターポーザーへの大きな関心の一つとして、低コスト化の実現が挙げられる。それは、シリコンインターポーザーが、ウエハサイズでしか製造できないのに対し、ガラスインターポーザーは、大型パネルでの大量処理が可能であると考えられており、これまでハイエンド向けのインターポーザーで大きな課題とされていた、コストの問題を解決できる可能性があるためである。
しかしながら、ガラスインターポーザーを設計するにあたり、いくつかの克服すべき課題も多い。その課題の1つとして、ガラス基板は熱伝導性が低く、またガラスと密着が得られる導電材料が限られるため、半導体素子の発熱の放熱が不十分となり半導体素子の駆動が阻害されるという問題や、半導体素子とガラスインターポーザーの構成材料とのCTE(Coefficient of Thermal Expansion:熱膨張率)差により、導通破壊をおこしてしまうという問題がある。また実装時の高温プロセスや信頼性試験の温度サイクル等により、銅等からなる導電層パターンが、ガラス面から剥離してしまうという現象が発生する。
本発明は、このような問題点を解決しようとするものであり、半導体素子からの発熱を効率的に放熱し、ガラス基板と導電層パターンの密着力を向上することで、充分な信頼性を有することが可能な配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法を提供することを目的とする。
本発明に係る配線回路基板は、貫通孔を有する基材と、基材上に積層され、且つ導通ビアを形成した絶縁性樹脂層と、絶縁性樹脂層上に積層された配線群とを有するものであって、貫通孔内に形成される無機密着層と、無機密着層上に第1の導電層を積層することによって形成される中空状の貫通電極と、金属粉と樹脂材料との混合物を貫通電極内に充填することによって形成される穴埋め樹脂と、貫通電極の上下端を被覆する第2の導電層とを備える。
本発明に係る半導体装置は、上記の配線回路基板と、配線回路基板に実装された半導体素子とを備える。
本発明に係る配線回路基板の製造方法は、基材に貫通孔を形成する工程と、基材の両面と貫通孔の内周面とに無機材料からなる第1の無機密着層を形成する工程と、第1の無機密着層の上に導電性材料からなる第1の導電層を積層することによって、貫通孔内に中空状の貫通電極を形成する工程と、貫通電極内に、金属粉と樹脂材料との混合物よりなる穴埋め樹脂を充填する工程と、基材の両面に積層された第1の導電層を肉薄化する工程と、貫通孔内の第1の導電層の両端部を覆うように、導電性材料よりなる第2の導電層を形成し、貫通電極の上下端を被覆するとともに第1の配線群を形成する工程と、第1の配線群を被覆する絶縁性樹脂層を形成する工程と、第1の配線群上にある絶縁性樹脂層の一部にビア孔を形成する工程と、絶縁性樹脂層上に導電性物質よりなる第2の配線群及び導通ビアを形成する工程とを備える。
あるいは、本発明に係る配線回路基板の製造方法は、基材に貫通孔を形成する工程と、基材の両面と貫通孔の内周面とに無機材料からなる第1の無機密着層を形成する工程と、第1の無機密着層の上に導電性材料からなる第1の導電層を積層することによって、貫通孔内に中空状の貫通電極を形成する工程と、貫通電極内に、金属粉と樹脂材料との混合物よりなる穴埋め樹脂を充填する工程と、基材の両面に積層された第1の無機密着層及び第1の導電層を除去する工程と、基材の両面と貫通電極上とに無機材料からなる第2の無機密着層を形成する工程と、第2の無機密着層上に導電性材料からなる第2の導電層を形成し、貫通電極の上下端を被覆するとともに第1の配線群を形成する工程と、第1の配線群を被覆する絶縁性樹脂層を形成する工程と、第1の配線群上にある絶縁性樹脂層の一部にビア孔を形成する工程と、絶縁性樹脂層上に導電性物質よりなる第2の配線群及び導通ビアを形成する工程とを備えても良い。
また、本発明に係る半導体装置の製造方法は、上記のいずれかの配線回路基板の製造方法により、配線回路基板を形成する工程と、配線回路基板に導通パッドを形成する工程と、導通パッド上に半導体素子を固定する工程とを備える。
本発明によれば、半導体素子の発熱を配線回路基板経由で効率よく放熱することで半導体素子の温度上昇を抑え、駆動を安定化することができる。さらに、熱膨張、熱収縮による導電層パターンの剥離を防止することで充分な信頼性を有することが可能な、配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法を提供することが可能となる。
以下、本発明の実施形態について、図面を参照しつつ説明する。
(第一実施形態)
以下、本発明の第一実施形態について、図1~9を参照しつつ説明する。
以下、本発明の第一実施形態について、図1~9を参照しつつ説明する。
(配線回路基板100の構成)
図1に示すように、配線回路基板(ガラスインターポーザー)100は、基材1と、貫通電極3と、無機密着層4a及び4bと、導電層5a及び5b(導電層パターン)と、ランド6と、絶縁性樹脂層7と、配線群8と、導通ビア9と、穴埋め樹脂14を備えている。また、貫通電極3として、電気的導通を確保する為の貫通孔と、熱を伝導する為のサーマルビアを形成した。貫通電極3を形成する為の貫通孔13の径は特に規定しないが、サーマルビアの径は配線回路基板の設計で許される範囲で大きく形成することが望ましい。
図1に示すように、配線回路基板(ガラスインターポーザー)100は、基材1と、貫通電極3と、無機密着層4a及び4bと、導電層5a及び5b(導電層パターン)と、ランド6と、絶縁性樹脂層7と、配線群8と、導通ビア9と、穴埋め樹脂14を備えている。また、貫通電極3として、電気的導通を確保する為の貫通孔と、熱を伝導する為のサーマルビアを形成した。貫通電極3を形成する為の貫通孔13の径は特に規定しないが、サーマルビアの径は配線回路基板の設計で許される範囲で大きく形成することが望ましい。
基材1は、SiO2を主成分とする、ガラスからなる基板(ガラス基板)であり、貫通孔13を有している。
ガラス基板は熱伝導率0.55~0.75W/m・k、絶縁樹脂は0.6W/m・k以下と熱伝導性が低い。導電層5に使用するCuは熱伝導率80~400W/m・kと熱伝導性が低い。本発明の穴埋め樹脂14の熱伝導率は1~20W/m・kと絶縁樹脂の2倍から40倍の熱伝導効果が得られる。なお、熱伝導率の測定は、JIS:R1611やR1650-3,H7801に従い、レーザフラッシュ法熱定数測定装置にて測定した値である。
また、基材1の熱膨張率は、低膨張ガラスで3~4ppm/℃、ソーダガラスで8~9ppm/℃であり、製造方法や、Na等の金属成分の添加により、3~9ppm/℃の制御が可能である。なお、熱膨張率は、JIS:R3102やJIS:K7197に従い、TMA(熱機械分析)にて測定した値である。
基材1に貫通孔13を形成する方法としては、例えば、CO2レーザーやUVレーザー、ピコ秒レーザーやフェムト秒レーザー、エキシマレーザーや放電加工、感光性ガラスやブラスト加工等を使用可能であり、基材1の厚さや貫通孔13の孔径で選択すれば良い。なお、感光性ガラスは紫外線を照射することで内部に金属コロイドが形成されフッ酸への溶解性が向上する。この非照射部とのガラス分解液への溶解性の差を用いて貫通孔を形成することができる材料である。
また、無機密着層4a及び4bの材料としては、基材1と導電性材料との密着性が高い材料である、酸化錫、酸化インジウム、酸化亜鉛、ニッケル(熱膨張率:15ppm/℃)、ニッケルリン、クロム(熱膨張率:8ppm/℃)、酸化クロム、チッ化アルミ、チッ化銅、酸化アルミ、タンタル(熱膨張率:6ppm/℃)、チタン(熱膨張率:9ppm/℃)、銅(熱膨張率:16ppm/℃)等の材料が使用可能である。
また、無機密着層4a及び4bは、上記の材料を、単体、または、ITO膜(熱膨張率:9ppm/℃)のように、二種類以上の複合材料を単層にて使用する事が可能である。また、無機密着層4は、クロム/銅、チタン/銅のように、二種類以上の複合材料を2層以上の積層膜にて使用することが可能である。
無機密着層4a及び4bを設けることにより、基材1と、貫通電極3(導電層5a)及び導電層5bとの間の密着力を向上させることが可能となる。これに加え、無機密着層4a及び4bが基材1に比べて熱膨張率が高い事で、貫通電極3(導電層5a)及び導電層5bと基材1との線膨張係数の差によって発生する、層間にかかる応力を低減することが可能となる。
また、無機密着層4a及び4bの膜厚は特に規定しないが、0.1μm以上1μm以下の範囲内であれば、基材1との密着性と、熱膨張率の差を緩和する効果を得ることが可能である。また、無機密着層4a及び4bの形成方法は特に規定しないが、スパッタ成膜法、無電解めっき法等を用いることが可能である。
尚、無機密着層4aが第1の無機密着層に相当し、無機密着層4bが第2の無機密着層に相当する。
貫通電極3は、導電性材料で形成されている。貫通電極3は、貫通孔13内の無機密着層4a上に形成された導電層5aよりなり、中空形状を有している。貫通電極3を形成する導電性材料としては、例えば、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちいずれかの単体金属、または、いずれかの単体金属の積層や化合物が使用可能であり、無機密着層4との密着性や、電気的に接続安定性の高い材料を選定すれば良い。
尚、貫通電極3を導電層5aにより形成する代わりに、無機密着層4を形成した後に、無機密着層4の内部に上述した第1の導電層5aの形成材料の少なくとも1つの金属粉と樹脂材料との混合物を充填した穴埋め樹脂により形成することも可能である。
導電層5aを形成する方法としては、無電解めっき法や電解めっき法を用いて、コンフォーマルめっき形態で形成すればよい。半導体装置の高密度化により、配線や貫通電極3の径が微細化され、貫通電極3が高アスペクト比になりフィルドめっき形態が不可能な領域が存在する。高アスペクト比の領域ではコンフォーマルめっき形態で貫通電極3を形成すれば良い。また低いアスペクト比の領域はフィルドめっき形態で貫通電極3を形成すれば良い。
なお、めっき法で形成するコンフォーマルめっき形態では、貫通孔13の中央にスルーホール状の孔が残っており、この中央のスルーホール状の孔は穴埋め樹脂14をスクリーン印刷法で充填すれば良い。
なお、フィルドめっき形態では、基材1の両面に積層される導電層5a(第1の導電層)の膜厚が厚くなるので、基材1上に微細配線を形成する為に、基材1の両面に積層された導電層5aを肉薄化すればよい。この際、基材1の表面まで研磨して貫通電極3の上下端を露出させた後、基材1上に無機密着層4b(第2の無機密着層)と導電層5b(第2の導電層)を積層し配線群を形成する構成が可能である(図3~9参照)。
導電層5bは、導電性材料で形成されており、無機密着層4bを介して、基材1の両面に形成されている。導電層5bを形成する導電性材料としては、例えば、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちいずれかの単体金属、または、いずれかの単体金属の積層や化合物が使用可能であり、無機密着層4bとの密着性や、電気的に接続安定性の高い材料を選定すれば良い。
また、導電層5bを形成する導電性材料としては、例えば、上述した材料のうち少なくとも一つの金属粉と樹脂材料との混合物である導電性ペーストも使用可能である。また、導電層5を形成する方法としては、特に規定しないが、無電解めっき法や電解めっき法を用いることが可能である。
ランド6は、導電層5bを挟んで貫通電極3の上下端ないし貫通電極3より引き回した配線上に形成されている。ランド6の形状は、例えば、基材1の表面と同じ高さで形成する形状や、基材1の表面よりも数ミクロン高く形成する形状とすることが可能である。
配線群は、図3~9に示すように、貫通孔13の内部を穴埋め樹脂14で充填した後、基材1の両面に積層された導電層5bと貫通孔13内に充填した穴埋め樹脂14とを基材1の表面まで研磨除去して貫通電極3の上下端を露出させた後、基材1に無機密着層4b(第2の無機密着層)と導電層5b(第2の導電層5)を積層することによって形成することが可能である。配線群を形成する方法は特に規定しないが、導電層5bを形成した後、配線回路となる部分を感光性レジストにて被覆し、非被覆部分をエッチング除去して形成すれば良い。また、無機密着層4bを形成した後、感光性レジストにて配線回路となる部分を開口し、開口部に導電層5bを形成した後、感光性レジストと無機密着層4bを除去して形成すれば良い。
絶縁性樹脂層7は、導電層5b上に形成されている。また、絶縁性樹脂層7は、必要な層数が積層されている。なお、絶縁性樹脂層7の層数は、例えば、製品の設計により設定すれば良い。
また、絶縁性樹脂層7の材料としては、エポキシ/フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、PBO樹脂のうちいずれか一つの材料、または、少なくとも二つの材料を組み合わせた複合材料を用いることが可能である。この場合、例えば、絶縁性樹脂層7の材料を、熱膨張率が30~100ppm/℃と導電性材料よりも高く、かつ弾性率が高い材料とすることにより、導電層5bを覆うことで導電層5bと基材1との層間にかかる応力を減少させて、導電層5bの剥離を抑制する効果を付与することが可能となる。
また、絶縁性樹脂層7の材料としては、例えば、ドライフィルムや液レジが使用可能であり、特に規定するものではない。
また、配線群8は、必要な層数が積層されている。なお、配線群8の層数は、例えば、製品の設計により設定すれば良い。配線群8の形成方法は特に規定しないが、無電解めっき、または、スパッタ膜をシード層として、電解めっきにて厚付けし、セミアディティブ法やサブトラクティブ法によりパターン形成する方法を用いてもよい。
導通ビア9は、絶縁性樹脂層7に形成されており、導電層5と配線群8を、電気的に接続させている。導通ビア9は、絶縁性樹脂層7に形成したビア孔内に、コンフォーマルめっき等、導電性物質を充填する加工を行って形成する。
絶縁性樹脂層7にビア孔を形成する方法は、例えば、絶縁性樹脂層7の材料により選択すれば良く、絶縁性樹脂層7の材料が熱硬化性樹脂であれば、CO2レーザーやUVレーザー等を用いた加工により形成可能であり、レーザー加工の後は、レーザー加工で発生したスミアを除去する為にデスミア処理を行えば良い。また、絶縁性樹脂層7の材料が感光性レジストの場合は、フォトリソ法にて形成すれば良い。
以上により、本実施形態の配線回路基板100は、多層構造の貫通電極付きインターポーザーである。また、本実施形態の配線回路基板100であれば、基材1の両面に形成した配線群8の間で、高い導通信頼性を実現することが可能となる。なお、図1に示す絶縁性樹脂層7及び配線群8の必要層数や、導通パッド部の金属層の形状や高さは、一例であり、特に規定するものではない。
(半導体装置200の構成)
図2に示すように、半導体装置200は、配線回路基板100と、半導体素子11を備えている。配線回路基板100は、ハンダボールを用いて、図示しないプリント基板に搭載する。
図2に示すように、半導体装置200は、配線回路基板100と、半導体素子11を備えている。配線回路基板100は、ハンダボールを用いて、図示しないプリント基板に搭載する。
半導体素子11は、図示しないハンダボールを用いて、配線回路基板100の片面(図2中では、上側の面)に搭載する。なお、図2に示す半導体素子11の形状や、半導体素子11と配線回路基板100との接続方式は、一例であり、特に規定するものではない。
以上により、本実施形態の半導体装置200であれば、接続対象である半導体素子11や配線回路基板100との間で貫通電極3内の穴埋め樹脂14の材料を最適化することで、半導体素子11の発熱を配線回路基板100の貫通電極3を介してプリント基板側への高い放熱効果を得るとともに、実装時の配線群8が基板1からの剥離破断を回避し、高い接続信頼性を実現することが可能となる。
(第二実施形態)
以下、本発明の第二実施形態について、図10~16を参照しつつ説明する。
以下、本発明の第二実施形態について、図10~16を参照しつつ説明する。
本実施形態に係る配線回路基板は、図10~16に示すように、貫通孔13の内部を穴埋め樹脂14で充填した後、第1の導電層5と貫通孔13内に充填した穴埋め樹脂14とを研磨除去して導電層5aを肉薄化した後、基材1に導電層5c(第2の導電層)を積層することによって形成したものである。配線群を形成する方法は特に規定しないが、導電層5cを形成した後、配線回路となる部分を感光性レジストにて被覆し、非被覆部分をエッチング除去して形成すれば良い。尚、導電層5cの形成方法及び形成材料は、上述した導電層5a及び5bと同じである。また、他の各層の形成方法及び形成材料は、第一実施形態と同じであるので、繰り返しの説明を省略する。
本発明の実施例について、配線回路基板の製造方法と、半導体装置の製造方法を含めて説明する。
(実施例1)
以下、実施例1について、図1及び図2を参照しつつ、図3から図9を用いて説明する。
以下、実施例1について、図1及び図2を参照しつつ、図3から図9を用いて説明する。
実施例1に係る配線回路基板100の製造方法は、貫通孔形成工程と、無機密着層形成工程と、導電層・貫通電極形成工程と、ランド形成工程と、絶縁性樹脂層形成工程と、ビア形成工程と、配線群・導通ビア形成工程とを含む。
まず、貫通孔形成工程では、図3に示すように、基板1に対し、ピコ秒レーザーにて貫通孔13を形成した。基板1には、厚さが0.3mm、大きさが200mm×200mmの矩形状の低膨張ガラス(熱伝導率:0.7W/m・k)を使用した。貫通孔13として、電気導電性を目的とする穴と、熱の導電を目的とするサーマルビアとを形成し、各々の穴径はTop50μmΦと100μmΦとした。
無機密着層形成工程では、図4に示すように、基材1の表面に、0.05μm厚のスパッタTi膜と、0.2μm厚のスパッタCu膜とを連続して成膜し、基材1の表面と貫通孔13内に、無機密着層4a(第1の無機密着層)を形成した。
導電層・貫通電極形成工程では、図5に示すように、導電層5aを形成した。より詳細には、基材1の両面の無機密着層4aの上に、導電性材料を用いて電解銅めっき(熱伝導率:40W/m・k)により導電層5aを形成した。これに加え、貫通孔13内に、コンフォーマル銅めっきにより貫通電極3(導電層5a)を形成した。導電層5aは、6μmの膜厚とした。また、貫通電極3のスルーホール内部には、銀と銅粉と有機樹脂の混合材料からなる導電性ペースト(熱伝導率:10W/m・k)を真空印刷にて充填した後、硬化させることにより、穴埋め樹脂14を形成した。
ランド形成工程では、まず、図6に示すように、基板1のガラス面をストッパー層としてケミカルポリッシュにて基板1の両面を研磨し、基材1の両面に形成した導電層5aと、無機密着層4aと、貫通孔13から突出した導電性ペースト(穴埋め樹脂14)とを除去した。次に、貫通電極3のスルーホールに充填した穴埋め樹脂14の蓋として機能するめっき(導電層5b)を形成した。より詳細には、基板1の両面に、無機密着層4aと同様に、0.05μm厚のスパッタTi膜と、0.2μm厚のスパッタCu膜とを連続して成膜して、無機密着層4b(第2の無機密着層)を形成した。セミアディティブ法によりランドパタン部6が開口した感光性レジストパターンを形成し、基材1に電解銅めっき(導電層5b)を厚さ5μmで形成した。その後、図7に示すように、感光性レジストを剥離し、基材1の表面のランドパタン部6以外にある無機密着層4bのTi及びCuの積層膜をウエットエッチングして、基材1に貫通電極3を配置したコア基板10を形成した。
絶縁性樹脂層形成工程及びビア形成工程では、図8に示すように、コア基板10の両面にエポキシ系樹脂からなるABFフィルム(味の素ファインテクノ社製)をラミネートして絶縁性樹脂7を形成した。ラミネート後、貫通電極3上の絶縁性樹脂層7にUV-YAGレーザーにてビア孔を形成した。ここで、ビア孔の径は、貫通電極3の径よりも小径とした。また、UV-YAGレーザー加工にて生じたビア孔内の塵を、アルカリ水溶液系の処理液でデスミアしてクリーニングした。
次に、配線群・導通ビア形成工程において、導通ビア9は、絶縁性樹脂7に形成したビア孔内をコンフォーマル銅めっきにより充填することにより形成した。配線群8は、絶縁性樹脂7の上に、シード層として無電解銅めっきを形成し、シード層の上にネガ形レジストにて配線群8(図9参照)に対応する部分が開口したレジストパターンを形成し、セミアディティブ法により、導電性材料として電解銅めっきを6μm厚で形成した後、レジスト及び不要部分のシード層を除去することによって形成した。配線群のLS(ラインスペース)値は、6μmとした。
その後、必要な配線層数に応じて、図8及び図9で説明した工程を繰り返し、図9に示すように、基材1上に、配線群8と絶縁性樹脂7とが接続され、配線群8同士が導通ビア9で電気的に接続された多層配線層を形成した。
また、実施例1の半導体装置200の製造方法としては、上述した配線回路基板の製造方法で製造された配線回路基板100に導通パッド15を形成する導通パッド形成工程と、導通パッド上に半導体素子11を固定する半導体素子固定工程を含む方法を用いた。
導通パッド形成工程では、基板1へ感光性のソルダーレジスト12を積層して露光及び現像を行い、Ni/Auめっきにて導通パッド15を形成した。
半導体素子固定工程では、ハンダにより、導通パッド15上に半導体素子11を固定した。
なお、実施例1では、片面の配線群8の層数を2層とし、表面の被覆層をソルダーレジスト12とし、導通パッド15表面の表面処理をNi/Auとしたが、これらの構成は、特に限定するものではない。
(実施例2)
以下、本発明例2について、図1及び図2と、図10から図16を用いて説明する。
以下、本発明例2について、図1及び図2と、図10から図16を用いて説明する。
実施例2の配線回路基板100の製造方法は、貫通孔形成工程と、無機密着層形成工程と、導電層・貫通電極形成工程と、ランド形成工程と、絶縁性樹脂層形成工程と、ビア形成工程と、配線群・導通ビア形成工程とを含む。
まず、貫通孔形成工程では、図10に示すように、基板1に対し、ピコ秒レーザーにて貫通孔13を形成した。基板1は、厚さが0.3mm、大きさが200mm×200mmの矩形状の低膨張ガラス(熱伝導率:0.7W/m・k)で形成した。図10に示すように、貫通孔13として、電気導電性を目的とする穴と、熱の導電を目的とするサーマルビアとを形成し、各々の穴径はTop50μmΦと100μmΦとした。
次に、無機密着層形成工程では、図11に示すように、基材1の両面に対し、0.05μm厚のスパッタTi-Ni-Cuの合金膜と0.2μm厚スパッタCu膜とを連続して成膜し、基材1の表面と貫通孔13内に、無機密着層4aを形成した。
次に、導電層・貫通電極形成工程では、図12に示すように、導電層5aを形成した。より詳細には、基材1の両面に対し、無機密着層4aの上に、導電性材料を用いて電解銅めっき(熱伝導率:40W/m・k)により導電層5aを形成した。これに加え、貫通孔13内に銅めっきを充填したコンフォーマルめっき構成により、貫通孔13内に貫通電極3(導電層5a)を形成した。導電層5aは、8μmの膜厚とした。また、貫通電極3のスルーホール内部には、銀と銅粉と有機樹脂の混合材料からなる導電性ペースト(熱伝導率:10W/m・k)を真空印刷にて充填した後に硬化させ、穴埋め樹脂14を形成した。
次に、ランド形成工程では、ケミカルポリッシュにて基材1上の積層の厚さが3μmになるまで研磨して貫通孔13から突出した導電性ペーストを除去した後、図13に示すように、スルーホール部の導電性ペーストの蓋として機能するめっきとして、基材1の表面に電解銅めっきにより導電層5cを厚さ5μmで形成した。さらに、ランド形成工程では、図14に示すように、貫通電極3の両端にランド6を形成するために、サブトラクティブ法にて、感光性レジストでランド6を被覆したレジストパターンを形成し、基材1の表面のランド6以外の部分の銅めっき(導電層5c)と、無機密着層4aのTi-Ni-Cuの合金膜とをウエットエッチングして、基材1に貫通電極3を配置したコア基板10を形成した。
次に、絶縁性樹脂層形成工程及びビア形成工程では、図15に示すように、コア基板10の両面にエポキシ系樹脂からなるABFフィルム(味の素ファインテクノ社製)をラミネートして絶縁樹脂層7を形成した後、貫通電極3上の絶縁性樹脂層7にUV-YAGレーザーにてビア孔を形成した。ビア孔の径は、貫通電極3の径よりも小径とした。また、UV-YAGレーザー加工にて生じたビア孔内の塵を、アルカリ水溶液系の処理液でデスミアしてクリーニングした。
次に、配線群・導通ビア形成工程において、導通ビア9は、絶縁性樹脂7に形成したビア孔内をコンフォーマル銅めっきにより充填することにより形成した。配線群8は、絶縁性樹脂7の上に、シード層として無電解銅めっきを形成し、シード層の上にネガ形レジストにて配線群8(図16参照)に対応する部分が開口したレジストパターンを形成し、セミアディティブ法により、導電性材料として電解銅めっきを8μm厚で形成した後、レジスト及び不要部分のシード層を除去して、配線群8を形成した。配線群のLS(ラインスペース)値は10μmとした。
また、本発明例2の半導体装置200の製造方法としては、上述した配線回路基板の製造方法で製造された配線回路基板100に導通パッド15を形成する導通パッド形成工程と、導通パッド上に半導体素子11を固定する半導体素子固定工程を含む方法を用いた。
導通パッド形成工程では、基板1へ感光性のソルダーレジスト12を積層して露光及び現像を行い、Ni/Auめっきにて導通パッド15を形成した。
半導体素子固定工程では、ハンダにより、導通パッド15上に半導体素子11を固定した。
なお、実施例2では、片面の配線群8の層数を2層とし、表面の被覆層をソルダーレジスト12とし、導通パッド表面の表面処理をNi/Auとしたが、これらの構成は、特に限定するものではない。
(比較例1)
以下、比較例1について、図17から図23を用いて説明する。
以下、比較例1について、図17から図23を用いて説明する。
比較例の配線回路基板100を製造する方法では、まず、図17に示すように、基板1に対し、ピコ秒レーザーにて貫通孔13を形成した。基板1は、厚さが0.3mm、大きさが200mm×200mmの矩形状の低膨張ガラス(熱伝導率:0.7W/m・k)で形成した。貫通孔13として、電気導電性を目的とする穴と、熱の導電を目的とするサーマルビアとを形成し、各々の穴径はTop50μmΦと100μmΦとした。
次に、図18に示すように、基材1の両面に対し、スパッタにて、0.05μm厚のTi膜と0.2μm厚のCu膜とを成膜し、基材1の表面と貫通孔13内に無機密着層4aを形成した。
次に、図19に示すように、無機密着層4aの上に、導電層5aを形成した。より詳細には、導電性材料を用いて電解銅めっき(熱伝導率:40W/m・k)により基材1の両面に導電層5aを形成した。これに加え、貫通孔13内に、コンフォーマル銅めっきにより貫通電極3(導電層5a)を形成した。導電層5aの膜厚は6μmとした。また、貫通電極3のスルーホール内部は、有機樹脂と酸化珪素のフィラーの混合材料からなる穴埋め樹脂94(熱伝導率:0.6W/m・k)を真空印刷にて充填し硬化させた。
次に、図20に示すように、ケミカルポリッシュにて基材1上の積層の厚さが3μmになるまで研磨して貫通孔13から突出した穴埋め樹脂14を除去した後、スルーホール部の穴埋め樹脂94の蓋として機能するめっきとして、基材1の表面に電解銅めっき(導電層5c)を厚さ5μmで形成した。
次に、図21に示すように、貫通電極3と電気的に導通のとれた配線群8を形成するために、感光性レジストで配線群8を被覆したレジストパターンを形成し、基材1の表面の、配線群8以外の銅めっきと無機密着層4aのTi,Cuスパッタ膜とをウエットエッチングして、基材1に導電層5と貫通電極3を配置したコア基板90を形成した。
次に、図22に示すように、コア基板90の両面にエポキシ系樹脂からなるABFフィルム(味の素ファインテクノ社製)をラミネートして絶縁性樹脂7を形成し、貫通電極3上の絶縁性樹脂層7にUV-YAGレーザーにてビア孔を形成した。ここで、ビア孔の径は、貫通電極3の径よりも小径とした。また、UV-YAGレーザー加工にて生じたビア孔内の塵を、アルカリ水溶液系の処理液でデスミアしてクリーニングした。
次に、コンフォーマルめっきにより導通ビアを形成した。導通ビアの内径は6μmとした。さらに、絶縁性樹脂7の上に、シード層として無電解銅めっきを形成し、シード層の上にネガ形レジストにて配線群8(図23参照)に対応する部分が開口したレジストパターンを形成し、セミアディティブ法により、導電性材料として電解銅めっきを8μm厚で形成した後、レジスト及び不要部分のシード層を除去して、配線群8を形成した。配線群8のLS値は、10μmとした。
また、比較例1の半導体装置200の製造方法では、上述した配線回路基板の製造方法で製造された配線回路基板100に対し、基板1へ感光性のソルダーレジスト12を積層して露光及び現像を行い、Ni/Auめっきにて導通パッド15を形成した。そして、ハンダにより、導通パッド15上に半導体素子11を固定した。
(比較例2)
比較例2に係る半導体装置は、基板1に形成する貫通孔13を電気導電性を目的とする穴のみとし、サーマルビアを形成しなかったことを除いて、比較例1に係る半導体装置と同様に製造した。基板1に形成した貫通孔13の穴径はTop50μmとした。
比較例2に係る半導体装置は、基板1に形成する貫通孔13を電気導電性を目的とする穴のみとし、サーマルビアを形成しなかったことを除いて、比較例1に係る半導体装置と同様に製造した。基板1に形成した貫通孔13の穴径はTop50μmとした。
(比較例3)
比較例3に係る半導体装置は、無機密着層4aを形成しなかったことを除いて、実施例1に係る半導体装置と同様に製造した。
比較例3に係る半導体装置は、無機密着層4aを形成しなかったことを除いて、実施例1に係る半導体装置と同様に製造した。
(熱伝導性の評価)
実施例1及び2、並びに、比較例1及び2で作製した半導体装置を用いて熱伝導性を評価した。熱伝導性は、熱抵抗(Rja[℃/W]:半導体部品のジャンクション-周囲温度間熱抵抗)によって判断した。熱抵抗は、値が高いほど、温度が伝わりにくいことを示す。周囲温度の測定にはT型熱電対(線径Φ0.8mm:銅-コンスタンタン)を使用し、ジャンクション温度の測定にはサーマルチップを使用することとした。サーマルチップ内のダイオードはジャンクション温度を求めるために、抵抗は発熱源として使用した。ジャンクション温度は、温度によるダイオード両端の電圧降下を利用して求めた。
実施例1及び2、並びに、比較例1及び2で作製した半導体装置を用いて熱伝導性を評価した。熱伝導性は、熱抵抗(Rja[℃/W]:半導体部品のジャンクション-周囲温度間熱抵抗)によって判断した。熱抵抗は、値が高いほど、温度が伝わりにくいことを示す。周囲温度の測定にはT型熱電対(線径Φ0.8mm:銅-コンスタンタン)を使用し、ジャンクション温度の測定にはサーマルチップを使用することとした。サーマルチップ内のダイオードはジャンクション温度を求めるために、抵抗は発熱源として使用した。ジャンクション温度は、温度によるダイオード両端の電圧降下を利用して求めた。
表1に示すように、実施例1及び2に係る半導体装置の熱抵抗値は、比較例1及び2のいずれの半導体装置の熱抵抗より低い値となった。したがって、貫通電極3の内の第1の導電層5の内側を、熱伝導性を有する穴埋め樹脂14にて充填し、貫通電極3の上下端を第2の導電層で覆うことで、配線回路基板100が、半導体素子11からの熱を基板1の配線群と貫通電極3とを介して熱伝導により放熱できることが確認された。また、貫通電極3内部を熱伝導率の高い穴埋め樹脂14で充填することにより、比較例1に比べ熱低効率が約3割向上することが確認された。
比較例1に係る半導体装置には、熱伝導を目的とするサーマルビアが形成されているが、サーマルビア内に充填された穴埋め樹脂94の熱伝導率が低く、この熱伝導率の低い穴埋め樹脂94がサーマルビアの体積の約7割を占めていることから、実施例1及び2に比べて、放熱性が低いことが確認された。比較例2に係る半導体装置には、サーマルビアが形成されていないため、放熱性が低いことが確認された。
実施例1及び2、比較例1及び2では、無機密着層4を形成し導電層5を形成することで、低膨張ガラスからなる基板1と高い密着性を実現した。しかし、無機密着層4aを形成しなかった比較例3の場合には、基板1への導電層の密着が得られず、配線回路基板を得ることができなかった。
また、本実施例1により、基板1表面の第1の導電層を除去し、第2の無機密着層と第2の導電層5を形成することで基板1の直上の導電層の厚みの制御が容易で、且つ、穴埋め樹脂14の表面とともに基板1と導電層5の密着性の高い配線回路基板100を得ることが可能であることを確認した。
また、本実施例2により、基板1表面の第1の導電層を薄肉化し、第2の導電層5を形成することで、第2の無機密着層の形成工程を省略でき、且つ薄肉化した第1の導電層と第2の導電層の密着性が高く、且つ、穴埋め樹脂14の表面と第2の導電層の密着性の高い配線回路基板100を得ることが可能であることを確認した。
以上説明したように、本発明によれば、半導体素子11の発熱を、配線回路基板100の貫通電極3を介してプリント基板に放熱することが可能であり、かつ、基板1からの導電層5の剥離を防止することが可能であるとともに、充分な信頼性を有する配線回路基板100及び半導体装置200を提供することが可能であることを確認した。
本発明は、パッケージ基板と半導体素子との間に介在する配線回路基板や、半導体素子を接続するための配線回路基板を備える半導体装置に利用可能である。
1…基材、2…電解銅めっき、3…貫通電極、4a…無機密着層(第1の無機密着層)、4b…無機密着層(第2の無機密着層)、5a…導電層(第1の導電層)、5b…導電層(第2の導電層)、5c…導電層(第2の導電層)6…ランド、7…絶縁性樹脂層、8…配線群、9…導通ビア、10…コア基板、11…半導体素子、12…ソルダーレジスト、13…貫通孔、14・・・穴埋め樹脂、15・・・導通パッド、100…配線回路基板、200…半導体装置
Claims (16)
- 貫通孔を有する基材と、前記基材上に積層され、且つ導通ビアを形成した絶縁性樹脂層と、前記絶縁性樹脂層上に積層された配線群とを有する配線回路基板であって、
前記貫通孔内に形成される第1の無機密着層と、
前記第1の無機密着層上に第1の導電層を積層することによって形成される中空状の貫通電極と、
金属粉と樹脂材料との混合物を前記貫通電極内に充填することによって形成される穴埋め樹脂と、
前記貫通電極の上下端を被覆する第2の導電層とを備える、配線回路基板。 - 前記貫通電極と前記第2の導電層との間に設けられる第2の無機密着層と、
前記第2の無機密着層の上に設けられ、ランドと配線とを有する第1の配線群を更に備える、請求項1に記載の配線回路基板。 - 前記第1の配線群を被覆する前記絶縁性樹脂の熱膨張率が、前記第1の導電層及び前記第2の導電層の形成材料の熱膨張率より高いことを特徴とする、請求項1に記載の配線回路基板。
- 前記穴埋め樹脂の熱伝導率が1W/m・k以上であることを特徴とする、請求項1に記載の配線回路基板。
- 前記第1の無機密着層が、酸化錫、酸化インジウム、酸化亜鉛、ニッケル、ニッケルリン、クロム、酸化クロム、チッ化アルミ、チッ化銅、酸化アルミ、タンタル、チタン、銅からなる群より選ばれる1種類の材料よりなる単層膜、もしくは、2種類以上の材料よりなる単層膜、または、2種類以上の材料を積層した積層膜であることを特徴とする、請求項1に記載の配線回路基板。
- 前記第1の導電層及び前記第2の導電層を形成する導電性材料が、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛よりなる群から選ばれるいずれかの単体金属、または、二つ以上の化合物であることを特徴とする、請求項1に記載の配線回路基板。
- 前記穴埋め樹脂が、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛からなる群より選ばれる少なくとも一つの金属粉と、エポキシ/フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、PBO樹脂からなる群より選ばれるいずれかの樹脂材料との混合物よりなることを特徴とする、請求項1に記載の配線回路基板。
- 前記絶縁性樹脂層が、エポキシ/フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、PBO樹脂からなる群より選ばれる1種類以上の材料よりなる、請求項1に記載の配線回路基板。
- 前記基材がガラスからなることを特徴とする、請求項1に記載の配線回路基板。
- 請求項1に記載の配線回路基板と、
前記配線回路基板に実装された半導体素子とを備えることを特徴とする、半導体装置。 - 配線回路基板の製造方法であって、
基材に貫通孔を形成する工程と、
前記基材の両面と前記貫通孔の内周面とに無機材料からなる第1の無機密着層を形成する工程と、
前記第1の無機密着層の上に導電性材料からなる第1の導電層を積層することによって、前記貫通孔内に中空状の貫通電極を形成する工程と、
前記貫通電極内に、金属粉と樹脂材料との混合物よりなる穴埋め樹脂を充填する工程と、
前記基材の両面に積層された前記第1の導電層を肉薄化する工程と、
前記貫通孔内の前記第1の導電層の両端部を覆うように、導電性材料よりなる第2の導電層を形成し、前記貫通電極の上下端を被覆するとともに第1の配線群を形成する工程と、
前記第1の配線群を被覆する絶縁性樹脂層を形成する工程と、
前記第1の配線群上にある前記絶縁性樹脂層の一部にビア孔を形成する工程と、
前記絶縁性樹脂層上に導電性物質よりなる第2の配線群及び導通ビアを形成する工程とを備える、配線回路基板の製造方法。 - 配線回路基板の製造方法であって、
基材に貫通孔を形成する工程と、
前記基材の両面と前記貫通孔の内周面とに無機材料からなる第1の無機密着層を形成する工程と、
前記第1の無機密着層の上に導電性材料からなる第1の導電層を積層することによって、前記貫通孔内に中空状の貫通電極を形成する工程と、
前記貫通電極内に、金属粉と樹脂材料との混合物よりなる穴埋め樹脂を充填する工程と、
前記基材の両面に積層された前記第1の無機密着層及び前記第1の導電層を除去する工程と、
前記基材の両面と前記貫通電極上とに無機材料からなる第2の無機密着層を形成する工程と、
前記第2の無機密着層上に導電性材料からなる第2の導電層を形成し、前記貫通電極の上下端を被覆するとともに第1の配線群を形成する工程と、
前記第1の配線群を被覆する絶縁性樹脂層を形成する工程と、
前記第1の配線群上にある前記絶縁性樹脂層の一部にビア孔を形成する工程と、
前記絶縁性樹脂層上に導電性物質よりなる第2の配線群及び導通ビアを形成する工程とを備える、配線回路基板の製造方法。 - 前記基材がガラスからなること特徴とする、請求項11に記載の配線回路基板の製造方法。
- 前記基材がガラスからなること特徴とする、請求項12に記載の配線回路基板の製造方法。
- 半導体装置の製造方法であって、
請求項11に記載の配線回路基板の製造方法により、配線回路基板を形成する配線回路基板形成工程と、
前記配線回路基板に導通パッドを形成する導通パッド形成工程と、
前記導通パッド上に半導体素子を固定する半導体素子固定工程とを備えることを特徴とする、半導体装置の製造方法。 - 半導体装置の製造方法であって、
請求項12に記載の配線回路基板の製造方法により、配線回路基板を形成する配線回路基板形成工程と、
前記配線回路基板に導通パッドを形成する導通パッド形成工程と、
前記導通パッド上に半導体素子を固定する半導体素子固定工程とを備えることを特徴とする、半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201580061907.1A CN107112297B (zh) | 2014-11-14 | 2015-10-09 | 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法 |
EP15858556.2A EP3220417B1 (en) | 2014-11-14 | 2015-10-09 | Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method |
US15/594,396 US20170250141A1 (en) | 2014-11-14 | 2017-05-12 | Wiring circuit board, semiconductor device, method of manufacturing wiring circuit board, and method of manufacturing semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014-231842 | 2014-11-14 | ||
JP2014231842A JP6539992B2 (ja) | 2014-11-14 | 2014-11-14 | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US15/594,396 Continuation US20170250141A1 (en) | 2014-11-14 | 2017-05-12 | Wiring circuit board, semiconductor device, method of manufacturing wiring circuit board, and method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2016075863A1 true WO2016075863A1 (ja) | 2016-05-19 |
Family
ID=55953970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2015/005144 WO2016075863A1 (ja) | 2014-11-14 | 2015-10-09 | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20170250141A1 (ja) |
EP (1) | EP3220417B1 (ja) |
JP (1) | JP6539992B2 (ja) |
CN (1) | CN107112297B (ja) |
TW (1) | TWI759259B (ja) |
WO (1) | WO2016075863A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170271243A1 (en) * | 2015-08-10 | 2017-09-21 | Murata Manufacturing Co., Ltd. | Multilayer substrate, component mounted board, and method for producing component mounted board |
WO2017209296A1 (ja) * | 2016-06-03 | 2017-12-07 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに実装基板 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102357629B1 (ko) * | 2017-04-05 | 2022-02-04 | 주식회사 아모센스 | 세라믹 기판 제조 방법 |
JP6883279B2 (ja) * | 2017-04-06 | 2021-06-09 | 大日本印刷株式会社 | 貫通電極基板の製造方法及び貫通電極基板 |
CN109673111B (zh) * | 2017-10-13 | 2021-08-20 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板的制作方法 |
JP7139594B2 (ja) | 2017-11-30 | 2022-09-21 | 凸版印刷株式会社 | ガラスコア、多層配線基板、及びガラスコアの製造方法 |
JP2019106429A (ja) * | 2017-12-11 | 2019-06-27 | 凸版印刷株式会社 | ガラス配線基板、その製造方法及び半導体装置 |
CN111868301A (zh) * | 2018-03-28 | 2020-10-30 | 大日本印刷株式会社 | 布线基板以及制造布线基板的方法 |
CN112088489A (zh) | 2018-05-24 | 2020-12-15 | 凸版印刷株式会社 | 电路基板 |
JP2019204921A (ja) * | 2018-05-25 | 2019-11-28 | 凸版印刷株式会社 | ガラス回路基板およびその製造方法 |
JP2020053512A (ja) * | 2018-09-26 | 2020-04-02 | 凸版印刷株式会社 | 配線回路基板、半導体装置および配線回路基板の製造方法 |
JP7383215B2 (ja) | 2018-12-13 | 2023-11-20 | Toppanホールディングス株式会社 | 回路基板 |
WO2020185021A1 (ko) | 2019-03-12 | 2020-09-17 | 에스케이씨 주식회사 | 패키징 기판 및 이를 포함하는 반도체 장치 |
EP3709779A1 (en) * | 2019-03-12 | 2020-09-16 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier and method of manufacturing the same |
JP7227798B2 (ja) * | 2019-03-13 | 2023-02-22 | イビデン株式会社 | ガラス回路基板の製造方法 |
IT201900006736A1 (it) * | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di fabbricazione di package |
WO2021152658A1 (ja) * | 2020-01-27 | 2021-08-05 | オリンパス株式会社 | 撮像装置、および、内視鏡 |
CN111328192A (zh) * | 2020-02-18 | 2020-06-23 | 深圳市百柔新材料技术有限公司 | 加法制造玻璃基板pcb板及led显示器的方法 |
JP2021150311A (ja) | 2020-03-16 | 2021-09-27 | キオクシア株式会社 | 半導体装置 |
JP2021166257A (ja) * | 2020-04-07 | 2021-10-14 | 凸版印刷株式会社 | 高周波フィルタ内蔵ガラスコア配線基板、それを用いた高周波モジュールおよび高周波フィルタ内蔵ガラスコア配線基板の製造方法 |
CN113873788A (zh) * | 2021-10-09 | 2021-12-31 | 深圳市百柔新材料技术有限公司 | 一种多层玻璃基板的制备方法、玻璃基板及Mini-LED玻璃基板 |
CN114613724B (zh) * | 2022-03-02 | 2023-06-02 | 业成科技(成都)有限公司 | 导电结构及其制造方法 |
CN115460798B (zh) * | 2022-11-11 | 2023-01-24 | 四川富乐华半导体科技有限公司 | 一种陶瓷基板的填孔方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007059452A (ja) * | 2005-08-22 | 2007-03-08 | Shinko Electric Ind Co Ltd | インターポーザ及びその製造方法ならびに電子装置 |
JP2008205356A (ja) * | 2007-02-22 | 2008-09-04 | Siix Corp | 回路基板及び回路基板への電子部品実装方法 |
JP2012114400A (ja) * | 2010-11-05 | 2012-06-14 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2013521663A (ja) * | 2010-03-03 | 2013-06-10 | ジョージア テック リサーチ コーポレイション | 無機インターポーザ上のパッケージ貫通ビア(tpv)構造およびその製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7276787B2 (en) * | 2003-12-05 | 2007-10-02 | International Business Machines Corporation | Silicon chip carrier with conductive through-vias and method for fabricating same |
JP2006216711A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
KR100867038B1 (ko) * | 2005-03-02 | 2008-11-04 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조방법 |
US8207453B2 (en) * | 2009-12-17 | 2012-06-26 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
KR20120071921A (ko) * | 2010-12-23 | 2012-07-03 | 한국전자통신연구원 | 실리콘 관통 홀(tsv) 충진용 조성물, tsv 충진방법 및 상기 조성물을 이용하여 형성된 tsv 충진물을 포함하는 기판 |
CN104040026B (zh) * | 2011-10-05 | 2019-01-01 | 埃托特克德国有限公司 | 不含甲醛的化学镀镀铜溶液 |
JP5998459B2 (ja) * | 2011-11-15 | 2016-09-28 | ローム株式会社 | 半導体装置およびその製造方法、電子部品 |
CN102569251B (zh) * | 2012-02-22 | 2014-07-02 | 华进半导体封装先导技术研发中心有限公司 | 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法 |
US9001520B2 (en) * | 2012-09-24 | 2015-04-07 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
US20140144681A1 (en) * | 2012-11-27 | 2014-05-29 | Qualcomm Mems Technologies, Inc. | Adhesive metal nitride on glass and related methods |
JP6247006B2 (ja) * | 2013-01-23 | 2017-12-13 | セイコーインスツル株式会社 | 電子デバイス、発振器及び電子デバイスの製造方法 |
JP6508044B2 (ja) * | 2013-05-01 | 2019-05-08 | ソニー株式会社 | センサデバイス及び電子機器 |
JP6158676B2 (ja) * | 2013-10-15 | 2017-07-05 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP6189187B2 (ja) * | 2013-11-19 | 2017-08-30 | 新光電気工業株式会社 | プローブカード及びプローブカードの製造方法 |
US9510454B2 (en) * | 2014-02-28 | 2016-11-29 | Qualcomm Incorporated | Integrated interposer with embedded active devices |
JP6657609B2 (ja) * | 2015-06-12 | 2020-03-04 | 凸版印刷株式会社 | 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法 |
-
2014
- 2014-11-14 JP JP2014231842A patent/JP6539992B2/ja active Active
-
2015
- 2015-10-09 CN CN201580061907.1A patent/CN107112297B/zh active Active
- 2015-10-09 EP EP15858556.2A patent/EP3220417B1/en active Active
- 2015-10-09 WO PCT/JP2015/005144 patent/WO2016075863A1/ja active Application Filing
- 2015-11-11 TW TW104137151A patent/TWI759259B/zh active
-
2017
- 2017-05-12 US US15/594,396 patent/US20170250141A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007059452A (ja) * | 2005-08-22 | 2007-03-08 | Shinko Electric Ind Co Ltd | インターポーザ及びその製造方法ならびに電子装置 |
JP2008205356A (ja) * | 2007-02-22 | 2008-09-04 | Siix Corp | 回路基板及び回路基板への電子部品実装方法 |
JP2013521663A (ja) * | 2010-03-03 | 2013-06-10 | ジョージア テック リサーチ コーポレイション | 無機インターポーザ上のパッケージ貫通ビア(tpv)構造およびその製造方法 |
JP2012114400A (ja) * | 2010-11-05 | 2012-06-14 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170271243A1 (en) * | 2015-08-10 | 2017-09-21 | Murata Manufacturing Co., Ltd. | Multilayer substrate, component mounted board, and method for producing component mounted board |
US9972567B2 (en) * | 2015-08-10 | 2018-05-15 | Murata Manufacturing Co., Ltd. | Multilayer substrate, component mounted board, and method for producing component mounted board |
WO2017209296A1 (ja) * | 2016-06-03 | 2017-12-07 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに実装基板 |
JP6323768B1 (ja) * | 2016-06-03 | 2018-05-16 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに実装基板 |
US11195768B2 (en) | 2016-06-03 | 2021-12-07 | Dai Nippon Printing Co., Ltd. | Through electrode substrate, manufacturing method thereof and mounting substrate |
Also Published As
Publication number | Publication date |
---|---|
CN107112297B (zh) | 2020-06-09 |
TWI759259B (zh) | 2022-04-01 |
JP6539992B2 (ja) | 2019-07-10 |
EP3220417A4 (en) | 2018-07-04 |
TW201626512A (zh) | 2016-07-16 |
JP2016096262A (ja) | 2016-05-26 |
CN107112297A (zh) | 2017-08-29 |
US20170250141A1 (en) | 2017-08-31 |
EP3220417B1 (en) | 2021-08-25 |
EP3220417A1 (en) | 2017-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2016075863A1 (ja) | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 | |
TWI670803B (zh) | 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法 | |
US10790209B2 (en) | Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device | |
JP4343044B2 (ja) | インターポーザ及びその製造方法並びに半導体装置 | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
US8698303B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
JP2009194322A (ja) | 半導体装置の製造方法、半導体装置及び配線基板 | |
TW201004504A (en) | Manufacturing method of printed circuit board having electro component | |
JP2019016672A (ja) | 実装基板及び実装基板の製造方法 | |
KR100816324B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조방법 | |
WO2016114133A1 (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
JP6378616B2 (ja) | 電子部品内蔵プリント配線板 | |
JP2015198094A (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
JP2015198093A (ja) | インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法 | |
JP2017005081A (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
JP2019067973A (ja) | 電子部品内蔵基板及びその製造方法 | |
KR101092945B1 (ko) | 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법 | |
JP2016219730A (ja) | 電子部品内蔵基板及びその製造方法と電子装置 | |
JP6828733B2 (ja) | インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法 | |
JP2015070169A (ja) | 配線基板および配線基板製造方法 | |
JP2020053512A (ja) | 配線回路基板、半導体装置および配線回路基板の製造方法 | |
KR20100126991A (ko) | 능동 및 수동 소자를 내장한 플렉시블 인쇄회로기판 및 그 제조방법 | |
JP2016134392A (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
JP2017120836A (ja) | プリント配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 15858556 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
REEP | Request for entry into the european phase |
Ref document number: 2015858556 Country of ref document: EP |