CN107112297A - 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法 - Google Patents

配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法 Download PDF

Info

Publication number
CN107112297A
CN107112297A CN201580061907.1A CN201580061907A CN107112297A CN 107112297 A CN107112297 A CN 107112297A CN 201580061907 A CN201580061907 A CN 201580061907A CN 107112297 A CN107112297 A CN 107112297A
Authority
CN
China
Prior art keywords
circuit board
wired circuit
layer
conductive layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580061907.1A
Other languages
English (en)
Other versions
CN107112297B (zh
Inventor
今吉孝二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN107112297A publication Critical patent/CN107112297A/zh
Application granted granted Critical
Publication of CN107112297B publication Critical patent/CN107112297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法，其通过利用导热对与半导体元件的驱动相伴的发热进行散热，将半导体元件的温度上升控制为小于或等于容许温度，从而能够具有足够的可靠性。配线电路基板(100)由下述部分构成：具有贯通孔的基材(1)；绝缘性树脂层(7)，其层叠于基材(1)上且形成有导通通路(9)；以及配线组(8)，其层叠于绝缘性树脂层(7)，在该配线电路基板(100)中，通过在贯通孔内形成无机密接层(4a)，在无机密接层(4a)之上层叠导电层(5a)，从而形成中空状的贯通电极(3)，将贯通电极(3)内利用导热性比基材(1)高的埋孔树脂(14)填充，利用导电层(5b)包覆贯通孔的上下端。

Description

配线电路基板、半导体装置、配线电路基板的制造方法、半导 体装置的制造方法
技术领域
本发明涉及配线电路基板(内插板)、半导体装置，特别地，涉及介于封装基板和半导体元件之间的配线电路基板、具有用于连接半导体元件的配线电路基板的半导体装置。
背景技术
当前，为了将细间距的半导体元件与子插件板等外部基板连接而使用封装基板。作为封装基板的材料，使用陶瓷或者树脂。
在这里，陶瓷封装基板由于使用烧结的金属化材料(metallized material)而电阻值变高。并且，陶瓷的介电常数高，难以搭载高频、高性能的半导体元件。另一方面，树脂制封装基板由于使用通过电镀而得到的铜配线，所以能够降低配线电阻，树脂的介电常数低，相对地容易搭载高频、高性能的半导体元件。
在这里，作为在封装基板和半导体元件之间插入内插板(配线电路基板)的技术，存在例如专利文献1～专利文献4的技术。另外，近年，作为面向高端的内插板，在基板的材质中使用硅、玻璃的内插板的研究活跃地进行，备受关注。
在作为基材而使用硅、玻璃的内插板中，一大特征是使用下述技术，即，在内部形成贯通孔，将该贯通孔利用导电性物质填充的被称为TSV(Through－SiliconVia)、TGV(Through－GlassVia)的技术。利用该技术形成的贯通电极，通过将正反面以最短距离进行连接而缩短配线长度，被期待信号传送速度的高速化等优异的电气特性。
另外，由于线膨胀系数与半导体元件等同、或者成为接近半导体元件的值，所以加热时的基板尺寸变化较小，存在实现更高密度的安装·高密度配线的可能性。并且，通过采用贯通电极，从而能够实现多插针并联连接，无需使LSI自身高速化，得到优异的电气特性，因此期待低消耗电力化的实现。
特别地，近年，将玻璃作为基板的材质使用的玻璃内插板备受关注。另外，作为对于玻璃内插板的较大关注点之一，可以举出低成本化的实现。其原因在于，考虑到硅内插板只能以晶片尺寸制造，与此相对，玻璃内插板能够实现利用大型面板的大量处理，存在能够解决至今为止在面向高端的内插板中成为大课题的成本问题的可能性。
专利文献1：日本特开2001－102479号公报
专利文献2：日本特开2002－373962号公报
专利文献3：日本特开2002－261204号公报
专利文献4：日本特开2000－332168号公报
发明内容
但是，在设计玻璃内插板时，若干应克服的课题也较多。作为其课题之一，存在下述问题，即，对于玻璃基板，导热性低，另外，可与玻璃密接的导电材料有限，因此，半导体元件的发热的散热不充分，阻碍半导体元件的驱动的问题，由于半导体元件和玻璃内插板的结构材料之间的CTE(Coefficient of Thermal Expansion：热膨胀系数)差而引起导通破坏的问题。另外，由于安装时的高温工艺、可靠性试验的温度循环等，而发生由铜等构成的导电层图案从玻璃面剥离的现象。
本发明就是试图解决这种问题而提出的，其目的在于，提供将来自半导体元件的发热高效地散热，通过提高玻璃基板和导电层图案的密接力而能够具有足够的可靠性的配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法。
本发明所涉及的配线电路基板具有：基材，其具有贯通孔；绝缘性树脂层，其层叠于基材上且形成有导通通路；以及配线组，其层叠于绝缘性树脂层上，在该配线电路基板中，具有：第1无机密接层，其形成于贯通孔内；中空状的贯通电极，其是通过在第1无机密接层上层叠第1导电层而形成的；埋孔树脂，其是通过将金属粉和树脂材料的混合物填充至贯通电极内而形成的；以及第2导电层，其对贯通电极的上下端进行包覆。
本发明所涉及的半导体装置具有上述的配线电路基板和安装于配线电路基板的半导体元件。
本发明所涉及的配线电路基板的制造方法，具有下述工序：在基材形成贯通孔的工序；在基材的两面和贯通孔的内周面形成由无机材料构成的第1无机密接层的工序；通过在第1无机密接层之上层叠由导电性材料构成的第1导电层，从而在贯通孔内形成中空状的贯通电极的工序；在贯通电极内，填充由金属粉和树脂材料的混合物构成的埋孔树脂的工序；对层叠于基材的两面的第1导电层进行薄层化的工序；以覆盖贯通孔内的第1导电层的两端部的方式，形成由导电性材料构成的第2导电层，将贯通电极的上下端包覆并且形成第1配线组的工序；形成对第1配线组进行包覆的绝缘性树脂层的工序；在位于第1配线组上的绝缘性树脂层的一部分形成通路孔的工序；以及在绝缘性树脂层上形成由导电性物质构成的第2配线组以及导通通路的工序。
或者，本发明所涉及的配线电路基板的制造方法，也可以具有下述工序：在基材形成贯通孔的工序；在基材的两面和贯通孔的内周面形成由无机材料构成的第1无机密接层的工序；通过在第1无机密接层之上层叠由导电性材料构成的第1导电层，从而在贯通孔内形成中空状的贯通电极的工序；在贯通电极内填充由金属粉和树脂材料的混合物构成的埋孔树脂的工序；将层叠于基材的两面的第1无机密接层以及第1导电层去除的工序；在基材的两面和贯通电极上形成由无机材料构成的第2无机密接层的工序；在第2无机密接层上形成由导电性材料构成的第2导电层，将贯通电极的上下端包覆并且形成第1配线组的工序；形成对第1配线组进行包覆的绝缘性树脂层的工序；在位于第1配线组上的绝缘性树脂层的一部分形成通路孔的工序；以及在绝缘性树脂层上形成由导电性物质构成的第2配线组以及导通通路的工序。
另外，本发明所涉及的半导体装置的制造方法，具有下述工序：配线电路基板形成工序，利用上述任意的配线电路基板的制造方法，形成配线电路基板；在配线电路基板形成导通焊盘的工序；以及在导通焊盘上固定半导体元件的工序。
发明的效果
根据本发明，通过将半导体元件的发热经由配线电路基板而高效地散热，从而能够抑制半导体元件的温度上升，使驱动稳定。并且，能够提供配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法，其通过防止因热膨胀、热收缩引起的导电层图案的剥离，从而能够具有足够的可靠性。
附图说明
图1是表示本发明的第一实施方式的配线电路基板的结构的剖面图。
图2是表示本发明的第一实施方式的半导体装置的结构的剖面图。
图3是表示本发明的第一实施方式的配线电路基板的制造方法的图。
图4是表示本发明的第一实施方式的配线电路基板的制造方法的图。
图5是表示本发明的第一实施方式的配线电路基板的制造方法的图。
图6是表示本发明的第一实施方式的配线电路基板的制造方法的图。
图7是表示本发明的第一实施方式的配线电路基板的制造方法的图。
图8是表示本发明的第一实施方式的配线电路基板的制造方法的图。
图9是表示本发明的第一实施方式的配线电路基板的制造方法的图。
图10是表示本发明的第二实施方式的配线电路基板的制造方法的图。
图11是表示本发明的第二实施方式的配线电路基板的制造方法的图。
图12是表示本发明的第二实施方式的配线电路基板的制造方法的图。
图13是表示本发明的第二实施方式的印刷电路基板的制造方法的图。
图14是表示本发明的第二实施方式的印刷电路基板的制造方法的图。
图15是表示本发明的第二实施方式的印刷电路基板的制造方法的图。
图16是表示本发明的第二实施方式的印刷电路基板的制造方法的图。
图17是表示对比例的印刷电路基板的制造方法的图。
图18是表示对比例的印刷电路基板的制造方法的图。
图19是表示对比例的印刷电路基板的制造方法的图。
图20是表示对比例的印刷电路基板的制造方法的图。
图21是表示对比例的印刷电路基板的制造方法的图。
图22是表示对比例的配线电路基板的制造方法的图。
图23是表示对比例的配线电路基板的制造方法的图。
具体实施方式
下面，参照附图，对本发明的实施方式进行说明。
(第一实施方式)
下面，参照图1～9，对本发明的第一实施方式进行说明。
(配线电路基板100的结构)
如图1所示，配线电路基板(玻璃内插板)100具有基材1、贯通电极3、无机密接层4a及4b、导电层5a及5b(导电层图案)、承载部6、绝缘性树脂层7、配线组8、导通通路9、埋孔树脂14。另外，作为贯通电极3，形成用于确保电导通的贯通孔和用于对热量进行传导的热通路。用于形成贯通电极3的贯通孔13的直径不特别地规定，但热通路的直径优选在配线电路基板的设计所允许的范围内较大地形成。
基材1是以SiO2为主要成分的由玻璃构成的基板(玻璃基板)，具有贯通孔13。
玻璃基板的导热率为0.55～0.75W/m·k，绝缘树脂小于或等于0.6W/m·k，导热性低。在导电层5使用的Cu的导热率为80～400W/m·k，导热性低。本发明的埋孔树脂14的导热率为1～20W/m·k，得到绝缘树脂的2倍至40倍的导热效果。此外，导热率的测定是根据JIS：R1611、R1650－3、H7801，利用激光闪蒸法热常数测定装置测定出的值。
另外，对于基材1的热膨胀系数，在低膨胀玻璃为3～4ppm/℃，在碳酸钠玻璃为8～9ppm/℃，根据制造方法、Na等金属成分的添加而能够控制为3～9ppm/℃。此外，热膨胀系数是根据JIS：R3102、JIS：K7197，利用TMA(热机械分析)测定出的值。
作为在基材1形成贯通孔13的方法，能够使用例如CO2激光或UV激光、皮秒激光或飞秒激光、激发物激光或放电加工、感光性玻璃或喷砂加工等，只要根据基材1的厚度、贯通孔13的孔径进行选择即可。此外，感光性玻璃通过照射紫外线而在内部形成金属胶体，向氟酸的溶解性提高。是能够利用其非照射部和照射部的向玻璃分解液的溶解性的差而形成贯通孔的材料。
另外，作为无机密接层4a及4b的材料，能够使用与基材1和导电性材料的密接性高的材料，即，氧化锡、氧化铟、氧化锌、镍(热膨胀系数：15ppm/℃)、镍磷、铬(热膨胀系数：8ppm/℃)、氧化铬、氮化铝、氮化铜、氧化铝、钽(热膨胀系数：6ppm/℃)、钛(热膨胀系数：9ppm/℃)、铜(热膨胀系数：16ppm/℃)等材料。
另外，对于无机密接层4a及4b，可以将上述的材料作为单体使用，或者，如ITO膜(热膨胀系数：9ppm/℃)那样将大于或等于两种的复合材料设为单层而使用。另外，对于无机密接层4，也可以如铬/铜、钛/铜那样将大于或等于两种的复合材料设为大于或等于2层的层叠膜而使用。
通过设置无机密接层4a及4b，从而能够使基材1和贯通电极3(导电层5a)以及导电层5b之间的密接力提高。除此之外，由于无机密接层4a及4b与基材1相比热膨胀系数高，所以能够减少因贯通电极3(导电层5a)以及导电层5b和基材1之间的线膨胀系数之差而产生的对层间施加的应力。
另外，无机密接层4a及4b的膜厚不特别地规定，但只要是大于或等于0.1μm而小于或等于1μm的范围内，就能够得到与基材1的密接性、以及缓和热膨胀系数之差的效果。另外，无机密接层4a及4b的形成方法不特别地规定，但能够使用溅射成膜法、无电解电镀法等。
此外，无机密接层4a相当于第1无机密接层，无机密接层4b相当于第2无机密接层。
贯通电极3由导电性材料形成。贯通电极3由在贯通孔13内的无机密接层4a上形成的导电层5a构成，具有中空形状。作为形成贯通电极3的导电性材料，能够使用例如铜、银、金、镍、铂、钯、钌、锡、锡银、锡银铜、锡铜、锡铋、锡铅中的任意的单体金属、或者任意的单体金属的层叠或化合物，只要选定与无机密接层4的密接性、电连接稳定性高的材料即可。
此外，也可以取代利用导电层5a形成贯通电极3，而在形成无机密接层4后，在无机密接层4的内部，利用填充了上述的第1导电层5a的形成材料的至少1种金属粉和树脂材料的混合物得到的埋孔树脂而形成。
作为形成导电层5a的方法，只要使用无电解电镀法或电解电镀法，以保形电镀方式形成即可。由于半导体装置的高密度化，而使配线、贯通电极3的直径成为微细化，贯通电极3成为高长宽比，存在不能实现填充镀敷方式的区域。在高长宽比的区域中，只要以保形电镀方式形成贯通电极3即可。另外，对于低长宽比的区域，只要以填充镀敷方式形成贯通电极3即可。
此外，在以电镀法形成的保形电镀方式中，在贯通孔13的中央残留有通孔状的孔，该中央的通孔状的孔只要以丝网印刷法填充埋孔树脂14即可。
此外，在填充镀敷方式中，由于在基材1的两面层叠的导电层5a(第1导电层)的膜厚变厚，所以为了在基材1上形成微细配线，只要将在基材1的两面层叠的导电层5a薄层化即可。此时，能够在研磨至基材1的表面而使贯通电极3的上下端露出后，在基材1上层叠无机密接层4b(第2无机密接层)和导电层5b(第2导电层)，形成配线组(参照图3～9)。
导电层5b由导电性材料形成，经由无机密接层4b而形成于基材1的两面。作为形成导电层5b的导电性材料，能够使用例如铜、银、金、镍、铂、钯、钌、锡、锡银、锡银铜、锡铜、锡铋、锡铅中的任意的单体金属，或者任意的单体金属的层叠或化合物，只要选定与无机密接层4b的密接性、电连接稳定性高的材料即可。
另外，作为形成导电层5b的导电性材料，还能够使用例如上述的材料中的至少一种金属粉和树脂材料的混合物即导电膏。另外，作为形成导电层5的方法，不特别地规定，但能够使用无电解电镀法、电解电镀法。
承载部6隔着导电层5b而形成在贯通电极3的上下端乃至从贯通电极3引回的配线上。承载部6的形状例如能够设为以与基材1的表面相同的高度形成的形状、或与基材1的表面相比高出几微米而形成的形状。
配线组如图3～9所示，能够通过下述方式而形成，即，在利用埋孔树脂14对贯通孔13的内部进行填充后，将在基材1的两面层叠的导电层5b和填充至贯通孔13内的埋孔树脂14研磨去除而直至基材1的表面为止，在使贯通电极3的上下端露出后，在基材1层叠无机密接层4b(第2无机密接层)和导电层5b(第2导电层5)。形成配线组的方法不特别地规定，但只要是在形成导电层5b后，将成为配线电路的部分利用感光性抗蚀剂包覆，对非包覆部分进行蚀刻去除而形成即可。另外，只要是在形成无机密接层4b后，利用感光性抗蚀剂将成为配线电路的部分开口，在开口部形成导电层5b后，将感光性抗蚀剂和无机密接层4b去除而形成即可。
绝缘性树脂层7形成在导电层5b上。另外，绝缘性树脂层7层叠有必要的层数。此外，绝缘性树脂层7的层数只要通过例如产品的设计而设定即可。
另外，作为绝缘性树脂层7的材料，能够使用环氧/苯酚类树脂、聚酰亚胺树脂、环烯、PBO树脂中的任一种材料、或者将至少2种材料组合而得到的复合材料。在此情况下，例如，通过将绝缘性树脂层7的材料设为，热膨胀系数为30～100ppm/℃而比导电性材料高、且弹性率高的材料，从而能够通过覆盖导电层5b而使在导电层5b和基材1的层间施加的应力减少，能够赋予抑制导电层5b的剥离的效果。
另外，作为绝缘性树脂层7的材料，能够使用例如干膜、抗蚀剂，不特别地规定。
另外，配线组8层叠有必要的层数。此外，配线组8的层数只要例如通过产品的设计而设定即可。配线组8的形成方法不特别地规定，但也可以使用无电解电镀，或者，将溅射膜设为籽晶层，利用电解电镀增厚，通过半添加法、金属面腐蚀法进行图案形成的方法。
导通通路9形成于绝缘性树脂层7，使导电层5和配线组8电连接。导通通路9是在形成于绝缘性树脂层7的通路孔内通过保形电镀等而进行填充导电性物质的加工所形成的。
在绝缘性树脂层7形成通路孔的方法，只要是根据例如绝缘性树脂层7的材料而选择即可，如果绝缘性树脂层7的材料为热硬化性树脂，则能够通过使用CO2激光或UV激光等的加工而形成，在激光加工后，只要为了将在激光加工中产生的胶渣去除而进行除胶渣处理即可。另外，在绝缘性树脂层7的材料为感光性抗蚀剂的情况下，只要利用光刻法形成即可。
根据以上内容，本实施方式的配线电路基板100是多层构造的带贯通电极的内插板。另外，如果是本实施方式的配线电路基板100，则在形成于基材1的两面的配线组8之间，能够实现高导通可靠性。此外，图1所示的绝缘性树脂层7以及配线组8的必要层数、导通焊盘部的金属层的形状、高度是一个例子，不特别地规定。
(半导体装置200的结构)
如图2所示，半导体装置200具有配线电路基板100和半导体元件11。配线电路基板100使用焊珠搭载于未图示的印刷基板。
半导体元件11使用未图示的焊珠搭载于配线电路基板100的单面(在图2中为上侧的面)。此外，图2所示的半导体元件11的形状、半导体元件11和配线电路基板100的连接方式是一个例子，不特别地规定。
根据以上内容，如果是本实施方式的半导体装置200，通过在与作为连接对象的半导体元件11或配线电路基板100之间将贯通电极3内的埋孔树脂14的材料设为最佳，从而能够得到将半导体元件11的发热经由配线电路基板100的贯通电极3向印刷基板侧散热的高散热效果，并且，能够避免安装时的配线组8从基板1剥离断裂，实现高连接可靠性。
(第二实施方式)
下面，参照图10～16，对本发明的第二实施方式进行说明。
本实施方式所涉及的配线电路基板，如图10～16所示是通过下述方式形成的，即，在利用埋孔树脂14将贯通孔13的内部填充后，将第1导电层5和填充至贯通孔13内的埋孔树脂14研磨去除，将导电层5a薄层化后，在基材1层叠导电层5c(第2导电层)。形成配线组的方法不特别地规定，但只要在形成导电层5c后，将成为配线电路的部分利用感光性抗蚀剂包覆，将非包覆部分蚀刻去除而形成即可。此外，导电层5c的形成方法以及形成材料与上述的导电层5a及5b相同。另外，其他各层的形成方法以及形成材料与第一实施方式相同，因此省略反复的说明。
实施例
针对本发明的实施例，包含配线电路基板的制造方法和半导体装置的制造方法而进行说明。
(实施例1)
下面，参照图1及图2，同时使用图3至图9，对实施例1进行说明。
实施例1所涉及的配线电路基板100的制造方法包含：贯通孔形成工序、无机密接层形成工序、导电层·贯通电极形成工序、承载部形成工序、绝缘性树脂层形成工序、通路形成工序、以及配线组·导通通路形成工序。
首先，在贯通孔形成工序中，如图3所示，相对于基板1利用皮秒激光形成贯通孔13。作为基板1，使用厚度为0.3mm、大小为200mm×200mm的矩形状的低膨胀玻璃(导热率：0.7W/m·k)。作为贯通孔13，形成以导电性(electrical conductivity)为目的的孔、以导热性(thermal conductivity)为目的的热通路，各个的孔径设为Top50μmΦ和100μmΦ。
在无机密接层形成工序中，如图4所示，在基材1的表面，将0.05μm厚的溅射Ti膜、0.2μm厚的溅射Cu膜连续地成膜，在基材1的表面和贯通孔13内形成无机密接层4a(第1无机密接层)。
在导电层·贯通电极形成工序中，如图5所示，形成导电层5a。更详细地说，在基材1的两面的无机密接层4a之上，使用导电性材料，通过电解镀铜(导热率：40W/m·k)而形成导电层5a。在此基础上，在贯通孔13内，通过保形镀铜而形成贯通电极3(导电层5a)。导电层5a设为6μm的膜厚。另外，在贯通电极3的通孔内部，将由银、铜粉、有机树脂的混合材料构成的导电膏(导热率：10W/m·k)利用真空印刷而填充后，通过使其硬化而形成埋孔树脂14。
在承载部形成工序中，首先，如图6所示，将基板1的玻璃面作为截断层而利用化学抛光对基板1的两面进行研磨，将在基材1的两面形成的导电层5a、无机密接层4a、从贯通孔13凸出的导电膏(埋孔树脂14)去除。然后，形成作为填充至贯通电极3的通孔中的埋孔树脂14的盖起作用的镀层(导电层5b)。更详细地说，在基板1的两面，与无机密接层4a相同地将0.05μm厚的溅射Ti膜、0.2μm厚的溅射Cu膜连续地成膜，形成无机密接层4b(第2无机密接层)。利用半添加法形成承载部焊接部6开口的感光性抗蚀剂图案，在基材1形成厚度5μm的电解镀铜层(导电层5b)。然后，如图7所示，将感光性抗蚀剂剥离，对位于基材1的表面的承载部焊接部6以外的无机密接层4b的Ti以及Cu的层叠膜进行湿蚀刻，形成在基材1配置有贯通电极3的芯基板10。
在绝缘性树脂层形成工序以及通路形成工序中，如图8所示，在芯基板10的两面对由环氧类树脂构成的ABF薄膜(味の素ファインテクノ社制造)进行层压，形成绝缘性树脂7。在层压后，在贯通电极3上的绝缘性树脂层7利用UV－YAG激光形成通路孔。在这里，通路孔的直径设为比贯通电极3的直径小。另外，针对在UV－YAG激光加工中产生的通路孔内的灰尘，利用碱性水溶液类的处理液进行除胶渣并清洗。
接下来，在配线组·导通通路形成工序中，导通通路9是通过在形成于绝缘性树脂7的通路孔内利用保形镀铜进行填充而形成的。配线组8是通过下述方式形成的，即，在绝缘性树脂7之上作为籽晶层而形成无电解镀铜层，在籽晶层之上利用负性抗蚀剂形成与配线组8(参照图9)对应的部分开口的抗蚀剂图案，利用半添加法，作为导电性材料而形成6μm厚的电解镀铜层之后，将抗蚀剂以及不需要部分的籽晶层去除。配线组的LS(线空间)值设为6μm。
然后，与必要的配线层数相对应地，反复进行利用图8及图9说明的工序，如图9所示，在基材1上形成多层配线层，该多层配线层将配线组8和绝缘性树脂7连接，将配线组8彼此利用导通通路9电连接。
另外，作为实施例1的半导体装置200的制造方法，使用包含下述工序的方法，即：导通焊盘形成工序，在利用上述的配线电路基板的制造方法制造出的配线电路基板100形成导通焊盘15；以及半导体元件固定工序，在导通焊盘上固定半导体元件11。
在导通焊盘形成工序中，向基板1层叠感光性的焊锡抗蚀剂12并进行曝光以及显影，通过镀Ni/Au而形成导通焊盘15。
在半导体元件固定工序中，通过焊接而在导通焊盘15上固定半导体元件11。
此外，在实施例1中，将单面的配线组8的层数设为2层，将表面的包覆层设为焊锡抗蚀剂12，将导通焊盘15表面的表面处理设为Ni/Au，但对于上述结构不特别地限定。
(实施例2)
下面，使用图1及图2、图10至图16，对本发明例2进行说明。
实施例2的配线电路基板100的制造方法包含下述工序：贯通孔形成工序、无机密接层形成工序、导电层·贯通电极形成工序、承载部形成工序、绝缘性树脂层形成工序、通路形成工序、配线组·导通通路形成工序。
首先，在贯通孔形成工序中，如图10所示，相对于基板1利用皮秒激光形成贯通孔13。基板1由厚度为0.3mm、大小为200mm×200mm的矩形状的低膨胀玻璃(导热率：0.7W/m·k)形成。如图10所示，作为贯通孔13，形成以导电性为目的的孔、以导热性为目的的热通路，各个的孔径设为Top50μmΦ和100μmΦ。
接下来，在无机密接层形成工序中，如图11所示，在基材1的两面，将0.05μm厚的溅射Ti－Ni－Cu的合金膜和0.2μm厚的溅射Cu膜连续地成膜，在基材1的表面和贯通孔13内形成无机密接层4a。
然后，在导电层·贯通电极形成工序中，如图12所示，形成导电层5a。更详细地说，在基材1的两面，在无机密接层4a之上，使用导电性材料，通过电解镀铜(导热率：40W/m·k)而形成导电层5a。在此基础上，利用在贯通孔13内填充镀铜的保形电镀结构，在贯通孔13内形成贯通电极3(导电层5a)。导电层5a设为8μm的膜厚。另外，在贯通电极3的通孔内部，将由银、铜粉、有机树脂的混合材料构成的导电膏(导热率：10W/m·k)利用真空印刷而填充后，使其硬化，形成埋孔树脂14。
接下来，在承载部形成工序中，利用化学抛光研磨至基材1上的层叠的厚度成为3μm，将从贯通孔13凸出的导电膏去除后，如图13所示，作为起到通孔部的导电膏的盖的作用的镀层，在基材1的表面通过电解镀铜层而形成厚度5μm的导电层5c。并且，在承载部形成工序中，如图14所示，为了在贯通电极3的两端形成承载部6，利用金属面腐蚀法，形成由感光性抗蚀剂包覆承载部6的抗蚀剂图案，对基材1的表面的承载部6以外的部分铜镀层(导电层5c)、和无机密接层4a的Ti－Ni－Cu的合金膜进行湿蚀刻，形成在基材1配置有贯通电极3的芯基板10。
接下来，在绝缘性树脂层形成工序以及通路形成工序中，如图15所示，在芯基板10的两面对由环氧类树脂构成的ABF薄膜(味の素ファインテクノ社制造)进行层压而形成绝缘树脂层7后，在贯通电极3上的绝缘性树脂层7利用UV－YAG激光形成通路孔。通路孔的直径设为比贯通电极3的直径小。另外，针对在UV－YAG激光加工中产生的通路孔内的灰尘，利用碱性水溶液类的处理液进行除胶渣并清洗。
接下来，在配线组·导通通路形成工序中，导通通路9是通过对形成于绝缘性树脂7的通路孔内利用保形镀铜进行填充而形成的。对于配线组8，在绝缘性树脂7之上作为籽晶层而形成无电解镀铜层，在籽晶层之上利用负性抗蚀剂形成与配线组8(参照图16)对应的部分开口的抗蚀剂图案，利用半添加法，作为导电性材料而形成8μm厚的电解镀铜层后，将抗蚀剂以及不需要部分的籽晶层去除，形成配线组8。配线组的LS(线空间)值设为10μm。
另外，作为本发明例2的半导体装置200的制造方法，使用包含下述工序的方法，即：导通焊盘形成工序，在利用上述的配线电路基板的制造方法制造出的配线电路基板100形成导通焊盘15；以及半导体元件固定工序，在导通焊盘上固定半导体元件11。
在导通焊盘形成工序中，向基板1层叠感光性的焊锡抗蚀剂12并进行曝光以及显影，通过镀Ni/Au而形成导通焊盘15。
在半导体元件固定工序中，通过焊接而在导通焊盘15上固定半导体元件11。
此外，在实施例2中，将单面的配线组8的层数设为2层，将表面的包覆层设为焊锡抗蚀剂12，将导通焊盘表面的表面处理设为Ni/Au，但对于上述结构不特别地限定。
(对比例1)
下面，使用图17至图23，对对比例1进行说明。
在对比例的制造配线电路基板100的方法中，首先，如图17所示，相对于基板1利用皮秒激光形成贯通孔13。基板1由厚度为0.3mm、大小为200mm×200mm的矩形状的低膨胀玻璃(导热率：0.7W/m·k)形成。作为贯通孔13，形成以导电性为目的的孔、和以导热性为目的的热通路，各个的孔径设为Top50μmΦ和100μmΦ。
接下来，如图18所示，相对于基材1的两面，利用溅射将0.05μm厚的Ti膜和0.2μm厚的Cu膜成膜，在基材1的表面和贯通孔13内形成无机密接层4a。
接下来，如图19所示，在无机密接层4a之上形成导电层5a。更详细地说，使用导电性材料，通过电解镀铜层(导热率：40W/m·k)而在基材1的两面形成导电层5a。在此基础上，在贯通孔13内，通过保形镀铜而形成贯通电极3(导电层5a)。导电层5a的膜厚设为6μm。另外，对于贯通电极3的通孔内部，将由有机树脂、氧化硅的填料的混合材料构成的埋孔树脂94(导热率：0.6W/m·k)利用真空印刷而填充并使其硬化。
接下来，如图20所示，利用化学抛光研磨至基材1上的层叠的厚度成为3μm，将从贯通孔13凸出的埋孔树脂14去除后，作为起到通孔部的埋孔树脂94的盖的作用的镀层，在基材1的表面形成厚度5μm的电解镀铜层(导电层5c)。
接下来，如图21所示，为了形成与贯通电极3电导通的配线组8，而形成由感光性抗蚀剂包覆配线组8的抗蚀剂图案，对基材1的表面的、配线组8以外的铜镀层和无机密接层4a的Ti、Cu溅射膜进行湿蚀刻，形成在基材1配置有导电层5和贯通电极3的芯基板90。
接下来，如图22所示，在芯基板90的两面对由环氧类树脂构成的ABF薄膜(味の素ファインテクノ社制造)进行层压而形成绝缘性树脂7，在贯通电极3上的绝缘性树脂层7利用UV－YAG激光形成通路孔。在这里，通路孔的直径设为比贯通电极3的直径小。另外，针对在UV－YAG激光加工中产生的通路孔内的灰尘，利用碱性水溶液类的处理液进行除胶渣并清洗。
接下来，通过保形电镀而形成导通通路。导通通路的内径设为6μm。并且，在绝缘性树脂7之上，作为籽晶层而形成无电解镀铜层，在籽晶层之上利用负性抗蚀剂形成与配线组8(参照图23)对应的部分开口的抗蚀剂图案，利用半添加法，作为导电性材料而形成8μm厚的电解镀铜层后，将抗蚀剂以及不需要部分的籽晶层去除，形成配线组8。配线组8的LS值设为10μm。
另外，在对比例1的半导体装置200的制造方法中，相对于利用上述的配线电路基板的制造方法制造出的配线电路基板100，向基板1层叠感光性的焊锡抗蚀剂12并进行曝光以及显影，通过镀Ni/Au而形成导通焊盘15。然后，通过焊接而在导通焊盘15上固定半导体元件11。
(对比例2)
对比例2所涉及的半导体装置，除了仅将形成于基板1的贯通孔13作为以导电性为目的的孔，没有形成热通路这一点以外，与对比例1所涉及的半导体装置相同地制造。形成于基板1的贯通孔13的孔径设为Top50μm。
(对比例3)
对比例3所涉及的半导体装置，除了没有形成无机密接层4a以外，与实施例1所涉及的半导体装置相同地制造。
(导热性的评价)
使用在实施例1及2、以及对比例1及2中制作的半导体装置，对导热性进行评价。导热性是根据热阻(Rja[℃/W]：半导体部件的接合点(Junction)－周围温度间热阻)而判断的。热阻表示为，值越高，越难以传导温度。对于周围温度的测定，使用T型热电偶(线径Φ0.8mm：铜－康铜)，对于结温的测定，使用热芯片。热芯片内的二极管用于求出结温，电阻作为发热源而使用。结温是利用由温度引起的二极管两端的电压降而求出的。
在表1中，示出使用实施例1及2、对比例1及2所涉及的半导体装置测定的热阻的值。
[表1]
热阻Rja(℃/W)
实施例1、实施例2(有热通路) 100
对比例1(有热通路) 140
对比例2(没有热通路) 180
如表1所示，实施例1及2所涉及的半导体装置的热阻值成为比对比例1及2中的任意的半导体装置的热阻低的值。因此，确认了：通过将贯通电极3内的第1导电层5的内侧利用具有导热性的埋孔树脂14填充，将贯通电极3的上下端利用第2导电层覆盖，从而配线电路基板100能够将来自半导体元件11的热量经由基板1的配线组和贯通电极3利用导热而进行散热。另外，确认了：通过将贯通电极3内部利用导热率高的埋孔树脂14填充，从而与对比例1相比热低效率提高大约3成。
在对比例1所涉及的半导体装置中，形成有以导热为目的的热通路，但确认了：由于填充至热通路内的埋孔树脂94的导热率低，该导热率低的埋孔树脂94占热通路的体积的大约7成，所以与实施例1及2相比，散热性低。确认了：在对比例2所涉及的半导体装置中，没有形成热通路，因此散热性低。
在实施例1及2、对比例1及2中，通过形成无机密接层4，形成导电层5，从而实现了与由低膨胀玻璃构成的基板1的高密接性。但是，在没有形成无机密接层4a的对比例3的情况下，不能得到导电层向基板1的密接，无法得到配线电路基板。
另外，根据本实施例1，确认了：通过将基板1表面的第1导电层去除，形成第2无机密接层和第2导电层5，从而能够得到基板1的正上方的导电层的厚度的控制容易、且埋孔树脂14的表面与基板1和导电层5的密接性高的配线电路基板100。
另外，根据本实施例2，确认了：通过对基板1表面的第1导电层进行薄层化，形成第2导电层5，从而能够省略第2无机密接层的形成工序，且能够得到薄层化的第1导电层和第2导电层的密接性高、且埋孔树脂14的表面和第2导电层的密接性高的配线电路基板100。
如以上说明所示，根据本发明，确认了：能够提供配线电路基板100以及半导体装置200，其能够将半导体元件11的发热经由配线电路基板100的贯通电极3向印刷基板散热，且能够防止导电层5从基板1剥离，并且具有足够的可靠性。
工业实用性
本发明能够在下述半导体装置中利用，该半导体装置具有插入设置于封装基板和半导体元件之间的配线电路基板、或用于连接半导体元件的配线电路基板。
标号的说明
1…基材，2…电解镀铜层，3…贯通电极，4a…无机密接层(第1无机密接层)，4b…无机密接层(第2无机密接层)，5a…导电层(第1导电层)，5b…导电层(第2导电层)，5c…导电层(第2导电层)6…承载部，7…绝缘性树脂层，8…配线组，9…导通通路，10…芯基板，11…半导体元件，12…焊锡抗蚀剂，13…贯通孔，14…埋孔树脂，15…导通焊盘，100…配线电路基板，200…半导体装置。

Claims (16)

1.一种配线电路基板，其具有：基材，其具有贯通孔；绝缘性树脂层，其层叠于所述基材上且形成有导通通路；以及配线组，其层叠于所述绝缘性树脂层上，
在该配线电路基板中，具有：
第1无机密接层，其形成于所述贯通孔内；
中空状的贯通电极，其是通过在所述第1无机密接层上层叠第1导电层而形成的；
埋孔树脂，其是通过将金属粉和树脂材料的混合物填充至所述贯通电极内而形成的；以及
第2导电层，其对所述贯通电极的上下端进行包覆。
2.根据权利要求1所述的配线电路基板，其中，还具有：
第2无机密接层，其设置于所述贯通电极和所述第2导电层之间；以及
第1配线组，其设置于所述第2无机密接层之上，具有承载部和配线。
3.根据权利要求1所述的配线电路基板，其特征在于，
对所述第1配线组进行包覆的所述绝缘性树脂的热膨胀系数比所述第1导电层以及所述第2导电层的形成材料的热膨胀系数高。
4.根据权利要求1所述的配线电路基板，其特征在于，
所述埋孔树脂的导热率大于或等于1W/m·k。
5.根据权利要求1所述的配线电路基板，其特征在于，
所述第1无机密接层是由从由氧化锡、氧化铟、氧化锌、镍、镍磷、铬、氧化铬、氮化铝、氮化铜、氧化铝、钽、钛、铜构成的组中选出的1种材料构成的单层膜，或者，由大于或等于2种材料构成的单层膜，或者，将大于或等于2种材料层叠的层叠膜。
6.根据权利要求1所述的配线电路基板，其特征在于，
形成所述第1导电层以及所述第2导电层的导电性材料是从由铜、银、金、镍、铂、钯、钌、锡、锡银、锡银铜、锡铜、锡铋、锡铅构成的组中选出的任意的单体金属，或者，两者或两者以上的化合物。
7.根据权利要求1所述的配线电路基板，其特征在于，
所述埋孔树脂由金属粉和树脂材料的混合物构成，该金属粉是从由铜、银、金、镍、铂、钯、钌、锡、锡银、锡银铜、锡铜、锡铋、锡铅构成的组中选出的至少一种金属粉，该树脂材料是从由环氧/苯酚类树脂、聚酰亚胺树脂、环烯、PBO树脂构成的组中选出的任意的树脂材料。
8.根据权利要求1所述的配线电路基板，其中，
所述绝缘性树脂层由从由环氧/苯酚类树脂、聚酰亚胺树脂、环烯、PBO树脂构成的组中选出的大于或等于1种的材料构成。
9.根据权利要求1所述的配线电路基板，其特征在于，
所述基材由玻璃构成。
10.一种半导体装置，其特征在于，具有：
权利要求1所述的配线电路基板；以及
安装于所述配线电路基板的半导体元件。
11.一种配线电路基板的制造方法，其具有下述工序：
在基材形成贯通孔的工序；
在所述基材的两面和所述贯通孔的内周面形成由无机材料构成的第1无机密接层的工序；
通过在所述第1无机密接层之上层叠由导电性材料构成的第1导电层，从而在所述贯通孔内形成中空状的贯通电极的工序；
在所述贯通电极内，填充由金属粉和树脂材料的混合物构成的埋孔树脂的工序；
对层叠于所述基材的两面的所述第1导电层进行薄层化的工序；
以覆盖所述贯通孔内的所述第1导电层的两端部的方式，形成由导电性材料构成的第2导电层，将所述贯通电极的上下端包覆并且形成第1配线组的工序；
形成对所述第1配线组进行包覆的绝缘性树脂层的工序；
在位于所述第1配线组上的所述绝缘性树脂层的一部分形成通路孔的工序；以及
在所述绝缘性树脂层上形成由导电性物质构成的第2配线组以及导通通路的工序。
12.一种配线电路基板的制造方法，其具有下述工序：
在基材形成贯通孔的工序；
在所述基材的两面和所述贯通孔的内周面形成由无机材料构成的第1无机密接层的工序；
通过在所述第1无机密接层之上层叠由导电性材料构成的第1导电层，从而在所述贯通孔内形成中空状的贯通电极的工序；
在所述贯通电极内填充由金属粉和树脂材料的混合物构成的埋孔树脂的工序；
将层叠于所述基材的两面的所述第1无机密接层以及所述第1导电层去除的工序；
在所述基材的两面和所述贯通电极上形成由无机材料构成的第2无机密接层的工序；
在所述第2无机密接层上形成由导电性材料构成的第2导电层，将所述贯通电极的上下端包覆并且形成第1配线组的工序；
形成对所述第1配线组进行包覆的绝缘性树脂层的工序；
在位于所述第1配线组上的所述绝缘性树脂层的一部分形成通路孔的工序；以及
在所述绝缘性树脂层上形成由导电性物质构成的第2配线组以及导通通路的工序。
13.根据权利要求11所述的配线电路基板的制造方法，其特征在于，
所述基材由玻璃构成。
14.根据权利要求12所述的配线电路基板的制造方法，其特征在于，
所述基材由玻璃构成。
15.一种半导体装置的制造方法，其特征在于，具有下述工序：
配线电路基板形成工序，利用权利要求11所述的配线电路基板的制造方法，形成配线电路基板；
导通焊盘形成工序，在所述配线电路基板形成导通焊盘；以及
半导体元件固定工序，在所述导通焊盘上固定半导体元件。
16.一种半导体装置的制造方法，其特征在于，具有下述工序：
配线电路基板形成工序，利用权利要求12所述的配线电路基板的制造方法，形成配线电路基板；
导通焊盘形成工序，在所述配线电路基板形成导通焊盘；以及
半导体元件固定工序，在所述导通焊盘上固定半导体元件。
CN201580061907.1A 2014-11-14 2015-10-09 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法 Active CN107112297B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014231842A JP6539992B2 (ja) 2014-11-14 2014-11-14 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
JP2014-231842 2014-11-14
PCT/JP2015/005144 WO2016075863A1 (ja) 2014-11-14 2015-10-09 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107112297A true CN107112297A (zh) 2017-08-29
CN107112297B CN107112297B (zh) 2020-06-09

Family

ID=55953970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580061907.1A Active CN107112297B (zh) 2014-11-14 2015-10-09 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法

Country Status (6)

Country Link
US (1) US20170250141A1 (zh)
EP (1) EP3220417B1 (zh)
JP (1) JP6539992B2 (zh)
CN (1) CN107112297B (zh)
TW (1) TWI759259B (zh)
WO (1) WO2016075863A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109673111A (zh) * 2017-10-13 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 电路板的制作方法
CN111328192A (zh) * 2020-02-18 2020-06-23 深圳市百柔新材料技术有限公司 加法制造玻璃基板pcb板及led显示器的方法
CN111345121A (zh) * 2017-12-11 2020-06-26 凸版印刷株式会社 玻璃配线基板、其制造方法以及半导体装置
CN111868301A (zh) * 2018-03-28 2020-10-30 大日本印刷株式会社 布线基板以及制造布线基板的方法
CN113272951A (zh) * 2019-03-12 2021-08-17 Skc株式会社 封装基板及包括其的半导体装置
CN113873788A (zh) * 2021-10-09 2021-12-31 深圳市百柔新材料技术有限公司 一种多层玻璃基板的制备方法、玻璃基板及Mini-LED玻璃基板
CN115460798A (zh) * 2022-11-11 2022-12-09 四川富乐华半导体科技有限公司 一种陶瓷基板的填孔方法
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6150030B1 (ja) * 2015-08-10 2017-06-21 株式会社村田製作所 多層基板、部品実装基板及び部品実装基板の製造方法
TWI698963B (zh) * 2016-06-03 2020-07-11 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板
KR102357629B1 (ko) * 2017-04-05 2022-02-04 주식회사 아모센스 세라믹 기판 제조 방법
JP6883279B2 (ja) * 2017-04-06 2021-06-09 大日本印刷株式会社 貫通電極基板の製造方法及び貫通電極基板
JP7139594B2 (ja) * 2017-11-30 2022-09-21 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
CN112088489A (zh) * 2018-05-24 2020-12-15 凸版印刷株式会社 电路基板
JP2019204921A (ja) 2018-05-25 2019-11-28 凸版印刷株式会社 ガラス回路基板およびその製造方法
JP2020053512A (ja) * 2018-09-26 2020-04-02 凸版印刷株式会社 配線回路基板、半導体装置および配線回路基板の製造方法
JP7383215B2 (ja) 2018-12-13 2023-11-20 Ｔｏｐｐａｎホールディングス株式会社 回路基板
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
JP7227798B2 (ja) * 2019-03-13 2023-02-22 イビデン株式会社 ガラス回路基板の製造方法
IT201900006736A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
WO2021152658A1 (ja) * 2020-01-27 2021-08-05 オリンパス株式会社 撮像装置、および、内視鏡
JP2021150311A (ja) 2020-03-16 2021-09-27 キオクシア株式会社 半導体装置
JP2021166257A (ja) * 2020-04-07 2021-10-14 凸版印刷株式会社 高周波フィルタ内蔵ガラスコア配線基板、それを用いた高周波モジュールおよび高周波フィルタ内蔵ガラスコア配線基板の製造方法
CN114613724B (zh) * 2022-03-02 2023-06-02 业成科技（成都）有限公司 导电结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1684256A (zh) * 2003-12-05 2005-10-19 国际商业机器公司 具有导电穿透通道的硅芯片载体及其制造方法
CN101107892A (zh) * 2005-02-02 2008-01-16 揖斐电株式会社 多层印刷线路板
CN102543953A (zh) * 2010-12-23 2012-07-04 韩国电子通信研究院 填充硅通孔的组合物、填充方法以及基板
CN102569251A (zh) * 2012-02-22 2012-07-11 江苏物联网研究发展中心 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法
US20140144681A1 (en) * 2012-11-27 2014-05-29 Qualcomm Mems Technologies, Inc. Adhesive metal nitride on glass and related methods

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867038B1 (ko) * 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
JP4716819B2 (ja) * 2005-08-22 2011-07-06 新光電気工業株式会社 インターポーザの製造方法
JP4344753B2 (ja) * 2007-02-22 2009-10-14 シークス株式会社 回路基板への電子部品実装方法
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
CN102947931A (zh) * 2010-03-03 2013-02-27 佐治亚技术研究公司 无机中介片上的贯通封装过孔（tpv）结构及其加工方法
JP5608605B2 (ja) * 2010-11-05 2014-10-15 新光電気工業株式会社 配線基板の製造方法
JP6180419B2 (ja) * 2011-10-05 2017-08-16 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ホルムアルデヒドのない無電解銅めっき溶液
JP5998459B2 (ja) * 2011-11-15 2016-09-28 ローム株式会社 半導体装置およびその製造方法、電子部品
US9001520B2 (en) * 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
JP6247006B2 (ja) * 2013-01-23 2017-12-13 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
WO2014178163A1 (ja) * 2013-05-01 2014-11-06 ソニー株式会社 センサデバイス及び電子機器
JP6158676B2 (ja) * 2013-10-15 2017-07-05 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6189187B2 (ja) * 2013-11-19 2017-08-30 新光電気工業株式会社 プローブカード及びプローブカードの製造方法
US9510454B2 (en) * 2014-02-28 2016-11-29 Qualcomm Incorporated Integrated interposer with embedded active devices
JP6657609B2 (ja) * 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1684256A (zh) * 2003-12-05 2005-10-19 国际商业机器公司 具有导电穿透通道的硅芯片载体及其制造方法
CN101107892A (zh) * 2005-02-02 2008-01-16 揖斐电株式会社 多层印刷线路板
CN102543953A (zh) * 2010-12-23 2012-07-04 韩国电子通信研究院 填充硅通孔的组合物、填充方法以及基板
CN102569251A (zh) * 2012-02-22 2012-07-11 江苏物联网研究发展中心 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法
US20140144681A1 (en) * 2012-11-27 2014-05-29 Qualcomm Mems Technologies, Inc. Adhesive metal nitride on glass and related methods

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109673111A (zh) * 2017-10-13 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 电路板的制作方法
CN111345121A (zh) * 2017-12-11 2020-06-26 凸版印刷株式会社 玻璃配线基板、其制造方法以及半导体装置
CN111868301A (zh) * 2018-03-28 2020-10-30 大日本印刷株式会社 布线基板以及制造布线基板的方法
CN113272951A (zh) * 2019-03-12 2021-08-17 Skc株式会社 封装基板及包括其的半导体装置
CN113272951B (zh) * 2019-03-12 2024-04-16 爱玻索立克公司 封装基板及包括其的半导体装置
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
CN111328192A (zh) * 2020-02-18 2020-06-23 深圳市百柔新材料技术有限公司 加法制造玻璃基板pcb板及led显示器的方法
CN113873788A (zh) * 2021-10-09 2021-12-31 深圳市百柔新材料技术有限公司 一种多层玻璃基板的制备方法、玻璃基板及Mini-LED玻璃基板
CN115460798A (zh) * 2022-11-11 2022-12-09 四川富乐华半导体科技有限公司 一种陶瓷基板的填孔方法

Also Published As

Publication number Publication date
EP3220417A4 (en) 2018-07-04
JP2016096262A (ja) 2016-05-26
WO2016075863A1 (ja) 2016-05-19
TW201626512A (zh) 2016-07-16
EP3220417B1 (en) 2021-08-25
TWI759259B (zh) 2022-04-01
US20170250141A1 (en) 2017-08-31
JP6539992B2 (ja) 2019-07-10
EP3220417A1 (en) 2017-09-20
CN107112297B (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
CN107112297A (zh) 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法
CN101288350B (zh) 多层印刷线路板及其制造方法
US10056322B2 (en) Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices
JP6657609B2 (ja) 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
TWI571191B (zh) 在無核心基體處理中之電解沉積及通孔充填技術
US8299371B2 (en) Circuitized substrate with dielectric interposer assembly and method
CN101331814A (zh) 多层印刷线路板及其制造方法
WO2014083718A1 (ja) 配線基板
US20080302564A1 (en) Circuit assembly including a metal core substrate and process for preparing the same
TWM521177U (zh) 超微間距測試介面板
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
US10510649B1 (en) Interconnect substrate
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
TW201204204A (en) Embedded printed circuit board and method of manufacturing the same
TW200421961A (en) Multi-layer wiring substrate and the manufacturing method thereof
JP2004095854A (ja) 多層配線基板
JP2016058483A (ja) インターポーザー、半導体装置及び半導体装置の製造方法
JP2003142829A (ja) 多層配線基板及びその製造方法
US9837342B2 (en) Multilayer wiring board and method for manufacturing same
CN110504234A (zh) 一种高密度芯片焊接结构及焊接方法
JP2004095757A (ja) 金属板積層配線基板及びその製造方法
TW202211746A (zh) 電路基板的製造方法
CN116916526A (zh) 一种多层陶瓷电路板结构及其制备方法
JP2019054290A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
KR101730468B1 (ko) 범프가 포함된 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant