CN111345121A - 玻璃配线基板、其制造方法以及半导体装置 - Google Patents

玻璃配线基板、其制造方法以及半导体装置 Download PDF

Info

Publication number
CN111345121A
CN111345121A CN201880072849.6A CN201880072849A CN111345121A CN 111345121 A CN111345121 A CN 111345121A CN 201880072849 A CN201880072849 A CN 201880072849A CN 111345121 A CN111345121 A CN 111345121A
Authority
CN
China
Prior art keywords
layer
wiring
glass
insulating resin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880072849.6A
Other languages
English (en)
Inventor
藤田贵志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN111345121A publication Critical patent/CN111345121A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Abstract

提供一种玻璃配线基板，其将基板厚度较薄的玻璃基板作为芯基板，以在制造中途不会产生玻璃的破裂、且使得由电容器和电感器构成的模拟双工器的电特性稳定的方式，在玻璃基板上形成有模拟双工器。在形成有无机贴合层(2)的玻璃基板(10)使用与无机贴合层(2)接触的贯通电极(3)而形成电感器(5)，利用在将具有配线的玻璃基板(10)覆盖的绝缘树脂层(6)形成的绝缘树脂开口部(7)而形成电容器(11)，在不同的层形成电感器(5)和电容器(11)。

Description

玻璃配线基板、其制造方法以及半导体装置
技术领域
本发明是涉及形成有高频用滤波器的玻璃配线基板及其制造方法、以及使用该玻璃配线基板的半导体装置的技术。
背景技术
对于移动体通信(蜂窝电话)而言，由于LTE、载波聚合等技术革新，由电感器部件和电容器部件形成的模拟双工部件(双工器)的搭载个数的增加以及高精度化的要求增强。
当前，对于双工器使用采用了陶瓷材料的芯基板。然而，由于近年来以智能手机为代表的电子仪器的迅速发展，对于双工器也要求滤波频率的高频化。然而，对于当前的陶瓷基板而言，存在如下问题，即，难以实现模拟双工器的小型化、特性的改善。其理由如下，即，因电容器表面的凹凸引起的特性的波动、以及由导电性材料形成的电感器配线的表面凹凸而引起表皮部的电阻升高等。
因此，近年来，高频用滤波基板的开发受到关注。对于高频用滤波基板，开展了对在由硅、玻璃材料构成的芯基板形成配线的技术的研究。对于上述由硅、玻璃材料构成的芯基板，追随基材的平滑性，电容器电极的表面平滑化得到改善，并且通过电镀形成电感器配线而使得配线表面的凹凸减少，从而表皮部的电阻降低。因此，通过使用由硅基板、玻璃基板构成的芯基板而能够期待模拟双工器的特性的改善。
另外，对于硅基板、玻璃基板，可以形成在基板内部开设微细的贯通孔并填充导电性物质的称为TSV(Through-Silicon Via)、TGV(Through-Glass Via)的贯通电极。而且，通过使用该贯通电极、以及将贯通电极之间电连接的配线而能够在硅基板、玻璃基板形成线圈构造。并且，对于硅基板、玻璃基板，可以形成以基板材料为芯材的根据磁导率(H/m)而构成的3D构造的电感器配线。
对于电容器而言，通过在半导体技术、平板技术中使用的真空成膜而成膜出最佳的介电质材料，并通过夹持介电质材料的构造而形成上下电极，由此能够进行特性的控制。
如果对硅基板和玻璃基板进行比较，则硅基板与玻璃基板相比而微细加工性更优异，配线·TSV形成工艺的技术也已经确立。另一方面，硅基板具有如下缺点，即，仅能对圆形的硅晶片进行处理，因此无法使用晶片周围部、无法以大型尺寸进行统一生产，从而成本提高。
另一方面，对于玻璃基板可以实施大型面板的统一处理，另外还考虑了辊对辊方式的生产方法，因此能够实现成本的大幅降低。在玻璃基板的情况下，关于贯通孔的形成，可以通过放电、激光加工以及氢氟酸处理等而形成贯通孔。与此相对，在硅基板的情况下，关于贯通孔的形成，通过气体蚀刻而开设贯通孔，因此加工时间延长、包含晶片薄化工序等也成为成本提高的主要原因。
并且，在电特性方面，硅基板为半导体材料，为了在硅基板形成配线，需要形成具有绝缘性的SiO2等的绝缘膜。因此，使用基板本身为绝缘材料的玻璃基板形成模拟双工器的技术受到关注。
如上，如果使用玻璃基板，则能够廉价地制作配线电路基板。然而，在电感器的线圈的尺寸设计中存在如下问题，即，要求的玻璃基板的厚度减薄，与此相伴，玻璃基板在制造中途的处理中容易破裂。
对于玻璃配线基板而使用的玻璃基板的厚度处于50μm～1000μm的范围。其中，400μm～1000μm的范围是平板显示器中通常使用的区域。在针对该平板显示器使用的区域中，采用在玻璃的单面层叠形成有配线图案的构造，通过玻璃基板的背面的吸附、端部保持等方法而能够稳定地对玻璃基板进行处理。
另一方面，对于玻璃配线基板而言，因半导体封装的小型、薄型化的要求而使得对于50μm～400μm的厚度范围的要求提高，并且，配线图案需要层叠形成于玻璃基板的两面。
另外，越趋向薄板方向减薄玻璃基板的板厚，因自重引起的挠曲程度越大，在产生形变之后出现裂纹等的起点的情况下，玻璃基板破坏的可能性越高。基于如上理由，越趋向薄板方向减薄玻璃基板的板厚，越难以处理。而且，在该厚度的玻璃基板形成10μm～几百μm的孔径的贯通孔，形成由形成于贯通孔内的具有导电性的贯通电极和在玻璃基板的表面背面形成的配线图案构成的配线电路基板。
对于配线图案，还可以使用溅射膜等导电性的金属薄膜，但为了降低配线电阻也可以通过电解镀铜而增大配线厚度。
另外，在玻璃基板上形成配线图案的情况下，在玻璃基板上形成能够获得与玻璃基板的贴合力的无机贴合层，在其上形成配线图案(参照专利文献1)。
另外，在玻璃基板上且在同一层形成电感器的配线和电容器的下电极的情况下，直至形成贯通电极、电感器的配线图案以及电容器的下电极为止而形成第1层。在电容器的下电极上成膜出介电质层之后直至形成上电极为止而形成第2层。而且，已知为了完成电感器图案和电容器图案而通过蚀刻将不需要的导通区域去除的工艺法。
在该工艺法中，在玻璃正上方层叠形成2层配线图案以及介电质层图案，因此配线图案的应力累积增大。因此，在该工艺法中，有可能因各工序中的向玻璃基板和配线图案的界面的应力集中而产生玻璃基板的裂纹、或者因外部物体与玻璃基板表面接触而产生成为破裂起点的裂纹。这样，在该工艺法中，在玻璃基板容易破裂的状态下对该玻璃基板进行处理。
另外，在通过蚀刻将用于形成上电极图案的晶种层去除时、以及通过蚀刻将用于形成下电极图案的晶种层去除时，对上电极图案进行2次蚀刻。其结果，产生如下问题，即，电容器的有效的电极面积发生变动，因此作为电容器的电特性发生变动。
另外，在由有机树脂等构成的绝缘树脂层之上通过电镀形成电容器的下电极的情况下，在绝缘树脂层的表面凹凸之上形成下电极用的电镀膜。在该情况下，形成下电极的表面的电镀膜的粒块和绝缘树脂层的凹凸重叠，从而产生如下问题，即，电容器电极表面的面积相对于设计值出现波动，构成下电极与上电极之间短路的原因。
另外，作为电容构造的形成方法，例如存在专利文献2所记载的形成方法。专利文献2中提出了如下多层打印基板，即，该多层打印基板是一种多层打印配线板，在绝缘基板上交替地层叠有导体层以及层间树脂绝缘层，形成有对于相邻的内层的导体电路和外层的导体电路利用在设置于它们之间的层间树脂绝缘层形成的通孔而将它们连接的层叠配线，其中，在层间树脂绝缘层内的未形成通孔的部位设置有中间导体层，在层间树脂绝缘层中的内层的导体电路与中间导体层之间形成有填充至少含有高介电性材料在内的介电性物质而成的介电质层，并且在层间树脂绝缘层中的外层的导体电路与中间导体层之间形成有位于介电质层的正上方且通过镀覆填充而成的其他通孔，并且，在层间树脂绝缘层上形成有将通孔、其他通孔以及外层的导体电路覆盖的其他层间树脂绝缘层，并且还形成有位于其他通孔的正上方且在其他层间树脂绝缘层镀覆填充而成的其他通孔。
在该方法中，为了形成电容构造，包含芯层在内而需要3层绝缘层，从而基板增厚。并且，该方法中存在如下问题，即，工序增多，因此成本提升。
专利文献1：日本特开2006-60119号公报
专利文献2：日本特许第4599488号公报
发明内容
本发明的目的在于提供一种即使使用基板厚度较薄的玻璃基板也能抑制玻璃破裂、且电容器的电特性稳定的玻璃配线基板。
为了解决问题，本发明的一个方式是玻璃配线基板，其形成在玻璃基板具有电感器以及电容器的高频用滤波器，其中，具有：贯通孔，其形成于上述玻璃基板；无机贴合层，其形成于上述玻璃基板的两面以及上述贯通孔的壁面；线圈构造的电感器，其具有设置为将上述贯通孔贯通且与上述无机贴合层接触的贯通电极、以及设置于在上述玻璃基板的表面形成的无机贴合层之上且与上述贯通电极电连接的第一配线层；电容器用的下电极，其与上述电感器电连接、且由处于上述玻璃基板的至少一个面的上述第一配线层的一部分构成；绝缘树脂层，其形成于上述玻璃基板之上、且由将上述第一配线层覆盖的绝缘树脂构成；绝缘树脂开口部，其是以使得上述下电极的一部分露出的方式使上述绝缘树脂层开口而得到的；电容器，其具有在通过上述绝缘树脂开口部而露出的下电极上形成的介电质层以及形成于上述介电质层上的上电极；以及用于与外部基板连接的第二配线层，其与上述上电极电连接、且形成于上述绝缘树脂层上。
发明的效果
根据本发明的一个方式，能够抑制如下情况，即，多个配线图案层叠于玻璃基板的两面，层叠的配线图案的应力集中于玻璃基板与配线图案之间，从而在玻璃基板产生裂纹。另外，根据本发明的一个方式，利用绝缘树脂将较薄的玻璃基板覆盖，从而使得针对玻璃芯基板的来自外部的应力、形变导致玻璃破坏的外力的集中出现分散，能够避免处理时玻璃破裂。
另外，根据本发明的一个方式，电容器的电特性的控制变得容易，并且能够避免电容器的电短路的产生。
因此，根据本发明的一个方式，提供一种玻璃配线基板，即使是基板厚度较薄的玻璃基板，也能够减少制造工序中的玻璃破裂的情况并兼顾电容器的电容量的稳定的控制。
另外，根据本发明的一个方式，包含芯层在内由2层绝缘层实现电容构造，从而还能够有助于基板的小型化以及成本的削减。
附图说明
图1是表示第1实施方式所涉及的玻璃配线基板的构造的概略剖面图。
图2是表示将半导体芯片、芯片元件安装于第2实施方式所涉及的玻璃配线基板的半导体装置的构造的概略剖面图。
图3是表示将第3实施方式所涉及的玻璃配线基板安装于其他配线基板的构造的概略剖面图。
图4是表示第1实施方式所涉及的玻璃配线基板的形成方法的工序的概略剖面图。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。
(第1实施方式)
如图1所示，本实施方式所涉及的玻璃配线基板100具有：作为芯基板的玻璃基板10，其具有贯通孔1；无机贴合层2，其形成于贯通孔1的壁面以及玻璃基板10的表面背面；以及电感器5，其由贯通电极3以及与该贯通电极3电连接的第一配线层4a构成。贯通电极3相对于贯通孔1以与无机贴合层2接触的状态形成。第一配线层4a与贯通电极3电连接、且由预先设定于在玻璃基板10的表面形成的无机贴合层2上的图案形成。
另外，在本实施方式中，具有如下电容器11，即，其将第一配线层4a的一部分作为电容器用的下电极4b，由介电质层8以及上电极9a构成，该介电质层8形成于位于绝缘树脂开口部7的底部的下电极4b之上，该绝缘树脂开口部7以使得下电极4b的一部分露出的方式在绝缘树脂层6开口，该上电极9a形成于介电质层8上。
并且，在本实施方式中，具有：第二配线层9b，其与在由绝缘树脂构成的绝缘树脂层6上形成的外部元件连接；以及导电孔12。上电极9a和第二配线层9b电连接。
另外，在本实施方式中，具有以将电容器11、绝缘树脂层6以及第二配线层9b覆盖的方式层叠的由绝缘树脂构成的第2绝缘树脂层13，并且，具有在第2绝缘树脂层13开口的相对于外部元件的连接电极部14。
下面进行详细说明。
在玻璃基板10形成有贯通孔1，贯通孔1通过激光加工法、放电加工法、玻璃的蚀刻加工法的1种工艺法或2种工艺法而形成于玻璃基板10。
电感器5具有无机贴合层2。无机贴合层2通过溅射成膜法、无电镀法而形成于在玻璃基板10形成的贯通孔1的内壁以及玻璃基板10的两面，具有导电性以及与玻璃的贴合性。
在本实施方式中，将贯通电极3和第一配线层4a连接而形成螺线管形的电感器构造(线圈构造)。贯通电极3通过电镀法、无电镀法而形成于贯通孔1以及无机贴合层2。第一配线层4a通过电镀法、无电镀法或者丝网印刷法而形成于无机贴合层2之上。
另外，在玻璃基板10之上还形成有下电极4b。下电极4b由第一配线层4a的一部分构成，将与外层连接的导电孔12连接。
这里，无机贴合层2形成于贯通电极3的外周面以及第一配线层4a和玻璃基板10的界面。然后，以使得配线图案之间不导通短路的方式，通过干蚀刻法或湿蚀刻法将形成于其他部分的无机贴合层2去除。
电容器11形成为由下电极4b和上电极9a夹持介电质层8的构造。下电极4b在玻璃基板10之上通过溅射法、无电镀法、电镀法而形成为第一配线层的一部分。介电质层8通过CVD成膜法、溅射成膜法或丝网印刷法而形成于下电极4b上。上电极9a通过无电镀法、电镀法而形成于介电质层8之上。
作为下电极4b和上电极9a的形成方法，在配线图案的剖面形状、尺寸控制的方面，优选上述工艺法中的由半加法构成的电镀法。作为晶种层可以使用无电镀、溅射膜。
如果介电质层8至少形成于绝缘树脂开口部7的下电极4b上，则能够形成电容构造。但是，介电质层8并不局限于此，也可以形成于绝缘树脂开口部7的内壁侧面的至少一部分或者绝缘树脂层的上表面上的至少一部分的任一者或者二者。对于介电质层8的形成并不要求较高的位置精度，因此能够简便地形成电容构造。
在通过无电镀法而在绝缘树脂层6形成晶种层的情况下，优选通过UV处理、利用碱性处理液对绝缘树脂表面实施粗糙化而使得算术表面粗糙度Ra达到50nm～300nm的程度。在该情况下，使晶种层的贴合性提高。另外，在通过电镀而形成配线图案的情况下，金属粒块排列，因此镀覆表面的算术表面粗糙度Ra达到50nm～150nm。
另一方面，在利用溅射膜形成晶种层的情况下，通过溅射前的等离子体处理而获得与绝缘树脂层6的贴合性，因此能够使算术表面粗糙度Ra形成为小于或等于50nm。
另外，通过使用研磨粒子的抛光研磨法、基于化学溶解液的化学研磨法或者基于磨床的切削，还能够使通过电镀而形成的配线表面变得平滑。
只要通过上述工艺法实施减少绝缘树脂层6和下电极4b的一者或者二者的表面凹凸的对策而使得下电极4b的算术表面粗糙度Ra形成为小于或等于150nm即可。下电极4b的算术表面粗糙度Ra的下限值并不特别限定，大于或等于0nm。
如果算术表面粗糙度Ra超过150nm，则明显产生电容器的电特性的波动、下电极图案与上电极图案之间的电短路。并且，如果Ra超过200nm，则形成的介电质层8的膜厚的波动增大，电容器的电特性的波动增大、下电极与上电极之间的电短路的产生次数增加。
这里，在本实施方式中，利用激光干涉仪对算术表面粗糙度Ra进行测定。
从以将上电极9a覆盖的方式形成的由感光性材料等构成的掩模材料之上，通过干蚀刻法、湿蚀刻法而将介电质层8的除了电极图案部以外的部分去除。
(玻璃配线基板的构造)
如上所述，本实施方式所涉及的玻璃配线基板100是形成了具有电感器5以及电容器11的高频用滤波器的配线电路基板。电感器5是由如下部件构成的线圈构造的电感器：贯通电极3，其以与无机贴合层2接触的方式形成于玻璃基板10的贯通孔1内；以及第一配线层4a，其设置于玻璃基板10表面的无机贴合层2之上。电容器11由如下构造构成，即，利用绝缘树脂层6将由具有第一配线层4a以及其他配线的玻璃基板10构成的芯配线基板覆盖，由上电极9a和下电极4b夹持介电质层8，该介电质层8形成于绝缘树脂层的在由第一配线层4a的一部分构成的下电极4b上形成的绝缘树脂开口部7内。另外，玻璃配线基板100具有用于与外部基板连接的第二配线层9b。
(芯基板的厚度)
玻璃基板10的厚度例如大于或等于50μm小于或等于1000μm。玻璃基板10的厚度可以设定为电感器5的贯通电极3的配线长度，可以根据连接的贯通电极3的数量而设定电感器5的匝数。本实施方式中并不特别规定配线长度及匝数，只要根据所需的电感器的特性而设定配线长度、匝数即可。
(贯通孔以及贯通电极的构造)
贯通孔1的最大直径根据玻璃基板10的厚度、贯通孔1的形成方法、以及电感器5的第一配线层4a的配线宽度而确定。作为贯通孔1的形成方法并不特别规定，但作为例子能举出基于CO2激光、短脉冲激光以及放电加工的方法。另外，作为贯通孔1的形成方法，可以使用利用氢氟酸系的水溶液进行蚀刻处理的方法等。电感器5的第一配线层4a由将贯通电极3连接的焊盘图案以及将贯通电极之间连接的直线图案形成。为了避免电感器5的第一配线层4a的不必要的电阻的增大，优选焊盘图案和直线图案的尺寸等同或者抑制尺寸差。贯通孔1可以使用大于或等于15μm而小于或等于150μm的最大直径，贯通孔1的能够加工的直径优选小于或等于100μm。作为贯通孔1的最大直径，大于150μm的直径导致电感器的尺寸增大，导致模拟双工器的大型化，因此并非优选。
(电感器的构造)
对于电感器5的配线(第一配线层)，作为无机贴合层2还可以使用小于或等于1μm的导电性的金属薄膜。另外，为了降低电感器5的配线图案的配线电阻，可以通过电镀对配线厚度实施厚膜化。但是，在第一配线层4a以及下电极4b形成于玻璃基板表面时，膜应力随着配线厚度的厚膜化而增大，有可能在第一配线层4a以及下电极4b的任一者和玻璃基板10的界面产生出现玻璃裂纹的现象。例如以30μm的电镀膜厚、2600N/m的膜应力而产生玻璃裂纹，相反，以小于或等于25μm的电镀膜厚、小于或等于2000N/m的膜应力能够避免玻璃裂纹。因此，优选电感器5的配线(第一配线层)的厚度小于或等于25μm。另外，即使配线厚度减薄，配线电阻也会提高而无法获得期望的特性，因此优选电感器5的配线(第一配线层)的厚度大于或等于2μm。
此外，将贯通电极3和第一配线层4a连接而形成为螺线管形的线圈构造。
(无机贴合层的材质)
对于无机贴合层2可以使用从氧化锡、氧化铟、氧化锌、镍、镍磷、铬、氧化铬、氮化铝、氮化铜、氧化铝、钽、钛、铜中选择的单体材料的单层膜、或者使从上述材料中选择的大于或等于2种的材料复合而成的大于或等于2层的单层或层叠的膜。无机贴合层2的形成方法并不特别规定，但可以使用湿涂、溅射成膜、CVD成膜、无电镀等。通过上述形成方法能够实现相对于玻璃基板10的贴合、且能够在内壁形成无机贴合层2而不会将贯通孔1堵塞。
(贯通电极和配线图案的材质)
对于贯通电极3以及第一配线层4a可以使用从铝、铜、铬、钛、银、金、镍、铂、钯、钌、锡、锡银、锡银铜、锡铜、锡铋、锡铅中选择的金属、或者从上述金属中选择的大于或等于两种的金属的合金、层叠膜的任一种。
成膜方法并不特别规定，但为了降低配线电阻且获得相对于外部基板的配线的电接合性，优选电镀、无电镀、丝网印刷法。
第一配线层4a的形成方法可以使用基于电镀的半加法、电镀制膜后的删减法。关于与外部基板的配线的电接合部，可以在配线图案的所需部分通过无电镀法、丝网印刷法而形成导通面。
构成介电质层8的材料例如可以由从铝、铜、铬、钛、银、金、镍、铂、钯、钌、钽中选择的1种金属、以及上述金属的氧化物、氮化物、合金以及多晶硅的任意组合的任意者构成。
可以使介电质材料层叠于下电极4b和上电极9a而形成电容器构造。
(绝缘树脂的材质)
作为将由形成有配线的玻璃基板10构成的芯配线基板覆盖的绝缘树脂层6的绝缘树脂，可以使用从环氧系树脂、苯酚系树脂、聚酰亚胺系树脂、环烯烃、PBO树脂、丙烯酸系树脂中选择的一种材料、或者使至少由两种材料组合而成的复合材料。另外，可以使用热硬化性树脂、光硬化性树脂作为绝缘树脂。
杨氏模量优选处于大于或等于2GPa小于或等于15GPa的范围的绝缘树脂。绝缘树脂将芯配线基板的两面覆盖，由此使得第一配线层4a以及下电极4b的应力分散至与玻璃基板接触的绝缘树脂层6。其结果，能够抑制因应力集中于玻璃基板10和第一配线层4a以及下电极4b的界面而导致玻璃基板10产生裂纹。
另外，在工序的早期阶段利用绝缘树脂将基板厚度较薄的玻璃基板10覆盖，由此使得针对玻璃基板的来自外部的应力、形变导致施加于玻璃破坏的外力的集中出现分散。其结果，能够避免在对芯配线基板进行处理时玻璃破裂。
关于杨氏模量，玻璃基板为80GPa左右，金属材料中的铜为130GPa左右，钛为107GPa左右，镍为200GPa左右。如果相对于玻璃基板而配线图案的杨氏模量较高，则芯配线基板的翘曲容易度、挠曲容易度在形成有配线图案的区域和未形成配线图案的区域产生差异。
这里，优选将该芯配线基板覆盖的绝缘树脂层6的杨氏模量与玻璃基板等同、或小于玻璃基板。特别是通过使用杨氏模量小于15GPa的绝缘树脂层6，能够使第一配线层4a的应力分散而对玻璃基板赋予翘曲容易度、挠曲容易度。杨氏模量的下限值并不特别规定，但如果大于2GPa，则能够获得基于绝缘树脂层6的应力降低效果。
此外，绝缘树脂的杨氏模量设为根据JIS K7127测定所得的值。
(电容器的构造)
下电极4b以及上电极9a可以使用从铜、银、金、镍、铂、钯、钌、锡、锡银、锡银铜、锡铜、锡铋、锡铅中选择的单体金属、或者大于或等于两种的金属的化合物的任一种。
下电极4b以及上电极9a的成膜方法并不特别规定，但为了降低配线电阻而优选电镀、无电镀。
配线图案形成方法可以使用基于电镀的半加法、电镀制膜后的删减法。关于相对于外部基板的配线的电接合部，可以在配线图案的所需部分通过无电镀法、丝网印刷法而形成导通面。
介电质层8的材料可以从氧化物、氮化物、合金以及多晶硅的氮化物等任意的组合中选择。作为介电质层8的材料，例如可以举例示出氧化硅、氮化硅、钛酸钡、锶、五氧化二钽、锆钛酸铅、钛酸锶、氧化铝、苯环丁烷树脂、卡多树脂、聚酰亚胺树脂等。
介电质层8的形成方法可以使用CVD、溅射成膜、丝网印刷等。可以通过由下电极图案和上电极图案夹持介电质层8的构造而获得电容器构造。
(玻璃配线基板的制造方法)
另外，本实施方式所涉及的玻璃配线基板的制造方法具有如下工序：芯配线基板形成工序；形成第二配线层9b的工序；以及使得与外部元件的连接电极部14露出的工序。在芯配线基板形成工序中，在玻璃基板10形成贯通孔1，在玻璃基板10的表面以及贯通孔1的壁面形成无机贴合层2之后，形成由将贯通孔1贯通的贯通电极3以及玻璃基板10表面的无机贴合层2上的第一配线层4a构成的电感器5，然后，在无机贴合层2之上形成与电感器5连接、且由第一配线层4a的一部分构成的电容器用的下电极4b。在形成第二配线层9b的工序中，由绝缘树脂将形成的芯配线基板的两面覆盖，以使得下电极的一部分露出的方式在绝缘树脂形成开口部7，经由开口部7在下电极4b上成膜出构成介电质层8的介电质膜以及上电极图案而形成电容器11，并且形成用于形成于绝缘树脂上且与外部基板连接的第二配线层9b以与上电极9a电连接。在使得与外部元件的连接电极部14露出的工序中，使得构成第二绝缘树脂层13的第2绝缘树脂层叠于绝缘树脂、电容器11以及第二配线层9b上，并且在第2绝缘树脂形成使得第二配线层9b的一部分露出的开口而使得与外部元件的连接电极部14露出。
构成第2绝缘树脂层13的绝缘树脂可以使用与将芯配线基板覆盖的绝缘树脂层6相同的绝缘树脂。
另外，构成第2绝缘树脂层13的绝缘树脂可以是阻焊剂等作为外层材料而使用的绝缘树脂。另外，绝缘树脂层的层叠数、以及在其上方形成的配线图案的总数并不特别规定，只要根据产品的设计而选择所需的层数即可。
(半导体装置的构造)
也可以在本实施方式的玻璃配线基板100安装半导体芯片、电容器、电感器等部件。另外，本实施方式的玻璃配线基板100安装于其他配线基板的构造也可以包含半导体装置。
在下面的说明中，对将玻璃基板作为芯基板而形成模拟双工器的玻璃配线基板进行说明。
(第2实施方式)
图2是表示在玻璃配线基板100安装有芯片部件、半导体芯片303的半导体装置300的构造的概略剖面图。如图2所示，例如经由连接焊盘301将半导体芯片302安装于上述玻璃配线基板100而构成半导体装置300。
(第3实施方式)
图3是表示玻璃配线基板100安装于其他配线基板401的构造的概略剖面图。如图3所示，经由连接焊盘402将上述玻璃配线基板100安装于配线基板401而形成半导体装置400。
如上，本实施方式的玻璃配线基板形成有由相对于玻璃基板而与无机贴合层接触的贯通电极以及第一配线层构成的电感器，在形成于玻璃基板上且将第一配线层覆盖的绝缘树脂层开口的开口部内形成电容器，具有用于与外部基板连接的第二配线层。
可以在玻璃基板上形成无机贴合层，以层叠于无机贴合层的方式形成贯通电极以及电感器配线，通过蚀刻将无机贴合层去除而形成电感器、以及由下电极图案构成的配线图案，该下电极图案与电感器连接、且由第一配线层构成。
由绝缘树脂将以这样获得的玻璃基板为芯基板的芯配线基板覆盖，使得下电极上的绝缘树脂开口而形成开口部，在该开口部形成电容器。在形成电感器配线之后，由绝缘树脂将芯配线基板覆盖而能够使得导致玻璃破裂的外力的集中分散至芯配线基板，能够降低电容器的形成工序以后的玻璃基板破裂的风险。
使得电容器形成于在下电极上开口的绝缘树脂开口部，由此能够抑制电容器的介电质层界面的晶种层和介电质层的侧面蚀刻而稳定地控制电容器的电特性。
另外，通过减少形成电容器的绝缘树脂的表面凹凸或者下电极表面的凹凸，能够实现电容器的电特性的稳定的控制、避免下电极与上电极之间产生电短路。
而且，在本实施方式中，多个配线图案层叠于玻璃基板的两面，层叠的配线图案的应力集中于玻璃基板与配线图案之间，能够抑制在玻璃基板产生裂纹。另外，在本实施方式中，在工序的早期阶段利用绝缘树脂将较薄的玻璃基板覆盖，由此能够使得因针对玻璃芯基板的来自外部的应力、形变而导致玻璃破坏的外力的集中出现分散，能够避免处理时玻璃破裂。
另外，在本实施方式中，对于电容器的电特性的控制变得容易，并且能够避免电容器的电短路的产生。
因此，在本实施方式中，能够利用基板厚度较薄的玻璃基板而减少制造工序中的玻璃破裂的情况，能够提供兼顾电容器的电容量的稳定控制的玻璃配线基板。
另外，在本实施方式中，包含芯层在内由2层绝缘层实现电容构造，因此能够实现基板的小型化以及成本的削减。
实施例
下面，参照图4对本发明所涉及的实施例进行说明。本实施例与上述第1实施方式所涉及的玻璃配线基板的制造方法对应。
首先，在低膨胀玻璃基板10(厚度为300μm，CTE：3.5)形成开口直径为80μm的贯通孔1。在本例中，为了形成贯通孔1，作为第1处理而利用短脉冲激光进行加工，作为第2处理而利用氢氟酸水溶液进行蚀刻，由此形成贯通孔1(参照图4(a))。
接下来，作为无机贴合层2而通过溅射法在玻璃基板表面层叠形成Ti膜和Cu膜，为了弥补贯通孔内的溅射膜的较薄的部分而形成了作为无机贴合层2的无电解镀镍膜(参照图4(b))。
接下来，作为用于通过半加法形成电感器5以及由与外层连接的焊盘图案构成的第一配线层4a的晶种层而使用无机贴合层2，在使得干膜抗蚀剂DFR(“日立化成株式会社”制的RY-3525(厚度为25μm))层叠于玻璃基板10的两面之后，通过光刻而形成了开口部(参照图4(c))。
接下来，通过电解镀铜以15μm的配线厚度而形成了贯通电极3以及电感器5的第一配线层4，通过蚀刻将不需要的部分的晶种层去除而形成了芯配线基板110(参照图4(d))。
接下来，利用绝缘树脂(“味の素ファイテクノ社”制的厚度为25μm的绝缘树脂层ABF)将芯配线基板110的两面覆盖而形成绝缘树脂层6，并且形成与用于形成电容器的绝缘树脂开口部7以及芯配线基板110的表面的第一配线层4a实现导通的导通孔12(参照图4(e))。
利用碱系的表面粗化液以60nm的算术表面粗糙度Ra对绝缘树脂层6的表面进行处理，通过溅射成膜的方式形成Ti膜、进而作为介电质膜通过CVD成膜法形成厚度为400nm的SiN膜(参照图4(f))。此外，获得的下电极图案的算术表面粗糙度Ra为150nm。
为了使介电质层8实现图案化，在相当于介电质层8的部位形成干膜抗蚀剂DFR，通过干蚀刻将除了介电质层8以外的部分的SiN膜以及Ti膜去除(参照图4(g))。
只要介电质层8的图案至少形成于绝缘树脂开口部7的下电极4b上即可。介电质层8的图案并不局限于此，也可以形成于绝缘树脂开口部7的侧面以及绝缘树脂层6的上表面上的任一者或者二者。
为了形成上电极9a、第二配线层9b，作为晶种层而形成无电解镀铜层，通过半加法以15μm的配线厚度而形成了上电极9a以及第二配线层9b。
而且，通过半加法以将介电质层8覆盖的方式形成上电极9，进而以10μm的配线厚度形成第二配线层9b，然后通过湿蚀刻和干蚀刻将除了上电极图案部以及第二配线层9b以外的不需要的部分的晶种层去除，形成由下电极4b、介电质层8以及上电极9a构成的电容器11、以及第二配线层9b(参照图4(h))。
接下来，使得厚度为35μm的第二绝缘树脂层13层叠于绝缘树脂层6以及第二配线层9b上，且使得相对于外部实现了导通的连接电极部14开口，形成阻焊剂图案而形成了玻璃配线基板100(参照图4(i))。
在本实施例中，使得阻焊剂层叠于第二配线图案上，但对于层叠的配线层数和阻焊剂的形成、向绝缘树脂的开口部的镀Ni、镀Au、焊料的形成等可以选择任意方法，并不特别规定。
在本例中，通过上述工序制作的玻璃配线基板，可以以无工序中途的玻璃破裂的方式制作配线基板。另外，获得的电特性也能够实现符合设计值的电容器的电特性值，能够将电容器的短路的产生次数抑制得较低，能够获得能以高频使用的模拟双工器。
本发明的范围并不限定于图示记载的举例所示的实施方式，还包含能够带来与本发明的目的等同的效果的所有实施方式。并且，本发明的范围并不限定于由权利要求描述的发明特征的组合，可以由所有公开的特征中的特定特征的所有期望的组合划分。
另外，通过参照而使得本申请主张优先权的、日本特许出愿2017-237104号(2017年12月11日申请)的全部内容构成本公开的一部分。
工业实用性
本发明所涉及的玻璃配线基板及其制造方法可以用于由电感器、电容器构成的具有功能性材料的半导体部件。
标号的说明
100 玻璃配线基板
110 芯配线基板
300 半导体装置
301 连接焊盘
302 半导体芯片
400 半导体装置
401 配线基板
402 连接焊盘
1 贯通孔
2 无机贴合层
3 贯通电极
4a 第一配线层
4b 下电极
5 电感器
6 绝缘树脂层
7 绝缘树脂开口部
8 介电质层
9a 上电极
9b 第二配线层
10 玻璃基板
11 电容器
12 导电孔
13 第二绝缘树脂层
14 与外部元件的连接电极部

Claims (12)

1.一种玻璃配线基板，其形成有在玻璃基板上具有电感器以及电容器的高频用滤波器，其特征在于，
所述玻璃配线基板具有：
贯通孔，其形成于上述玻璃基板；
无机贴合层，其形成于上述玻璃基板的两面以及上述贯通孔的壁面；
线圈构造的电感器，其具有设置为将上述贯通孔贯通且与上述无机贴合层接触的贯通电极、以及设置于在上述玻璃基板的表面形成的无机贴合层之上且与上述贯通电极电连接的第一配线层；
电容器用的下电极，其与上述电感器电连接，由处于上述玻璃基板的至少一个面的上述第一配线层的一部分构成；
绝缘树脂层，其形成于上述玻璃基板之上，由将上述第一配线层覆盖的绝缘树脂构成；
绝缘树脂开口部，其是以上述下电极的一部分露出的方式使上述绝缘树脂层开口而得到的；
电容器，其具有在通过上述绝缘树脂开口部而露出的下电极上形成的介电质层以及形成于上述介电质层上的上电极；以及
用于与外部基板连接的第二配线层，其与上述上电极电连接且形成于上述绝缘树脂层上。
2.根据权利要求1所述的玻璃配线基板，其特征在于，
上述介电质层形成于上述绝缘树脂开口部的内壁侧面的至少一部分、以及上述绝缘树脂层的表面上的至少一部分的一者或二者。
3.根据权利要求1或2所述的玻璃配线基板，其特征在于，
上述下电极的供上述介电质层形成的表面的算术表面粗糙度Ra小于或等于150nm。
4.根据权利要求1至3中任一项所述的玻璃配线基板，其特征在于，
上述玻璃基板的厚度大于或等于50μm而小于或等于1000μm。
5.根据权利要求1至4中任一项所述的玻璃配线基板，其特征在于，
上述贯通电极的最大直径大于或等于15μm而小于或等于150μm。
6.根据权利要求1至5中任一项所述的玻璃配线基板，其特征在于，
上述第一配线层的厚度大于或等于2μm而小于或等于25μm。
7.根据权利要求1至6中任一项所述的玻璃配线基板，其特征在于，
上述无机贴合层是从氧化锡、氧化铟、氧化锌、镍、镍磷、铬、氧化铬、氮化铝、氮化铜、氧化铝、钽、钛、铜中选择的单体材料的单层膜、或者使从上述材料中选择的大于或等于2种的材料复合而成的大于或等于2层的单层或层叠的膜。
8.根据权利要求1至7中任一项所述的玻璃配线基板，其特征在于，
上述贯通电极和上述第一配线层分别是从铜、银、金、镍、铂、钯、钌、锡、锡银、锡银铜、锡铜、锡铋、锡铅中选择的金属、或者从上述金属中选择的大于或等于两种的金属的化合物的任意者。
9.根据权利要求1至8中任一项所述的玻璃配线基板，其特征在于，
上述绝缘树脂是从环氧系树脂、苯酚系树脂、聚酰亚胺系树脂、环烯烃、PBO树脂、丙烯酸系树脂中选择的一种材料、或者使上述材料中的大于或等于两种的材料组合而成的复合材料。
10.一种玻璃配线基板的制造方法，其特征在于，
所述玻璃配线基板的制造方法具有如下工序：
在玻璃基板形成贯通孔的贯通孔形成工序；
芯配线基板形成工序，其中，在上述玻璃基板的表面以及上述贯通孔的壁面形成了无机贴合层之后，形成由贯通电极以及第一配线层构成的电感器，该贯通电极将形成有上述无机贴合层的贯通孔贯通，该第一配线层设置于在上述玻璃基板的表面形成的无机贴合层之上，且与上述贯通电极电连接，然后，形成与上述电感器连接、且由处于上述玻璃基板的至少一个面的上述第一配线层的一部分构成的电容器用的下电极；
利用绝缘树脂将通过上述芯配线基板形成工序形成了电感器和下电极的上述玻璃基板的两面覆盖，以使得上述下电极的一部分露出的方式在上述绝缘树脂形成开口部，经由上述开口部而在上述下电极上成膜出介电质膜以及上电极而形成电容器，并且以与上述上电极电连接的方式形成在上述绝缘树脂上形成且用于与外部基板连接的第二配线层的工序；以及
使得第2绝缘树脂层叠于上述绝缘树脂、上述电容器以及上述第二配线层之上，并且在上述第2绝缘树脂形成使得上述第二配线层的一部分露出的开口的工序。
11.一种半导体装置，其特征在于，
在权利要求1至9中任一项所述的玻璃配线基板安装有半导体芯片。
12.一种半导体装置，其特征在于，
权利要求1至9中任一项所述的玻璃配线基板作为模拟双工器而安装于其他配线基板。
CN201880072849.6A 2017-12-11 2018-12-10 玻璃配线基板、其制造方法以及半导体装置 Pending CN111345121A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-237104 2017-12-11
JP2017237104A JP2019106429A (ja) 2017-12-11 2017-12-11 ガラス配線基板、その製造方法及び半導体装置
PCT/JP2018/045272 WO2019117073A1 (ja) 2017-12-11 2018-12-10 ガラス配線基板、その製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
CN111345121A true CN111345121A (zh) 2020-06-26

Family

ID=66819258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880072849.6A Pending CN111345121A (zh) 2017-12-11 2018-12-10 玻璃配线基板、其制造方法以及半导体装置

Country Status (5)

Country Link
US (1) US11406025B2 (zh)
EP (1) EP3726943A4 (zh)
JP (1) JP2019106429A (zh)
CN (1) CN111345121A (zh)
WO (1) WO2019117073A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023221312A1 (zh) * 2022-05-17 2023-11-23 长鑫存储技术有限公司 半导体结构
TWI831318B (zh) * 2021-08-06 2024-02-01 美商愛玻索立克公司 電子器件封裝用基板、其製造方法及包括其的電子器件封裝

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101940981B1 (ko) 2014-05-05 2019-01-23 3디 글래스 솔루션즈 인코포레이티드 2d 및 3d 인덕터 안테나 및 변압기 제작 광 활성 기판
WO2017147511A1 (en) 2016-02-25 2017-08-31 3D Glass Solutions, Inc. 3d capacitor and capacitor array fabricating photoactive substrates
WO2017177171A1 (en) 2016-04-08 2017-10-12 3D Glass Solutions, Inc. Methods of fabricating photosensitive substrates suitable for optical coupler
EP3616254B1 (en) 2017-04-28 2023-06-14 3D Glass Solutions, Inc. Rf circulator
CA3067812C (en) 2017-07-07 2023-03-14 3D Glass Solutions, Inc. 2d and 3d rf lumped element devices for rf system in a package photoactive glass substrates
US10854946B2 (en) 2017-12-15 2020-12-01 3D Glass Solutions, Inc. Coupled transmission line resonate RF filter
CA3082624C (en) 2018-01-04 2022-12-06 3D Glass Solutions, Inc. Impedance matching conductive structure for high efficiency rf circuits
EP3643148A4 (en) * 2018-04-10 2021-03-31 3D Glass Solutions, Inc. RF INTEGRATED POWER STATE CAPACITOR
WO2019231947A1 (en) 2018-05-29 2019-12-05 3D Glass Solutions, Inc. Low insertion loss rf transmission line
AU2019344542B2 (en) 2018-09-17 2022-02-24 3D Glass Solutions, Inc. High efficiency compact slotted antenna with a ground plane
KR102393450B1 (ko) 2018-12-28 2022-05-04 3디 글래스 솔루션즈 인코포레이티드 광활성 유리 기판들에서 ｒｆ, 마이크로파, 및 ｍｍ 파 시스템들을 위한 이종 통합
JP7257707B2 (ja) 2018-12-28 2023-04-14 スリーディー グラス ソリューションズ，インク 環状コンデンサｒｆ、マイクロ波及びｍｍ波システム
JP7140435B2 (ja) 2019-04-05 2022-09-21 スリーディー グラス ソリューションズ，インク ガラスベースの空基板集積導波路デバイス
WO2020214788A1 (en) 2019-04-18 2020-10-22 3D Glass Solutions, Inc. High efficiency die dicing and release
JP7409031B2 (ja) * 2019-11-18 2024-01-09 Ｔｏｐｐａｎホールディングス株式会社 ガラスコア多層配線基板及びその製造方法
JP7439497B2 (ja) 2019-12-20 2024-02-28 Ｔｏｐｐａｎホールディングス株式会社 ガラスコア多層配線基板の製造方法、ガラスコア多層配線基板および高周波モジュール基板
JP2021111699A (ja) * 2020-01-10 2021-08-02 凸版印刷株式会社 回路基板
CA3177603C (en) 2020-04-17 2024-01-09 3D Glass Solutions, Inc. Broadband induction
JP2021190661A (ja) * 2020-06-04 2021-12-13 凸版印刷株式会社 多層配線基板および多層配線基板を有するモジュール
CN111834341B (zh) 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 电容电感嵌埋结构及其制作方法和基板
CN112312654B (zh) * 2020-08-14 2021-09-17 珠海越亚半导体股份有限公司 一种嵌埋在玻璃介质中的无源器件结构及其制造方法
JP2022054538A (ja) * 2020-09-28 2022-04-07 凸版印刷株式会社 配線基板
US11785707B2 (en) * 2021-01-21 2023-10-10 Unimicron Technology Corp. Circuit board and manufacturing method thereof and electronic device
JP2023042990A (ja) * 2021-09-15 2023-03-28 凸版印刷株式会社 配線基板
CN114521072B (zh) * 2022-02-11 2023-03-10 北京华镁钛科技有限公司 沉孔薄铜表面工艺线路板压合装置及工艺
WO2023223954A1 (ja) * 2022-05-19 2023-11-23 株式会社村田製作所 高周波モジュール

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043714A (ja) * 2000-07-26 2002-02-08 Karentekku:Kk 高誘電率材料を内蔵する両面フィルム配線板
JP2005045000A (ja) * 2003-07-22 2005-02-17 Toppan Printing Co Ltd 受動素子内蔵多層プリント配線板の製造方法
JP2006093261A (ja) * 2004-09-22 2006-04-06 Toray Ind Inc キャパシタ内蔵型実装基板およびその製造方法
KR100665366B1 (ko) * 2006-01-16 2007-01-09 삼성전기주식회사 캐패시터 내장형 인쇄회로기판과 그 제조방법
CN101326713A (zh) * 2005-12-06 2008-12-17 Tdk股份有限公司 使用电感-电容谐振器的薄膜带通滤波器
CN104737246A (zh) * 2012-10-16 2015-06-24 高通Mems科技公司 由穿过衬底的通孔提供的电感器
US20170187345A1 (en) * 2015-12-28 2017-06-29 Qualcomm Incorporated Multiplexer design using a 2d passive on glass filter integrated with a 3d through glass via filter
CN107112297A (zh) * 2014-11-14 2017-08-29 凸版印刷株式会社 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3890710B2 (ja) * 1997-11-17 2007-03-07 ソニー株式会社 多層配線基板およびその製造方法
JP4599488B2 (ja) 1999-07-02 2010-12-15 イビデン株式会社 多層プリント配線板およびその製造方法
JP2001126946A (ja) * 1999-10-28 2001-05-11 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP4387269B2 (ja) 2004-08-23 2009-12-16 株式会社テクニスコ ビアが形成されたガラス基板及びビアの形成方法
JP2007005431A (ja) * 2005-06-22 2007-01-11 Shinko Electric Ind Co Ltd コンデンサ埋め込み基板およびその製造方法
JP5904556B2 (ja) * 2010-03-03 2016-04-13 ジョージア テック リサーチ コーポレイション 無機インターポーザ上のパッケージ貫通ビア（ｔｐｖ）構造およびその製造方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP6467814B2 (ja) * 2014-08-19 2019-02-13 凸版印刷株式会社 配線基板の製造方法、並びに半導体装置の製造方法
JP2017073424A (ja) * 2015-10-05 2017-04-13 日本特殊陶業株式会社 配線基板及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043714A (ja) * 2000-07-26 2002-02-08 Karentekku:Kk 高誘電率材料を内蔵する両面フィルム配線板
JP2005045000A (ja) * 2003-07-22 2005-02-17 Toppan Printing Co Ltd 受動素子内蔵多層プリント配線板の製造方法
JP2006093261A (ja) * 2004-09-22 2006-04-06 Toray Ind Inc キャパシタ内蔵型実装基板およびその製造方法
CN101326713A (zh) * 2005-12-06 2008-12-17 Tdk股份有限公司 使用电感-电容谐振器的薄膜带通滤波器
KR100665366B1 (ko) * 2006-01-16 2007-01-09 삼성전기주식회사 캐패시터 내장형 인쇄회로기판과 그 제조방법
CN104737246A (zh) * 2012-10-16 2015-06-24 高通Mems科技公司 由穿过衬底的通孔提供的电感器
CN107112297A (zh) * 2014-11-14 2017-08-29 凸版印刷株式会社 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法
US20170187345A1 (en) * 2015-12-28 2017-06-29 Qualcomm Incorporated Multiplexer design using a 2d passive on glass filter integrated with a 3d through glass via filter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831318B (zh) * 2021-08-06 2024-02-01 美商愛玻索立克公司 電子器件封裝用基板、其製造方法及包括其的電子器件封裝
WO2023221312A1 (zh) * 2022-05-17 2023-11-23 长鑫存储技术有限公司 半导体结构

Also Published As

Publication number Publication date
EP3726943A1 (en) 2020-10-21
EP3726943A4 (en) 2021-01-20
WO2019117073A1 (ja) 2019-06-20
US11406025B2 (en) 2022-08-02
US20200275558A1 (en) 2020-08-27
JP2019106429A (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
CN111345121A (zh) 玻璃配线基板、其制造方法以及半导体装置
KR100647180B1 (ko) 반도체 장치 및 그 제조 방법, 캐패시터 구조체 및 그 제조방법
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
TWI401000B (zh) 無核心層配線基板、半導體裝置及其製造方法
US11006516B2 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
US8552570B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board and semiconductor device
JP5692217B2 (ja) 機能素子内蔵基板
WO2010134511A1 (ja) 半導体装置及び半導体装置の製造方法
US10950533B2 (en) Through electrode substrate and semiconductor device
JP2007109825A (ja) 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
WO2006093191A1 (ja) 半導体パッケージ及びその製造方法
US8872334B2 (en) Method for manufacturing semiconductor device
WO2010101167A1 (ja) 半導体装置及びその製造方法
JP2018133361A (ja) 電子部品内蔵基板
WO2018180628A1 (ja) 電子部品内蔵基板
JP5133091B2 (ja) 電子部品及びその製造方法
JP4447881B2 (ja) インターポーザの製造方法
US10609813B2 (en) Capacitive interconnect in a semiconductor package
JP2018133363A (ja) 電子部品内蔵基板及び基板実装構造体
JP2018133362A (ja) 電子部品内蔵基板
JP2022110076A (ja) 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination