JP2007005431A - コンデンサ埋め込み基板およびその製造方法 - Google Patents

コンデンサ埋め込み基板およびその製造方法 Download PDF

Info

Publication number
JP2007005431A
JP2007005431A JP2005181688A JP2005181688A JP2007005431A JP 2007005431 A JP2007005431 A JP 2007005431A JP 2005181688 A JP2005181688 A JP 2005181688A JP 2005181688 A JP2005181688 A JP 2005181688A JP 2007005431 A JP2007005431 A JP 2007005431A
Authority
JP
Japan
Prior art keywords
hole
capacitor
layer
substrate
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005181688A
Other languages
English (en)
Inventor
Yukari Ushiyama
由香里 丑山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005181688A priority Critical patent/JP2007005431A/ja
Publication of JP2007005431A publication Critical patent/JP2007005431A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 工数の削減が図れ、コストの低減化が可能になると共に、小型化も達成しうるコンデンサ埋め込み基板を提供する。
【解決手段】 本発明に係るコンデンサ埋め込み基板20では、多層配線基板の基板24内厚み方向に対向して平行に延びると共に、多層の配線層25、26、27、28のいずれかとそれぞれ電気的に接続されて形成されたコンデンサ用の電極層30,31、32、33と、該対向する電極層30、31、32、33間に形成された誘電体層35、36とからなるコンデンサ38、39が基板24の所要箇所に形成されていることを特徴とする。
【選択図】 図1

Description

本発明は、コンデンサ埋め込み基板およびその製造方法に関する。
電源ノイズの除去等を目的として、多層配線基板内の配線層間にコンデンサを埋め込んだコンデンサ埋め込み基板が開発されている(例えば特開2003−152340)。
図15は、このようなコンデンサ埋め込み基板10の説明図である。
この基板10は、4層の配線層11、12、13、14を含む。配線層11、12間の絶縁層中に、コンデンサの下部電極層15を形成して、この下部電極層15と配線層12との間でコンデンサを形成している。下部電極層15はビア16により配線層11側に引き出している。同様に、配線層13、14間の絶縁層中に、コンデンサの上部電極層17を形成して、この上部電極層17と配線層13との間でコンデンサを形成している。上部電極層17はビア18により配線層14側に引き出している。
特開2003−152340
ところで、上記コンデンサ埋め込み基板10では、配線層11、12、13、14とは別個に、絶縁層中に下部電極層15や、上部電極層17を形成したり、ビア16、18を形成する工程が必要となり、工程が煩雑で、工数も多くなり、コスト高となる課題がある。また、コンデンサを内層に配置するとはいえ、平面的にコンデンサ形成用のエリアも必要となり、基板全体として面積が大きくなり、大型化するという課題もある。
本発明は、上記課題を解消すべくなされたものであり、その目的とするところは、工数の削減が図れ、コストの低減化が可能になると共に、小型化も達成しうるコンデンサ埋め込み基板およびその製造方法を提供するにある。
本発明に係るコンデンサ埋め込み基板では、多層配線基板の基板内厚み方向に対向して平行に延びると共に、多層の配線層のいずれかとそれぞれ電気的に接続されて形成されたコンデンサ用の電極層と、該対向する電極層間に形成された誘電体層とからなるコンデンサが基板の所要箇所に形成されていることを特徴とする。
前記電極層が基板に形成されたスルーホールの内壁に対向して形成され、該対向する電極層間のスルーホール内に誘電体が充填されて誘電体層が形成されていることを特徴とする。
前記電極層がめっき皮膜で形成されていることを特徴とする。
前記誘電体層が樹脂であることを特徴とする。
また、前記対向する電極層が、平行状態を保ったまま曲折していることを特徴とする。
また、前記コンデンサが複数個形成され、所要複数個のコンデンサが基板の配線層を介して並列に接続されていることを特徴とする。
本発明に係るコンデンサ埋め込み基板の製造方法は、多層配線基板の所要箇所に平面形状が長孔形状となるスルーホールを形成し、該スルーホール内壁に多層の配線層の所要配線層を露出させる工程と、形成されたスルーホール内壁にめっき皮膜を形成する工程と、スルーホールの長軸方向の両端側のめっき皮膜を除去して、スルーホール内壁に対向する電極層を形成する工程と、該対向する電極層間のスルーホール内に樹脂を充填して誘電体層を形成する工程を含むことを特徴とする。
また本発明に係るコンデンサ埋め込み基板の製造方法は、多層配線基板の所要箇所に平面形状が長孔形状となるスルーホールを形成し、該スルーホール内壁に多層の配線層の所要配線層を露出させる工程と、形成されたスルーホール内に金属ペーストを充填して金属層を形成する工程と、該金属層に貫通孔を形成して、該金属層により、スルーホールの短軸方向の両内壁に、互いに分離して対向する電極層を形成する工程と、
該対向する電極層間のスルーホール内に樹脂を充填して誘電体層を形成する工程を含むことを特徴とする。
本発明に係るコンデンサ埋め込み基板によれば、電極層が基板の厚み方向に延びる、言わば縦型のコンデンサであるので、平面的に閉める面積を小さくでき、したがってコンデンサ埋め込み基板の小型化が図れる。
また、電極層をめっき皮膜で形成するときは、配線基板のビア形成と同時に行えるので、製造工程の簡略化が図れ、コストの低減化も図れる。
以下本発明における最良の実施の形態を詳細に説明する。
図1は、本実施の形態におけるコンデンサ埋め込み基板20の部分断面図である。
基板本体(以下単に基板という)24は多層配線基板の構造をなす。この多層配線基板は、プリント配線基板、ビルドアップ基板など公知の多層配線基板を用いることができ、その構造は特に限定されない。
図1の基板24は、絶縁層21、22、23を介して4層の配線層25、26、27、28が形成されている。各配線層25、26、27、28は所要パターンに形成されている。
基板24内の厚み方向に、対向して平行に延びるコンデンサ用の電極層30、31および32、33が形成されている。これら電極層30〜33は、多層の配線層25〜28の所要いずれかの配線層とそれぞれ電気的に接続されている。図1の例では、電極層30は配線層27の部位と、電極層31は配線層26の部位と、電極層32は配線層28の部位と、電極層33は配線層25の部位と電気的に接続されている。
そして、各対向する電極層30および31間、電極層32および33間に、誘電体層35、36がそれぞれ形成されて、図1の例では、2個のコンデンサ38、39が形成されている。なお、作りこむコンデンサの数は特に限定されない。
電極層30、31、電極層32、33は、後記する製造方法に示されるように、基板24に形成されたスルーホール40の内壁にめっき等により対向して形成するようにすることができる。
また、誘電体層35、36は、誘電体樹脂をスルーホール40内に充填することによって形成することができる。
コンデンサ38、39の設ける箇所は、配線層25〜28の空き領域を有効利用して配置するようにすることができる。この場合に、コンデンサ38、39は、電極層30、31、電極層32、33が基板24の厚み方向に延びる、言わば縦型のコンデンサであるので、平面的に占める面積を小さくでき、したがってコンデンサ埋め込み基板20の小型化が図れる。
また、後記する製造方法から明らかなように、電極層30〜33の平面的なパターンは自在に形成できるので、図2のL型、図3の波型、図4のコ字型等、配線層の空き領域のパターンに応じて曲折した構造に形成でき、これによってもスペース効率を高めることができる。
なお、コンデンサは、主な使用用途として、電源ノイズの除去が挙げられるが、この場合は、図5に示すように、搭載する半導体装置34のリードピン37の近傍となるように設計するとよい。その他、コンデンサはグランドバウンス低減のためにも使用されるが、この場合のコンデンサの配置箇所はシミュレータ等を用いて検討するとよい。
また、電源ノイズの軽減等のためには、コンデンサの容量はそれほど大きくなくてもよいが、複数のコンデンサを基板24の配線層25〜28を介して並列に接続して所要量の容量に設計することも可能である。
次に、図6〜図10によりコンデンサ埋め込み基板20の製造方法の一例を説明する。
まず、図6に示すように、基板24の所要箇所にスルーホール40をドリル加工あるいはレーザ加工によって形成する。
この多層配線の基板24は、プリント配線基板、ビルドアップ基板など公知の多層配線基板を用いることができ、その構造は特に限定されない。また、公知の製造方法によって基板24を作製できる。
基板24には、絶縁層21、22、23を介して4層の配線層25、26、27、28が形成されている。各配線層25、26、27、28は所要パターンに形成されている。
スルーホール40は、図7に示すように、短軸方向の内壁面が平行となる部位を有する長孔状に形成される。このスルーホール40の内壁面には、多層の配線層25、26、27、28の所要いずれかの配線層が露出されるように設計される。
次に、図8、図9に示すように、無電解めっき、電解めっきを施して、スルーホール40の内壁面にスルーホールめっき皮膜42を形成する。
なお、最表層の配線層25と28は、スルーホールめっき皮膜42を形成する際に、絶縁層21と23の表層にスルーホールめっきと同一のめっき工程でめっき層を形成し、その後このめっき層をエッチング加工して所要配線パターンに形成するようにしてもよい。
次いで、図10に示すように、ルータまたはレーザ光により、スルーホール40の長軸方向両端側およびその近傍のめっき皮膜を除去し、スルーホール40の短軸方向の内壁面に、互いに分離した、かつ平行に対向して延びる電極層30、31(32、33)を形成する。これにより、図示の例では、電極層30は配線層27に、電極層31は配線層26に、電極層32は配線層28に、電極層33は配線層25とそれぞれ独立に電気的に接続する。
そして、図1に示すように、この電極層30、31が形成されたスルーホール40内に樹脂を充填して誘電体層35を形成することによってコンデンサ38が、また電極層32、33が形成されたスルーホール40内に樹脂を充填して誘電体層36を形成することによってコンデンサ39が形成される。
誘電体層を形成する樹脂としては、エポキシ樹脂、フッ素樹脂、低ε熱効果PPO樹脂、高ε熱効果PPO樹脂等を用いることができるが、これらに限定されることはない。これら樹脂は、溶媒によりペースト化したものをスルーホール40内に充填し、加温して溶媒を揮散させることにより誘電体層35、36に形成できる。
そして、最表層の配線層25、28の適宜部位をソルダーレジスト層(図示せず)で被覆してコンデンサ埋め込み基板20に完成される。
本実施の形態では、コンデンサ38、39は各々独立していて、設置箇所、電極層の間隔、面積、誘電体層の種類等をコンデンサ毎に自由に選択できるので、基板の回路設計に応じて自在に所望のコンデンサを作製することができる。
また、電極層30、31、32、33の形成は、通常の配線層間の電気的接続のスルーホールめっき皮膜を形成する工程で同時に作製できるので、製造工程も簡略化できる。また、基板の厚み方向に電極層が延びる縦型コンデンサとすることができるので、基板の小型化ができる。
図11〜図13は製造方法の他の実施の形態を示す。
本実施の形態でも、図6、図7に示すように、基板24にドリル加工またはレーザ加工によってスルーホール40を形成するのは上記実施の形態と同じである。
次に本実施の形態では、図11、図12に示すように、スルーホール40内に金属ペーストを充填し、スルーホール40内に金属層44を形成する。
金属ペーストとしては、例えば銅等の金属粉を樹脂バインダーで固めてペースト化したものをスルーホール40中に充填し、加熱、固化することによって金属層44に形成するとよい。
次に、図13、図14に示すように、この金属層44にドリル加工もしくはレーザ加工によって貫通孔46を形成する。
次いで、先の実施例の図10に示すと同様に、ルータまたはレーザ光により、スルーホール40の長軸方向両端側およびその近傍の金属層44を除去し、スルーホール40の短軸方向の内壁面に、互いに分離した、かつ平行に対向して延びる電極層30、31(32、33)を形成する。これにより、図示の例では、電極層30は配線層27に、電極層31は配線層26に、電極層32は配線層28に、電極層33は配線層25とそれぞれ独立に電気的に接続する。
そして、図1に示すように、この電極層30、31が形成されたスルーホール40内に樹脂を充填して誘電体層35を形成することによってコンデンサ38が、また電極層32、33が形成されたスルーホール40内に樹脂を充填して誘電体層36を形成することによってコンデンサ39が形成される。
誘電体層を形成する樹脂としては、エポキシ樹脂、フッ素樹脂、低ε熱効果PPO樹脂、高ε熱効果PPO樹脂等を用いることができるが、これらに限定されることはない。これら樹脂は、溶媒によりペースト化したものをスルーホール40内に充填し、加温して溶媒を揮散させることにより誘電体層35、36に形成できる。
そして、最表層の配線層25、28の適宜部位をソルダーレジスト層(図示せず)で被覆してコンデンサ埋め込み基板20に完成される。
本実施の形態でも、コンデンサ38、39は各々独立していて、設置箇所、電極層の間隔、面積、誘電体層の種類等をコンデンサ毎に自由に選択できるので、基板の回路設計に応じて自在に所望のコンデンサを作製することができる。
コンデンサ埋め込み基板の概略的な断面図である。 コンデンサの電極層をL型に形成した状態を示す説明図である。 コンデンサの電極層を波型に形成した状態を示す説明図である。 コンデンサの電極層をコの字型に形成した状態を示す説明図である。 搭載する半導体装置とコンデンサの配置例を示す説明図である。 製造工程において、基板にスルーホールを形成した状態を示す説明断面図である。 基板にスルーホールを形成した状態を示す説明平面図である。 スルーホールめっき皮膜を形成した状態を示す説明断面図である。 スルーホールめっき皮膜を形成した状態を示す説明平面図である。 めっき皮膜による電極層を形成する工程を示す説明図である。 製造工程の他の実施の形態において、スルーホールに金属層を形成した状態を示す説明断面図である。 スルーホールに金属層を形成した状態を示す説明平面図である。 金属層に貫通孔を形成した状態を示す説明断面図である。 金属層に貫通孔を形成した状態を示す説明平面図である。 従来のコンデンサ埋め込み基板の一例を示す説明断面図である。
符号の説明
20 コンデンサ埋め込み基板
21、22、23 絶縁層
24 基板
25、26、27、28 配線層
30、31、32、33 電極層
34 半導体装置
35、36 誘電体層
37 リードピン
38、39 コンデンサ
40 スルーホール
42 スルーホールめっき皮膜
44 金属層
46 貫通孔

Claims (8)

  1. 多層配線基板の基板内厚み方向に対向して平行に延びると共に、多層の配線層のいずれかとそれぞれ電気的に接続されて形成されたコンデンサ用の電極層と、該対向する電極層間に形成された誘電体層とからなるコンデンサが基板の所要箇所に形成されていることを特徴とするコンデンサ埋め込み基板。
  2. 前記電極層が基板に形成されたスルーホールの内壁に対向して形成され、該対向する電極層間のスルーホール内に誘電体が充填されて誘電体層が形成されていることを特徴とする請求項1記載のコンデンサ埋め込み基板。
  3. 前記電極層がめっき皮膜で形成されていることを特徴とする請求項2記載のコンデンサ埋め込み基板。
  4. 前記誘電体層が樹脂であることを特徴とする請求項1〜3いずれか1項記載のコンデンサ埋め込み基板。
  5. 前記対向する電極層が、平行状態を保ったまま曲折していることを特徴とする請求項1〜4いずれか1項記載のコンデンサ埋め込み基板。
  6. 前記コンデンサが複数個形成され、所要複数個のコンデンサが基板の配線層を介して並列に接続されていることを特徴とする請求項1〜5いずれか1項記載のコンデンサ埋め込み基板。
  7. 多層配線基板の所要箇所に平面形状が長孔形状となるスルーホールを形成し、該スルーホール内壁に多層の配線層の所要配線層を露出させる工程と、
    形成されたスルーホール内壁にめっき皮膜を形成する工程と、
    スルーホールの長軸方向の両端側のめっき皮膜を除去して、スルーホール内壁に対向する電極層を形成する工程と、
    該対向する電極層間のスルーホール内に誘電体樹脂を充填する工程を含むことを特徴とするコンデンサ埋め込み基板の製造方法。
  8. 多層配線基板の所要箇所に平面形状が長孔形状となるスルーホールを形成し、該スルーホール内壁に多層の配線層の所要配線層を露出させる工程と、
    形成されたスルーホール内に金属ペーストを充填して金属層を形成する工程と、
    該金属層に貫通孔を形成して、該金属層により、スルーホールの短軸方向の両内壁に、分離して対向する電極層を形成する工程と、
    該対向する電極層間のスルーホール内に誘電体樹脂を充填する工程を含むことを特徴とするコンデンサ埋め込み基板の製造方法。
JP2005181688A 2005-06-22 2005-06-22 コンデンサ埋め込み基板およびその製造方法 Pending JP2007005431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005181688A JP2007005431A (ja) 2005-06-22 2005-06-22 コンデンサ埋め込み基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005181688A JP2007005431A (ja) 2005-06-22 2005-06-22 コンデンサ埋め込み基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007005431A true JP2007005431A (ja) 2007-01-11

Family

ID=37690774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005181688A Pending JP2007005431A (ja) 2005-06-22 2005-06-22 コンデンサ埋め込み基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007005431A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049255A (ja) * 2009-08-25 2011-03-10 Dainippon Printing Co Ltd 容量素子具有配線板、容量素子具有配線板の製造方法
JP2016146391A (ja) * 2015-02-06 2016-08-12 日本電気株式会社 配線基板およびその製造方法
JP2019106429A (ja) * 2017-12-11 2019-06-27 凸版印刷株式会社 ガラス配線基板、その製造方法及び半導体装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49117970A (ja) * 1973-03-16 1974-11-11
JPS54146340U (ja) * 1978-04-01 1979-10-11
JPS60119771U (ja) * 1983-10-31 1985-08-13 関西日本電気株式会社 混成集積回路基板
JPS6489385A (en) * 1987-09-29 1989-04-03 Toshiba Corp Thick film hybrid integrated circuit board
JPH01216591A (ja) * 1988-02-25 1989-08-30 Canon Inc プリント基板
JPH0397959U (ja) * 1990-01-29 1991-10-09
JPH0451166U (ja) * 1990-08-31 1992-04-30
JPH0856064A (ja) * 1994-08-13 1996-02-27 Hokuriku Electric Ind Co Ltd コンデンサ付き基板とその製造方法
JPH08181407A (ja) * 1994-12-27 1996-07-12 Sony Corp プリント配線板及びその製造方法
JPH0964535A (ja) * 1995-08-18 1997-03-07 Sony Corp プリント配線板の製造方法
JP2000068650A (ja) * 1998-08-24 2000-03-03 Ibiden Co Ltd 多層プリント配線板
JP2002271032A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2003522405A (ja) * 1999-12-29 2003-07-22 インテル・コーポレーション 自己整合同軸ビアキャパシタ

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49117970A (ja) * 1973-03-16 1974-11-11
JPS54146340U (ja) * 1978-04-01 1979-10-11
JPS60119771U (ja) * 1983-10-31 1985-08-13 関西日本電気株式会社 混成集積回路基板
JPS6489385A (en) * 1987-09-29 1989-04-03 Toshiba Corp Thick film hybrid integrated circuit board
JPH01216591A (ja) * 1988-02-25 1989-08-30 Canon Inc プリント基板
JPH0397959U (ja) * 1990-01-29 1991-10-09
JPH0451166U (ja) * 1990-08-31 1992-04-30
JPH0856064A (ja) * 1994-08-13 1996-02-27 Hokuriku Electric Ind Co Ltd コンデンサ付き基板とその製造方法
JPH08181407A (ja) * 1994-12-27 1996-07-12 Sony Corp プリント配線板及びその製造方法
JPH0964535A (ja) * 1995-08-18 1997-03-07 Sony Corp プリント配線板の製造方法
JP2000068650A (ja) * 1998-08-24 2000-03-03 Ibiden Co Ltd 多層プリント配線板
JP2003522405A (ja) * 1999-12-29 2003-07-22 インテル・コーポレーション 自己整合同軸ビアキャパシタ
JP2002271032A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049255A (ja) * 2009-08-25 2011-03-10 Dainippon Printing Co Ltd 容量素子具有配線板、容量素子具有配線板の製造方法
JP2016146391A (ja) * 2015-02-06 2016-08-12 日本電気株式会社 配線基板およびその製造方法
JP2019106429A (ja) * 2017-12-11 2019-06-27 凸版印刷株式会社 ガラス配線基板、その製造方法及び半導体装置

Similar Documents

Publication Publication Date Title
US7746661B2 (en) Printed circuit board with coextensive electrical connectors and contact pad areas
JP2000261117A (ja) プリント基板上及びキャリヤ上の機械式レーザ構造
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2014131017A (ja) 多層基板
JP5182448B2 (ja) 部品内蔵基板
JP2006019723A (ja) 分割した導電層を伴う回路基板、その製造方法、この回路基板基板を用いた電気組立体、及びこの組立体を用いた情報処理システム
US20080062657A1 (en) Multi-layed printed circuit board having integrated circuit embedded therein
JP2004146836A (ja) 回路基板及びその製造方法
JP5462404B1 (ja) 部品内蔵基板及び部品内蔵基板用コア基材
JP2007128929A (ja) メタルコア基板及びその製造方法並びに電気接続箱
JP2008270317A (ja) 下面電極型固体電解コンデンサ
JP2016032066A (ja) プリント配線基板
JP2007005431A (ja) コンデンサ埋め込み基板およびその製造方法
US9271387B2 (en) Circuit board structure manufacturing method
JP4314263B2 (ja) 微小ホールランドを有するビアホールおよびその形成方法
US20160095202A1 (en) Circuit board and manufacturing method thereof
JP2005191100A (ja) 半導体基板及びその製造方法
KR20100125082A (ko) 메탈코어 인쇄회로기판
KR101047484B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법
JP2016134476A (ja) プリント配線板及びプリント配線板の製造方法
JP2003332503A (ja) 放熱板を有する回路基板及びその製造法
KR102199315B1 (ko) 인쇄회로기판
KR101009080B1 (ko) 방열 인쇄회로기판 및 그 제조방법
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
JP2009088337A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100323