CN112088489A - 电路基板 - Google Patents

电路基板 Download PDF

Info

Publication number
CN112088489A
CN112088489A CN201980030783.9A CN201980030783A CN112088489A CN 112088489 A CN112088489 A CN 112088489A CN 201980030783 A CN201980030783 A CN 201980030783A CN 112088489 A CN112088489 A CN 112088489A
Authority
CN
China
Prior art keywords
circuit
circuit board
filter
glass plate
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980030783.9A
Other languages
English (en)
Inventor
白嵜友之
野村浩功
狩野典子
马庭进
小野原淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN112088489A publication Critical patent/CN112088489A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0138—Electrical filters or coupling circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting

Abstract

电路基板具有形成了贯通孔(43)的玻璃芯(42)，通过在所述贯通孔(43)的内周和所述玻璃芯(42)的表面形成导体图案(46)，从而构成包含螺线管线圈元件和电容器元件在内的电路元件。由此，能够应对智能手机等薄型移动体通信设备的大容量通信，能够提供低成本且紧凑的电路基板。电路基板能够经由一个端子与开关、放大器、滤波器中的至少一个电子部件电连接，另外能够经由其他端子与母板电连接，因此能够实现功能的集成化，适合用于智能手机等薄型移动体通信设备。

Description

电路基板
技术领域
本发明涉及一种电路基板。
背景技术
近年来，智能手机的出货量平稳，但以动画分发服务扩大为背景，通信数据量增大，预计该趋势今后也会继续。为了应对通信量增大，High Band(2.3～6.0GHz)、TDD(TimeDivision Duplex)、CA(Carrier Aggregation)、MIMO(Multi Input Multi Output)等新的高速蜂窝通信技术在普及，1台智能手机使用的RF(Radio Frequency)滤波器的数量正在增加。
蜂窝通信的收发双工方式有TDD和FDD(Frequency Division Duplex)。TDD以时分方式对一个通信频带进行双工，FDD使用相邻的一组通信频带(将发送频带称为UL：UpLink，将接收频带称DL：Down Link)进行双工。
相对于在收发中对电波对称地进行双工的FDD，TDD能够进行非对称的双工，因此在电波利用效率上具有理论优势。另外，相对于使用2个波段的FDD，通过1个波段实现的TDD的电路结构也变得更简单。
这样，虽然TDD具有理论优势，但在数字蜂窝通信服务开始之初，终端/基站同步精度低，需要在发送与接收之间设置长的空白期间，从在电波利用效率上也具有优势的FDD进行了普及。针对这种状况，近年来的基站/终端同步技术进步缩短了TDD的空白期间，正在加速TDD的普及。同步技术的进步也带动了基于宽带的高速通信。服务开始之初的FDD带宽小于或等于20MHz，但当前的TDD带宽被200MHz的宽带所利用。
在当前的蜂窝通信中，分配460MHz至6GHz的频带作为通信频带。
由于电波的传输特性(衰减、避开障碍物等)在较低频下更优异，因此使用频带从小于或等于1GHz进行了普及。但是，随着通信量的扩大，小于或等于1GHz的频带的利用状况很早就过密，当前过密化进展至2GHz。
以这样的状况为背景，认为今后未使用频带即剩余的2.3～6.0GHz频带的宽带TDD会进行普及。
各国的各载波所使用的通信频带由3GPP(Third Generation PartnershipProject)制定规格，对各个通信频带赋予频带编号。
频带12的通信频带被规定为FDD方式、UL699～716MHz、DL729～746MHz，以接近13MHz的间隔利用宽度17MHz的窄频带。通信频带通过带通滤波器(下面，有时简称为BPF或者频率滤波器)与成为噪声的外来电波隔离。具有锐化带通特性的AW(Acoustic Wave)被用于对频带12这样的相邻的窄频带进行隔离的频率滤波器。
AW滤波器有SAW(Surface Acoustic Wave)滤波器和BAW(Balk Acoustic Wave)滤波器。SAW滤波器是在压电体之上形成梳齿型相对电极，利用表面弹性波的谐振的滤波器。BAW滤波器有FBAR型(film bulk acoustic resonator)和SMR型(solid mountedresonator)。FBAR是在压电体薄膜之下设置腔体而利用弹性波谐振的滤波器。SMR是通过在压电膜之下设置声学多层膜(镜层)来代替腔体从而反射弹性波并利用谐振的滤波器。FBAR在滤波器特性的陡峭性和容许插入功率方面优于SMR，成为当前的BAW的主流。FBAR因为上述腔体是通过先进的MEMS技术形成的，因此比SAW昂贵。
BAW滤波器与SAW滤波器相比，在容许插入功率等方面，高频特性优异，在利用频率上有下述区分。
Low Band(～1.0GHz)：SAW滤波器
Middle Band(1.0～2.3GHz)：SAW滤波器或者BAW滤波器
High Band(2.3GHz～)：BAW滤波器
世界各国所使用的高端智能手机为了以一个机种应对各国地域和载波，具有对多个通信频带(10～20)进行切换使用的RF(Radio Frequency)电路。因此，在高端智能手机中，容易产生因电路基板配线复杂化而引起的信号干扰。为了避免该问题，在高端智能手机中，针对每个频带、通信方式，将频率滤波器、放大器、高速开关集成模块化，进行电路的最优化。
另外，在智能手机中，由于在厚度6mm左右的框体重叠安装电路基板和显示元件，因此模块的厚度需要控制在0.6～0.9mm左右。
与AW滤波器同样地，也能够使用将基于螺线管线圈的电抗器和电容器组合而成的LC滤波器作为频率滤波器。但是，由于与AW滤波器相比阈值特性较宽，因此难以在同时使用相邻频带的FDD中灵活运用，但在连续的1个频带中运用的TDD中，能够将LC滤波器用作频率滤波器。
另外，LC滤波器与今后普及的High Band(3.5～6.0GHz)TDD用频率滤波器中要求的容许插入功率、宽通信频带(宽带)、温度漂移等的AW滤波器相比具有优势。但是，由于通过现有的LTCC(Low Temperature Co-fired Ceramics)技术制造的芯片LC滤波器与AW滤波器相比尺寸大，特别是厚度的问题，因此难以内置于高端智能手机的薄型模块。
同样地，今后进行普及的高速通信技术有CA(Carrier Aggregation)。CA是同时使用多个通信频带而实现高速通信的技术。
因此，CA的频率滤波器必须从同时使用的相互的通信波中将各个通信波隔离。即，必须抑制的噪声强度与现有的外部电波相比非常大。因此，基于以CA为单位的集成模块化的电路最优化变得重要。
在CA中同时使用的多个通信频带中也包含2.3～6.0GHz频带TDD。然而，为了应对今后的高速通信技术，存在如何在智能手机的薄型模块内安装LC滤波器的课题。与此相对，在专利文献1中公开了通过在电路基板内置线圈而实现更紧凑的电路结构的技术。
专利文献1：日本特开2005-268447号公报
专利文献2：美国专利第9401353号
专利文献3：美国专利第9425761号
发明内容
在专利文献1中公开了一种线圈内置多层电路基板，其中，在配线图案层中形成至少大于或等于2层的成为线圈的一部分的线圈用图案，在被线圈用图案夹着的电绝缘性基材的规定位置，设置将线圈用图案的各个端部间连通的贯通孔，在贯通孔内填充导电膏而将各个端部间电连接。
这里，上述电绝缘性基材是所谓的玻璃环氧基板等，由于通过钻孔等机械加工形成有贯通孔，所以玻璃纤维的端部露出于贯通孔的内周，由此，内周面成为凹凸状。另外，玻璃环氧基板的表面也是本来就具有凹凸的粗糙面。因此，即使如上所述地成功形成了线圈图案，由于其配线的宽度、直径局部地发生变化，因此也存在线圈的电气特性差或者波动的问题。
另外，也尝试了在硅基板内置线圈。例如，在专利文献2中公开了一种内置了无源部件的硅内插器，但内置无源部件是沟槽电容器、二极管、电龙头。硅是半导体，由于导体配线，所以需要形成绝缘膜，在LC滤波器用途中，在成本、性能两方面产生课题。
另外，在专利文献3中公开了一种LC频率滤波器，其由在玻璃基板设置贯通导体而形成的3D构造的电抗器、和在玻璃基板的表面形成的电容器构成。但是，专利文献3的LC频率滤波器不具有内插器功能。
RF电路的集成模块在构成内插器的树脂基板之上搭载频率滤波器、放大器、高速开关。在现有的通信标准的薄型移动体通信仪器中，针对频率滤波器，要求中心频率0.8～3.5GHz、通频带宽30～120MHz并且急剧抑制，因此使用了利用Surface Acoustic Wave(SAW)、Balk Acoustic Wave(BAW)这样的物理谐振的滤波器。另一方面，利用电谐振的LC滤波器难以进行这样的急剧的抑制，因此存在以往没有被使用这样的实际情况。
与此相对，在5G通信标准中，要求中心频率3.7GHz：通频带宽600MHz、中心频率4.5GHz：通频带宽500MHz这样更宽的带宽，对于急剧抑制的要求得以缓和。此外，伴随高频化的插入损耗(发热)的增大成为5G通信标准的课题。
在AW滤波器中，为了实现宽的通频带宽，需要将元件并联连接，部件数量增加。并且由于利用物理谐振，伴随高频化的插入损耗变得严重。另一方面，利用电谐振的LC滤波器通过一个元件就能实现宽的通频带宽，由于利用电谐振，所以伴随高频化的插入损耗也更小。
但是，由于作为通常的小型LC滤波器的Low Temperature Co-fired Ceramics(LTCC)型的滤波器难以薄型化，因此难以搭载于薄型模块用转接基板。
本发明是鉴于上述课题而提出的，其目的在于提供一种例如能够应对下一代薄型移动体通信设备的大容量通信、低成本且紧凑的电路基板。
为了解决上述课题，本发明的电路基板是具有设置了贯通孔的玻璃板和多个电路元件的电路基板，其特征在于，具有由配置于所述贯通孔的内周和所述玻璃板的表面的导电性部件形成的电路，在所述玻璃板的至少一个面配置以树脂为绝缘材料的另外的层叠电路，所述玻璃板的表面之上的电路与所述层叠电路电连接，所述电路元件之一是沿所述贯通孔的内周和所述玻璃板的表面配置成线圈状的螺线管线圈元件，所述电路元件之一是包含下电极、电介质层和上电极在内的电容器元件，该下电极由配置于所述玻璃板的表面的电路构成或者由所述层叠电路构成，该电介质层形成于所述下电极之上，该上电极形成于所述电介质层之上，通过所述螺线管线圈元件和所述电容器元件构成至少一个LC频率滤波器，在所述电路基板的一个面形成有第一端子，在所述电路基板的另一个面形成有第二端子，所述玻璃板的一个表面之上的电路或者层叠电路能够经由所述第一端子与至少一个电子部件电连接，所述玻璃板的另一个表面之上的电路或者层叠电路能够经由所述第二端子与其他电路基板电连接。
发明的效果
根据本发明，能够提供一种例如能够应对下一代薄型移动体通信设备的大容量通信、低成本且紧凑的电路基板。
附图说明
图1A是本发明所涉及的内置了电路元件的电路基板的框图。
图1B是本发明所涉及的内置了电路元件的电路基板的框图。
图2是本发明的实施方式所包含的电容器的剖面图。
图3是本发明的实施方式所包含的电感器的斜视图。
图4A是本发明的实施方式所包含的带通滤波器的电路图。
图4B是表示带通滤波器的频率特性的一个例子的图。
图5A是具有本发明的实施方式所包含的带通滤波器的电路基板的剖面图。
图5B是具有LC频率滤波器的电路基板的俯视图。
图6A是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图6B是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图6C是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图6D是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图7A是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图7B是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图7C是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图8A是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图8B是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图8C是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图9A是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图9B是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图10A是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图10B是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图10C是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图11A是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图11B是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图12A是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图12B是表示本发明的实施方式所涉及的电路基板的制造工序的图。
图13是表示在电路基板安装电子部件并搭载于母板的工序的图。
图14是表示在电路基板安装电子部件并搭载在母板的工序的图。
图15是表示在电路基板安装电子部件并搭载于母板的工序的图。
图16是表示在电路基板安装电子部件并搭载于母板的工序的图。
图17是从下表面侧观察电路基板的示意图。
具体实施方式
<实施方式>
下面，参照附图对本发明的实施方式进行说明。另外，在本说明书中，“上”是指远离玻璃基板的方向，“下”是指靠近玻璃基板的方向。另外，“电路元件”是指电阻器、电容器、电感器等无源元件，优选是指成为LC电路的结构要素的元件。优选地，该电路元件是LC滤波器的部件，该LC滤波器构成在多频带通信中、在频带至少大于或等于2GHz的TDD中使用的带通滤波器。该LC滤波器也可以构成为低通滤波器、高通滤波器、双工器(diplexer)等分波滤波器，或者去除特定频带的噪声的陷波滤波器。
“LC滤波器”也称为LC频率滤波器，是指组合了电感器(L)和电容器(C)而使特定的频带截止或者通过的电路，是指具有带通滤波器、低通滤波器、高通滤波器、双工器的功能的电路。特别是，本实施方式中使用的LC频率滤波器优选在移动体通信中的大于或等于2GHz的频带的时分双工收发通信中使用，另外优选是具有大于或等于50MHz的通频带的带通滤波器。
首先，参照图1A说明使用了本实施方式所涉及的电路基板的收发电路整体的构造和功能。图1A所示的收发电路能够适用于下一代的智能手机。下一代的智能手机是使用与同时进行多个频带通信、实现高速通信的CA方式对应的蜂窝RF电路的智能手机，具有在各个通信频带中作为频率滤波器使用的带通滤波器、开关、放大器，根据需要具有对高通滤波器、低通滤波器、双工器等分波滤波器等任意的RF部件进行集成的电路基板。
在接收时，收发器LSI202所控制的RF电路215从天线214接收到的电波取出通信波。基带处理器210从通信波取出基带信号，重构数据包。应用程序处理器211根据接收到的数据包构成用户需要的服务。与此相对，发送沿相反的路径进行。
更详细地说明CA方式中的RF电路215的动作。
天线214接收到的电波由双工器213以1000MHz为边界分波为较高频的频带和较低频的频带(Low Band)。较高频的频带进一步通过双工器212以2300MHz为边界分波为中频带(Middle Band)和高频带(High Band)。低频带包含频带8FDD的通信波，中频带包含频带1FDD和频带3FDD的通信波，高频带包含频带41TDD和频带42TDD的通信波。这样，在通过频率滤波器取出每个频带的通信波之前，使用分波滤波器对频带进行分离，成为在同时使用多个频带的CA方式中用于抑制频带间的干扰的有效手段。
当在同一电路上存在不同的频率滤波器(213和204，205和206)而不进行分波滤波器中的分离的情况下，针对需要抑制干扰的每个滤波器追加调整用LC要素也是有效的。调整用LC要素即使在通过分波滤波器进行了分离的滤波器之间也能够根据需要有效地使用。将这样的干扰抑制用LC要素内置于模块电路基板，也能够有效地实现高功能且紧凑的电路基板。
用于FDD的收发用的一组带通滤波器205～206被称为双向器(duplexer)。在TDD中，为了收发以时分方式使用而对一个带通滤波器203、204使用开关208。在发送时，FDD、TDD都是在从频率滤波器通过之前，用放大器209对通信波进行放大。
CA单位模块1包含2个双工器、2个带通滤波器、2个开关、3个双向器和5个放大器。根据本实施方式，2个双工器、2个带通滤波器作为LC滤波器形成于模块电路基板内，该LC滤波器的螺线管线圈元件将其构造的至少一部分设置于电路基板内，从而能够实现薄型化。除了该LC滤波器以外的RF部件能够安装于模块电路基板之上，通过将它们安装于LC滤波器之上，能够缩小模块面积。由此，能够实现高功能且紧凑的电路基板。
图1A的RF电路215具有一个CA单位模块201，但在智能手机与多个通信载波对应的情况下，也可以搭载与不同的CA分别对应的多个CA单位模块。
在本实施方式中，如图1B所示，也可以设为针对每个频带、通信方式将频率滤波器、放大器、开关集中而成的现有型模块化，作为高频带TDD模块来使用。在图1B中，能够将高通滤波器302和TDD用带通滤波器303、304作为LC滤波器构成于模块电路基板内。在图1B中，对于共通的部件标注相同的标号，省略重复说明。
优选地，本实施方式所涉及的电路元件是构成在TDD中使用的带通滤波器的LC滤波器的部件。另外，本实施方式所涉及的电路元件优选是构成双工器、高通滤波器、低通滤波器等分波滤波器的LC滤波器的部件。并且，本实施方式所涉及的电路元件优选是抑制所述带通滤波器之间的干扰的调整电路用的螺线管线圈元件。
下面，以将玻璃板作为芯材、在其两面交替形成了配线层和绝缘树脂层的基板为例，分别说明作为构成LC电路的电路元件的电容器和电感器的例子。
关于电容器，设为在两张导体板之间夹着电介质的构造。作为电容器的例子，如图2所示，是在未图示的玻璃基板正上方或者在形成于玻璃基板之上的绝缘树脂层11之上层叠了下电极12而形成导体图案，在该导体图案之上层叠了电介质层13，进而在电介质层13之上层叠了成为上电极14的导体而成的。下电极12和上电极14通常具有由籽晶层和导电层构成的多层构造。
关于电感器，能够将与螺旋状的线圈相同的性能内置于具有贯通孔的玻璃基板。在图3中，将具有排列成两列的贯通孔的平行平板状的玻璃板透明化而进行图示。在图3中，在玻璃板的表面和背面以连接相邻的贯通孔的开口部彼此的方式形成配线21、22，另外，在连通玻璃板的表面和背面的贯通孔23的内壁形成导体层，设为TGV。
这里，将第一列第n个导体层TGV设为TGV(1，n)，将第二列第n个导体层TGV设为TGV(2，n)。如果通过背面侧的配线22将导体层TGV(1，n)与导体层TGV(2，n)连接，通过表面侧的配线21将导体层TGV(1，n)与导体层TGV(2，n+1)连接，则能够通过配线22、导体层TGV(1，n)、配线21和导体层TGV(1，n+1)构成导体在玻璃板的内部和表面绕一周(一圈)的开路电路。通过使电流流过形成为线圈状的该电路，能够作为电感器发挥作用。电感器的特性能够通过改变匝数来调整。
接下来，对在基板内部形成的由LC电路构成的带通滤波器(BPF)、即LC频率滤波器进行说明。BPF的基本电路图如图4A所示。而且，通过适当地对电路中的电容器的电容量(下面称为电容)和电感器的感应系数(下面称为电感)进行设定，能够发现仅使期望的频带的频率通过而将其以外的频率截止的带通效应。
图4B是表示图4A的带通滤波器的特性图。在图4B中，横轴表示频率，纵轴表示插入损耗。根据图4B可以明确，在该带通滤波器中，急剧的抑制得以缓和。
图5A是表示在电路基板内部形成了图4A的电路图所示的电容器和电感器的状态的示意图。图中C1～C3表示电容器，L1～L3表示电感器。电容器C1～C3通过在玻璃芯31的上表面配置下电极33作为导电性部件，隔着电介质层35配置上电极34而形成。作为整体，电容器C1～C3被埋设于玻璃芯31的上表面之上的绝缘树脂层32，在希望与电路基板外部的电极连接的情况下，在绝缘树脂层32制作通路孔，能够经由其内部的导体连接。此外，虽然未图示，但下电极33可以是形成于玻璃芯31的一个面、由树脂层绝缘的层叠电路的导电部。
电感器L1～L3能够将玻璃芯31内的导体层TGV与玻璃芯31的表面和背面的配线(参照图5A)连接而制作螺线管线圈。电感器L1～L3主体被埋设于玻璃芯31的内部与其表面和背面的绝缘树脂层32，与电路基板最外层的电极的导通和电容器C1～C3同样地，能够经由绝缘树脂层32内的通路孔进行。
使用电容器C1以及电感器L1形成第一LC频率滤波器，使用电容器C2以及电感器L2形成与第一LC频率滤波器特性不同的第二LC频率滤波器，使用电容器C3以及电感器L3形成与第一LC频率滤波器以及第二LC频率滤波器特性不同的第三LC频率滤波器。由此，能够在一个电路基板内置具有不同特性的多个LC频率滤波器，例如当在与5G通信标准对应的薄型移动体通信设备等中使用的情况下，能够将多个频带中的通信作为一个模块进行最优化。
在5G通信标准中，同时使用多个频带的高速数据通信技术Carrier Aggregation(CA)普及。该技术例如是同时使用900MHz、2.5GHz、3.7GHz这三个频带进行高速通信的技术。现有的频率滤波器的作用是，在抑制了来自外来噪声的通信频带的干扰的CA中，需要抑制自身的通信频带彼此的干扰，抑制噪声成为更重要的课题。作为其对策，需要以CA为单位构成集成模块，使电路最佳化，并且抑制外部噪声。根据本实施方式，由于实现模块内的LC滤波器结构，因此除了缩小安装面积的效果之外，还能够实现功能集成化。
图5B是电路基板的一部分的俯视图，沿在上表面形成的导电性图案UPT连接多个低容量的电容器元件CE而形成一个电容器C。另外，将导电性图案UPT经由导通孔内的导体层(导电性部件)TGV而连接于在电路基板的下表面形成的导电性图案LPT(通过虚线图示)，形成线圈状的电感器L。这里，导电性图案UPT、LPT以及导体层TGV构成电路。
(基板制作工艺)
接下来，使用图6A～图12B，表示使用了玻璃基板的电路基板制作工艺的一个例子。
首先，为了进行电路设计，通过模拟软件，与通过或者截止的电波的频带相应地计算必要的电容和电感。例如关于大于或等于3400MHz且小于或等于3600MHz的频带，在表1、表2中示出在图4A所示的电路结构中用于实现期望的特性的元件的规格。这里，关于电感器L1和L3，由于电感非常小，所以不需要形成线圈的形状，一根配线的自感就足够，因此在表中表示该配线的尺寸。
[表1]
C1 C2 C3
电容 5.37pF 53.59fF 35.07pF
电介质 SiN SiN SiN
相对介电常数 6.3 6.3 6.3
电介质厚度 200nm 200nm 200nm
一边的长度 138.7μm 13.9μm 354.5μm
[表2]
Figure BDA0002764625150000121
Figure BDA0002764625150000131
对于大于或等于2499MHz且小于或等于2690MHz的频带用的BPF，也通过同样的步骤，计算电容、电感，进行必要的电路设计(省略数值)。
基于以上的电路设计，制作必要的电路基板。首先，如图6A所示，准备低膨胀的玻璃芯42(厚度300μm、CTE：3.5ppm/K)，接着如图6B所示，在该玻璃芯42形成开口直径80μm～100μm的贯通孔43。在形成时，作为第一阶段，对希望形成贯通孔43的位置脉冲照射UV激光，在照射的玻璃制作脆弱部，作为第二阶段，对玻璃板整体进行基于氢氟酸水溶液的蚀刻。由此，选择性地对脆弱部进行蚀刻，迅速地形成高精度的贯通孔43。如果与使用玻璃环氧基板的情况相比，能够形成具有更高精度的内径且具有没有凹凸的内周面的贯通孔43。
接着，如图6C所示，作为配线层之下以及玻璃芯42的贯通孔43的内壁的紧贴层44，通过溅射法在玻璃芯42的整个表面依次形成Ti膜和Cu膜的两层膜，进行玻璃表面的导电化。作为膜的厚度，将Ti膜设定为50nm、将Cu膜设定为300nm。
接着，如图6D所示，为了对贯通孔43内壁的溅射膜的薄的部分进行补充，实施无电解镀镍45。对玻璃芯42的整个表面和背面和贯通孔43内进行加工，镀层厚度设定为0.2μm。如图7A所示，籽晶层45’由紧贴层44和镀镍层45形成。
虽然未图示，但接着为了使用籽晶层45’，通过半添加法形成电感器的配线、电容器的下电极、外部连接用的焊盘等导体图案46，在玻璃芯42的两面层压例如“日立化成株式会社”制的干膜抗蚀剂、商品名RY-3525(厚度25μm)。抗蚀层的形成也可以是液态抗蚀剂涂敷。然后，通过光刻法，隔着用于形成导体图案即配线图案的掩模对抗蚀层进行曝光，通过显影在抗蚀层形成配线图案(开口部)。
接着，通过电解镀铜使铜在上述开口部析出，以15μm的厚度形成作为导电性部件的导体图案46。在该阶段，铜镀层也在玻璃芯42的贯通孔43的内壁析出。接着，剥离干膜抗蚀剂。在该阶段，如图7A所示，玻璃芯42的表面和背面混合存在有被由Ti/Cu/Ni构成的籽晶层45’覆盖的部分和进一步在其之上层叠有Cu的导体图案46的部分。在图7A的工序中，在导体图案46的规定位置形成电容器的下电极。或者，也能够利用导体图案46的一部分作为电容器的下电极。
接着，如图7B所示，首先在玻璃芯42的形成电容器一侧的整个面，通过CVD制膜法，以厚度200nm至400nm形成SiN膜，形成电容器的电介质层47。并且，如图7C所示，作为形成电容器的上电极时的籽晶层48，通过溅射制膜法，在整个电介质层47之上依次制出分别为50nm、300nm的Ti膜和Cu膜。
接着，如图8A所示，为了形成电容器的上电极，通过光刻法，成为仅使形成上电极的部分从干膜抗蚀剂露出的状态。接着，如图8B所示，通过电解镀铜以厚度9～10μm形成上电极49。之后，如图8C所示，去除干膜抗蚀剂。在该时间点，除了电容器以外还层叠有SiN层等。
因此，如图9A所示，为了去除多余的紧贴层、镀敷籽晶层等，首先，通过光刻法，利用干膜抗蚀剂50仅保护上述电容器的上电极49之上。
接着，为了去除在对电容器的上电极49进行制膜时的溅射铜层中的多余部分，通过湿蚀刻法对基板进行处理，为了去除多余部分的Ti层、SiN层，通过干蚀刻法对基板进行处理。
更具体地，首先，通过蚀刻液去除多余部分中位于最上方的溅射Cu层。接着，通过干蚀刻去除其下的溅射Ti层和CVD制膜的SiN层。之后，剥离去除对电容器的上电极49进行保护的干膜抗蚀剂50。如图9B所示，在该时间点，还残留有玻璃芯42正上方的籽晶层45’。
接着，如图10A所示，为了去除电容器的下电极以及其他的在玻璃芯42的表面形成的导电层的籽晶层，以Ni、Cu的顺序，通过湿蚀刻方法进行处理。同时也去除位于其下方的溅射Cu层。另一方面，形成有配线、电容器电极等的Cu层多少会溶解于蚀刻液中，但由于其厚度比较大，所以不会完全被去除。之后，通过蚀刻去除溅射Ti层。如果至此结束，则在没有配线、电极等的部分，玻璃芯42露出。作为上述处理的结果，在玻璃芯42的表面形成电容器101，另外，形成电感器102(参照图11B)的连续的配线HN的一部分也被形成，与导体层TGV相连。在电容器101和配线HN都不存在的部分的玻璃芯42的表面区域AR，紧贴层、籽晶层被去除而露出于外部。
接着，如图10B所示，在玻璃芯42的两面粘贴例如味之素精细技术株式会社制的绝缘树脂(商品名“ABF-GX-T31R”)，形成绝缘树脂层(树脂构建层)51。加工是通过真空压力层压装置，在玻璃芯42的贯通孔43的内部无空隙地封入绝缘树脂。绝缘树脂层51的厚度是35μm左右，可靠地填埋至电容器的上电极49。由此，包含电容器在内的层叠电路被绝缘树脂层51覆盖。
并且，通过激光加工，在希望取得导通的位置使绝缘树脂层51贯通，如图10C所示，形成到达玻璃芯的配线层的孔(通路孔)52。孔52的直径优选是60μm左右。
虽然未图示，但通过碱类的表面粗化液对玻璃芯42的表面和背面的绝缘树脂层51进行处理，将算术表面粗糙度Ra调整为60nm。这是为了在下一工序中提高籽晶层的紧贴力。
接着，如图11A所示，对玻璃芯42的表面和背面的绝缘树脂层51实施非电解镀铜，形成导电籽晶层53。其厚度优选为0.6μm。通过该处理，不仅在表面和背面，而且在之前通过激光加工形成的通路孔52的内壁也形成导电籽晶层53。
接着，虽然未图示，但在基板两面粘贴干膜抗蚀剂，通过光刻法在希望设置配线54的部分设置开口部。接着，如图11B所示，对基板实施电镀，以厚度15μm形成配线54。另外，在该电镀处理中，绝缘树脂层51内的通路孔52的内部也被铜填满，也取得玻璃芯42表面与导体层的导通。
之后，通过蚀刻去除不需要的导电籽晶层。通过上述处理，完成了包含LC电路用的内置元件在内的基本的电路基板41。如果电路基板41的总厚度小于或等于0.5mm，则适合用于薄型移动体通信设备等。此外，图中，关于玻璃芯42的下侧的组合配线，以假设对于内置于电路基板的电容器、电感器而言是接地的情况而如同有铜层的方式示出，但在实际的电路基板中不一定需要这样，只要在电路基板完成时规定的电容器、电感器接地即可。
此后，可以根据需要重复图10B～图11B的工序，如图12A、12B所示，对绝缘层61以及与配线54导通的导体配线层62A、62B进行层叠，安装电子部件。另外，也能够在玻璃芯42或者绝缘树脂层51的表面形成平面状(例如螺旋状)的螺旋线圈元件(线圈)。另外，也能够在螺线管线圈元件之间配置电中性通孔，降低互感引起的损耗，还能够在通孔内设置电容器。
另外，当在玻璃芯42层叠了铜的导体图案46的情况下，为了防止因应力平衡的破坏而产生玻璃芯42的翘曲、破裂，例如能够在玻璃芯42的正上方形成氮化硅层等。该氮化硅层具有消除铜的导体图案46的残留应力的作用，通过该组合构成应力调整后的组合配线层。但是，氮化硅层是一个例子，并不限于此。
并且，参照图13～图16，说明将本实施方式的电路基板安装于母板，并且在电路基板41之上安装电子部件的工序。
首先，如图13所示，通过丝网印刷法等在图12B的电路基板41的两面以图案状涂敷阻焊剂63。此时，在阻焊剂63形成能够从外部与上侧的导体配线层(第一端子)62A连通的孔63a、和能够从外部与下侧的导体配线层(第二端子)62B连通的孔63b。此外，在下侧的导体配线层62B中，也有与电路基板41的配线54(即电路)电绝缘的导体配线层。
接着，如图14所示，在电路基板41的上表面侧，在孔63a放置焊料凸块64，并且以与导电部相接的方式在焊料凸块64之上放置电子部件65。作为电子部件65，包括开关、放大器、滤波器等，但不限于此。
然后，如图15所示，通过模塑树脂66将包含电子部件65在内的电路基板41的整个上表面覆盖。另外，在电路基板41的下表面侧，在孔63a放置焊料凸块64。
如图16所示，如果将这样形成的电路基板41载置于作为另外的电路基板的母板67之上、投入未图示的回流炉，则孔63b中的焊料凸块64熔融，导体配线层62B的一部分与母板67的导电图案68导通。另外，孔63a中的焊料凸块64熔融，导体配线层62A与电子部件65的导电部导通。相邻的孔63a的间隔为熔融时流出的焊料不会干扰的距离。
在应对5G通信标准的薄型移动体通信设备等中，要求通过一个模块使多个频带下的收发最优化，因此优选紧凑地安装包含LC频率滤波器在内的多个电子部件。根据本实施方式，由于将LC频率滤波器内置于电路基板41内，并且将其他电子部件65安装于一个面，在另一个面能够与母板67的导电图案68连接，因此通过具有这种内插器功能，能够实现紧凑的功能集成化。
但是，导体配线层62B的一部分(称为连接焊盘CP)与电路基板41内的电路导通，但导体配线层62B的剩余部分(称为散热焊盘HP)不与电路基板41内的电路导通，成为所谓的哑端子。在与应对5G通信标准的薄型移动体通信设备等对应的电路模块中，预计发热量会变得过大，另一方面，由于玻璃芯与树脂等相比导热率低，因此优选进行该发热对策。
因此，在本实施方式中，将图17中通过白圆表示的连接焊盘CP以及通过黑圆表示的散热焊盘HP以沿电路基板41的外周附近包围成两列的方式混合排列，从而促进经由散热焊盘HP从电路基板41的散热。优选散热焊盘HP的数量多于连接焊盘CP的数量。
该散热焊盘HP经由焊料凸块64仅与导电图案68导通，该导电图案68不与母板67的电路、其他部件69电连接，由此成为提高散热效果并且电绝缘(孤立)的状态。但是，也可以使散热焊盘HP的至少一个经由接地线70接地(图16)。
标号的说明
11…绝缘树脂层，12…电容器的下电极，13…电容器的电介质层，14…导体(电容器的上电极)，21、22…配线，23…贯通孔，31…玻璃芯，32…绝缘树脂层，33…下电极，34…上电极，35…电介质层，41…电路基板，42…玻璃芯，43…贯通孔，44…紧贴层(Ni/Cu溅射层)，45…镀镍(Ni)层，45’…籽晶层(Ni/Cu/Ni层)，46…导体图案(玻璃正上方铜配线：包含电容器下电极)，47…电介质层，48…籽晶层(电介质层之上Ni/Cu溅射层)，49…电容器的上电极，50…电容器保护用的干膜抗蚀层，51…绝缘树脂层、52…绝缘树脂层的孔(通路孔)，101…电容器，102…电感器，202…收发器LSI，203…带通滤波器，204…带通滤波器，205…带通滤波器，206…带通滤波器，207…带通滤波器，208…开关，209…放大器，210…基带处理器，211…应用程序处理器，212…双工器，213…双工器，214…天线，215…RF电路，302…高通滤波器，303…TDD用带通滤波器，304…TDD用带通滤波器。

Claims (8)

1.一种电路基板，其具有设置了贯通孔的玻璃板、和多个电路元件，该电路基板的特征在于，
具有由在所述贯通孔的内周和所述玻璃板的表面配置的导电性部件形成的电路，
在所述玻璃板的至少一个面配置以树脂为绝缘材料的另外的层叠电路，所述玻璃板的表面之上的电路与所述层叠电路电连接，
所述电路元件之一是沿所述贯通孔的内周和所述玻璃板的表面而配置成线圈状的螺线管线圈元件，
所述电路元件之一是包含下电极、电介质层、和上电极在内的电容器元件，该下电极由配置于所述玻璃板的表面的电路构成或者由所述层叠电路构成，该电介质层形成于所述下电极之上，该上电极形成于所述电介质层之上，
通过所述螺线管线圈元件和所述电容器元件构成至少一个LC频率滤波器，
在所述电路基板的一个面形成有第一端子，在所述电路基板的另一个面形成有第二端子，
所述玻璃板的一个表面之上的电路或者层叠电路能够经由所述第一端子与至少一个电子部件电连接，所述玻璃板的另一个表面之上的电路或者层叠电路能够经由所述第二端子与其他电路基板电连接。
2.根据权利要求1所述的电路基板，其特征在于，
所述LC频率滤波器具有带通滤波器、低通滤波器、高通滤波器、双工器中的至少一个的功能。
3.根据权利要求1或2所述的电路基板，其特征在于，
所述LC频率滤波器在移动体通信中的大于或等于2GHz的频带的时分双工收发通信中使用。
4.根据权利要求1至3中任一项所述的电路基板，其特征在于，
所述LC频率滤波器是具有大于或等于50MHz的通频带的带通滤波器。
5.根据权利要求1至4中任一项所述的电路基板，其特征在于，
总厚度小于或等于0.5mm。
6.根据权利要求1至5中任一项所述的电路基板，其特征在于，
在所述电路基板的另一个面形成有散热焊盘和导电性的连接焊盘，该导电性的连接焊盘与所述玻璃板的表面之上的电路或者层叠电路电连接，该散热焊盘不与所述电路电连接，所述连接焊盘是所述第二端子。
7.根据权利要求6所述的电路基板，其特征在于，
所述连接焊盘以及所述散热焊盘与所述其他电路基板的导电图案连接。
8.根据权利要求6或7所述的电路基板，其特征在于，
所述散热焊盘接地。
CN201980030783.9A 2018-05-24 2019-05-23 电路基板 Pending CN112088489A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018099705 2018-05-24
JP2018-099705 2018-05-24
PCT/JP2019/020449 WO2019225698A1 (ja) 2018-05-24 2019-05-23 回路基板

Publications (1)

Publication Number Publication Date
CN112088489A true CN112088489A (zh) 2020-12-15

Family

ID=68615769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980030783.9A Pending CN112088489A (zh) 2018-05-24 2019-05-23 电路基板

Country Status (5)

Country Link
US (1) US11303261B2 (zh)
EP (1) EP3806330A4 (zh)
JP (1) JPWO2019225698A1 (zh)
CN (1) CN112088489A (zh)
WO (1) WO2019225698A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021166257A (ja) * 2020-04-07 2021-10-14 凸版印刷株式会社 高周波フィルタ内蔵ガラスコア配線基板、それを用いた高周波モジュールおよび高周波フィルタ内蔵ガラスコア配線基板の製造方法
CN115692359A (zh) * 2022-10-08 2023-02-03 华为数字能源技术有限公司 一种埋入式封装结构、电源装置及电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268447A (ja) 2004-03-17 2005-09-29 Matsushita Electric Ind Co Ltd コイル内蔵多層回路基板
JP4305779B2 (ja) * 2007-01-30 2009-07-29 Ｔｄｋ株式会社 積層型ローパスフィルタ
WO2009028596A1 (ja) * 2007-08-30 2009-03-05 Nec Corporation 受動素子内蔵基板、製造方法、及び半導体装置
US9425761B2 (en) * 2013-05-31 2016-08-23 Qualcomm Incorporated High pass filters and low pass filters using through glass via technology
JP2015070169A (ja) * 2013-09-30 2015-04-13 凸版印刷株式会社 配線基板および配線基板製造方法
US9906318B2 (en) * 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
US9401353B2 (en) 2014-08-08 2016-07-26 Qualcomm Incorporated Interposer integrated with 3D passive devices
JP6539992B2 (ja) * 2014-11-14 2019-07-10 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
JP5975198B1 (ja) * 2015-01-27 2016-08-23 株式会社村田製作所 高周波モジュール
US9954267B2 (en) * 2015-12-28 2018-04-24 Qualcomm Incorporated Multiplexer design using a 2D passive on glass filter integrated with a 3D through glass via filter

Also Published As

Publication number Publication date
JPWO2019225698A1 (ja) 2021-07-01
US20210143787A1 (en) 2021-05-13
EP3806330A4 (en) 2021-06-30
EP3806330A1 (en) 2021-04-14
WO2019225698A1 (ja) 2019-11-28
US11303261B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
US7068124B2 (en) Integrated passive devices fabricated utilizing multi-layer, organic laminates
JP4010504B2 (ja) マルチバンド用送受信機およびそれを用いた無線通信機
KR101622452B1 (ko) 모듈 기판 및 모듈
US9252476B2 (en) Circuit module including a splitter and a mounting substrate
WO2021100696A1 (ja) ガラスコア多層配線基板及びその製造方法
US20120198693A1 (en) Method of manufacturing multi-band front end module
WO2009001170A2 (en) Filter having impedance matching circuits
US11303261B2 (en) Circuit board
JP4253741B2 (ja) 分波器
JP3925771B2 (ja) 高周波スイッチモジュール
JP2005260837A (ja) アンテナ切換モジュールおよびその設計方法
JP7439497B2 (ja) ガラスコア多層配線基板の製造方法、ガラスコア多層配線基板および高周波モジュール基板
JP7188101B2 (ja) 高周波モジュール用電子基板
JP3198252B2 (ja) 分波器及びその製造方法
JP7383215B2 (ja) 回路基板
JP7351113B2 (ja) ガラスコア多層配線基板
JP2006279553A (ja) 高周波スイッチングモジュール及び無線通信装置
JP3806719B2 (ja) アンテナ切換モジュールおよびその製造方法
KR20040043055A (ko) 듀플렉서 제조방법
JP2004282175A (ja) ダイプレクサ内蔵配線基板
WO2022065184A1 (ja) 配線基板
JP2023151616A (ja) 高周波モジュール及び通信装置
JP2007028654A (ja) 高周波スイッチモジュール
KR20040060050A (ko) 듀플렉서 제조방법
KR20040107991A (ko) 용적 탄성파 공진기 듀플렉서

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination