JP6508044B2 - センサデバイス及び電子機器 - Google Patents

Description

本技術は、振動型のジャイロセンサ等のセンサ素子が搭載されたセンサデバイス、及び当該センサデバイスを有する電子機器に関する。

角速度センサとして、例えば振動型のジャイロセンサが広く知られている。振動型ジャイロセンサは、振動子を所定の周波数で振動させておき、振動子に生じるコリオリ力を圧電素子などで検出することによって角速度を検出する。振動型ジャイロセンサ（以下、センサデバイスと称する）は、典型的には、パッケージ部品として振動子の発振や角速度の検出等を行う集積回路（ＩＣ）と同一基板内に並列に実装される（特許文献１参照）。

ところで、搭載される電子機器の小型化に鑑み、センサデバイスについてもさらなる小型化及び低コスト化が望まれている。しかしながら、上記実装方法では、少なくとも上記センサ及びＩＣが実装可能なフットプリントを確保する必要があり、小型化及び低コスト化を追求する上で不利であった。

そこで、特許文献２では、セラミックス等からなる多層配線基板内にコントローラ（ＩＣ）を収容する収容部を形成し、ジャイロセンサが当該収容部上に配置された構成を有するセンサデバイスが記載されている。このジャイロセンサは、全体として矩形状の３軸のジャイロセンサで構成され、収容部内に実装されたコントローラを跨いで実装される。これにより、ジャイロセンサとコントローラとの実装領域をオーバーラップさせ、フットプリントを低減させることが可能となる。

特開２０１０−２３０６９１号公報 特開２０１１−１６４０９１号公報

しかしながら、特許文献２に記載のセンサデバイスは、上記収容部が配線基板表面に形成された凹部であるため、その上を跨いで実装される矩形状のジャイロセンサは、少なくとも縦横いずれかの長さが収容部よりも長く構成される必要がある。このため、ジャイロセンサの小型化に十分対応できないという問題があった。また、当該ジャイロセンサがＭＥＭＳプロセス等により１ウェーハから多数個取りされる場合には、ジャイロセンサの小型化が規制されることで取り数を増やせず、結果的にコストダウンも制限されることとなった。

以上のような事情に鑑み、本技術の目的は、小型化及び低コスト化を実現することが可能なセンサデバイス及び電子機器を提供することにある。

上記目的を達成するため、本技術の一形態に係るセンサデバイスは、センサ素子と、半導体素子とを具備する。
上記半導体素子は、第１の面と、第２の面と、ビアとを有する。
上記第１の面は、上記センサ素子が実装される第１の端子を有し非能動面である。
上記第２の面は、外部接続用の第２の端子を有し能動面である。
上記ビアは、上記第１の面と上記第２の面とを電気的に接続する。

上記センサデバイスによれば、半導体素子上に直接センサ素子を実装することができるため、センサデバイス全体として小型化及び低コスト化を実現することができる。また、センサ素子は、半導体素子の非能動面側に実装されるため、センサ素子及び半導体素子の相互の干渉を抑制することができる。これにより、センサデバイス全体としての動作を安定に維持することができる。

なお、「能動面」とは、半導体素子の集積回路等が形成されている素子形成面をいい、「非能動面」とは、半導体素子の基板側の面であって、集積回路等が形成されていない面を示す。

上記センサ素子は、
所定の物理量を検出することが可能な検出部と、
上記検出部を支持し上記第１の端子に接続される支持部とを有してもよい。
これにより、上記センサ素子は、支持部を介して半導体素子の第１の面に接合されることができる。

また上記半導体素子は、上記検出部に対向して上記第１の面に形成された凹部をさらに有してもよい。
上記凹部により、センサ素子と半導体素子との間に十分な間隙を確保することができ、センサ素子の動作に対する半導体素子の影響をより低減することが可能となる。さらに、上記センサデバイスによれば、凹部を非能動面である第１の面に形成できるため、半導体素子の素子構造を破壊することなく凹部を形成することが可能となる。

また、上記検出部は、可動部を有し、
上記センサ素子は、上記可動部の動作状態に基づいて上記所定の物理量に応じた信号を出力することが可能に構成されてもよい。

例えば、上記センサ素子は、上記可動部の振動状態の変化に応じて角速度に関する信号を出力するように構成される。
これにより、センサデバイスを、振動型のジャイロセンサとして構成することができる。

例えば、上記可動部は、隔膜を含み、
上記センサ素子は、上記隔膜の変形に基づいて圧力に関する信号を出力することが可能に構成されてもよい。
これにより、センサデバイスを、ダイヤフラム型の圧力センサとして構成することができる。

これらのセンサデバイスにおいて、上記半導体素子は、上記可動部に対向して上記第１の面に形成された凹部をさらに有してもよい。
上記構成により、可動部が凹部と対向することとなる。このことから、可動部の動作に対して空気抵抗等の影響を抑制することができ、センサ感度を安定的に維持することができる。

さらに、上記半導体素子は、上記第１の面に配置され上記可動部の動作に基づく上記半導体素子及び上記センサ素子の振動を抑制することが可能な制振部材を有してもよい。
上記制振部材により、可動部の動作による半導体素子の振動を抑制することができる。したがって、半導体素子に実装されたセンサ素子自体のセンサ特性への影響を抑制することができ、検出精度を高めることができる。

あるいは、上記検出部は、所定波長の電磁波の吸収に基づいて信号を出力してもよい。
これにより、センサ素子を、光電変換素子、又は電磁波による熱を利用する熱電変換素子として構成することができる。すなわちセンサデバイスを、撮像素子（イメージセンサ）として構成することができる。

上記センサデバイスにおいて、上記半導体素子は、上記検出部に対向して上記第１の面に形成された凹部をさらに有してもよい。
これにより、検出部と半導体素子とを凹部の深さに応じた所定の間隔で離間させることがで、検出部の熱的絶縁性を高めることができる。したがって、上記センサデバイスの検出精度を高めることができる。

また上記センサデバイスにおいて、上記半導体素子は、上記第１の面に形成され上記所定波長の電磁波を反射可能な反射層を含んでもよい。
これにより、検出部を透過した電磁波を検出部側へ反射することが可能となる。したがって、電磁波の利用効率を高め、センサ感度を向上させることができる。

また、上記支持部は、第１の厚みを有し、
上記半導体素子は、上記第１の厚みよりも小さい第２の厚みを有してもよい。
これにより、半導体素子が薄型化した場合であっても、センサ素子の支持部によってセンサデバイス全体としての強度を高めることができる。

さらに、上記半導体素子は、
上記第１の面に設けられ上記第１の端子と上記ビアとを電気的に接続する第１の再配線層と、
上記第２の面に設けられ上記第２の端子と上記ビアとを電気的に接続する第２の再配線層とをさらに具備してもよい。
これにより、第１の再配線層及びビアを介して、第１の端子と、半導体素子の集積回路や第２の再配線層とを接続させることができる。これにより、非能動面である第１の面側に実装する場合であっても、半導体素子との適切な電気的接続を確保することができる。また、第１及び第２の再配線層により、配線設計の自由度を高めることができる。これにより配線長の短縮が可能となり、配線間のクロストークによるノイズ等を抑制することが可能となる。

また、上記センサデバイスは、上記第１の面上に配置され上記センサ素子を被覆する被覆部をさらに具備し、
上記第１の再配線層は、上記被覆部と接続される第３の端子を有してもよい。
上記被覆部により、センサデバイスの取り扱い性を高めることができる。また、第３の端子と接続されることで、被覆部を電磁シールドとして機能させることができる。これにより、センサデバイスの信頼性をより高めることができる。

また、上記センサ素子は、可動部を有し、上記可動部の動作状態に基づいて上記所定の物理量に基づく信号を出力することが可能に構成され、
上記被覆部は、
上記センサ素子を被覆する被覆膜と、
上記被覆膜と上記可動部との間を封止する封止部とをさらに有してもよい。
上記封止部により、センサ素子が可動部を有する場合であっても、被覆膜の可動部への浸入を遮断することができる。これにより、可動部の動作空間を確保しつつ、被覆膜によりセンサ素子を被覆することが可能となる。

また、上記半導体素子は、
上記第１の面と上記センサ素子との間に配置され上記第１の面と上記センサ素子との間の間隙の大きさを規制する規制部をさらに有してもよい。
これにより、第１の端子がセンサ素子と半田接合される場合において、半田バンプ等の潰れ量によらず、第１の面とセンサ素子との間に所定の大きさの間隙を確実に確保することができる。これにより、センサ素子と半導体素子との間に十分な間隙を確保することができ、センサ素子の動作に対する半導体素子の影響をより低減することが可能となる。
なお、ここでいう「規制」とは、上記第１の面と上記センサ素子との間の間隙が所定の大きさ以下にならないように規制することをいう。

さらに上記第１の面は、
上記検出部と対向する第１の領域と、
上記第１の端子が形成され上記第１の領域に隣接する第２の領域とを有し、
上記半導体素子は、
上記第２の領域と上記センサ素子との間に形成される樹脂層と、
上記第１の面に配置され上記樹脂層の上記第１の領域への流入を防止する流入防止部とをさらに有してもよい。
これにより、第１の端子の周囲に樹脂層を形成する場合であっても、検出部と対向する側への当該樹脂層の流入を防止することができる。したがって、検出部の不具合を防止し、動作の安定性を高めることが可能となる。

本技術の一形態に係る電子機器は、センサデバイスを具備する。
上記センサデバイスは、センサ素子と、半導体素子とを有する。
上記半導体素子は、第１の面と、第２の面と、ビアとを有する。
上記第１の面は、上記センサ素子が実装される第１の端子を有し非能動面である。
上記第２の面は、外部接続用の第２の端子を有し能動面である。
上記ビアは、上記第１の面と上記第２の面とを電気的に接続する。

以上のように、本技術によれば、小型化及び低コスト化を実現することが可能なセンサデバイス及び電子機器を提供することが可能となる。

本技術の第１の実施形態に係るセンサデバイスの概略斜視図である。 上記センサデバイスの概略断面図である。 上記センサデバイスの被覆部を取り外した態様の概略断面図である。 上記センサデバイスの被覆部を取り外した態様の平面図である。 上記センサデバイスのセンサ素子の全体斜視図である。 上記センサデバイスの半導体素子の要部を示す断面図である。 上記半導体素子の第１の面の構成を示す平面図である。 上記半導体素子の第２の面の構成を示す平面図である。 上記センサデバイスの被覆部の機能を説明するための図である。 上記センサ素子の要部の概略平面図である。 上記センサ素子の振動モードを説明する図である 上記センサ素子の動作を説明する図である。 上記センサ素子の他の動作を説明する図である。 上記センサデバイスの製造方法の一実施例を示す工程フロー図である。 上記センサデバイスの製造工程を説明する概略断面図である。 上記センサデバイスの製造工程を説明する概略断面図である。 上記センサデバイスの製造工程を説明する概略断面図である。 上記センサデバイスの製造工程を説明する概略断面図である。 上記センサデバイスの製造工程を説明する概略断面図である。 上記センサデバイスの製造工程を説明する概略断面図である。 上記センサデバイスの製造工程を説明する概略断面図である。 上記センサデバイスの製造工程を説明する概略断面図である。 上記センサデバイスの製造工程を説明する概略断面図である。 上記センサデバイスの製造工程を説明する概略断面図である。 本技術の第２の実施形態に係るセンサデバイスの概略断面図である。 本技術の第３の実施形態に係るセンサデバイスの概略斜視図である。 上記センサデバイスの構成を示す模式的な図であり、Ａは平面図、ＢはＡの［Ａ］−［Ａ］方向から見た断面図である。 上記センサデバイスの要部の概略断面図である。 上記センサデバイスのセンサ素子の一部を取り外した態様の概略平面図である。 本技術の第４の実施形態に係るセンサデバイスの概略断面図である。 本技術の第２の実施形態の変形例に係るセンサデバイスの概略断面図である。 上記センサデバイスの半導体素子の構成を示す概略平面図である。

以下、本技術に係る実施形態を、図面を参照しながら説明する。

＜第１の実施形態＞
図１、図２は、本技術の一実施形態に係るセンサデバイスを示す図であり、図１は概略斜視図、図２は概略断面図である。本実施形態のセンサデバイス１は、センサ素子１００と、半導体素子２００と、被覆部３００を有する。なお図１において、被覆部３００は、１点破線で概形のみ示している。また図３、図４は、被覆部３００を取り外して見たときのセンサデバイス１の図であり、図３は概略断面図、図４は平面図である。なお、図中のＸ軸方向はセンサデバイス１の縦方向、Ｙ軸方向は横方向、Ｚ軸方向は厚み方向を示し、それぞれ直交する方向を示す。

図１に示すセンサデバイス１は、全体的に略直方体形状に形成された単一のパッケージ部品として構成され、センサ素子１００が半導体素子２００上に直接実装されている。すなわちセンサ素子１００は、半導体素子２００の第１の面２０１に例えばフリップチップ方式により表面実装される。センサデバイス１は、本実施形態において縦横それぞれ約２ｍｍ、厚みが約０．７ｍｍの寸法で構成される。

センサ素子１００は、本実施形態において、所定の物理量としての角速度に関する信号を出力することが可能なジャイロセンサ素子として構成される。センサ素子１００全体の厚みＨ１は、例えば約３４０μｍである。

また、半導体素子２００は、センサ素子１００を制御することが可能な単一のＩＣ（Integrated Circuit）部品で構成され、本実施形態において、半導体ベアチップで構成される。半導体素子２００は、例えば一辺が約２．０ｍｍの略正方形状を有する略直方体で構成され、例えば約１００μｍの厚みＨ２を有する（図３参照）。

被覆部３００は、本実施形態において、第１の面２０１上に形成され、センサ素子１００を被覆する被覆膜３１０を含む。また、被覆膜３１０は、外層部に導電膜を有することにより、センサ素子１００の電磁シールドとしても機能し得る。

センサデバイス１は、半導体素子２００の第２の面２０２の第２の端子２５１を介して図示しない制御基板等に接合され、電子機器に搭載される。電子機器としては、例えば、ビデオカメラ、カーナビゲーションシステム、ゲーム機等であり、上記制御基板は、これらの電子機器の配線基板（マザーボード）であってもよい。また、上記制御基板は、センサデバイス１以外にも、他の電子部品が搭載されるものを含む。

［センサ素子の概要］
図５は、センサ素子１００の一構成例を示す全体斜視図であり、配線基板２００と対向する素子の裏面側を示している。図３〜図５を参照し、センサ素子１００は、中央部に形成された振動子部（可動部）１０３と検出電極５１，７１，７２（図１０参照）とを含む検出部１０１と、振動子部１０３を支持し周縁部に形成された枠体（支持部）１０２とを有する。本実施形態において、検出部１０１は、振動子部１０３の振動状態に基づいて、ＸＹ平面内における所定の２方向に沿った各軸回りの角速度と、ＸＹ平面に垂直な方向に沿ったＺ軸回りの角速度とを検出する。すなわちセンサ素子１００は、これらの角速度に応じた信号を出力することが可能に構成される。

振動子部１０３は、複数の振り子部２１ａ，２１ｂ，２２ａ，２２ｂを有する。複数の振り子部２１ａ，２１ｂ，２２ａ，２２ｂは、後述するように、Ｚ軸まわりの角速度に応じてＸＹ平面内で変位し、かつＸ軸又はＹ軸まわりの角速度に応じてＺ軸方向に変位する。

枠体１０２は、ベース部８１と、連結部８２とを有する。ベース部８１は、端子部１１４を有し、振動子部１０３の外側を囲む略矩形の枠状に形成される。連結部８２は、ベース部８１と振動子部１０３との間を連結し、ＸＹ平面内において変形可能な形状を有する。これにより、振動子部１０３の振動を阻害することなく振動子部１０３を支持することができる。

また、センサ素子１００は、本実施形態において、シリコン（Ｓｉ）を含む材料で構成される。例えば、センサ素子１００は、２枚のシリコン（Ｓｉ）基板を貼り合わせたＳＯＩ（Silicon On Insulator）基板に微細加工を施すことで形成され、第１の層１１１と、第２の層１１２と、第１及び第２の層１１１，１１２を接合する接合層１１３とを有する。第１及び第２の層１１１，１１２はそれぞれシリコン基板で形成され、接合層１１３はシリコン酸化膜で形成される。また本実施形態において、第１の層１１１は、約４０μｍ、第２の層１１２は、約３００μｍ、接合層１１３は約１μｍの厚みでそれぞれ構成される。

第１の層１１１は、平面形状が正方形、長方形等の略矩形状に形成される。第２の層１１２は、第１の層１１１に対応する大きさの矩形環状に形成される。なお本実施形態において、第１の層１１１は、一辺が約１．７ｍｍの正方形状に形成される。第１の層１１１は、振動子部１０３及び連結部８２と、ベース部８１の下部（図５においては上部）とをそれぞれ構成する。第２の層１１２は、第１の層１１１の周縁の、ベース部８１に対応する領域に沿って枠状に形成され、ベース部８１の上部（図５においては下部）を構成する。

上記構成により、振動子部１０３及び連結部８２は、第１の層１１１のみで構成され、約４０μｍの厚みを有する。

一方で、ベース部８１は、第１及び第２の層１１１，１１２が接合層１１３を介して積層された構成を有し、約３４０μｍの厚みＨ１を有する。すなわち、本実施形態において、半導体素子２００の厚みＨ２は、ベース部８１（支持部１０２）の厚みＨ１よりも小さく構成される（図３参照）。このように、本実施形態に係るセンサ素子１００は、高背のベース部８１が振動子部１０３の周囲を取り囲み、振動子部１０３上に動作空間としての空間部Ｓを構成している。

またベース部８１には、第１の層１１１で構成された下面の周縁に沿って、端子部１１４が形成されている。端子部１１４は、本実施形態において、電極パッドとその上に形成された半田バンプとで構成され、ベース部８１の周縁に沿って、各辺に複数個ずつ配列されている。半田バンプは、めっきバンプやボールバンプで構成されてもよい。また、端子部１１４は半田バンプを含む構成に限られず、半田バンプに代えて金バンプ等を含んでいてもよい。

各端子部１１４は、例えば、第１の層１１１の裏面を被覆する図示しない絶縁膜の上に形成される。これにより単結晶シリコンで形成される第１の層１１１を介して各端子部１１４が短絡することが防止される。絶縁膜は、典型的には、シリコン酸化膜で形成されるが、勿論これに限られない。

ベース部８１は、各端子部１１４を介して、半導体素子２００に対してフリップチップ方式で表面実装される。ベース部８１（支持部１０２）の厚みＨ１は、半導体素子２００の厚みＨ２よりも大きく構成されるため、センサデバイス１全体の補強層として機能することができる。これにより、センサデバイス１を製造する際のハンドリングも容易になり、かつ制御基板等への実装時や実装後におけるセンサデバイス１の破損を防止することができる。また、センサ素子１００の振動特性をより安定的に維持することができる。

さらに、ベース部８１は、複数の端子部１１４によって半導体素子２００に接合されるため、端子部１１４に付加される応力が分散され、接合状態をより安定的に維持することが可能となる。

［半導体素子］
図６は、半導体素子２００の要部を示す概略断面図である。半導体素子２００は、基板本体２１０と、基板本体２１０の一方の面（図示の例では裏面）に形成された素子形成層２２０とを有するＩＣ基板として構成される。半導体素子２００は、上記ＩＣ基板の表面及び裏面にそれぞれ形成された第１の再配線層２４０及び第２の再配線層２５０を有する。第１の再配線層２４０及び第２の再配線層２５０は、基板本体２１０を貫通するビア２３０によって相互に接続されており、センサ素子１００及び制御基板等と電気的に接続可能に構成される。

基板本体２１０は、シリコン基板等で構成される。

素子形成層２２０は、基板本体２１０上に形成されたＩＣとして機能する。具体的には、素子形成層２２０は、トランジスタ素子や抵抗素子、配線等を含み、所定形状にパターニングされた複数の金属層と絶縁層とが交互に積層して形成される。本実施形態において、素子形成層２２０は、第１の金属層２２１及び第５の金属層２２５を含む５層の金属層を有する。これらの金属層により形成された素子や配線は、クロストークによって許容範囲以上のノイズが発生しないように、適宜レイアウトされる。また素子形成層２２０は、ビア２３０を介してセンサ素子１００と電気的に接続される。また、本実施形態において、素子形成層２２０は、第５の金属層２２５に形成されビア２３０と電気的に接続されるビア接続部２２６を含む。なお、ビア接続部２２６は、第５の金属層２２５に接続される構成に限定されず、例えば第１の金属層２２１に接続されていてもよい。

また、半導体素子２００は、基板本体２１０側の第１の面２０１と、素子形成層２２０側の第２の面２０２とを有する。すなわち、第２の面２０２は、ＩＣが形成される側の能動面であり、第１の面２０１は、ＩＣが形成されない側の非能動面である。このように半導体素子２００は、非能動面である第１の面２０１を介してセンサ素子１００を実装し、ビア２３０によって能動面である第２の面２０２側とセンサ素子１００との導通を確保する。

（第１の面）
図７は、第１の面２０１の構成を示す概略平面図である。第１の面２０１は、センサ素子１００が実装される複数の第１の端子２４１を有する。第１の端子２４１は、第１の再配線層２４０（後述する配線部２４２）に形成されたランド部で構成され、例えば半田バンプを介したフリップチップ方式によってセンサ素子１００の各端子部１１４と電気的機械的に接合される。なお、センサ素子１００と第１の面２０１との電気的な接合方法については半田に限られず、導電性接着剤等の接合材が用いられてもよいし、超音波接合等の接合技術が用いられてもよい。

第１の面２０１は、振動子部１０３を含む検出部１０１と対向する第１の領域２０１１と、第１の端子２４１が形成され第１の領域２０１１に隣接する第２の領域２０１２とを有する。本実施形態において、例えば第１の領域２０１１は、第１の面２０１の中央部を占める領域であり、第２の領域２０１２は、第１の領域２０１１の周縁の領域である。すなわち第１の領域２０１１は、空間部Ｓとも対向する（図２参照）。

第１の面２０１には、第１の端子２４１とビア２３０とを電気的に接続する第１の再配線層２４０が形成される。

図６及び図７を参照し、第１の再配線層２４０は、配線部２４２と、複数の第３の端子２４３と、複数の第４の端子２４４と、グランド配線２４５と、配線保護膜２４６と、絶縁膜２４７を有する。配線部２４２は、厚みが約４μｍ程度のチタン（Ｔｉ）／銅（Ｃｕ）合金等で形成され、ビア２３０と、第１の端子２４１，第３の端子２４３、第４の端子２４４及びグランド配線２４５とをそれぞれ接続する。また絶縁膜２４７は、配線部２４２と基板本体２１０との間に配置され、これらの絶縁性を確保するために設けられる。

複数の第３の端子２４３は、配線部２４２に形成された複数のパット部であり、被覆部３００と接続される。第３の端子２４３は、本実施形態において、配線部２４２を介してグランド配線２４５と接続されるグランド端子として機能する。これにより、被覆部３００をグランド電位等の基準電位に維持することが可能となる。

複数の第４の端子２４４は、配線部２４２に形成された複数のパット部であり、センサ素子１００の半導体素子２００への実装後に、センサデバイス１のセンサ特性を調整する際に用いられる。すなわち、複数の第４の端子２４４は、振動子部１０３を共振周波数で駆動させるための発振出力を印加する電極プローブと、検出信号を取得するための電極プローブ等がそれぞれ接続可能に構成される。これにより、後述するように、当該振動状態に基づいて振動子部１０３をレーザ加工等し、振動子部１０３の振動特性等を調整することが可能となる。すなわち、本実施形態によれば、センサデバイス１の出荷前に、センサデバイス１を制御基板等に実装しない状態で、センサ素子１００のセンサ特性を確認・調整することが可能となる。

グランド配線２４５は、第１の端子２４１と配線部２４２を介して接続され、さらにビア２３０を介して素子形成層２２０に含まれる接地回路に接続される。グランド配線２４５は、グランド電位に接続される場合に限られず、所定の直流電位に接続されてもよい。グランド配線２４５は、例えば第１の面２０１に形成された凹部２６０の周囲を取り囲むように形成され、配線部２４２と同様に、配線保護膜２４６に被覆される。

なお、グランド配線２４５が形成される領域は、グランド配線２４５の厚み分の約４μｍ程度の厚み（高さ）を有する凸部を構成する。これにより、グランド配線２４５は、後述する樹脂部３２２や、第１の端子２４１の周囲、すなわち第２の領域２０１２とセンサ素子１００との間にアンダーフィルとして充填された樹脂層（図３１参照）等に対する流入防止部として機能することができる。すなわち、グランド配線２４５により、第１の領域２０１１へ樹脂部３２２等が流入することを防止することが可能となる。

配線保護膜２４６は、基板本体２１０の表面を被覆する絶縁膜で構成され、例えばエポキシ樹脂を含むソルダレジスト膜で構成される。配線保護膜２４６は、配線部２４２と、グランド配線２４５と、ビア２３０の開口部とを被覆する。これにより、センサ素子１００とこれらの配線との間の短絡を防止することができる。配線保護膜２４６は、例えば約１０μｍ程度の厚みで形成される。配線保護膜２４６は、第１、第３及び第４の端子部２４１，２４３，２４４上の領域には形成されず、これらの端子部を露出させる接続孔が形成されている。なお、配線保護膜２４６は、ビア２３０の内部に完全に充填されていてもよい。

なお、図４及び図７において、配線保護膜２４６によって被覆される配線部２４２と、グランド配線２４５と、ビア２３０の開口部とは、破線で示している。

ここで、本実施形態において、第１の面２０１の中央部には第１の再配線層２４０が形成されておらず、凹部２６０が形成される。以下、凹部２６０について説明する。

（凹部）
図３及び図７を参照し、凹部２６０は、センサ素子１００の振動子部１０３に対向して第１の面２０１に形成される。本実施形態において、凹部２６０は、配線保護膜２４６の中央部がエッチング等により除去された領域として構成される。このような凹部２６０により、振動子部１０３と半導体素子２００との間に間隙を確保することができ、振動子部１０３を安定的に駆動させることが可能となる。

凹部２６０のＺ軸方向の深さは、振動子部１０３の各振り子部２１ａ，２１ｂ，２２ａ，２２ｂのＺ軸方向の変位量等を鑑みて適宜設定される。本実施形態において、各振り子部２１ａ，２１ｂ，２２ａ，２２ｂのＺ軸方向の変位は数μｍであり、振動子部１０３から凹部２６０の底部に達する深さが約１５μｍ以上確保できればよい。ここで、第１の端子２４１とセンサ素子１００の端子部１１４を接合する半田バンプ等により、配線保護膜２４６の表面と振動子部１０３との間に約１０〜４０μｍの間隙が設けられる。したがって、配線保護膜２４６が約１０μｍの厚みを有する場合に、配線保護膜２４６を除去することで、振動子部１０３と半導体素子２００との間に約２０〜５０μｍの間隙を確保することができる。

なお凹部２６０は、より大きな間隙を確保するため、図３に示すように基板本体２１０の内部に達する深さで形成されてもよい。この場合には、凹部２６０を形成する領域の配線保護膜２４６を除去した後、さらに基板本体２１０を反応性イオンエッチング（ＲＩＥ）等のエッチング法を用いてエッチングすることで、凹部２６０を形成することができる。

凹部２６０により、振動子部１０３と半導体素子２００との間に十分な間隙を設けることができ、空気流の発生によるダンピング効果を抑制することができる。したがって、凹部２６０により、振動子部１０３の動作を妨げることなく、センサ素子１００の感度を安定的に維持させることが可能となる。

凹部２６０の第１の面２０１内における配置及び平面的形状は、各振り子部２１ａ，２１ｂ，２２ａ，２２ｂの振動領域をカバーできれば特に限定されない。例えば、Ｚ軸方向から見た平面視において、各振り子部２１ａ，２１ｂ，２２ａ，２２ｂを支持する後述するフレーム部１０と同様の、略正方形状に形成される。

さらに凹部２６０には、本実施形態において、制振部材２６１が配置される。

（制振部材）
制振部材２６１は、第１の面２０１に配置され、例えば凹部２６０の底面に配置される。また制振部材２６１の配置はこれに限定されず、例えば凹部２６０の底面から側壁面にわたって配置されていてもよいし、凹部２６０の周囲に配置されていてもよい。制振部材２６１には、例えば制振用の合金、ゴム、合成樹脂あるいはそれらの複合材料を採用することができる。また制振部材２６１の厚みは、凹部２６０に配置された際に振動子部１０３との間に十分な間隙が確保できれば特に限定されない。

制振部材２６１により、振動子部１０３の振動による半導体素子２００の振動を抑制することができる。このことから、半導体素子２００を介したセンサ素子１００の振動を抑制し、センサ素子１００のセンサ特性を維持することが可能となる。

（ビア）
図６を参照し、ビア２３０は、配線部２３１と、絶縁膜２３２とを有する。ビア２３０は、基板本体２１０の表面から素子形成層２２０に達する深さで形成され、第１の面２０１と第２の面２０２とを電気的に接続する。

配線部２３１は、第１の再配線層２４０の配線部２４２から連続して形成され、ビア２３０の底部で、第５の金属層２２５のビア接続部２２６を介して第２の再配線層２５０に接続される。配線部２３１は、図６に示すようなビア２３０の内面に沿って形成された構成に限定されず、ビア２３０内に導体材料が埋め込まれた構成としてもよい。

絶縁膜２３２は、配線部２３１及び基板本体２１０との間に配置され第１の再配線層２４０の絶縁膜２４７から連続して形成される。絶縁膜２３２は、基板本体２１０と配線部２３１との絶縁性を確保するために設けられ、配線部２３１と第２の再配線層２５０とが接続されるビア２３０の底部においては除去されている。

（第２の面）
図８は、第２の面２０２の構成を示す概略平面図である。第２の面２０２は、外部接続用の複数の第２の端子２５１を有する。複数の第２の端子２５１は、第２の再配線層２５０（後述する配線部２５２）上に形成された複数のランド部で構成され、例えば半田バンプを介したフリップチップ方式によって図示しない電子機器の制御基板等と電気的に接合される。第２の端子２５１は、図８において、第２の面２０２全面に配置された２５個の島状のランド部で構成されるが、これに限定されず、実装される制御基板等の構成や、素子形成層２２０の回路構成に応じて適宜設計することができる。例えば、第２の端子２５１に含まれるグランド端子を、複数のランド部に替えて、ベタ膜状の１つの接続端子として構成してもよい。

第２の面２０２には、第２の端子２５１とビア２３０とを電気的に接続する第２の再配線層２５０が形成される。

図６を参照し、第２の再配線層２５０は、素子形成層２２０のビア接続部２２６から引き出された配線部２５２と、配線保護膜２５６と、絶縁膜２５７とを有する。配線部２５２は、第１の再配線層２４０の配線部２４２と同様に、Ｔｉ／Ｃｕ合金等で形成され、ビア２３０と、第２の端子２５１とを接続する。絶縁膜２５７は、配線部２５２と素子形成層２２０との間に配置され、これらの絶縁性を確保するために設けられる。第２の再配線層２５０を設けることにより、素子形成層２２０の配線設計の自由度を高めることができる。

配線保護膜２５６は、配線保護膜２４６と同様に構成される。すなわち、素子形成層２２０及び配線部２５２の表面を被覆する絶縁膜で構成され、例えばエポキシ樹脂を含むソルダレジスト膜で構成される。これにより、センサデバイス１が図示しない制御基板に実装された際に、短絡を防止することができる。なお配線保護膜２５６は、第２の端子部２５１上の領域には形成されず、これらの端子部を露出させる接続孔が形成されている。

［被覆部］
図２を参照し、被覆部３００は、被覆膜３１０と、封止部３２０とを有し、第１の面２０１上に配置されセンサ素子１００を被覆するように構成される。

被覆膜３１０は、第１の膜３１１と、第２の膜３１２とを含み、センサ素子１００を被覆する。
第１の膜３１１は、センサ素子１００の周囲に形成された絶縁性の樹脂膜であり、被覆膜３１０の内層部を構成する。当該絶縁性の樹脂としては、例えばガラス繊維等の添加物を含むエポキシ樹脂（ガラスエポキシ樹脂）を採用してもよい。これにより、Ｓｉを含む半導体素子２００の基板本体２１０との線膨張係数の差を低減することができる。したがって、熱膨張による被覆膜３１０のクラックの発生等を抑制し、センサ素子１００の特性の変動や、半導体素子２００の特性の変動を抑制することが可能となる。
第２の膜３１２は、第１の膜３１１上に形成された導電性材料を含む膜であり、被覆膜３１０の外層部を構成する。当該導電性材料を含む膜としては、例えば銀（Ａｇ）ペースト等の導電材料を含む樹脂膜や、スパッタ法、蒸着法等により形成された金属膜等を採用することができる。

第２の膜３１２は、半導体素子２００の第３の端子２４３に接合される。接合方法は特に限定されず、樹脂膜の粘着性を利用して接合してもよいし、別途の導電性接着材等を介して接合されてもよい。

センサデバイス１は、一般に、制御基板上に他の電子部品とともに実装されるため、当該他の電子部品から発生される電磁波の影響を受ける可能性がある。さらに、センサ素子１００は、圧電効果によって振動される振動子の微小な変位を検出する必要があるため、外部からの電磁波の侵入によりセンサ特性が大きく乱れる可能性がある。

したがって、導電性材料を含む被覆膜３１０がセンサ素子１００を被覆するように配置することで、このような外部ノイズからセンサ素子１００を遮蔽することが可能となる。さらに被覆膜３１０は、第３の端子２４３を介してグランド電位等に維持されることで、より安定したシールド効果を得ることができる。

また、被覆膜３１０は、センサ素子１００に対する遮光機能を発揮する。後述するように、センサ素子１００の駆動及び角速度の検出には、圧電膜の圧電特性が利用されるが、この種の圧電膜は圧電効果だけでなく焦電効果も有する。被覆膜３１０は、外光の照射による分極特性の変化でセンサ素子１００の駆動特性及び角速度の検出特性が変動することを防止する。

さらに、被覆膜３１０は、センサデバイス１のカバーとしての機能も発揮し、センサ素子１００等を被覆することで、電子部品としての取り扱い性を高めることができる。

一方封止部３２０は、封止板３２１と、樹脂部３２２とを有し、被覆膜３１０と振動子部１０３との間を封止する。すなわち封止部３２０は、振動子部１０３の空間部Ｓ内及び第１の面２０１の第１の領域２０１１に被覆膜３１０が流入することを防止する。

樹脂部３２２は、半田バンプ等の厚みによって形成されたセンサ素子１００と半導体素子２００との間隙を封止する。具体的には、樹脂部３２２は、例えばフィラ等の添加物を含むエポキシ樹脂等で構成され、センサ素子１００の周囲を取り囲むように形成される（図２参照）。これにより、センサ素子１００と半導体素子２００と間の間隙から被覆膜３１０が流入することを防止することができる。また、樹脂部３２２は、第１の端子２４１の半田バンプを腐食等から保護し、第１の端子２４１とセンサ素子１００の端子部１１４との接合強度を高める機能も有する。

封止板３２１は、枠体１０２上に載置され空間部Ｓの上部を封止する板部材として構成される。このような封止板３２１により、被覆膜３１０が上方から振動子部１０３の空間部Ｓ内に流入することを抑制することができる。封止板３２１は、空間部Ｓ上を被覆することができれば特に限定されないが、例えばＺ軸方向から見た平面視において枠体１０２の概形と略同一の矩形状で構成される。封止板３２１と枠体１０２との接合方法は特に限定されず、例えば接着材等を採用することができる。

封止板３２１は、例えば導電性材料を含む材料で構成されてもよい。これにより、封止板３２１に電磁シールド機能を付与することができる。封止板３２１は、本実施形態において、Ｓｉで構成された板材の表面にスパッタ法や蒸着法等による金属膜が形成された構成を有する。これにより、封止板３２１は、Ｓｉで形成されたセンサ素子１００と近い線膨張係数を有し、熱膨張等による接合部の破損等を抑制することが可能となり、かつ電磁シールドとしても機能することができる。あるいは、封止板３２１は、４２アロイ（ニッケル（Ｎｉ）４２％、鉄（Ｆｅ）５７％、銅（Ｃｕ）等の微量の添加物等からなる合金）、洋白（Ｃｕ）、亜鉛（Ｚｎ）、Ｎｉからなる合金）、アルミニウム（Ａｌ）等の金属板で構成されてもよい。

さらに封止板３２１は、複数の微細な貫通孔３２３を有する。図９は、第１の膜３１１及び封止板３２１の断面を模式的に示す拡大図である。図中の３１１ｐは、被覆膜３１０の第１の膜３１１に含まれる樹脂粒子を示す。貫通孔３２３は、粒子３１１ｐを含む被覆膜３１０は通過しないが、空気の通過は許容するように構成される。

仮に、封止板３２１で空間部Ｓを完全に密封した場合には、センサデバイス１の制御基板等への実装時におけるリフロー工程等で加熱され、空間部Ｓの空気が膨張し、被覆膜３１０にクラックが生じる可能性もある。また、空間部Ｓの温度変化による圧力変化により、振動子部１０３の振動モードが不安定となるおそれもある。

そこで、封止板３２１に上記貫通孔３２３を設けることで、空間部Ｓの圧力変動を抑制し、被覆膜３１０の破損や振動モードの不安定化等を抑制することが可能となる。

貫通孔３２３は、封止板３２１が接する被覆膜３１０に含まれる樹脂材料の粒子３１１ｐの径Ｒ２よりも小さい径Ｒ１を有する。さらに、貫通孔３２３の径Ｒ１は、ガラス繊維等の添加物の大きさや、被覆膜３１０の材質に起因する粘性、封止板３２１や被覆膜３１０の厚み、あるいは後述する被覆膜３１０の真空脱泡工程における空間部Ｓと外部との圧力差等、種々の条件を鑑みて設定することができる。これにより、被覆膜３１０は通過しないが、空気の通過は許容する貫通孔３２３を形成することができる。

［センサ素子］
以下、センサ素子１００の構成及び動作について改めて説明する。

図１０は、センサ素子の要部（振動子部１０３）の構成を模式的に示す平面図である。上述したようにセンサ素子１００は、振動子部１０３及び検出電極５１，７１，７２を含む検出部１０１と、枠体１０２とを有する。振動子部１０３は、第１の梁の組、第２の梁の組と接続部からなり四辺を有する環状のフレーム１０と、振り子部２１ａ，２１ｂ，２２ａ，２２ｂとを有し、枠体１０２は、ベース部８１と連結部８２とを有する。

フレーム１０は、ａ軸方向に横方向、ｂ軸方向に縦方向、ｃ軸方向に厚み方向を有する。一方、図１０において、ａ軸に平行な軸方向にＹ軸が設定され、ｂ軸に平行な方向にＸ軸が設定される。Ｚ軸方向は、ｃ軸方向と平行な軸方向である。

フレーム１０の各辺は、振動梁として機能し、ａ軸方向に相互に平行に延在する第１の梁の組１１ａ、１１ｂと、ａ軸方向に直交するｂ軸方向に、相互に平行に延在する第２の梁の組１２ａ、１２ｂとを含む。梁１１ａ、１１ｂ、１２ａ、１２ｂは、それぞれ同一の長さ、幅及び厚みを有しており、フレーム１０の外観は、中空の正方形状を有している。

フレーム１０の四隅に相当する部位には、第１の梁の組１１ａ、１１ｂと第２の梁の組１２ａ、１２ｂとの間を接続する接続部１３ａ、１３ｂ、１３ｃ、１３ｄがそれぞれ形成されている。第１の梁の組１１ａ、１１ｂ及び第２の梁の組１２ａ、１２ｂの両端は、接続部１３ａ〜１３ｄによってそれぞれ支持される。

フレーム１０は、さらに、第１の振り子部２１ａ、２１ｂと、第２の振り子部２２ａ、２２ｂとを有する。第１の振り子部２１ａ、２１ｂは、相互に対角関係にある１組の接続部１３ａ、１３ｃにそれぞれ形成されており、その対角線方向に沿ってフレーム１０の内側に延在している。第２の振り子部２２ａ、２２ｂは、相互に対角関係にある他の１組の接続部１３ｂ、１３ｄにそれぞれ形成されており、その対角線方向に沿ってフレーム１０の内側に延在している。第１及び第２の振り子部２１ａ、２１ｂ、２２ａ、２２ｂのそれぞれの一端は、接続部１３ａ〜１３ｄに固定され、それぞれの他端は自由端とされ、フレーム１０の中央付近に配置された振動錘として機能する。また、接続部１３ａ〜１３ｄに固定される一端と他端との間を、それぞれアーム部Ｌとする。

センサ素子１００は、フレーム１０を振動させる駆動部として、第１の梁の組１１ａ、１１ｂに沿ってこれらの上面にそれぞれ配置された第１の駆動電極１３１と、第２の梁の組１２ａ、１２ｂに沿ってこれらの上面にそれぞれ配置された第２の駆動電極１３２とを有する。駆動電極１３１，１３２は、入力電圧に応じて機械的に変形し、その変形の駆動力で梁１１ａ、１１ｂ、１２ａ、１２ｂを振動させる。変形の方向は、入力電圧の極性で制御される。図１０においては、理解を容易にするため、駆動電極１３１、１３２をそれぞれ異なる種類のハッチングで示す。

駆動電極１３１、１３２は、それぞれ同一の構成を有しており、図示は省略するが、上部及び下部電極層と、これらの電極層の間に形成された圧電材料層との積層構造を有する。圧電材料層は、例えばチタン酸ジルコン酸鉛（ＰＺＴ）で形成され、下部電極層と上部電極層との電位差に応じて伸縮するように分極配向されている。したがって、駆動電極１３１、１３２の各々の下部電極層を共通の基準電位に接続し、各々の上部電極層に交流電圧を印加することで、圧電材料層を伸縮させることができる。

ここで、センサ素子１００の動作原理について説明する。

第１の駆動電極１３１と第２の駆動電極１３２とは、一方が伸びたとき他方が縮むように相互に逆位相の電圧が印加される。これにより、梁１１ａ、１１ｂ及び梁１２ａ、１２ｂは、両端が接続部１３ａ〜１３ｄに支持された状態でｂ軸及びａ軸方向に撓み変形を受け、ＸＹ平面内において双方が離間する方向と双方が近接する方向とに交互に振動する。

したがって、第１の梁の組１１ａ、１１ｂが相互に近接する方向に振動する場合は、第２の梁の組１２ａ、１２ｂは相互に離間する方向に振動し、第１の梁の組１１ａ、１１ｂが相互に離間する方向に振動する場合は、第２の梁の組１２ａ、１２ｂは相互に近接する方向に振動する。このとき、各梁１１ａ、１１ｂ、１２ａ、１２ｂの中央部は、振動の腹を形成し、それらの両端部（接続部１３ａ〜１３ｄ）は、振動の節（ノード）を形成する。このような振動モードを以下、フレーム１０の基本振動と称する。

梁１１ａ、１１ｂ、１２ａ、１２ｂは、それらの共振周波数で駆動される。各梁１１ａ、１１ｂ、１２ａ、１２ｂの共振周波数は、それらの形状、長さ等によって定められる。例えば本実施形態では、梁１１ａ、１１ｂ、１２ａ、１２ｂの共振周波数は、１〜１００ｋＨｚの範囲で設定される。

図１１は、フレーム１０の基本振動の時間変化を示す模式図である。図１１において「駆動信号１」は、第１の駆動電極１３１に印加される入力電圧の時間変化を示し、「駆動信号２」は、第２の駆動電極１３２に印加される入力電圧の時間変化を示す。図１１に示すように、駆動信号１と駆動信号２とは相互に逆位相に変化する交流波形を有する。これによりフレーム１０は、（ａ）、（ｂ）、（ｃ）、（ｄ）、（ａ）、・・・の順に変化し、第１の梁の組１１ａ、１１ｂと第２の梁の組１２ａ、１２ｂのうち、一方の組が近接したときは他方の組が離間し、上記一方の組が離間したときは上記他方の組が近接する振動モードで、フレーム１０は振動する。

なお、実際には入力信号が印加されてからフレームが変化（変位）するまでには圧電体の応答時間や入力動作周波数、フレーム共振周波数などの影響で遅延時間が存在する。本例においては、上記遅延時間は十分に小さいものとして図１１の時間変化を説明している。

また、上述したフレーム１０の基本振動に伴って、第１の振り子部２１ａ、２１ｂ及び第２の振り子部２２ａ、２２ｂもまた、フレーム１０の振動に同期して、接続部１３ａ〜１３ｄを中心としてＸＹ平面内でそれぞれ振動する。振り子部２１ａ、２１ｂ、２２ａ、２２ｂの振動は、梁１１ａ、１１ｂ、１２ａ、１２ｂの振動により励起される。この場合、第１の振り子部２１ａ、２１ｂと第２の振り子部２２ａ、２２ｂとは、ＸＹ平面内における振り子部分の支点部すなわち上記接続部１３ａ〜１３ｄからの左右の揺動方向において、相互に逆位相で振動（揺動）する。

図１１に示すように、第１の梁の組１１ａ、１１ｂが相互に近接する方向へ振動するときは、第１の振り子部２１ａと第２の振り子部２２ａとは相互に離間する方向へ振動し（状態（ｂ））、第１の梁の組１１ａ、１１ｂが相互に離間する方向へ振動するときは、第１の振り子部２１ａと第２の振り子部２２ａとは相互に近接する方向へ振動する（状態（ｄ））。第１の振り子部２１ｂと第２の振り子部２２ｂもまた、第２の梁の組１２ａ、１２ｂの振動方向によって、相互に離間する方向と近接する方向とに交互に振動する。以上のように、第１の振り子部２１ａ、２１ｂと第２の振り子部２２ａ、２２ｂとは、フレーム１０の基本振動に同期して相互に逆位相で振動する。

以上のように駆動電極１３１、１３２に対して逆位相の交流電圧が印加されることで、フレーム１０の各梁１１ａ、１１ｂ、１２ａ、１２ｂは、図１１に示した振動モードで振動する。このような基本振動を継続するフレーム１０にＺ軸まわりの角速度が作用すると、フレーム１０の各点に当該角速度に起因するコリオリ力が作用することで、フレーム１０は図１２に示したようにＸＹ平面内において歪むように変形する。したがって、このＸＹ平面内におけるフレーム１０の変形量を検出することで、フレーム１０に作用した角速度の大きさ及び方向を検出することが可能となる。

図１２は、Ｚ軸まわりに角速度が作用したフレーム１０のある瞬間におけるフレーム１０の変形の様子を概略的に示す平面図である。なお説明を分かりやすくするため、フレーム１０の形状及び変形の様子はやや誇張して示している。基本振動をするフレーム１０にＺ軸を中心とする時計回り方向の角速度が作用すると、フレーム１０内の各点（梁１１ａ、１１ｂ、１２ａ、１２ｂ、振り子部２１ａ、２１ｂ、２２ａ、２２ｂ）には、Ｚ軸と直交するＸＹ平面内において、上記各点のその瞬間における移動方向（振動方向）と時計回り方向へ９０度をなす方向に当該角速度の大きさに比例したコリオリ力が発生する。すなわち、コリオリ力の向きは、図１２に示すように当該コリオリ力が作用する点の上記瞬間における振動の方向によって決まる。これにより、フレーム１０は、正方形状から概略平行四辺形状となるように、ＸＹ平面内において、ひしゃげられる（歪む）。

なお、図１２は、Ｚ軸を中心として時計まわりに所定の角速度が作用したときの様子を示している。なお、角速度の向きが反対（反時計まわり）の場合は、各点に作用するコリオリ力の向きも反対となる。

フレーム１０に作用した角速度の検出にはどのような手段が用いられてもよい。本実施形態ではフレーム１０に形成した圧電検出層によって角速度を検出する。センサ素子１００は、Ｚ軸回りの角速度を検出する圧電検出層として、図１０に示すように４個の検出電極５１を有する。

各検出電極５１ａ，５１ｂ，５１ｃ，５１ｄは、それぞれ接続部１３ａ〜１３ｄ周辺にそれぞれ形成されている。各検出電極５１ａ〜５１ｄは、接続部１３ａ〜１３ｄから梁に沿って２方向に延びている。検出電極５１は、駆動電極１３１、１３２と同様な構成を有しており、下部電極層と、圧電材料層と、上部電極層との積層体で構成され、各梁の機械的変形を電気信号に変換する機能を有する。

一方、Ｘ軸回り及びＹ軸回りの角速度を検出する圧電検出層として、本実施形態のセンサ素子１００は、振り子部２１ａ、２１ｂ、２２ａ及び２２ｂ上にそれぞれ形成された検出電極７１ａ、７１ｂ、７２ａ及び７２ｂを有する。

検出電極７１ａ、７１ｂ、７２ａ、７２ｂは、各振り子部２１ａ、２１ｂ、２２ａ、２２ｂのアーム部Ｌの軸心上に直線的に形成されている。検出電極７１ａ、７１ｂ、７２ａ、７２ｂは、第１及び第２の駆動電極１３１、１３２と同様な構成を有しており、下部電極層と、圧電材料層と、上部電極層との積層体で構成され、アーム部Ｌの機械的変形を電気信号に変換する機能を有する。特に、検出電極７１ａ、７１ｂ、７２ａ、７２ｂは、アーム部ＬのＺ軸方向の変形を検出する機能を有する。

本実施形態では、ａ軸に平行な軸方向に一方の角速度検出軸（Ｙ軸）が設定され、ｂ軸に平行な軸方向に他方の角速度検出軸（Ｘ軸）が設定される。このような構成において、振り子部２１ａ、２１ｂ、２２ａ、２２ｂに形成された検出電極７１ａ、７１ｂ、７２ａ、７２ｂ各々は、Ｘ軸まわりの角速度及びＹ軸まわりの角速度をそれぞれ検出するための検出部として機能する。

駆動電極１３１、１３２には、相互に逆位相の交流電圧がそれぞれ印加される。これにより、フレーム１０の各梁１１ａ、１１ｂ、１２ａ、１２ｂ及び振り子部２１ａ、２１ｂ、２２ａ、２２ｂは、図１１に示した振動モード（基本振動）で振動する。図１３Ａは、フレーム１０にＸ軸回りの角速度が作用したときの振り子部２１ａ、２１ｂ、２２ａ、２２ｂの振動形態を説明する概略斜視図である。一方、図１３Ｂは、フレーム１０にＹ軸回りの角速度が作用したときの振り子部２１ａ、２１ｂ、２２ａ、２２ｂの振動形態を説明する概略斜視図である。

基本振動で振動するフレーム１０にＸ軸まわりの角速度が作用すると、図１３Ａに示すように各振り子部２１ａ、２１ｂ、２２ａ、２２ｂにその瞬間での振動方向と直交する方向のコリオリ力Ｆ１がそれぞれ発生する。これにより、Ｘ軸方向に隣接する一方の振り子部２１ａ及び振り子部２２ｂの組は、コリオリ力Ｆ１によりＺ軸の正の方向へ変形し、それらの変形量が検出電極７１ａ、７２ｂによって各々検出される。また、Ｘ軸方向に隣接する他方の振り子部２２ａ、２１ｂの組は、コリオリ力Ｆ１によりＺ軸の負の方向へ変形し、それらの変形量が検出電極７２ａ、７１ｂによって各々検出される。

一方、基本振動で振動するフレーム１０にＹ軸まわりの角速度が作用すると、図１３Ｂに示すように各振り子部２１ａ、２１ｂ、２２ａ、２２ｂにその瞬間での振動方向と直交する方向のコリオリ力Ｆ２がそれぞれ発生する。これにより、Ｙ軸方向に隣接する一方の振り子部２１ａ及び振り子部２２ａの組は、コリオリ力Ｆ２によりＺ軸の負の方向へ変形し、それらの変形量が検出電極７１ａ、７２ａによって各々検出される。また、Ｙ軸方向に隣接する他方の振り子部２１ｂ、２２ｂの組は、コリオリ力Ｆ２によりＺ軸の正の方向へ変形し、それらの変形量が検出電極７１ｂ、７２ｂによって各々検出される。

Ｘ軸及びＹ軸に各々斜めに交差する方向の軸まわりに角速度が生じた場合にも上述と同様な原理で角速度が検出される。すなわち、各振り子部２１ａ、２１ｂ、２２ａ、２２ｂは、当該角速度のＸ方向成分及びＹ方向成分に応じたコリオリ力によって変形し、それらの変形量が検出電極７１ａ、７１ｂ、７２ａ、７２ｂによって各々検出される。センサ素子の駆動回路は、これら検出電極の出力に基づいて、Ｘ軸まわりの角速度及びＹ軸まわりの角速度をそれぞれ抽出する。これにより、ＸＹ平面に平行な任意の軸まわりの角速度を検出することができる。

［半導体素子の機能的構成］
半導体素子２００は、上述のようにセンサ素子１００のコントローラとして用いられる。以下、半導体素子２００の機能的構成についての概略を説明する。

半導体素子２００は、上述の通り、センサ素子１００の端子部１１４と電気的に接続される第１の端子部２４１を有する。第１の端子部２４１は、ビア２３０を介して、素子形成層２２０と電気的に接続される。

素子形成層２２０は、自励発振回路と、検波回路と、平滑回路と、を有する。自励発振回路は、駆動電極１３１、１３２に接続され、これらを駆動するための駆動信号（交流信号）を生成する。また、駆動電極１３１、１３２の一方に接続される端子側には、反転アンプが配置されることにより、駆動電極１３１、１３２をそれぞれ逆位相で伸縮させることができる。また、基準電位に接続される端子を有していてもよい。

また、検出電極５１ａ〜５１ｄ、７１ａ、７１ｂ、７２ａ、７２ｂは、それぞれ演算回路に接続され、各検出電極の変形に応じた電気信号が検出される。演算回路は、Ｘ軸、Ｙ軸及びＺ軸まわりの角速度信号を生成するためにそれぞれ設けられ、検出電極５１ａ〜５１ｄ、７１ａ、７１ｂ、７２ａ、７２ｂから出力される電気信号に対し所定の演算処理（差分の演算等）を行うことで、角速度に関する信号を含む新たな演算信号を生成する。

次にこれらの演算信号は、検波回路に出力される。検波回路では、自励発振回路からの駆動信号の出力等に同期してこれらの演算信号を全波整流し、直流化する。さらに、直流化された信号は平滑回路に出力され、平滑化される。こうして取得された直流電圧信号には、Ｘ軸、Ｙ軸及びＺ軸まわりの角速度に関する大きさ及び方向が含まれることとなる。これらの直流電圧信号は、素子形成層２２０のビア接続部２２６から、第２の再配線層２５０の第２の端子２５１を介して、他の制御基板等へ出力されるように構成することが可能となる。

以上のような構成のセンサデバイス１は、センサ素子１００とそのコントローラである半導体素子２００とがＺ軸方向に直接接合される。これにより、センサ素子１００とコントローラ３００とを同一平面上に実装する必要がなく、センサデバイス１を小型化することができる。また、半導体素子２００を埋設した配線基板や、インターポーザ等を介することなくセンサ素子１００と半導体素子２００とを接続することができ、センサデバイス１のさらなる小型化を図ることが可能となる。また、より生産コストを低減することも可能となる。

また、センサ素子１００と半導体素子２００とを直接実装することで、ノイズを抑制し、精度よく角速度を検出することが可能となる。すなわち、配線基板やインターポーザ等を介する場合には、寄生容量やクロストーク等の問題を引き起こし、Ｓ（Signal）／Ｎ（Noise）比の向上を妨げるおそれがある。したがって、上記構成により、寄生容量やクロストーク等を発生させることなく、Ｓ／Ｎ比を向上させることが可能となる。

また、センサデバイス１は、半導体素子２００の非能動面上にセンサ素子１００が実装された構成を有する。これにより、以下のように、所望のセンサ特性を維持することが可能となる。

例えば、半導体素子の能動面上にセンサ素子が実装された場合には、振動子部の駆動により半導体素子の素子形成層との間隙が変化する。これにより、振動子部と素子形成層との間の容量変化をもたらし、回路特性の変化を生じさせるおそれがある。また、センサ素子の配線パターンと素子形成層の配線パターンとが対向するため、これらが互いに干渉し合い、配線間のクロストークが発生する可能性がある。

さらに、振動子部半導体素子との間に所定の間隙を設ける場合には、能動面上に形成された配線保護膜の剥離や、素子形成層のエッチング等を要し、素子形成層を破壊するおそれがある。また、素子形成層の破壊を回避するために、センサ素子の端子と半導体素子の端子とを所定以上の間隙を確保しつつ接続しようとする場合には、センサデバイス全体の小型化が妨げられるとともに、構造の脆弱化をもたらす可能性がある。

そこで、半導体素子２００の非能動面上にセンサ素子１００を実装することで、非能動面に凹部２３０を形成することができ、適切な間隙を設けることが可能となる。これにより、回路特性の変化やクロストーク等に基づく誤動作等を抑制し、振動子部１０３を適切に駆動させることができ、センサデバイス１としての精度を高めることが可能となる。また、凹部２３０に制振部材２３１を配置することができ、振動子部１０３の振動による半導体素子２００の振動や、センサ素子１００自体の振動を抑制することが可能となる。

また、半導体素子２００の第１の面２０１及び第２の面２０２には、それぞれ第１の再配線層２４０及び第２の再配線層２５０が形成される。これにより、非能動面である第１の面２０１にセンサ素子１００を実装する場合においても、配線長を短く調整することができる。したがって、これによっても配線間のクロストーク等を抑制し、所望のＳ／Ｎ比を得ることが可能となる。

また、本実施形態において、センサ素子１００の厚みが、半導体素子２００の厚みよりも大きく形成される。具体的には、センサ素子１００の端子部１１４が形成される枠体１０２の厚みが、半導体素子２００の厚みの約３．４倍に構成される。これにより、半導体素子２００が薄型化された際にも、センサデバイス１全体としての強度を高め、かつ半導体素子２００の反り等の変形を抑制することが可能となる。したがって、センサ素子１００の振動モードを安定に維持し、かつ制御基板等への実装後における破損等の不具合を抑制することが可能となる。なお、上記作用効果は、例えばセンサ素子１００の厚みが、半導体素子２００の厚みの１．５倍以上であれば、効果的に発揮され得る。

また、センサ素子１００の第２の層１１２を厚く構成することで、センサ素子１００の製造工程において、第２の層１１２を所定の厚みに調整するための研磨等の工程を簡略化又は省略することができる。これにより、センサ素子１００の製造においても生産性を高めることが可能となる。

さらに、本実施形態に係るセンサ素子１００及び半導体素子２００は、いずれもシリコン基板を用いて作製される。これにより、センサ素子１００及び半導体素子２００の線膨張係数を略同一とすることができる。したがって、温度変化によるセンサ素子１００の振動特性及び半導体素子２００の動作の変動等を抑制することができ、かつセンサ素子１００及び半導体素子２００の歪みによる半導体素子２００の応力の発生等を抑制することができる。

また、Ｓｉの縦弾性係数は約１３１ＧＰａであり、有機基板の主材料であるエポキシ樹脂の縦弾性係数０．０６〜１２ＧＰａよりも大きい。すなわち、半導体素子２００の基板本体２１０としてシリコン基板を採用することで、有機基板等を採用した場合よりもセンサ素子１００を安定的に支持することができる。より具体的には、センサ素子１００は共振周波数で振動しているため、当該振動が半導体素子２００にも伝達する。仮に半導体素子２００の縦弾性係数が小さい場合には、当該振動に応じて半導体素子２００も振動し、これによりセンサ素子１００の共振周波数に影響を及ぼし、振動モードが変化する可能性がある。したがって、半導体素子２００の基板本体２１０をシリコン基板で構成することで、センサ素子１００と同程度の比較的大きい縦弾性係数を有する構成とことができ、センサ素子１００を安定に支持することができる。

一方、上記構成により、センサデバイス１の製造時に、レーザ加工により振動子部１０３の振動特性を調整する工程を行う場合にも、素子形成層２２０を破壊することなく行うことができるという作用効果を奏する。以下、センサデバイス１の製造方法について説明する。

［センサデバイスの製造方法］
図１４は、本実施形態に係るセンサデバイス１の製造方法の一実施例を示す工程フロー図である。図１５〜図２４は、上記製造方法を説明するための概略断面図である。本実施形態においては、複数の素子領域が形成されたウェーハを作製し、素子領域各々に対してセンサ素子１００を実装していく、いわゆるウェーハ・オン・チップ（Wafer on Chip）型の素子を作製する。その後、各素子領域毎に個片化し、上記構成のセンサデバイス１を製造する。なお、図１５〜図２４は、説明のため、２個の素子領域について要部を誇張して示している。

まず、図１５を参照し、基板本体２１０ａ上にトランジスタ素子や抵抗素子、配線等を含む素子形成層２２０ａを積層し、ウェーハ２００ａを形成する（ＳＴ１０１）。なお図１５〜図２０は、図２、図３等に対して上下を反転した態様を示している。
基板本体２１０ａは、例えば、直径が８インチ、厚みが約６００μｍのシリコン基板で構成される。
素子形成層２２０ａは、例えば、５層の金属層と絶縁層とを交互に積層して形成され、全体の厚みが約５〜７μｍ程度で構成される。
ウェーハ２００ａは、素子形成層２２０ａ側の表面２０２ａと、基板本体２１０ａ側の裏面２０１ａとを有する。表面２０２ａは、一部の領域がエッチングされ、素子形成層２２０ａの第５の金属層２２５ａが露出する接続孔２２６ａが形成されている。接続孔２２６ａは、ビア接続部２２６に対応する。なお、表面２０２ａは、第２の面２０２側の面であり、裏面２０１ａは、第１の面２０１側の面である。
ウェーハ２００ａは、スクライブラインＬによってＸ軸方向及びＹ軸方向に区画された複数の素子領域が形成されている。スクライブラインＬは、仮想的なものであってもよいし、溝等により実際に形成されてもよい。

次に、図１６を参照し、ウェーハ２００ａの表面２０２ａ上に第２の再配線層２５０ａを形成する（ＳＴ１０２）。
具体的には、まず表面２０２ａ上に絶縁膜２５７ａを形成する。絶縁膜２５７ａは、ボリベンゾオキサゾール（ＰＢＯ）等の感光性樹脂を採用することができ、約５μｍの厚みで形成される。絶縁膜２５７ａは、フォトリソグラフィ等により、上記接続孔２２６ａ上の領域が除去される。
そして表面２０２ａ上の全面に、スパッタ法等により、めっきシード層２５２ａを形成する。めっきシード層２５２ａは、例えばＴｉ及びＣｕの積層膜とすることができる。
次にめっきシード層２５２ａ上に、第２の再配線層２５０の配線部２５２に対応するパターンが形成されたレジスト膜を形成する。
さらに電解めっき法により、めっきシード層２５２ａ上に金属膜２５２ｂを形成する。そして上記レジスト膜を除去し、かつ金属膜２５２ｂが積層されていない領域のめっきシード層２５２ａを除去することにより、所定パターンの配線部２５２ｃが形成される。なお、配線部２５２ｃの表面に金めっきを施すことにより、第２の端子２５１と配線部２５２ｃとの接続抵抗を低減させることができる。
さらに、金属膜２５２ｂ及び絶縁膜２５７ａ上に、例えば約１５μｍの厚みの配線保護膜２５６ａを形成する。また、配線保護膜２５６ａには、第２の端子２５１を形成するための接続孔２５１ｂが形成される。なお、第２の端子２５１として、接続孔２５１ｂ内に半田接続用の金属膜を形成してもよい。
これにより、所定パターンの配線部２５２ｃ上に配線保護膜２５６ａが形成された構成の第２の再配線層２５０ａを形成することができる。

続いて、図１７を参照し、第２の再配線層２５０ａ上に、支持基板Ｓ１を接合する（ＳＴ１０３）。
支持基板Ｓ１は、例えば平面視においてウェーハ２００ａと同程度又はそれ以上の大きさのガラス基板とすることができる。また、支持基板Ｓ１の接合には、粘着性の紫外線硬化樹脂等からなる接着材Ｂ１を用いることができる。接着材Ｂ１は、接続孔２５１ａを含む配線保護膜２５６ａ上に塗布される。

さらに、支持基板Ｓ１を接合した後、基板本体２１０ａを所望の厚みに調整する工程を行ってもよい。具体的には、本工程（ＳＴ１０３）の終了時において、ウェーハ２００ａ全体の厚みは約６００μｍ程度である。そこで、基板本体２１０ａを研磨、又はドライエッチング等することにより、ウェーハ２００ａ全体の厚みを約１００μｍとする。これにより、より薄型の半導体素子２００を作製することができる。

次に、図１８を参照し、裏面２０１ａからビア２３０を構成するための接続孔２３０ａを形成する（ＳＴ１０４）。
具体的には、まず、ビア２３０に対応するパターンを有するレジスト膜２３２ａを形成する。
そしてレジスト膜２３２ａをマスクとして、例えば反応性イオンエッチング（ＲＩＥ）法等により接続孔２３０ａを形成する。接続孔２３０ａは、素子形成層２２０ａに達する深さで形成され、例えば第５の金属膜２２５ａの近傍に達する深さで形成される。
そして、エッチング法等によりレジスト膜２３２ａを除去する。

続いて、図１９を参照し、第１の再配線層２４０ａを形成する（ＳＴ１０５）。
具体的には、ＣＶＤ法等により、裏面２０１ａ上及び接続孔２３０ａの内部に絶縁膜２４７ａを形成する。
そして、接続孔２３０ａの底部及び底部に形成された絶縁膜２４７ａを、酸素プラズマ等により深掘りエッチングする。これにより、第５の金属膜２２５ａに達する深さの接続孔が形成される。
さらに、絶縁膜２４７ａ上及び接続孔２３０ｂ内部に、スパッタ法等により、めっきシード層２４２ａを形成する。めっきシード層２４２ａは、例えばＴｉ及びＣｕの積層膜とすることができる。
まためっきシード層２４２ａ上に、第１の再配線層２４０の配線部２４２に対応するパターンが形成されたレジスト膜を形成する。
さらに電解めっき法により、めっきシード層２４２ａ上に金属膜２４２ｂを形成する。そして上記レジスト膜を除去し、かつ金属膜２４２ｂが積層されていない領域のめっきシード層２４２ａを除去することにより、所定パターンの配線部２４２ｃが形成される。配線部２４２ｃは、第１の再配線層２４０の配線部２４２及びビア２３０の配線部２３１に相当する。なお、配線部２５２ｃの表面に金めっきを施すことにより、後述する外部接続端子と配線部２５２ｃとの接続抵抗を低減させることができる。
さらに、金属膜２４２ｂ及び絶縁膜２４７ａ上に、例えば約１５μｍの厚みの配線保護膜２４６ａを形成する。配線保護膜２４６ａは、金属膜２４２ｃが形成された接続孔２３０ｂ内にも形成される。また、配線保護膜２４６ａには、例えばフォトリソグラフィ法等により、配線部２４２ｃを露出させた接続孔２４１ｂが形成される。接続孔２４１ｂには、第１の端子２４１、第３の端子２４３及び第４の端子２４４が形成される。なお、第１の端子２４１として、接続孔２４１ｂ内に半田接続用の金属膜を形成してもよい。
これにより、所定パターンの配線部２４２ｃ上に配線保護膜２４６ａが形成された構成の第１の再配線層２４０ａを形成することができる。

次に、図２０を参照し、配線保護膜２４６ａの一部を除去して凹部２６０ａを形成する（ＳＴ１０６）。凹部２６０ａは、上述の通り、第１の面２０１ａに実装されるセンサ素子１００の振動子部１０３に対向する領域に形成され、本実施形態においては、各素子領域の中央部に形成される。また凹部２６０ａは、例えばフォトリソグラフィ法等により、上記接続孔２４１ｂと同時に形成されてもよい。これにより、工程数の増加を抑制することができる。

さらに、各凹部２６０ａに制振部材２６１を配置してもよい。制振部材２６１の配置方法は限定されず、例えば接着材等を用いることができる。

これにより、第１の面２０１ｂと第２の面２０２ｂとを有する半導体素子ウェーハ２００ｂが形成される。

続いて、図２１を参照し、スクライブラインＬで区画された各素子領域の第１の面２０１ｂ上に、センサ素子１００を実装する（ＳＴ１０７）。センサ素子１００の実装方法は特に限定されず、例えばリフロー方式を採用してもよい。なお、図２１〜図２３では、図１５〜図２０の各図と上下を反転させた態様を示している。
例えば、接続孔２４１ｂ内にフラックスを含む半田ペーストを印刷し、当該半田ペーストと端子部１１４とが接続されるようにセンサ素子１００が配置される。その後、センサ素子１００が配置された半導体素子ウェーハ２００ｂをリフローさせることで、センサ素子１００が第１の端子２４１ａを介して第１の面２０１ｂ上に電気的・機械的に接合される。
あるいは、半田ペーストに替えて、第１の面２０１ｂ上にフラックスを塗布した後、接続孔２４１ｂ内に半田ボールを配置し、リフローしてもよい。
なお、リフロー後に、第１の端子２４１ａ周囲に残ったフラックス残渣を除去する洗浄工程を行ってもよい。

なお、図２１等を参照し、センサ素子１００の実装前に、半導体素子ウェーハ２００ｂ上に、スクライブラインＬに沿って支持基板Ｓ１に達する溝を形成してもよい。これにより、後述する個片化工程を容易に行うことができる。当該溝の形成方法は特に限定されず、エッチング法でもよいし、ダイサ等により機械的に形成してもよい。また、当該溝に絶縁性樹脂を充填してもよい。当該樹脂は配線保護膜２４６ａの樹脂材料であってもよいし、他の樹脂材料でもよい。

そして、図２２を参照し、各センサ素子１００のセンサ特性を調整する（ＳＴ１０８）。本工程では、図中の矢印で示すレーザ光を振動子部１０３の振り子部２１ａ，２１ｂ，２２ａ，２２ｂに照射してレーザ加工することで、各振り子部２１ａ，２１ｂ，２２ａ，２２の質量バランスを対称とし、適正な振動状態に矯正する。すなわち各振り子部を所望の縦共振周波数、横共振周波数、離調度等に調整される。当該振動状態の確認は、２以上の第３の端子２４３にそれぞれ図示しない電極プローブを当接し、センサ素子１００を駆動させることにより行う。

すなわち、一方の第４の端子２４４を介して各素子領域の素子形成層２２０ａに電圧（発振出力）を印加する。これにより、半導体素子２００が駆動信号を生成し、当該駆動信号がセンサ素子１００に出力される。また、他方の第４の端子２４４を介してセンサ素子１００の振動状態に基づく検出信号を取得する。そして、取得された検出信号によりセンサ素子１００の振動状態を確認しつつ、適宜レーザ加工を行う。

続いて、図２３を参照し、第１の面２０１ｂ上に、被覆部３００ａを形成する（ＳＴ１０９）。
まず、センサ素子１００と第１の面２０１ｂとの間隙に、アンダーフィル材３２２ａを充填する。アンダーフィル材３２２ａは、図示しないディスペンサ等から第１の面２０１ｂ上のセンサ素子１００の周囲に供給され、硬化される。アンダーフィル材３２２ａは、完成後の樹脂部３２２を構成する。
次に、枠体１０２上に封止板３２１を配置する。封止板３２１は、接着材等を介して配置されてもよい。また、後述するように、封止板３２１には複数の貫通孔３２３が形成される。
そして、第１の面２０１ｂ上及びセンサ素子１００上に、ガラスエポキシ樹脂等の絶縁性樹脂からなる第１の膜３１１ａを形成する。第１の膜３１１ａは、モールド成形法により形成されてもよいし、あるいは、スクリーン印刷法、スピンコート法、ポッティング法等の塗布法を採用してもよい。そして、第１の膜３１１ａを硬化させる。第１の膜３１１ａが熱硬化樹脂であるエポキシ樹脂を含む場合には、熱処理を施すことで当該樹脂を硬化させることが可能である。
さらに、スクライブラインＬに沿って、第１の膜３１１ａの一部に溝３１３ａを形成する。溝３１３ａの形成方法としては、レーザ加工やダイサ等を用いて形成してもよく、あるいはエッチング法により形成してもよい。
そして、溝３１３ａを含む第１の膜３１１ａ上に導電性材料を含む第２の膜３１２ａを形成する。第２の膜３１２ａは、Ａｇペースト等の導電性樹脂を用いる場合には、塗布法により形成されてもよい。あるいは、スパッタ法や蒸着法等により、金属膜を形成してもよい。なお第２の膜３１２ａは、第１の膜３１１ａの上面のみならず、側面にも形成されてもよい。

なお、溝３１３ａの他に、第３の端子２４３ａ上に達する溝を形成してもよい。これにより、第２の膜３１２ａと第３の端子２４３ａとの導通を確保し、被覆膜３００をグランド電位に維持することが可能な構成とすることができる。

また、第１の膜３１１ａの硬化処理の前に、空間部Ｓ内を減圧し、樹脂材料のボイド（気泡）を除去してもよい。当該処理は、樹脂供給後の半導体素子ウェーハ２００ｂを真空チャンバ等に搬送し、当該真空チャンバ内の圧力を所定の減圧雰囲気となるまで低下させ、その後大気雰囲気に回復する。当該処理を繰り返すことで、ボイドを除去することができる。

さらに上記処理により、ボイドの除去に加えて、制御基板等への実装時におけるリフロー工程等でセンサデバイス１が加熱された場合であっても、空間部Ｓの空気の膨張による被覆膜３１０の破損等を防止することができる。また、空間部Ｓの温度変化による圧力変化を抑制し、振動子部１０３の振動モードを安定とすることができる。

ここで、本実施形態において、封止板３２１に貫通孔３２３が形成される。これにより、上記空間部Ｓ内の減圧時において、貫通孔３２３を介して空間部Ｓ内を真空引きすることができる。貫通孔３２３は、例えばウェットエッチング法、ドライエッチング法、ドリル等の工具による機械的な穿孔等の方法を用いて形成することができる。また貫通孔３２３は、封止板３２１が枠体１０２上に配置された後に形成されてもよく、あるいは予め形成されていてもよい。前者の場合には、貫通孔３２３は、仮にエッチャントや工具が空間部Ｓへ漏出又は突出したとしても、振動子部１０３の振動モードへの影響が小さい位置に形成することができる。

続いて、支持基板Ｓ１を除去する（ＳＴ１１０）。支持基板Ｓ１がＵＶテープからなる接着材で接合されている場合には、支持基板Ｓ１側から紫外線を照射する。これにより、接着材の粘着力が失われることで、支持基板Ｓ１を容易に除去することができる。

なお、支持基板Ｓ１の除去前に、支持基板Ｓ１と反対側の被覆部３００ａ上に基板保護用の粘着テープＳ２（図２４参照）等を貼り付けてもよい。これにより、支持基板Ｓ１を除去した場合であっても、次工程の個片化の際に各素子領域の分散を抑制し、取り扱い性を高めることができる。

最後に、図２４を参照し、半導体素子ウェーハ２００ｂを素子領域毎に個片化する（ＳＴ１１１）。なお、図２４では、図２３の上下を反転させた態様を示す。

本工程では、スクライブラインＬに沿って、例えば支持基板Ｓ１を除去した半導体素子ウェーハ２００ｂの第２の面２０２ａ上から反対側の被覆部３００ａまで（粘着テープＳ２に達するまで）ダイシングする。これにより、半導体素子ウェーハ２００ｂが個片化され、複数のセンサデバイス１が完成する。本工程におけるダイシングの方法は特に限定されず、エッチング法等を用いてもよいし、あるいはダイサや、レーザ照射等による機械的なダイシングも可能である。

本工程により、センサデバイス１が作製される。その後、各センサデバイス１が真空吸着装置等によってピックアップされ、それぞれ所定の制御基板等へ実装される。

以上のように、本実施形態によれば、センサ素子１００の調整工程において、レーザ光を照射した場合であっても、センサ素子１００と非能動面である第１の面２０１ａが対向しているため、素子形成層２２０ａがレーザ光によって破壊される可能性が非常に低い。したがって、半導体素子２００（半導体素子ウェーハ２００ｂ）上へセンサ素子１００を実装した状態で、当該工程を行うことが可能となる。さらに、当該工程の際に電極を接続することが可能な第４の端子２４４が設けられているため、電子機器の制御基板等へ実装される前にセンサ素子１００の振動モードを確認することが可能となる。

また、被覆板３２１に貫通孔３２３が形成されるため、空間部Ｓ内を所定の減圧雰囲気に維持することが可能となる。これにより、センサデバイス１の制御基板等への実装時におけるリフロー工程等で加熱された場合であっても、空間部Ｓの空気の膨張による被覆膜３１０の破損等を防止することができる。また、空間部Ｓの温度変化による圧力変化を抑制し、振動子部１０３の振動モードを安定に維持することができる。

さらに、支持基板Ｓ１を除去する工程の後に個片化することができるため、支持基板Ｓ１を再度利用することができる。これにより、製造コストを低減し、かつ廃棄物の減量にも寄与することができる。

＜第２の実施形態＞
図２５は、本技術の第２の実施形態を示す概略断面図である。本実施形態では、第１の実施形態の構成および作用と同様な部分についてはその説明を省略または簡略化し、第１の実施形態と異なる部分を中心に説明する。

本実施形態に係るセンサデバイス１Ａは、第１の実施形態の被覆部３００と異なる構成の被覆部３００Ａを有する。したがって、以下、被覆部３００Ａを中心に説明する。

被覆部３００Ａは、本実施形態において、第１の面２０１上に配置されセンサ素子１００を被覆することが可能な蓋部３１０Ａを有する。蓋部３１０Ａは、略直方体の蓋状に構成され、例えば４２アロイ（ニッケル（Ｎｉ）４２％、鉄（Ｆｅ）５７％、銅（Ｃｕ）等の微量の添加物等からなる合金）、洋白（Ｃｕ、亜鉛（Ｚｎ）、Ｎｉからなる合金）、アルミニウム（Ａｌ）等の金属材料で構成されてもよい。この場合は、例えば金属板等を絞りだして形成される。あるいは蓋部３１０Ａとして、略直方体状に形成されたＳｉやセラミックス（Ａｌ_２Ｏ_３等）の内面又は外面にスパッタ法や蒸着法により金属膜を形成したものを採用してもよい。

また蓋部３１０Ａは、第１の実施形態に係る封止板３２１と同様に、図示しない貫通孔を設けることができる。これにより、実装時におけるリフロー工程等における、空間部の空気の膨張を抑制し、蓋部３１０Ａの破損を抑制することが可能となる。

蓋部３１０Ａは、第１の再配線層２４０の第３の端子２４３に接合される。接合方法は特に限定されず、例えば半田接合や導電性接着材を用いた接着等を適宜採用することができる。これにより、蓋部３１０Ａと第３の端子２４３とを電気的、機械的に接合することができる。したがって、第１の実施形態に係る被覆部３００と同様に、被覆部３００Ａをグランド電位に維持することができ、より安定的にシールド効果を発揮することが可能となる。

また、被覆部３００Ａは、蓋部３１０Ａの周囲に、図示しない封止樹脂膜を形成してもよい。これにより、センサデバイス１Ａとしての強度及び取り扱い性を高めることができる。

さらに、半導体素子２００が、第１の面２０１の第２の領域２０１２に、アンダーフィルとしての樹脂層を充填してもよい（図３１参照）。これにより、第１の端子２４１とセンサ素子１００の端子部１１４との接合強度を高めるとともに、被覆部３００Ａが上記封止樹脂膜を有する場合に、当該封止樹脂の第１の領域２０１１への流入を抑制することができる。

また、センサ素子１００のベース部８１上と蓋部３１０Ａとを当接させることで、上記封止樹脂の空間部Ｓへの流入を抑制することができる。

センサデバイス１Ａは、センサデバイス１とほぼ同様に製造することができる。異なる点としては、被覆部３００Ａを形成する工程が、第１の面２０１上に被覆部３００Ａを接合する点である。さらに、支持基板Ｓ１を除去する工程の前に個片化する工程を行ってもよいし、半導体素子ウェーハ上にスクライブラインＬに沿った溝を形成する場合には、当該溝内に樹脂材料を充填しなくてもよい。

以上より、本実施形態に係る被覆部３００Ａによっても、センサ素子１００に対するカバーとしての機能及び遮光機能を発揮することができる。これにより、センサデバイス１Ａの取り扱い性を高め、かつセンサ特性を安定的に維持することができる。

＜第３の実施形態＞
図２６〜図３０は本技術の第３の実施形態に係るセンサデバイス１Ｂを示す図である。本実施形態では、第１の実施形態の構成および作用と同様な部分についてはその説明を省略または簡略化し、第１の実施形態と異なる部分を中心に説明する。

図２６は、センサデバイス１Ｂの概略斜視図、図２７Ａは概略平面図、図２７Ｂは図２７Ａの［Ａ］−［Ａ］方向から見た概略断面図である。なお、図２７Ｂにおいて、半導体素子２００Ｂは一点破線で概形のみ示している。センサデバイス１Ｂは、本実施形態において、赤外線検出素子として構成される複数のセンサ素子１００Ｂと、半導体素子２００Ｂとを有し、赤外線撮像素子として機能する。すなわち、センサデバイス１Ｂは、電子機器としての赤外線撮像装置に搭載される。

半導体素子２００Ｂは、第１の実施形態に係る半導体素子２００と同様の構成を有する。すなわち半導体素子２００Ｂは、センサ素子１００Ｂが実装される第１の端子２４１Ｂを有し非能動面である第１の面２０１Ｂと、外部接続用の第２の端子２５１Ｂを有し能動面である第２の面２０２Ｂと、第１の面２０１Ｂと第２の面２０２Ｂとを電気的に接続するビア２３０Ｂとを有する。なお、半導体素子２００Ｂは、各センサ素子１００Ｂに対応する複数の素子領域が形成されていてもよい。

複数のセンサ素子１００Ｂは、半導体素子２００Ｂの第１の面２０１Ｂ上に、ｍ×ｎ行のアレイ状に配列されている。これにより、各センサ素子１００Ｂが１画素に対応し、ｍ×ｎ個に他画素化した赤外線撮像素子を構成することができる。図２６、図２７に示す例では、３×３個の例を示すが、例えばｍ、ｎをそれぞれ数十〜数百として、２次元状に数百〜数十万個のセンサ素子１００Ｂを配列することも可能である。このような構成により、高画素数で解像度の高い赤外線像を撮像することが可能となる。

ここで、赤外線検出素子は、動作原理から、熱型と量子型に分類され、さらに熱型は焦電型、マイクロボロメータ型、サーモパイル型に分類される。本実施形態に係るセンサ素子１００Ｂは、いずれの赤外線検出素子であってもよいが、以下においては、焦電型の赤外線検出素子として説明する。

［センサ素子］
図２８は、センサデバイス１Ｂの要部の概略断面図である。図２８及び図２７を参照し、センサ素子１００Ｂは、所定の物理量として所定波長の電磁波の吸収量を検出することが可能な検出部１０１Ｂと、検出部１０１Ｂを支持し第１の端子２４１Ｂに接続される支持部１０２Ｂとを有する。本実施形態において、「所定波長の電磁波」は、波長が５μｍ〜１０００μｍ程度の遠赤外線とすることができる。また図中の白抜きの矢印は検出部１０１Ｂへ入射する赤外線を示し、空間部ＳＢに示す矢印は検出部１０１Ｂを透過し、かつ後述する反射層２６１Ｂによって反射する赤外線を模式的に示す。

検出部１０１Ｂは、本実施形態において、赤外線の吸収に基づいて信号を出力する画素部として構成される。すなわち検出部１０１Ｂは、赤外線の吸収に基づく温度変化を電気的な信号に変換する熱電変換層１２３Ｂと、熱電変換層１２３Ｂを挟んで相互に対向して形成される第１の電極１２１Ｂ及び第２の電極１２２Ｂを有する。検出部１０１Ｂは、Ｚ軸方向から見た平面視において略矩形状に構成され、４つの角部において支持部１０２Ｂの支柱部１２３Ｂに支持される。検出部１０１Ｂは、支持される４つの支持部１０２Ｂのうち、１つの支持部１０２Ｂの後述するビア１１３Ｂと電気的に接続される。

熱電変換層１２３Ｂは、本実施形態において、赤外線の吸収による温度変化によって自発分極が変化し、表面電荷を発生することが可能な焦電材料で構成される。当該焦電材料としては、例えばＰＺＴやチタン酸鉛、タンタル酸リチウム、ビスマスフェライト、ＢｉＭｇＯ_３、ＢｉＺｎＯ_３等の無機材料や、三硫化グリシン（ＴＧＳ）、ポリビニリデンジフロライド等の有機材料を用いることができる。また熱電変換層１２３Ｂの厚みは特に限定されず、例えば０．５〜１０μｍ程度とすることができる。

第１の電極１２１Ｂは、例えば検出部１０１Ｂを支持する支持部１０２Ｂのうち１つの支持部１０２Ｂのビア１１３Ｂと電気的に接続され、熱電変換層１２３Ｂの自発分極によって発生した表面電荷を検出信号として出力する。第２の電極１２２Ｂは、例えば図示しないグランド端子等に接続され、グランド電位に維持される。なお、センサデバイス１Ｂの複数の第２の電極１２２Ｂは、共通のグランド端子に接続されていてもよい。第１及び第２の電極１２１Ｂ，１２２Ｂは、例えばＣｒ、Ｐｔ，Ｔｉ等の金属で構成される。

さらに検出部１０１Ｂは、第１及び第２の電極１２１Ｂ，１２２Ｂ上にそれぞれ配置された、図示しない熱吸収層を有してもよい。熱吸収層は、例えばシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜、ＳｉＣ膜、又はそれらの膜のうち少なくとも２つを組み合わせた積層膜であってもよい。あるいは、熱吸収層として、トリポーラスカーボンやグラフェン等の有機系材料も使用することができる。このような熱吸収層を設けることで、より効率よく熱電変換層１２３Ｂに熱を伝達することができる。また、熱吸収層が絶縁材料からなる場合には、当該熱吸収層を検出部１０１Ｂの絶縁保護膜として機能させることもできる。

支持部１０２Ｂは、第１の支持層１１１Ｂと、第２の支持層１１２Ｂと、ビア１１３Ｂとを有する。支持部１０２Ｂは、ビア１１３Ｂと、第１及び第２の支持層１１１Ｂ，１１２Ｂの積層構造とにより、検出部１０１Ｂと半導体素子２００Ｂとの間に空間部ＳＢを設けるように構成される。これにより、検出部１０１Ｂを熱的に絶縁された構成とすることができる。また、第２の支持層１１２Ｂを所定の厚みに調整することにより、空間部ＳＢの厚み（高さ）を調整することが可能となる。

ビア１１３Ｂは、上述のように、検出部１０１Ｂの４つの角部に配置され、各ビア１１３Ｂが、１つの検出部１０１Ｂの第１の電極１２１Ｂと、当該検出部１０１Ｂに対応する第１の端子２４１Ｂとを接続することが可能に構成される。ビア１１３Ｂは、Ｃｕ，Ｎｉ，Ｔｉ等の導電性材料で構成される。なお、ビア１１３Ｂの外周面側に絶縁膜１１４Ｂを設けてもよい。これにより、第２の電極層１２２Ｂや熱電変換層１２３Ｂ等とビア１１３Ｂとの絶縁性を確保することができる。

第１の支持層１１１Ｂは、半導体素子２００Ｂの第１の面２０１Ｂ上に配置される。第２の支持層１１２Ｂは、第１の支持層１１１Ｂ上に配置され、さらに第２の支持層１１２Ｂ上には検出部１０２Ｂが配置される。すなわち、ビア１１３Ｂの上部と第２の支持層１１２Ｂとによって検出部１０２Ｂの角部を挟持するように構成される。なお、第１の支持層１１１Ｂ及び第２の支持層１１２Ｂの材料は特に限定されないが、例えばシリコン酸化物やシリコン窒化物等の絶縁材料で構成される。第１及び第２の支持層１１１Ｂ，１１２Ｂの積層構造の厚みは、例えば１〜５μｍ程度とすることができる。

上記構成の支持部１０２Ｂの厚みは特に限定されないが、例えば第１の実施形態と同様に、半導体素子２００Ｂより大きい厚みを有する。これにより、空間部ＳＢの厚みを十分に確保することができるとともに、センサデバイス１Ｂの強度を高めることが可能となる。

図２９は、第１及び第２の支持層１１１Ｂ，１１２Ｂが露出するように、検出部１０１Ｂ及びビア１１３Ｂを取り除いた態様の概略平面図である。

第１の支持層１１１Ｂは、例えば各検出部１０１Ｂの境界に沿って格子状に形成される。第２の支持層１１２Ｂは、例えばビア１１３Ｂの周囲を取り囲むように環状に形成される。なお、第１及び第２の支持層１１１Ｂ，１１２Ｂには、図示はしないが、第２の電極１２２Ｂとグラウンド端子等とを接続する図示しない接続孔が形成されていてもよい。

図２９には、第１の支持層１１１Ｂに囲まれた領域に配置された、半導体素子２００Ｂの凹部２６０Ｂがそれぞれ示されている。以下、半導体素子２００Ｂについて説明する。

［半導体素子］
図２８及び図２９を参照し、本実施形態に係る半導体素子２００Ｂは、第１の実施形態と同様にＩＣ部品として構成され、センサ素子１００Ｂからの出力に基づいて種々の演算処理を行い、あるいはセンサ素子１００Ｂの制御、センサデバイス１Ｂが搭載される制御基板等への出力等を行う。異なる点としては、第１の実施形態の製造工程で説明した半導体素子ウェーハ状に構成され、各素子領域が１画素としての各検出部１０１Ｂの信号処理を行う点と、凹部２６０Ｂに配置された反射層２６１Ｂを有し、検出部１０１Ｂを透過した赤外線を検出部１０１Ｂ側へ反射することが可能に構成される点である。以下、凹部２６０Ｂの構成を中心に説明する。

凹部２６０Ｂは、検出部１０１Ｂに対向して第１の面２０１Ｂに形成される。凹部２６０Ｂは、本実施形態において、第１の再配線層２４０Ｂの配線保護膜２４６Ｂが除去され、さらに基板本体２１０Ｂに所定の凹面を設けることで形成される。例えば凹部２６０Ｂは、放物曲面の凹面を有する。これにより、反射した赤外線を熱電変換層１２３Ｂの中心へ集光することが可能となり、反射光の指向性を高めることができる。

反射層２６１Ｂは、第１の面２０１Ｂに形成され、例えば凹部２６０Ｂの凹面上に形成される。反射層２６１Ｂは、本実施形態において、遠赤外線を反射可能に構成され、例えばＡｕ膜で構成される。なお、反射層２６１Ｂは、検出部１０１Ｂが検出可能な波長の電磁波を反射することが可能であればよく、当該電磁波の反射率の高い材料を選択することができる。

また、反射層２６１Ｂを配置する際の凹部２６０Ｂの深さは、空間部ＳＢの厚み、すなわち反射層２６１Ｂと熱電変換層１２３Ｂまでの距離を鑑みて設定することができる。すなわち、凹部２６０Ｂと熱電変換層１２３Ｂとの距離が、凹部２６０Ｂで反射される所定波長の赤外線が干渉により強め合うような光学的距離となるように構成することができる。これにより、より効率的に反射光を吸収することができる。具体的には、反射層２６１Ｂと熱電変換層１２３Ｂとの距離ｄは、赤外線の波長をλとした場合に、
ｄ＝ｍ×λ／４ （ｍは次数であり、ｍ＝１，２，…）
とすることができる。例えば、波長λ＝１０μｍの遠赤外線の場合には、ｍ＝１として、反射層２６１Ｂの最下部と熱電変換層１１４Ｂとの距離を２．５μｍと設定することができる。なお、上記式は、反射層２６１Ｂを完全反射膜と仮定して導出している。

以上のような構成のセンサデバイス１Ｂは、上述のように赤外線撮像素子として、赤外線撮像装置に搭載される。以下、当該装置において、センサデバイス１Ｂが、赤外線の吸収量を検出する動作例について説明する。

［センサデバイスの動作例］
センサデバイス１Ｂが搭載された赤外線撮像装置には、検出部１０１Ｂに対向して、図示しない光学レンズや光チョッパ等が配置される。光チョッパは、入射する赤外線を周期的に制御するシャッタ機能を有し、撮像対象が停止している場合であっても検出部１０１Ｂの温度変化を生じさせ、適切な画像信号の取得を可能とする。なお、当該周期は赤外線撮像装置において設定されるフレームレートに相当し、例えば当該フレームレートが３０ｆｐｓの場合、当該周期は３０Ｈｚとする。

まず、被写体から発せられた赤外線が光チョッパ及び光学レンズによって制御され、各検出部１０１Ｂへ入射する。そして、第１の電極１２１Ｂ及び熱吸収層に一部の赤外線が吸収されて温度変化が生じ、それによって各熱電変換層１２３Ｂに表面電荷が発生する。例えば、光学設計によっては、被写体の温度が１Ｋ（ケルビン）異なる場合、熱電変換層１２３Ｂの検出すべき温度差分は、０．０００１Ｋ程度となり得る。すなわち、各熱電変換層１２３Ｂは、非常に微小な温度差分を検出することが求められる。

一方、検出部１０１Ｂで吸収されずに透過してしまった赤外線は、反射層２６１Ｂで反射する。これにより、当該反射した赤外線は第２の電極１２２Ｂ及び熱吸収層に吸収され、熱電変換層１２３Ｂの電荷発生に寄与する。したがって、反射層２６１Ｂにより、赤外線の利用効率を高め、センサデバイス１Ｂの検出感度を高めることが可能となる。

各熱電変換層１２３Ｂによって発生した電荷は、第１の電極１２１Ｂ及び対応する支持部１０２Ｂのビア１１３Ｂを介して、半導体素子２００Ｂの各素子領域の第１の端子２４１Ｂへ流れる。さらに、第１の端子２４１Ｂから半導体素子２００Ｂのビア２３０Ｂを介して素子形成層２２０Ｂの回路内へ流れる。そして、当該各熱電変換層１２３Ｂから発生した電荷は、当該回路内においてそれぞれ電圧信号に変換され、各画素毎の信号処理に供される。

このように、センサデバイス１Ｂは、各画素に対応する熱電変換層１２３Ｂ毎に赤外線吸収量に基づく信号を生成し、出力する。赤外線撮像装置は、これらの信号を制御することで、温度イメージ画像信号を生成することが可能となる。

以上のように、本実施形態によれば、センサ素子１００Ｂに対向する半導体素子２００Ｂの第１の面２０１Ｂが非能動面であることから、素子形成層２２０Ｂを破壊することなく、所定形状の凹部２６０Ｂを形成することが可能となる。このような凹部２６０と支持部１０２Ｂとにより、半導体素子２００Ｂと検出部１０１Ｂとの間の空間部ＳＢを十分に確保し、素子形成層２２０Ｂにおいて発生した熱の検出部１０１Ｂへの伝達を抑制することができる。したがって、上述のように非常に微弱な温度差分を検出することが要求される検出部１０１Ｂの熱的絶縁性を高め、検出精度を高めることが可能となる。

さらに、凹部２６０Ｂに反射層２６１Ｂを配置することができるため、赤外線の利用効率を高め、センサ感度を向上させることが可能となる。例えば、反射層２６１Ｂを設けない場合、赤外線利用効率が７０％であるとすると、残りの３０％の赤外線は透過することとなる。この透過した赤外線を反射層２６１Ｂによって反射させることで、赤外線利用効率を約１００％に向上させることが可能である。この例では、反射層２６１Ｂを設けることで、センサ感度を約４３％向上させることができる。

また、凹部２６０Ｂが基板本体２１０Ｂに形成されることから、凹部２６０Ｂの形状の自由度を高めることが可能となる。すなわち、反射された赤外線の指向性を高め、かつ干渉により強め合うように凹部２６０Ｂの形状を調整することが可能となる。したがって、センサ感度をより向上させることが可能となる。

また、本実施形態で用いた遠赤外線は、Ｓｉにおける透過率が高いため、基板本体２１０Ｂを透過しやすい。そこで、反射層２６１Ｂを設けることで、遠赤外線を遮断し、素子形成層２２０Ｂへの影響を抑制することも可能となる。

＜第４の実施形態＞
図３０は本技術の第４の実施形態に係るセンサデバイス１Ｃを示す概略断面図である。本実施形態では、第１の実施形態の構成および作用と同様な部分についてはその説明を省略または簡略化し、第１の実施形態と異なる部分を中心に説明する。

センサデバイス１Ｃは、本実施形態において、圧力検出素子として構成されるセンサ素子１００Ｃと、半導体素子２００とを有し、圧力センサとして図示しない電子機器に搭載されることが可能に構成される。なお、半導体素子２００は、第１の実施形態に係る半導体素子２００と略同一に構成され得るため、同一の符号を付して説明する。

センサ素子１００Ｃは、例えば静電容量検出型の圧力検出素子として構成される。すなわちセンサ素子１００Ｃは、所定の物理量として圧力の変化量を検出することが可能な検出部１０１Ｃと、検出部１０１Ｃを支持し半導体素子２００の第１の端子２４１に接続される支持部１０２Ｃとを有する。検出部１０１Ｃは、センサ素子１００Ｃの中央部に形成され、可動部１０３Ｃを有する。支持部１０２Ｃは、周縁部に形成される。以下、センサ素子１００Ｃの構成について説明する。

センサ素子１００Ｃは、第１の層１１１Ｃと、第２の層１１２Ｃと、第１及び第２の層１１１Ｃ，１１２Ｃに挟持される隔膜１１３Ｃとを有する。本実施形態において、可動部１０３Ｃは、隔膜１１３Ｃを含む。また、センサ素子１００Ｃは、隔膜１１３Ｃと第１の層１１１Ｃとの間の閉鎖された第１の空間部ＳＣ１と、隔膜１１３Ｃと第２の層１１２Ｃとの間の開放された第２の空間部ＳＣ２とをさらに有し、隔膜１１３Ｃによってこれらの空間部ＳＣ１，ＳＣ２が区画される。センサ素子１００Ｃは、第１の空間部ＳＣ１内を基準圧力とし、第１及び第２の空間部ＳＣ１，ＳＣ２の圧力差に基づく隔膜１１３Ｃの変位を静電的に検出することで、開放された第２の空間部ＳＣ２側の圧力を検出することが可能に構成される。

隔膜１１３Ｃは、第１の層１１１Ｃと第２の層１１２Ｃとに端部が支持され、中央部が変位可能に構成される。隔膜１１３Ｃの材料は、金属、セラミックス、Ｓｉ等の導電性を有する材料が採用される。

第１の層１１１Ｃ及び第２の層１１２Ｃは、いずれも、ガラス等の絶縁材料で構成され、本実施形態において、中央部に第１及び第２の貫通孔１１１Ｃａ，１１２Ｃａをそれぞれ有する。第１の貫通孔１１１Ｃａにより、第１の空間部ＳＣ１を凹部２６０Ｃ側へ連通させることができる。第２の貫通孔１１２Ｃａにより、第２の空間部ＳＣ２を外部圧力に開放することができる。

第１の層１１１Ｃ及び第２の層１１２Ｃは、それぞれ、隔膜１１３Ｃに対向する第１の電極１２１Ｃ及び第２の電極１２２Ｃをそれぞれ有する。第１及び第２の電極１２１Ｃ，１２２Ｃは、それぞれ隔膜１１３Ｃと容量結合が可能に構成され、これらの容量結合変化量をそれぞれ検出することで、隔膜１１３Ｃの変位を静電的に検出する。また第１及び第２の電極１２１Ｃ，１２２Ｃの構成は特に限定されず、例えば図３０に示すように、上記貫通孔の周囲を被覆するように形成される。

また、第１の層１１１Ｃは、第１の端子２４１と電気的に接合される図示しない端子部を有する。当該端子部は、第１の電極１２１Ｃ及び第２の電極１２２Ｃにそれぞれ接続される。また、第１の層１１１Ｃは、半導体素子２００の第１の面２０１との間を封止する封止部１１４Ｃを有していてもよい。これにより、第１の空間部ＳＣ１を密閉空間として構成することができ、第１の空間部ＳＣ１の圧力を一定に保持することができる。封止部１１４Ｃは、図２５に示すように、第１の層１１１Ｃの周縁に沿って形成され第１の面２０１と当接する突出部として構成されてもよいし、第１の層１１１Ｃと第１の面２０１との間隙を埋めるように充填された樹脂材料やシール部材等によって構成されてもよい。

なお、検出部１０１Ｃは、隔膜１１３Ｃと、第１及び第２の電極１２１Ｃ，１２２Ｃとを含む。支持部１０２Ｃは、隔膜１１３Ｃを支持する第１及び第２の層１１１Ｃ，１１２Ｃの周縁部を含む。

上記構成により、隔膜１１３Ｃは、基準圧力に維持される第１の空間部ＳＣ１と第２の空間部ＳＣ２との圧力差に基づいてＺ軸方向に変位する。当該変位は、第１の電極１２１Ｃ及び第２の電極１２２Ｃ各々との間の容量結合変化量として検出されるため、センサデバイス１Ｃは、当該容量結合変化量に基づいて、外部圧力としての第２の空間部ＳＣ２の圧力を検出することが可能となる。

なお、上記構成の支持部１０２Ｃは、本実施形態において、半導体素子２００Ｃより大きい厚みを有する。これにより、センサデバイス１Ｃの強度を高めることが可能となる。

また半導体素子２００は、検出部１０１Ｃと対向する凹部２６０を有する。これにより、第１の空間部ＳＣ１の容積を増加させ、長期間の使用により第１の空間部ＳＣ１内に発生し得る微量のガス等の影響を緩和することが可能となる。したがって、第１の空間部ＳＣ１の基準圧力を安定的に維持することが可能となり、センサ素子１００Ｃの検出精度を維持することが可能となる。

また半導体素子２００は、第１の実施形態と同様に、第１の面２０１に配置された制振部材２６１を有してもよい。これにより、隔膜１１３Ｃの変位による微小な振動を抑制し、センサ素子１００Ｃの検出精度を安定的に維持することが可能となる。

以上、本技術の実施形態について説明したが、本技術はこれに限定されることはなく、本技術の技術的思想に基づいて種々の変形が可能である。

図３１は、第２の実施形態の変形例に係るセンサデバイス１Ｄの概略断面図であり、図３２は、センサデバイス１Ｄの第１の面２０１Ｄの概略平面図である。なお、図３１，３２において、第２の実施形態と同一の構成については同一の符号を付して説明する。

センサデバイス１Ｄの半導体素子２００Ｄは、第１の面２０１Ｄとセンサ素子１００との間に配置された凸部２７０Ｄを有する。凸部２７０Ｄは、第１の面２０１Ｄとセンサ素子１００との間の間隙の大きさを規制する規制部として機能する。具体的には、凸部２７０Ｄは、環状の凸状構造であり、第１の面２０１Ｄから約３０μｍの高さで形成される。これにより、半田バンプの潰れ量によらず、第１の面２０１Ｄとセンサ素子１００との間隙を確実に確保することが可能となる。これにより、振動子部１０３の動作を妨げることなく、センサ素子１００を安定的に駆動させることが可能となる。

凸部２７０Ｄの材料は特に限定されないが、例えばフィルムレジストや液状レジストで構成することができる。また、凸部２７０Ｄは、例えばフィルムレジストであれば貼付後にエッチング、液状レジストであればスピンコート後に乾燥ベーク後にエッチング法等により形成することができる。

さらに、凸部２７０Ｄは、以下に説明するように、樹脂層２０１３Ｄの流入防止部として機能してもよい。

図３１に示すように、第１の面２０１Ｄは、検出部１０１と対向する第１の領域２０１１Ｄと、第１の端子２４１が形成され第１の領域２０１１Ｄに隣接する第２の領域２０１２Ｄとを有する。上記樹脂層２０１３Ｄは、第１の端子２４１及び端子部１１４間の接合強化やこれらの端子の保護のために形成されるアンダーフィルとして機能し、第２の領域２０１２とセンサ素子１００との間に形成される。この場合に、凸部２７０Ｄは、第１の面２０１に配置され樹脂層２０１３Ｄの第１の領域２０１１への流入を防止する流入防止部として機能することができる。

なお、上記流入防止部として機能する構成としては、凸部に限定されず、例えば第１の面２０１に環状に形成された溝部であってもよい。これにより、樹脂層２０１３Ｄを構成する樹脂材料が溝部に流れ込むことで、第１の領域２０１１への流入を防止することが可能となる。

さらに、上記流入防止部は、環状の構成に限定されず、例えば第１の端子２４１に沿って形成された４つの壁状等に構成されていてもよい。

また、流入防止部としての溝部を形成する場合には、第１の端子部２４１上に形成された半田バンプが、上記規制部として機能するように構成されてもよい。当該半田バンプは、上述の実施形態において説明したように、例えば半田ボールやクリーム半田とすることができる。例えば半田ボールの場合には、Ｃｕ等の芯部（コア）の周囲に半田層が形成された構成とすることで、当該芯部により、第１の面とセンサ素子との間の間隙の大きさを規制することができる。また、クリーム半田の場合でも、例えば第１の端部２４１の大きさを調整し、あるいはスクリーン印刷時に用いるスクリーンマスクの厚みを調整することで、クリーム半田の体積を調整し、第１の面とセンサ素子との間の間隙の大きさを規制することができる。

なお、上記規制部及び上記流入防止部は、第２の実施形態に限定されず、他の第１、第３及び第４の実施形態にも適用され得る。

以上の実施形態においては、いずれも半導体素子に凹部が形成されることとしたが、形成されない構成としてもよい。また、この場合であっても、第１、第２及び第４の実施形態において、半導体素子が、第１の面に配置され可動部（振動子部）の動作に基づく半導体素子及びセンサ素子の振動を抑制することが可能な制振部材を有していてもよい。あるいは、第３の実施形態において、半導体素子が、第１の面に形成され検出部が検出可能な所定波長の電磁波を反射可能な反射層を含んでいてもよい。

また、以上の実施形態において、半導体素子が凹部を有すると説明したが、凹部を有しない構成としてもよい。また、第１、第２及び第４の実施形態において、半導体素子が制振部材を有すると説明したが、有しない構成としてもよい。あるいは、第３の実施形態において、反射層を有すると説明したが、有しない構成としてもよい。

さらに、第１、第２及び第４の実施形態において、制振部材を配置する場合に、凹部に配置されると説明したが、凹部に限定されず、第１の面に適宜配置することができる。あるいは、第３の実施形態において、反射層が形成される場合に、凹部に形成されると説明したが、凹部に限定されず、第１の面に適宜形成することができる。

さらに以上の実施形態において、配線設計上可能であれば、半導体素子が第１及び第２の再配線層を有しない構成とすることができる。

また、第１及び第２の実施形態において、センサデバイスが、半導体素子の第１の面に配置され検出部と対向する反射膜を有していてもよい。これにより、レーザ加工によるセンサ特性の調整工程において、レーザ照射による半導体素子への影響をより低減することが可能となる。また反射膜の材料としては、上記工程で用いる波長のレーザ光の反射率が高い材料を適宜選択することができる。また、反射膜は、半導体素子に凹部が形成される場合は、凹部に形成されていてもよい。

なお、図３２においては、グランド配線２４５Ａが凹部２６０と凸部２７０Ｄとの間にベタ膜状に形成されている。グランド配線２４５Ａをこのように形成することで、レーザ光の反射膜として機能させることができる。

また、第３、第４の実施形態においても、センサデバイスが被覆部を有していてもよい。これにより、センサデバイスとしての取り扱い性を高めることができる。また、被覆部に電磁シールド機能を付与することも可能となり、センサデバイスの信頼性を高めることができる。

また、以上の実施形態において、半導体素子の厚みがセンサ素子の支持部の厚みよりも小さいと説明したが、この構成に限定されず、半導体素子の厚みがセンサ素子の支持部の厚みと同程度もしくはより大きく構成されてもよい。

さらに、以上の実施形態においては、センサデバイスが振動型ジャイロセンサ、赤外線撮像素子及び圧力センサとして説明したが、これらに限定されない。例えば、加速度センサ、地磁気センサ、可視光線を検出可能な撮像素子等のセンサデバイスとして構成することが可能である。また、上記センサのうちの２以上のセンサを複合化した複合化センサとしても構成することができる。

なお、本技術は以下のような構成も採ることができる。
（１）センサ素子と、
上記センサ素子が実装される第１の端子を有し非能動面である第１の面と、外部接続用の第２の端子を有し能動面である第２の面と、上記第１の面と上記第２の面とを電気的に接続するビアとを有する半導体素子と
を具備するセンサデバイス。
（２）（１）に記載のセンサデバイスであって、
上記センサ素子は、
所定の物理量を検出することが可能な検出部と、
上記検出部を支持し上記第１の端子に接続される支持部とを有する
センサデバイス。
（３）（２）に記載のセンサデバイスであって、
上記半導体素子は、上記検出部に対向して上記第１の面に形成された凹部をさらに有する
センサデバイス。
（４）（２）に記載のセンサデバイスであって、
上記検出部は、可動部を有し、
上記センサ素子は、上記可動部の動作状態に基づいて上記所定の物理量に応じた信号を出力することが可能に構成される
センサデバイス。
（５）（４）に記載のセンサデバイスであって、
上記センサ素子は、上記可動部の振動状態の変化に基づいて角速度に関する信号を出力するように構成される
センサデバイス。
（６）（４）に記載のセンサデバイスであって、
上記可動部は、隔膜を含み、
上記センサ素子は、上記隔膜の変形に基づいて圧力に関する信号を出力することが可能に構成される
センサデバイス。
（７）（４）から（６）のうちのいずれか１つに記載のセンサデバイスであって、
上記半導体素子は、上記可動部に対向して上記第１の面に形成された凹部をさらに有する
センサデバイス。
（８）（４）から（７）のうちのいずれか１つに記載のセンサデバイスであって、
上記半導体素子は、上記第１の面に配置され上記可動部の動作に基づく上記半導体素子及び上記センサ素子の振動を抑制することが可能な制振部材をさらに有する
センサデバイス。
（９）（２）に記載のセンサデバイスであって、
上記検出部は、所定波長の電磁波の吸収に基づいて信号を出力する
センサデバイス。
（１０）（９）に記載のセンサデバイスであって、
上記半導体素子は、上記検出部に対向して上記第１の面に形成された凹部をさらに有する
センサデバイス。
（１１）（９）又は（１０）に記載のセンサデバイスであって、
上記半導体素子は、上記第１の面に形成され上記所定波長の電磁波を反射可能な反射層を含む
センサデバイス。
（１２）（２）から（１１）のいずれか１つに記載のセンサデバイスであって、
上記支持部は、第１の厚みを有し、
上記半導体素子は、上記第１の厚みよりも小さい第２の厚みを有する
センサデバイス。
（１３）（１）から（１２）のいずれか１つに記載のセンサデバイスであって、
上記半導体素子は、
上記第１の面に設けられ上記第１の端子と上記ビアとを電気的に接続する第１の再配線層と、
上記第２の面に設けられ上記第２の端子と上記ビアとを電気的に接続する第２の再配線層とをさらに具備する
センサデバイス。
（１４）（１３）に記載のセンサデバイスであって、
上記第１の面上に配置され上記センサ素子を被覆する被覆部をさらに具備し、
上記第１の再配線層は、上記被覆部と接続される第３の端子を有する
センサデバイス。
（１５）（１４）に記載のセンサデバイスであって、
上記センサ素子は、可動部を有し、上記可動部の動作状態に基づいて上記所定の物理量に基づく信号を出力することが可能に構成され、
上記被覆部は、
上記センサ素子を被覆する被覆膜と、
上記被覆膜と上記可動部との間を封止する封止部とをさらに有する
センサデバイス。
（１６）（１）から（１５）のいずれか１つに記載のセンサデバイスであって、
上記半導体素子は、上記第１の面と上記センサ素子との間に配置され上記第１の面と上記センサ素子との間の間隙の大きさを規制する規制部をさらに有する
センサデバイス。
（１７）（２）から（１５）のいずれか１つに記載のセンサデバイスであって、
上記第１の面は、
上記検出部と対向する第１の領域と、
上記第１の端子が形成され上記第１の領域に隣接する第２の領域とを有し、
上記半導体素子は、
上記第２の領域と上記センサ素子との間に形成される樹脂層と、
上記第１の面に配置され上記樹脂層の上記第１の領域への流入を防止する流入防止部とをさらに有する
センサデバイス。
（１８） センサ素子と、
上記センサ素子が実装される第１の端子を有し非能動面である第１の面と、外部接続用の第２の端子を有し能動面である第２の面と、上記第１の面と上記第２の面とを電気的に接続するビアとを有する半導体素子とを有するセンサデバイス
を具備する電子機器。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ…センサデバイス
１００，１００Ｂ，１００Ｃ…センサ素子
１０１，１０１Ｂ…検出部
１０２…枠体（支持部）
１０２Ｂ…支持部
１０３…振動子部（可動部）
１０３Ｂ…可動部
１１３Ｃ…隔膜
２００，２００Ｂ，２００Ｃ，２００Ｄ…半導体素子
２０１，２０１Ｂ，２０１Ｃ…第１の面
２０２，２０２Ｂ，２０２Ｃ…第２の面
２３０，２３０Ｂ，２３０Ｃ…ビア
２４１，２４１Ｂ，２４１Ｃ…第１の端子
２５１，２５１Ｂ，２５１Ｃ…第２の端子
２４０…第１の再配線層
２５０…第２の再配線層
２６０，２６０Ｂ…凹部
２６１…制振部材
２６１Ｂ…反射層
２０１１，２０１１Ｄ…第１の領域
２０１２，２０１２Ｄ…第２の領域
２０１３Ｄ…樹脂層
３００，３００Ａ…被覆部
３１０…被覆膜
３２０…封止部
２７０Ｄ…凸部（規制部、流入防止部）

Claims (18)

1. センサ素子と、
   基板本体と、前記基板本体の一方の面に形成された素子形成層とを有し、前記センサ素子の駆動を制御する制御回路である単一のＩＣ基板で構成された半導体素子であって、前記センサ素子が実装される第１の端子を有し非能動面である前記基板本体側の第１の面と、外部接続用の第２の端子を有し能動面である前記素子形成層側の第２の面と、前記第１の面と前記第２の面とを電気的に接続するビアとを有する半導体素子と
   を具備するセンサデバイス。
2. 請求項１に記載のセンサデバイスであって、
   前記センサ素子は、
   所定の物理量を検出することが可能な検出部と、
   前記検出部を支持し前記第１の端子に接続される支持部とを有する
   センサデバイス。
3. 請求項２に記載のセンサデバイスであって、
   前記半導体素子は、前記検出部に対向して前記第１の面に形成された凹部をさらに有する
   センサデバイス。
4. 請求項２に記載のセンサデバイスであって、
   前記検出部は、可動部を有し、
   前記センサ素子は、前記可動部の動作状態に基づいて前記所定の物理量に応じた信号を出力することが可能に構成される
   センサデバイス。
5. 請求項４に記載のセンサデバイスであって、
   前記センサ素子は、前記可動部の振動状態の変化に基づいて角速度に関する信号を出力するように構成される
   センサデバイス。
6. 請求項４に記載のセンサデバイスであって、
   前記可動部は、隔膜を含み、
   前記センサ素子は、前記隔膜の変形に基づいて圧力に関する信号を出力することが可能に構成される
   センサデバイス。
7. 請求項４に記載のセンサデバイスであって、
   前記半導体素子は、前記可動部に対向して前記第１の面に形成された凹部をさらに有する
   センサデバイス。
8. 請求項４に記載のセンサデバイスであって、
   前記半導体素子は、前記第１の面に配置され前記可動部の動作に基づく前記半導体素子及び前記センサ素子の振動を抑制することが可能な制振部材をさらに有する
   センサデバイス。
9. 請求項２に記載のセンサデバイスであって、
   前記検出部は、所定波長の電磁波の吸収に基づいて信号を出力する
   センサデバイス。
10. 請求項９に記載のセンサデバイスであって、
    前記半導体素子は、前記検出部に対向して前記第１の面に形成された凹部をさらに有する
    センサデバイス。
11. 請求項９に記載のセンサデバイスであって、
    前記半導体素子は、前記第１の面に形成され前記所定波長の電磁波を反射可能な反射層をさらに有する
    センサデバイス。
12. 請求項２に記載のセンサデバイスであって、
    前記支持部は、第１の厚みを有し、
    前記半導体素子は、前記第１の厚みよりも小さい第２の厚みを有する
    センサデバイス。
13. 請求項１に記載のセンサデバイスであって、
    前記半導体素子は、
    前記第１の面に設けられ前記第１の端子と前記ビアとを電気的に接続する第１の再配線層と、
    前記第２の面に設けられ前記第２の端子と前記ビアとを電気的に接続する第２の再配線層とをさらに具備する
    センサデバイス。
14. 請求項１３に記載のセンサデバイスであって、
    前記第１の面上に配置され前記センサ素子を被覆する被覆部をさらに具備し、
    前記第１の再配線層は、前記被覆部と接続される第３の端子を有する
    センサデバイス。
15. 請求項１４に記載のセンサデバイスであって、
    前記センサ素子は、可動部を有し、前記可動部の動作状態に基づいて所定の物理量に基づく信号を出力することが可能に構成され、
    前記被覆部は、
    前記センサ素子を被覆する被覆膜と、
    前記被覆膜と前記可動部との間を封止する封止部とをさらに有する
    センサデバイス。
16. 請求項１に記載のセンサデバイスであって、
    前記半導体素子は、前記第１の面と前記センサ素子との間に配置され前記第１の面と前記センサ素子との間の間隙の大きさを規制する規制部をさらに有する
    センサデバイス。
17. 請求項２に記載のセンサデバイスであって、
    前記第１の面は、
    前記検出部と対向する第１の領域と、
    前記第１の端子が形成され前記第１の領域に隣接する第２の領域とを有し、
    前記半導体素子は、
    前記第２の領域と前記センサ素子との間に形成される樹脂層と、
    前記第１の面に配置され前記樹脂層の前記第１の領域への流入を防止する流入防止部とをさらに有する
    センサデバイス。
18. センサ素子と、
    基板本体と、前記基板本体の一方の面に形成された素子形成層とを有し、前記センサ素子の駆動を制御する制御回路である単一のＩＣ基板で構成された半導体素子であって、前記センサ素子が実装される第１の端子を有し非能動面である前記基板本体側の第１の面と、外部接続用の第２の端子を有し能動面である前記素子形成層側の第２の面と、前記第１の面と前記第２の面とを電気的に接続するビアとを有する半導体素子と
    を有するセンサデバイス
    を具備する電子機器。

Images