JP7235752B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7235752B2
JP7235752B2 JP2020534103A JP2020534103A JP7235752B2 JP 7235752 B2 JP7235752 B2 JP 7235752B2 JP 2020534103 A JP2020534103 A JP 2020534103A JP 2020534103 A JP2020534103 A JP 2020534103A JP 7235752 B2 JP7235752 B2 JP 7235752B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
imaging device
heat dissipation
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020534103A
Other languages
English (en)
Other versions
JPWO2020026639A1 (ja
Inventor
大祐 茅野
博幸 重田
成和 石井
広陽 細川
浩永 安川
光人 金竹
耕佑 晴山
豊 大瀧
清久 酒井
敦士 塚田
寛隆 小林
二尚 佐藤
優希 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2020026639A1 publication Critical patent/JPWO2020026639A1/ja
Application granted granted Critical
Publication of JP7235752B2 publication Critical patent/JP7235752B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

本開示は、半導体装置および撮像装置ならびに半導体装置の製造方法に関する。詳しくは、放熱プレートおよび回路基板が配置された半導体装置および撮像装置ならびに当該半導体装置の製造方法に関する。
従来、撮像素子等の半導体チップを封入して構成された半導体装置である撮像装置が使用されている。この撮像装置では、画素数の増大や高速化のため撮像素子の発熱量が増加しており、撮像素子の放熱性を向上させる必要がある。一方、撮像素子の小型化のためには、撮像素子に接続される回路基板を撮像素子の近傍に配置する必要がある。そこで、金属等により構成される放熱プレートの表面に半導体チップを搭載し、回路基板をその放熱プレートの裏面に配置した半導体装置が使用されている（例えば、特許文献１参照。）。
この半導体装置では、放熱プレートの表面に半導体チップをダイボンディングするとともに放熱プレートの裏面に回路基板を接着して配置し、放熱プレートに形成された穴を介して半導体チップと回路基板とがワイヤボンディングされて接続される。また、半導体チップは放熱プレートに接着されるキャップおよびカバーガラスに封入されて密閉され、半導体パッケージとして構成される。
国際公開第２０１６／０５２２１７号
上述の従来技術では、半導体チップが変形するという問題がある。回路基板は有機材料等により構成され比較的熱膨張係数が大きいため、周囲温度の変化に伴い回路基板は伸縮する。一方、半導体チップ等は比較的熱膨張係数が小さいため、伸縮に差を生じて半導体装置に反りを生じる。これにより半導体チップが変形する。また、半導体パッケージの気圧の変化によっても半導体チップに反りを生じる。撮像素子を使用した撮像装置においては、撮像された画像にゆがみを生じて画質が低下することとなる。
本開示は、上述した問題点に鑑みてなされたものであり、放熱プレートおよび回路基板が配置された半導体装置において半導体チップの変形を防止することを目的としている。
本開示は、上述の問題点を解消するためになされたものであり、その第１の態様は、半導体チップと、上記半導体チップの信号を伝達する回路基板と、上記半導体チップが配置されるとともに上記半導体チップが配置される領域である半導体チップ配置領域の外側の領域に開口部を備える放熱プレートと、上記放熱プレートの上記半導体チップが配置される面とは異なる面における上記開口部の外側の領域に配置されて上記回路基板および上記放熱プレートを接着する接着部材と、上記開口部を介して上記半導体チップおよび上記回路基板を接続する導電部材と、を具備する半導体装置である。
また、この第１の態様において、上記放熱プレートおよび上記回路基板の間に空隙が形成されてもよい。
また、この第１の態様において、上記回路基板は、上記伝達された信号のやり取りを行う電子回路を備えてもよい。
また、この第１の態様において、上記回路基板は、上記電子回路を構成する素子が内蔵されてもよい。
また、この第１の態様において、上記回路基板は、上記電子回路を構成する素子を配置する凹部を備えてもよい。
また、この第１の態様において、上記回路基板は、上記放熱プレートに近接する面に開口部を有する上記凹部を備えてもよい。
また、この第１の態様において、上記放熱プレートに接着されて上記半導体チップを覆う蓋部をさらに具備してもよい。
また、この第１の態様において、上記半導体チップ配置領域を上記蓋部に係止する蓋部係止部をさらに具備してもよい。
また、この第１の態様において、上記放熱プレートは、上記半導体チップ配置領域が上記回路基板に当接されてもよい。
また、この第１の態様において、上記放熱プレートに接着されて上記半導体チップを覆う蓋部と、上記蓋部および上記放熱プレートの間に配置されて上記放熱プレートを押圧することにより上記半導体チップ配置領域を上記回路基板に当接させる弾性部材とをさらに具備してもよい。
また、この第１の態様において、上記放熱プレートは、上記開口部の外側の領域および内側の領域を連結する領域である梁部を斜設させて上記半導体チップ配置領域を上記回路基板に当接させてもよい。
また、この第１の態様において、上記放熱プレートは、上記半導体チップ配置領域を上記回路基板に係止して当接させる突部を備えてもよい。
また、この第１の態様において、上記回路基板は、表面から突出した形状の厚膜パッドを備え、上記導電部材は、上記厚膜パッドに接続されてもよい。
また、この第１の態様において、上記導電部材は、金属線により構成されてもよい。
また、この第１の態様において、上記導電部材と上記半導体チップとの接続部および上記導電部材と上記回路基板との接続部の少なくとも１つの接続部に配置される保護部を更に備えてもよい。
また、この第１の態様において、上記導電部材は、上記回路基板に接続された後に上記半導体チップに接続されてもよい。
また、この第１の態様において、上記導電部材は、フレキシブル配線板により構成されてもよい。
また、この第１の態様において、上記半導体チップ配置領域を上記回路基板に係止する回路基板係止部をさらに具備してもよい。
また、この第１の態様において、上記放熱プレートは、上記半導体チップ配置領域における上記半導体チップが配置される面とは異なる面に放熱部が配置されてもよい。
また、この第１の態様において、上記放熱部は、上記放熱プレートに形成された複数の凹凸により構成されてもよい。
また、この第１の態様において、上記放熱部は、上記放熱プレートの表面を粗化することにより形成されてもよい。
また、この第１の態様において、上記放熱プレートは、表面に黒化部が形成されてもよい。
また、この第１の態様において、上記回路基板は、上記放熱プレートと対向する面に黒化部が形成されてもよい。
また、この第１の態様において、上記放熱プレートは、上記半導体チップが配置される領域に第２の開口部をさらに備えてもよい。
また、この第１の態様において、上記放熱プレートは、上記半導体チップ配置領域の振動を抑制する制振部をさらに備えてもよい。
また、この第１の態様において、上記半導体チップ配置領域および上記回路基板の間に配置される緩衝部をさらに具備してもよい。
また、本開示の第２の態様は、撮像素子と、上記撮像素子の信号を伝達する回路基板と、上記撮像素子が配置されるとともに上記撮像素子が配置される領域である半導体チップ配置領域の外側の領域に開口部を備える放熱プレートと、上記放熱プレートの上記撮像素子が配置される面とは異なる面における上記開口部の外側の領域に配置されて上記回路基板および上記放熱プレートを接着する接着部材と、上記開口部を介して上記撮像素子および上記回路基板を接続する導電部材と、を具備する撮像装置である。
また、本開示の第３の態様は、半導体チップと信号のやり取りを行う回路基板と、上記半導体チップが配置されるとともに上記半導体チップが配置される領域の外側の領域に開口部を備える放熱プレートと、を上記放熱プレートの上記半導体チップが配置される面とは異なる面における上記開口部の外側の領域に配置される接着部材により接着する接着工程と、上記接着された上記放熱プレートに上記半導体チップを配置する半導体チップ配置工程と、上記開口部を介して上記半導体チップおよび上記回路基板を導電部材により接続する接続工程とを具備する半導体装置の製造方法である。
本開示によれば、放熱プレートおよび回路基板が配置された半導体装置において半導体チップの変形を防止するという優れた効果を奏する。
本開示の実施の形態に係る撮像装置の構成例を示す図である。 本開示の第１の実施の形態に係る撮像装置の構成例を示す平面図である。 本開示の第１の実施の形態に係る撮像装置の構成例を示す断面図である。 本開示の第１の実施の形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施の形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施の形態に係るワイヤボンディングの一例を示す図である。 本開示の第１の実施の形態の変形例に係る撮像装置の構成例を示す平面図である。 本開示の第１の実施の形態の変形例に係る撮像装置の他の構成例を示す断面図である。 本開示の実施の形態の効果を説明する図である。 本開示の第２の実施の形態に係る撮像装置の構成例を示す断面図である。 本開示の第２の実施の形態に係る撮像装置の他の構成例を示す断面図である。 本開示の第３の実施の形態に係る撮像装置の構成例を示す断面図である。 本開示の第３の実施の形態に係る係止部の構成例を示す平面図である。 本開示の第３の実施の形態に係る撮像装置の他の構成例を示す断面図である。 本開示の第３の実施の形態に係る係止部の他の構成例を示す平面図である。 本開示の第４の実施の形態に係る撮像装置の構成例を示す断面図である。 本開示の第５の実施の形態に係る撮像装置の構成例を示す断面図である。 本開示の第５の実施の形態に係る撮像装置の他の構成例を示す断面図である。 本開示の第５の実施の形態に係る放熱プレート撮像装置の構成例を示す平面図である。 本開示の第５の実施の形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第６の実施の形態に係る撮像装置の構成例を示す断面図である。 本開示の第７の実施の形態に係る撮像装置の構成例を示す断面図である。 本開示の第８の実施の形態に係る撮像装置の構成例を示す断面図である。 本開示の第９の実施の形態に係る撮像装置の構成例を示す断面図である。 本開示の第１０の実施の形態に係る撮像装置の構成例を示す平面図である。 本開示の第１０の実施の形態に係る係止部の構成例を示す断面図である。 本開示の第１１の実施の形態に係る撮像装置の構成例を示す断面図である。 本開示の第１１の実施の形態に係る撮像装置の他の構成例を示す断面図である。 本開示の第１２の実施の形態に係る撮像装置の構成例を示す断面図である。 本開示の第１２の実施の形態に係る撮像装置の他の構成例を示す断面図である。 本開示の第１３の実施の形態に係る撮像装置の構成例を示す断面図である。 本開示の第１３の実施の形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１３の実施の形態に係る撮像装置の他の構成例を示す図である。 本開示の第１４の実施の形態に係る撮像装置の構成例を示す断面図である。 本開示の第１５の実施の形態に係る放熱プレートの構成例を示す平面図である。 本開示の第１５の実施の形態に係る放熱プレートの他の構成例を示す平面図である。 本開示の第１５の実施の形態に係る放熱プレートの他の構成例を示す平面図である。 本開示の第１５の実施の形態に係る放熱プレートの他の構成例を示す平面図である。 本開示の第１６の実施の形態に係るフレームの構成例を示す断面図である。 本開示の第１６の実施の形態に係る放熱プレートの構成例を示す断面図である。 本開示の第１６の実施の形態に係るフレームの他の構成例を示す断面図である。 本開示の第１７の実施の形態に係る撮像装置の構成例を示す断面図である。 本開示の第１８の実施の形態に係る撮像装置の構成例を示す断面図である。 本開示の第１８の実施の形態に係る緩衝部の構成例を示す平面図である。 本開示の第１９の実施の形態に係る放熱プレートの構成例を示す平面図である。 本開示の第１９の実施の形態に係る撮像装置の構成例を示す断面図である。 本開示の実施の形態に係る撮像素子の構成例を示す図である。 本技術が適用され得る撮像装置の一例であるカメラの概略的な構成例を示す図である。
次に、図面を参照して、本開示を実施するための形態（以下、実施の形態と称する）を説明する。以下の図面において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は、模式的なものであり、各部の寸法の比率等は現実のものとは必ずしも一致しない。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれることは勿論である。また、以下の順序で実施の形態の説明を行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
５．第５の実施の形態
６．第６の実施の形態
７．第７の実施の形態
８．第８の実施の形態
９．第９の実施の形態
１０．第１０の実施の形態
１１．第１１の実施の形態
１２．第１２の実施の形態
１３．第１３の実施の形態
１４．第１４の実施の形態
１５．第１５の実施の形態
１６．第１６の実施の形態
１７．第１７の実施の形態
１８．第１８の実施の形態
１９．第１９の実施の形態
２０．撮像素子の構成
２１．カメラへの応用例
＜１．第１の実施の形態＞
［撮像装置の外形］
図１は、本開示の実施の形態に係る撮像装置の構成例を示す図である。同図は、半導体チップとして撮像素子を備える撮像装置１の外形の一例を表す図である。同図の撮像装置１を例に挙げて本開示に係る半導体装置を説明する。同図の撮像装置１は、撮像素子２０が半導体パッケージに封入されて構成される。この半導体パッケージは、放熱プレート３０および回路基板４０が積層され、撮像素子２０は放熱プレート３０に搭載される。フレーム６０およびカバーガラス７０は蓋部を構成し、撮像素子２０を覆う形状に配置される。回路基板４０および放熱プレート３０は、接着部材１１（不図示）により接着される。
［撮像装置の構成］
図２は、本開示の第１の実施の形態に係る撮像装置の構成例を示す平面図である。同図は、回路基板４０、放熱プレート３０および撮像素子２０の構成例を表す図である。
撮像素子２０は、被写体の撮像を行う半導体素子であり、半導体チップの形状に構成される半導体素子である。この撮像素子２０には、被写体からの光に応じた画像信号を生成する画素が２次元格子状に配置される。この複数の画素は、画素アレイ部２０２を構成する。画素は、入力された制御信号に基づいて画像信号を生成して出力する。制御信号は回路基板４０から撮像素子２０に入力され、画像信号は撮像素子２０により回路基板４０に対して出力される。撮像素子２０の周囲には、信号の伝達を行うための電極であるパッド２０１が配置される。なお、撮像素子２０は、請求の範囲に記載の半導体チップの一例である。
放熱プレート３０は、撮像素子２０が配置されるとともに撮像素子２０を放熱するものである。後述するように、ダイボンディングにより撮像素子２０を放熱プレート３０に配置（接着）することができる。撮像素子２０は、動作に伴い発熱する。特に、高解像度の撮像素子２０では、多くの画素により生成された画像信号を高速に生成して出力する必要があり、消費電力が増加する。これにより、撮像素子２０の発熱量が増大する。そこで、撮像素子２０を放熱プレート３０に配置して放熱することにより、撮像素子２０を冷却することができる。一方、撮像素子２０と回路基板４０とは信号のやり取りを行う必要がある。この信号のやり取りは、放熱プレート３０に形成された開口部３０１を介して行うことができる。同図は、撮像素子２０の辺に沿って４つの開口部３０１が配置される例を表したものである。
４つの開口部３０１により撮像素子２０が配置される領域と周縁部とが分離され、放熱プレート３０の撮像素子２０が配置される領域は、４つの梁状の領域により懸架された状態となる。以下、放熱プレート３０の撮像素子２０が配置される領域を半導体チップ配置領域と称する。放熱プレート３０は、銅（Ｃｕ）等の金属により構成すると好適である。金属は熱抵抗が比較的低いため、放熱性が向上するためである。なお、放熱プレート３０は、樹脂により構成することもできる。
回路基板４０は、上述のように撮像素子２０に対する制御信号や画像信号等の信号の伝達を行うものである。撮像素子２０等の半導体素子は、電子回路に接続されて使用され、電子回路との間の信号のやり取りを行う。撮像素子２０においては、制御回路により生成された制御信号が画素に入力され、画素から出力された画像信号は処理回路により処理される。これら制御回路および処理回路が電子回路に該当する。このような電子回路は、回路基板４０に実装することができる。また、例えば、撮像装置１の外部に配置された制御回路や処理回路と撮像素子２０との間において信号の中継をする構成にすることもできる。撮像素子２０と同様に、回路基板４０においても、パッド（パッド４０１）が配置される。上述のパッド２０１とパッド４０１との間は、導電ワイヤ５０により接続することができる。回路基板４０は、例えば、エポキシ等の樹脂やセラミックにより構成された絶縁層とＣｕ等の金属により構成された配線層とが積層されて構成された回路基板を使用することができる。この配線層により信号が伝達される。
接着部材１１は、回路基板４０および放熱プレート３０を接着するものである。この接着部材１１は、放熱プレート３０における開口部３０１の外側の領域に配置されて接着を行う。この接着部材１１には、例えば、樹脂等の接着剤を使用することができる。なお、同図は、放熱プレート３０の端部の全周に接着部材１１が配置される例を表したものである。
導電ワイヤ５０は、撮像素子２０および回路基板４０の間を電気的に接続するものである。この導電ワイヤ５０は、放熱プレート３０の開口部３０１を介して撮像素子２０のパッド２０１と回路基板４０のパッド４０１とを接続する。導電ワイヤ５０は、例えば、金（Ａｕ）線により構成することができる。また、導電ワイヤ５０の接続は、例えば、ワイヤボンディングにより行うことができる。この導電ワイヤ５０によりパッド２０１および４０１が１対１に接続される。なお、導電ワイヤ５０は、請求の範囲に記載の導電部材の一例である。
図３は、本開示の第１の実施の形態に係る撮像装置の構成例を示す断面図である。同図は、撮像装置１の構成例を表す断面図である。同図に表したように、撮像素子２０は、ダイボンド材１３により放熱プレート３０に接着されて配置される。
フレーム６０は、撮像素子２０を囲繞する壁状に構成され、カバーガラス７０とともに撮像素子２０を封止するものである。このフレーム６０は、接着剤１２により放熱プレート３０に接着される。フレーム６０は、金属や樹脂により構成することができる。
カバーガラス７０は、撮像素子２０を封止する透明な板である。このカバーガラス７０を介して被写体からの光が撮像素子２０に照射される。カバーガラス７０およびフレーム６０は、接着剤１４により接着される。
このように、回路基板４０、放熱プレート３０、フレーム６０およびカバーガラス７０により密閉構造の半導体パッケージが構成される。この半導体パッケージにより、撮像素子２０を気密封止することができる。
同図に表したように、半導体チップ配置領域の外側の放熱プレート３０に開口部３０１が配置される。また、開口部３０１が配置される領域の外側の放熱プレート３０における撮像素子２０が配置される面とは異なる面に接着部材１１が配置されて回路基板４０と放熱プレート３０とが接着される。このため、撮像素子２０が接着される領域において、放熱プレート３０および回路基板４０は非固定の状態に配置される。すなわち、撮像素子２０が接着される領域の近傍において、放熱プレート３０は、回路基板４０に対して遊動可能に配置される。また、同図においては、撮像素子２０が接着される領域の近傍における放熱プレート３０および回路基板４０の間に空隙１０が形成される例を表した。この空隙１０は、接着部材１１の厚さ等に応じて形成される隙間であり、例えば、２０μｍの厚さにすることができる。
［撮像装置の製造方法］
図４および５は、本開示の第１の実施の形態に係る撮像装置の製造方法の一例を示す図である。図４および５は、撮像装置１の製造工程を表す図である。
まず、回路基板４０に接着部材１１を配置する。この際、接着部材１１は、放熱プレート３０の開口部３０１の外側の領域に配置する（図４におけるａ）。次に、放熱プレート３０を接着部材１１の上に重ねて配置し、接着部材１１を硬化させる（図４におけるｂ）。これにより、回路基板４０および放熱プレート３０が接着される。当該工程は、接着工程に該当する。
次に、放熱プレート３０に撮像素子２０を配置する。これは、ダイボンド材１３により撮像素子２０を放熱プレート３０に接着することにより、行うことができる（図４におけるｃ）。当該工程は、半導体チップ配置工程に該当する。
次に、開口部３０１を介して導電ワイヤ５０により撮像素子２０および回路基板４０を接続する。これは、ワイヤボンディングにより行うことができる（図４におけるｄ）。当該工程は接続工程に該当する。
次に、接着剤１２により、フレーム６０を放熱プレート３０に接着する（図５におけるｅ）。次に、接着剤１４により、カバーガラス７０をフレーム６０に接着する（図５におけるｆ）。以上説明した工程により、撮像装置１を製造することができる。
［ワイヤボンディング方法］
図６は、本開示の第１の実施の形態に係るワイヤボンディングの一例を示す図である。同図は、図４におけるｄにおいて説明したワイヤボンディングを説明する図である。前述のように、放熱プレート３０および回路基板４０の間には空隙１０が配置されるため、ワイヤボンディングの際に撮像素子２０が動いて、ボンディングの位置ずれを生じる場合がある。そこで、放熱プレート３０を回路基板４０に密着させる。具体的には、回路基板４０に穴４０９を形成し、穴４０９を介して放熱プレート３０を吸引することにより、撮像素子２０が配置された放熱プレート３０の領域を回路基板４０に密着させる。同図の白抜きの矢印は、放熱プレート３０の吸引を表す。これにより、放熱プレート３０が回路基板４０に固定され、ワイヤボンディングの際の位置ずれを防止することができる。なお、ワイヤボンディング後、樹脂等により穴４０９を塞ぐことができる。
［変形例］
図７は、本開示の第１の実施の形態の変形例に係る撮像装置の構成例を示す平面図である。同図の撮像装置１は、撮像素子２０の２つの短辺にパッド２０１が配置される例を表したものである。放熱プレート３０には２つ開口部３０１が配置され、撮像素子２０の２つの短辺に隣接して配置される。
図８は、本開示の第１の実施の形態の変形例に係る撮像装置の他の構成例を示す断面図である。同図におけるａは、回路基板４０の代わりにフレキシブル基板により構成された回路基板４１を使用する例を表したものである。同図におけるａに表したように、回路基板４１を放熱プレート３０の下部から引き出した形状に構成することができる。この回路基板４１の引き出し部分は、例えば、フレキシブルコネクタとして使用することができる。
同図におけるｂは、取付け穴６１１が形成されたフレーム６１を使用する例を表したものである。また、同図におけるｃは、取付け穴３１１が形成された放熱プレート３１の例を表したものである。これら取付け穴６１１および３１１は、撮像装置１を使用する装置等の筐体や放熱板にねじ止めするための穴である。
また、同図におけるｄは、回路基板４０の底部に半田ボール１５が配置される例を表したものである。この半田ボール１５により、撮像装置１を使用する装置の回路基板に撮像装置１を実装することができる。
［効果］
図９は、本開示の実施の形態の効果を説明する図である。同図は、回路基板４０に反りを生じた場合を表した図である。同図におけるａおよびｂは、それぞれ回路基板４０が撮像装置１の下方向および上方向に湾曲して反りを生じた場合を表す。
樹脂等の有機材料により構成された回路基板４０は、撮像素子２０や放熱プレート３０と比較して線膨張係数が大きく、温度の変化にともなう歪みが大きくなる。また、湿度の変化により、回路基板４０には膨張および収縮を生じる。回路基板４０は放熱プレート３０等と比較した剛性が低いため、このような放熱プレート３０等に対する回路基板４０の形状の変化により、回路基板４０に反りを生じる。また、撮像装置１の半導体パッケージは密閉構造であるため、気圧の変動により内圧が変化する。この場合にも、回路基板４０の反りを生じる。
このような場合であっても、撮像素子２０が回路基板４０の反りの影響を受けて変形することを防止することができる。半導体チップ配置領域において放熱プレート３０が回路基板４０に固着されておらず、半導体チップ配置領域の放熱プレート３０に対し回路基板４０の反り応力が直接加えられないためである。回路基板４０の反り応力は接着部材１１を介して放熱プレート３０に加えられる。この際、半導体チップ配置領域の放熱プレート３０には、引張または圧縮方向の応力が掛かることとなる。このため、撮像素子２０の反り量を略ゼロにすることができる。
また、図３において説明したように、同図の撮像装置１は、放熱プレート３０および回路基板４０の間に空隙１０が配置される。このため、同図におけるｂに表した回路基板４０が撮像装置１の内側に向かって反った場合であっても、撮像素子２０の変形を防止することができる。
これに対し、撮像素子２０と隣接する領域における放熱プレート３０および回路基板４０が接着されている場合には、回路基板４０の反りに伴って放熱プレート３０および撮像素子２０に反りを生じる。画像がゆがむとともに撮像装置１の外部に配置された撮像レンズと撮像素子２０の表面（受光面）との距離が変化して画像にぼけを生じることとなる。
以上説明したように、本開示の第１の実施の形態の撮像装置１は、撮像素子２０が配置された放熱プレート３０と回路基板４０とが積層されて構成され、放熱プレート３０に配置された開口部３０１を介して撮像素子２０および回路基板４０の接続が行われる。この開口部３０１の外側の領域において接着部材１１により放熱プレート３０および回路基板４０が接着されることにより、回路基板４０の反りによる撮像素子２０の変形を軽減することができる。これにより、画質の低下を防ぐことができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態の撮像装置１は、回路基板４０が配置されていた。これに対し、本開示の第２の実施の形態では、回路基板４０に電子部品を内蔵する点で、上述の撮像装置１と異なる。
前述のように撮像素子２０には、制御信号を生成する回路や画像信号を処理する回路等の電子回路が必要である。この電子回路を撮像素子２０に配置する場合には、撮像素子２０の構成が複雑になるとういう問題がある。一方、電子回路を回路基板４０の表面に実装する場合や撮像装置１の外部の基板に実装する場合には、付属の電子回路を含めた撮像装置１の専有面積が増加するという問題がある。そこで、電子回路を回路基板４０に内蔵する。これにより、電子回路を撮像素子２０の近傍、例えば、直下に配置できるという作用をもたらす。
［撮像装置の構成］
図１０は、本開示の第２の実施の形態に係る撮像装置の構成例を示す断面図である。同図の撮像装置１は、回路基板４０の代わりに回路基板４２を備える点で、図３において説明した撮像装置１と異なる。
回路基板４２は、半導体チップ４０２を内蔵する回路基板である。この半導体チップ４０２は、撮像素子２０に接続される電子回路を構成する素子である。半導体チップ４０２には、例えば、撮像素子２０の画素により生成された画像信号をデジタルの画像信号に変換するアナログデジタル変換器やデジタルの画像信号を記憶するメモリを使用することができる。
このような回路基板４２は、例えば、半導体チップ４０２が表面に実装された回路基板をコア基板とし、当該コア基板の両面に絶縁層および配線層を積層することにより、製造することができる。
上述のアナログデジタル変換器やメモリは高速に動作するため消費電力が大きい。このため、このような半導体チップ４０２を回路基板４２に内蔵すると、回路基板４２の温度が上昇して反りを生じる。しかし、同図の撮像装置１は、回路基板４２に反りを生じた場合であっても、撮像素子２０の変形を軽減することができる。
図１１は、本開示の第２の実施の形態に係る撮像装置の他の構成例を示す断面図である。同図の撮像装置１は、回路基板４０の代わりに回路基板４３を備える点で、図３において説明した撮像装置１と異なる。また、回路基板４３の底部には、半田ボール１５が配置される。
回路基板４３は、電子回路の素子を実装するための凹部４０３を備える。この凹部４０３に半導体チップ４０２の以外の電子回路を構成するチップ抵抗等の素子４０４を配置し、半田等により実装することができる。その後、封止樹脂４１０により、半導体チップ４０２等を封止することができる。これにより、上述の回路基板４２と比較して、実装する電子回路の規模を大きくすることができる、また、異なる厚さの素子の実装が可能となる。
凹部４０３は、回路基板４３の撮像素子２０が配置される側の面である表面または撮像素子２０が配置される側の面とは異なる面である裏面に形成することができる。放熱プレート３０を使用せずに撮像素子２０が回路基板に配置される従来の撮像装置において、表面に凹部４０３を形成する場合には、凹部４０３は撮像素子２０より小さなサイズに構成する必要がある。撮像素子２０のワイヤボンディングの障害となることを防ぐためである。このため、凹部４０３に実装する電子回路の規模的な制約が大きくなる。また、凹部４０３が形成された回路基板に撮像素子２０が配置されるため、撮像素子２０と回路基板との接触面積が減少し、撮像素子２０放熱が十分に行われないという問題もある。一方、凹部４０３を回路基板の裏面に配置する場合には、回路基板の裏面の半田ボール１５を配置する領域が狭くなるという問題がある。
これに対し、同図の撮像装置１は、放熱プレート３０を撮像素子２０および回路基板４３の間に配置し、放熱プレート３０の開口部３０１を介して導電ワイヤ５０により撮像素子２０および回路基板４３を接続する。これにより、凹部４０３を回路基板４３の表面に形成した場合において、凹部４０３を撮像素子２０より大きな面積に構成することができる。凹部４０３を導電ワイヤ５０が接続される領域まで広くすることができるためである。また、半田ボール１５が配置される裏面とは異なる面に配置されるため、半田ボール１５が配置される領域と重なる位置に凹部４０３を配置することができる。このため、半田ボール１５を配置する領域を容易に確保することができる。このように、撮像装置１に放熱プレート３０を配置し、放熱プレート３０の開口部３０１を介して撮像素子２０および回路基板４３を接続することにより、比較的規模の大きな電子回路を回路基板４３に実装することが可能となる。
また、開口部３０１の外側の領域において接着部材１１により放熱プレート３０および回路基板４３が接着されるため、図１１において説明した撮像装置１と同様に、回路基板４３が反った場合であっても、撮像素子２０の変形を軽減することができる。なお、凹部４０３は、回路基板４３の裏面に形成することも可能である。また、凹部４０３を回路基板４３の両面（表面および裏面）に形成することもできる。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第２の実施の形態の撮像装置１は、撮像素子２０に接続される電子回路の素子が回路基板４３に内蔵されるため、撮像装置１を小型化することができる。
＜３．第３の実施の形態＞
上述の第１の実施の形態の撮像装置１は、撮像素子２０が配置された領域の放熱プレート３０が回路基板４０に接着されておらず、撮像素子２０が遊動可能に配置されていた。これに対し、本開示の第３の実施の形態の撮像装置１は、撮像素子２０が配置された領域の放熱プレート３０の垂直方向の動きを制限する点で、上述の第１の実施の形態と異なる。
撮像素子２０は放熱プレート３０に配置され、撮像素子２０が配置された放熱プレート３０は回路基板４０に対して遊動可能となる。しかし、撮像素子２０が垂直方向に動くと、撮像装置１の外部に配置された撮影レンズとの間の光路長が変化するため、焦点位置がずれることとなる。このため、画像にぼけを生じる。そこで、撮像素子２０が配置された領域の放熱プレート３０を固定する。これにより、撮像素子２０が配置された領域の放熱プレート３０の垂直方向の動きが制限されるという作用をもたらす。
［撮像装置の構成］
図１２は、本開示の第３の実施の形態に係る撮像装置の構成例を示す断面図である。同図の撮像装置１は、係止部８１を備える点で、図３において説明した撮像装置１と異なる。
係止部８１は、放熱プレート３０における半導体チップ配置領域を係止するものである。当該領域の放熱プレート３０が係止されることにより、撮像素子２０の垂直方向の動きを制限することができる。ここで、垂直方向とは、撮像素子２０の入射光が照射される面に垂直な方向である。
同図におけるａは、フレーム６０と放熱プレート３０との間に配置される係止部８１の例を表した図である。係止部８１の上端はフレーム６０のつばの部分に接着され、係止部８１の下端は放熱プレート３０に接着される。この際、同図に表したように、ダイボンド材１３により係止部８１を放熱プレート３０に接着することができる。同図におけるｂは、カバーガラス７０と放熱プレート３０との間に配置される係止部８１の例を表した図である。同図におけるｂでは、係止部８１の上端は、カバーガラス７０に接着される。係止部８１は、例えば、金属や樹脂により構成することができる。なお、係止部８１は、ダイボンド材１３とは異なる接着剤により放熱プレート３０に接着することもできる。
［係止部の配置］
図１３は、本開示の第３の実施の形態に係る係止部の構成例を示す平面図である。同図は、係止部８１の配置例を表す図である。同図に表したように、係止部８１は、撮像素子２０の四隅の近傍にそれぞれ配置することができる。
係止部８１を備える撮像装置１の製造方法について、図１２におけるａの撮像装置１を例に挙げて説明する。図４におけるｄにおいて説明したワイヤボンディングを行った後の放熱プレート３０に係止部８１を接着する。次に、係止部８１の上端に接着剤を塗布する。その後、図５におけるｅにおいて説明したフレーム６０を放熱プレート３０に接着する際に、係止部８１の上端をフレーム６０のつばの部分に接着する。この際、図６において説明した穴４０９が回路基板４０に形成される場合には、棒状の突起物により穴４０９を介して放熱プレート３０の下面を押し上げながら接着剤を硬化させることにより、係止部８１のフレーム６０への接着を確実に行うことができる。
なお、係止部８１をフレーム６０に先に接着し、フレーム６０を放熱プレート３０に接着する際に係止部８１の下端を放熱プレート３０に接着することもできる。
［撮像装置の他の構成］
図１４は、本開示の第３の実施の形態に係る撮像装置の他の構成例を示す断面図である。同図の撮像装置１は、係止部８１の代わりに係止部８２を備える点で、図１２に表した撮像装置１と異なる。
係止部８２は、底部に鉤状の突部８３を備える。この係止部８２は、突部８３により撮像素子２０が配置される放熱プレート３０を掛止する。
［係止部の他の配置］
図１５は、本開示の第３の実施の形態に係る係止部の他の構成例を示す平面図である。同図に表したように、係止部８２は、一部が開口部３０１に掛かる位置に配置される。
なお、係止部８１および８２は、請求の範囲に記載の蓋部係止部の一例である。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第３の実施の形態の撮像装置１は、係止部により放熱プレート３０の撮像素子２０が配置された領域を蓋部に係止することにより、撮像素子２０が垂直方向に動くことを防ぎ、画質の低下を防止することができる。
＜４．第４の実施の形態＞
上述の第３の実施の形態の撮像装置１は、半導体チップ配置領域の放熱プレート３０が蓋部に係止されていた。これに対し、本開示の第４の実施の形態の撮像装置１は、撮像素子２０が配置された領域の放熱プレート３０が回路基板４０に当接される点で、上述の第３の実施の形態と異なる。
［撮像装置の構成］
図１６は、本開示の第４の実施の形態に係る撮像装置の構成例を示す断面図である。同図の撮像装置１は、係止部８１の代わりに弾性部材８４を備える点で、図３において説明した撮像装置１と異なる。
弾性部材８４は、半導体チップ配置領域の放熱プレート３０を回路基板４０に当接させるものである。この弾性部材８４は、フレーム６０と放熱プレート３０の間に配置されて放熱プレート３０を回路基板４０に押圧することにより、半導体チップ配置領域の放熱プレート３０を回路基板４０に当接させる。同図は、ばね状の弾性部材８４を使用する例を表したものである。弾性部材８４を圧縮してフレーム６０および放熱プレート３０の間に配置することにより、放熱プレート３０を押圧することができる。
放熱プレート３０を回路基板４０に当接させることにより、放熱プレート３０に配置された撮像素子２０の垂直方向の動きを制限することができる。また、放熱プレート３０は、回路基板４０に接触することとなるが、回路基板４０に固定されない。このため、回路基板４０が膨張した場合であっても、放熱プレート３０が回路基板４０の表面をすべることにより、回路基板４０から放熱プレート３０に加えられる引張方向の応力が緩和される。撮像素子２０の変形を軽減することができる。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第４の実施の形態の撮像装置１は、弾性部材８４により放熱プレート３０の撮像素子２０が配置された領域を回路基板４０に当接させる。これにより、撮像素子２０の垂直方向の動きを制限し、画質の低下を防止することができる。
＜５．第５の実施の形態＞
上述の第４の実施の形態の撮像装置１は、弾性部材８４により半導体チップ配置領域の放熱プレート３０が回路基板４０に当接されていた。これに対し、本開示の第５の実施の形態の撮像装置１は、放熱プレートの形状を変更することにより放熱プレートを回路基板４０に当接させる点で、上述の第４の実施の形態と異なる。
［撮像装置の構成］
図１７は、本開示の第５の実施の形態に係る撮像装置の構成例を示す断面図である。同図の撮像装置１は、弾性部材８４を省略し、放熱プレート３０の代わりに放熱プレート３２を備える点で、図１６において説明した撮像装置１と異なる。
放熱プレート３２は、梁部３０２を備える。この梁部３０２は、回路基板４０が配置される方向に斜設される梁部である。ここで、梁部とは、放熱プレート３０における開口部３０１外側の領域および内側の領域を連結する梁状の領域である。梁部を斜設することにより、撮像素子２０が配置された領域の放熱プレート３０を回路基板４０に当接させることができる。
［撮像装置の他の構成］
図１８は、本開示の第５の実施の形態に係る撮像装置の他の構成例を示す断面図である。同図の撮像装置１は、放熱プレート３２および回路基板４０の代わりに放熱プレート３３および回路基板４４を備える点で、図１７において説明した撮像装置１と異なる。
放熱プレート３３は、突部３０３を備える放熱プレートである。また、回路基板４４は、穴４０５を備える回路基板である。
突部３０３は、半導体チップ配置領域を回路基板４４に係止して当接させるものである。この突部３０３は、放熱プレート３３の一部を回路基板４４の方向に曲げることにより形成することができる。穴４０５は、突部３０３を捜通させる穴である。
［放熱プレートの構成］
図１９は、本開示の第５の実施の形態に係る放熱プレートの構成例を示す平面図である。同図は、放熱プレート３３の構成例を表す図である。同図の一点鎖線は、上述の回路基板４４の方向に曲げる前の突部３０３を表す。同図の開口部３０１には、突部３０３を確保するための凹部３０４が形成される。
［撮像装置の製造方法］
図２０は、本開示の第５の実施の形態に係る撮像装置の製造方法の一例を示す図である。同図は、図１９において説明した撮像装置１の製造工程を表す図である。
放熱プレート３３を回路基板４４に接着させる際に、突部３０３を穴４０５に捜通させる（同図におけるａ）。接着部材１１を硬化させた後に、半導体チップ配置領域を回路基板４０に当接させながら回路基板４４を掛止する方向に突部３０３の先端を曲げる（同図におけるｂ）。これにより、半導体チップ配置領域を回路基板４４に当接させることができる。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第５の実施の形態の撮像装置１は、放熱プレート３０の形状を変更することにより半導体チップ配置領域を回路基板４０に当接させる。これにより、撮像素子２０の垂直方向の動きを防ぎ、画質の低下を防止することができる。
＜６．第６の実施の形態＞
本実施の形態においては、上述の実施の形態の撮像装置１に適用されるカバーガラスについて提案する。
［カバーガラスの材質］
図３において説明したカバーガラス７０は、撮像装置１の用途に応じた材質のガラスを使用することができる。例えば、赤外線吸収ガラスを使用することにより、画像のゴーストやフレアの発生を軽減することができ、画像の色合いバランスを整えることができる。このような赤外線吸収ガラスとしてリン酸塩系ガラス、フツリン酸塩系ガラスおよびケイ塩系ガラスを使用することができる。なお、フツリン酸塩系ガラスは近紫外光または近赤外光の何れかを遮光することもできる。紫外光の透過率が５０％以上の赤外光遮光ガラスを使用する場合には、カバーガラス７０をフレーム６０に接着する接着剤１４に紫外光硬化型の接着剤を使用することができ、撮像装置１の製造工程を簡略化することができる。なお、この際には、未硬化の接着剤１４のカバーガラス７０の中央部への移動を防ぐため、カバーガラス７０に溝や段差を設けることができる。また、アルカリ金属酸化物を含んだホウケイ酸系ガラスを使用することにより、耐光性を向上させることができる。また、無機酸化物ガラスを使用することにより、耐光性を向上させるとともに高強度にすることができる。
［カバーガラスの形状］
図２１は、本開示の第６の実施の形態に係る撮像装置の構成例を示す断面図である。同図は、撮像素子２０のカバーガラスの構成例を表す図である。同図におけるａの撮像装置１は、カバーガラス７０の代わりにカバーガラス７１を備える。このカバーガラス７１は、フレーム６０と接着される領域に粗化部７０１が形成されたカバーガラスである。粗化部７０１によりフレーム６０との接着強度を向上させることができる。粗化部７０１は、例えば、カバーガラスの表面をエッチングすることにより、形成することができる。上述のフツリン酸塩系ガラスをカバーガラス７１のガラスに採用する場合には、このエッチングにより高硬度化することができ、耐振動性を向上させることができる。また、リン酸塩系ガラスを採用する場合には、クロム（Ｃｒ）の膜を形成することにより、粗化部７０１を形成することができる。
同図におけるｂの撮像装置１は、カバーガラス７０の代わりにカバーガラス７２を備える。このカバーガラス７２は、撮像装置１の内側に湾曲した凹部７０２を備える。この凹部７０２により、画像のゴーストやフレアの発生を軽減することができる。
同図におけるｃは、カバーガラス７０の表面に膜７３を配置する場合の例を表したものである。膜７３には、例えば、α線を遮蔽する膜７３を使用することができる。これにより、画像信号の誤差を低減することができる。また、例えば、吸湿性を有する樹脂の膜７３を使用することにより、カバーガラス７０の結露を防止することができる。透明導電膜による膜７３を使用し、通電させて加熱することにより、結露を防止することができる。この場合には、静電気の発生を防止することもできる。また遮光性を有する膜７３を使用する場合には、筐体等により反射された光の入射を防止することができる。このような膜７３が配置されたカバーガラス７０を使用することにより、撮像装置１の製造後に膜７３を配置する場合と比較して生産性を向上させることができる。
なお、カバーガラス７０の表面に耐熱性を有する保護フィルムを配置することにより、カバーガラス７０の表面を熱的に保護することができる。また、カバーガラス７０の表面にマイクロレンズを形成することにより、撮像素子２０の製造工程を簡略化することができる。また、カバーガラス７０の表面に光学的なローパスフィルタおよび赤外光遮光フィルタを積層することにより、カバーガラス７０表面における反射を防止することができる。この場合には、カバーガラス７０および撮像素子２０の距離を短縮することができる。また、カバーガラス７０の表面にＣｒの膜を形成することにより、カバーガラス７０の表面を平滑にすることができ、ごみの付着を防止することができる。また、カバーガラス７０およびフレーム６０の外周を樹脂等によりモールドすることにより、ごみの侵入を防ぐことができる。
［接着剤］
カバーガラス７０をフレーム６０に接着する接着剤１４に反射率の低いシール樹脂を使用することにより、接着剤１４による反射を防止することができ、画像のゴーストやフレアを軽減することができる。低弾性が異なる２つの接着剤を接着剤１４に使用することにより、カバーガラス７０への応力を緩和することができる。また、接着剤１４の外周に防湿シールを施すことにより、撮像装置１への水分の侵入を防ぐことができる。ガラス転移点が高く弾性率が比較的低い紫外光硬化型接着剤を接着剤１４に使用することにより、温度変化に伴う応力の発生を緩和することができる。また、接着剤１４の厚さを調整する際には、スペーサを接着剤１４に分散させて調整することができる。
＜７．第７の実施の形態＞
上述の第１の実施の形態の撮像装置１は、回路基板４０に配置されたパッド４０１に導電ワイヤ５０がワイヤボンディングされていた。これに対し、本開示の第７の実施の形態の撮像装置１は、厚膜化したパッドに導電ワイヤ５０をワイヤボンディングする点で、上述の第１の実施の形態と異なる。
図３において説明した撮像装置１は撮像素子２０および回路基板４０の間に放熱プレート３０が配置され、放熱プレート３０の開口部３０１を介して導電ワイヤ５０が撮像素子２０および回路基板４０にワイヤボンディングされる。このため、放熱プレート３０がない場合と比較して、導電ワイヤ５０が長くなる。導電ワイヤ５０の抵抗やインダクタンスが増加するため、制御信号の伝播遅延や画像信号の波形の変化による画質の低下を生じる。また、導電ワイヤ５０が垂下して放熱プレート３０に接触する場合もある。そこで、導電ワイヤ５０の短縮について提案する。
［撮像装置の構成］
図２２は、本開示の第７の実施の形態に係る撮像装置の構成例を示す断面図である。同図の撮像装置１は、回路基板４０の代わりに回路基板４５を備える点で、図３において説明した撮像装置１と異なる。
回路基板４５は、パッド４０１の代わりにパッド４０６が配置された回路基板である。パッド４０６は、厚膜に構成されたパッドであり、回路基板４５の表面から突出した形状に構成される。このパッド４０６に導電ワイヤ５０をワイヤボンディングすることにより、導電ワイヤ５０を短縮することができる。パッド４０６は、例えば、厚膜めっきにより形成することができる。また、例えば、Ｃｕにより構成された基板ポストやバンプを回路基板４５の表面の配線層に半田付けすることにより形成することもできる。また、例えば、パッド部分以外の回路基板の表面を研削して薄肉化することにより、パッド４０６を形成することもできる。なお、パッド４０６は、請求の範囲に記載の厚膜パッドの一例である。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第７の実施の形態の撮像装置１は、回路基板の表面から突出した形状のパッド４０６を回路基板に配置し、このパッド４０６に導電ワイヤ５０をワイヤボンディングすることにより、導電ワイヤ５０を短縮することができる。これにより、信号波形の劣化や導電ワイヤ５０の垂下を防止することができる。
＜８．第８の実施の形態＞
上述の第１の実施の形態の撮像装置１は、導電ワイヤ５０により撮像素子２０および回路基板４０が接続されていた。本実施の形態では、導電ワイヤ５０の機械的強度を向上させる撮像装置について提案する。
図３において説明した撮像装置１は放熱プレート３０の開口部３０１を介して導電ワイヤ５０が撮像素子２０および回路基板４０にワイヤボンディングされる。このため、導電ワイヤ５０が長くなり、機械的強度が低下するという問題がある。また、遊動可能に構成された半導体チップ配置領域が動く際に、導電ワイヤ５０のワイヤボンディング部分に応力が集中し、破損に至るという問題もある。そこで、導電ワイヤ５０の強度の向上を検討する。
［撮像装置の構成］
図２３は、本開示の第８の実施の形態に係る撮像装置の構成例を示す断面図である。同図は、導電ワイヤ５０により接続される領域を拡大した図である。同図の撮像装置１は、導電ワイヤ５０と撮像素子２０および回路基板４０との接合部に保護部５０３が配置される点で、図３において説明した撮像装置１と異なる。
導電ワイヤ５０は、キャピラリと称される装置により接続される。このキャピラリは、中央部に配置された穴に導電ワイヤ５０の材料となるＡｕ等の金属線を捜通し、この金属線を加熱するとともに撮像素子２０等に加圧しながら超音波を印加する装置である。キャピラリによる導電ワイヤ５０の形成は、次の手順により行うことができる。まず、キャピラリを高温にすることにより、キャピラリに捜通された金属線を溶解して球状のボールを形成する。このボールを撮像素子２０のパッド２０１に押し当てて加熱および超音波の印加を行い、接続（ボールボンディング）を行う。次に、金属線を送出しながらキャピラリを回路基板４０のパッド４０１の位置まで移動する。この際、キャピラリをループ状に動かすことにより、金属線のループを形成することができる。次に、金属線をパッド４０１に押し当てるとともに超音波を印加して接続（ウェッジボンディング）を行う。その後、金属線を切断し、導電ワイヤ５０を形成する。
同図においては、導電ワイヤ５０がパッド２０１および４０１に接続される部分をそれぞれ接続部５０１および５０２により表している。接続部５０１および５０２がそれぞれボールボンディングおよびウェッジボンディングにより形成された接続部に該当する。
これら接続部５０１および５０２に保護部５０３を配置する。この保護部５０３は、樹脂等により構成され、接続部５０１および５０２を覆うように配置されて接続部５０１および５０２を補強する。なお、同図に表したように、保護部５０３は、接続部５０１および５０２の両方に配置することができる。また、接続部５０１および５０２の何れか１つに保護部５０３を配置することもできる。
なお、導電ワイヤ５０にＡｕより剛性が高い金属の線を使用することにより、導電ワイヤ５０の強度を向上させることもできる。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第８の実施の形態の撮像装置１は、導電ワイヤ５０の接続部に保護部を配置することにより、導電ワイヤ５０の強度を向上させることができる。これにより、半導体チップ配置領域が動いた場合において、導電ワイヤ５０の断線等を防止することができる。
＜９．第９の実施の形態＞
上述の第８の実施の形態の撮像装置１は、導電ワイヤ５０を撮像素子２０、回路基板４０の順に接続していた。これに対し、本開示の第９の実施の形態の撮像装置１は、導電ワイヤ５０の接続の順序を変更する点で、上述の第８の実施の形態と異なる。
［撮像装置の構成］
図２４は、本開示の第９の実施の形態に係る撮像装置の構成例を示す断面図である。同図の撮像装置１は、保護部５０３を省略し、導電ワイヤ５０の代わりに導電ワイヤ５１を備える点で、図２３において説明した撮像装置１と異なる。また、撮像素子２０のパッド２０１には、バンプ２０３が配置される。
導電ワイヤ５１は、ボールボンディングにより形成される接続部５０１とウェッジボンディングにより形成される接続部５０２とがそれぞれ回路基板４０のパッド４０１および撮像素子２０のバンプ２０３に形成される。すなわち、導電ワイヤ５１は、回路基板４０のパッド４０１に接続された後に撮像素子２０のバンプ２０３に接続される。これにより、導電ワイヤ５１のループを短くするとともに接続部５０１および５０２の近傍の線の曲率を小さくすることができ、応力の集中を緩和することができる。なお、図２３において説明した保護部５０３を接続部５０１および５０２に配置することもできる。
なお、バンプ２０３は、導電ワイヤ５１との接続面を撮像素子２０の表面より高い位置にするために配置するバンプである。ボールボンディングにより形成される接続部５０１は、パッド２０１が撮像素子２０の表面より深い位置に形成される場合であっても、ボールの高さ分のかさ上げ効果により、接続部の頂部を撮像素子２０の表面より高い位置に配置することができる。これに対し、ボールが形成されないウェッジボンディングによる接続部５０２においては、バンプ２０３を配置する。このバンプ２０３を介してボンディングを行うことにより撮像素子２０の深部に形成されたパッド２０１と導電ワイヤ５１とを接続することができる。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第９の実施の形態の撮像装置１は、導電ワイヤを回路基板４０等に接続する際の接続開始位置を変更することにより、導電ワイヤ５１の強度を向上させることができる。これにより、半導体チップ配置領域が動いた場合において、導電ワイヤ５０の断線等を防止することができる。
＜１０．第１０の実施の形態＞
上述の第１の実施の形態の撮像装置１は、半導体チップ配置領域が遊動可能に構成されていた。これに対し、本開示の第１０の実施の形態の撮像装置１は、半導体チップ配置領域を回路基板４０に掛止する点で、上述の第１の実施の形態と異なる。
［撮像装置の構成］
図２５は、本開示の第１０の実施の形態に係る撮像装置の構成例を示す平面図である。同図の撮像装置１は、係止部８５を備える点で、図２において説明した撮像装置１と異なる。この係止部８５は、開口部３０１を介して放熱プレート３０および回路基板４０の間に配置され、半導体チップ配置領域を回路基板４０に掛止するものである。同図は、係止部８５が半導体チップ配置領域の４隅に配置される例を表したものである。
［係止部の構成］
図２６は、本開示の第１０の実施の形態に係る係止部の構成例を示す断面図である。同図におけるａは、高剛性の金属線により構成された係止部８５の例を表したものである。また、同図におけるｂは、支柱形状の係止部８６の例を表したものである。このような係止部を配置することにより、半導体チップ配置領域の動きが制限され、導電ワイヤ５０への応力を低減することができる。なお、係止部８５および８６は、請求の範囲に記載の回路基板係止部の一例である。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第１０の実施の形態の撮像装置１は、係止部８５および８６により半導体チップ配置領域を回路基板４０に掛止することにより、導電ワイヤ５０への応力を低減し、導電ワイヤ５０の断線等を防止することができる。
＜１１．第１１の実施の形態＞
上述の第１の実施の形態の撮像装置１は、導電ワイヤ５０により撮像素子２０および回路基板４０を接続していた。これに対し、本開示の第１１の実施の形態の撮像装置１は、フレキシブル配線板により接続を行う点で、上述の第１の実施の形態と異なる。
［撮像装置の構成］
図２７は、本開示の第１１の実施の形態に係る撮像装置の構成例を示す断面図である。同図の撮像装置１は、導電ワイヤ５０の代わりにフレキシブル配線板５２を備える点で、図３において説明した撮像装置１と異なる。このフレキシブル配線板５２は、Ｃｕ等の金属により構成された配線層５０５の両面にフィルム状の絶縁層５０４を積層して構成された柔軟性を有する配線板である。配線層５０５は、それぞれ対応するパッド２０１（バンプ２０３）および４０１毎に帯状に形成され、これら複数の帯状の配線層５０５がすだれ状に配置されて信号の伝達を行う。なお、配線層５０５にはパッド５０６が配置され、例えば、半田付けによりバンプ２０３およびバッド４０１と接続される。
フレキシブル配線板５２は柔軟性が高く絶縁層５０４により補強されるため、半導体チップ配置領域が動いた場合であっても断線等の破損を生じることなく信号を伝達することができる。また、導電ワイヤ５０を使用する場合には、応力が単体の導電ワイヤ５０に集中する。これに対し、フレキシブル配線板５２は、複数の配線層５０５が配置されて撮像素子２０の複数のパッド２０１と同時に接続される構成のため、応力の集中を緩和することができる。なお、フレキシブル配線板５２は、請求の範囲に記載の導電部材の一例である。
撮像素子２０のパッド２０１においてもバンプ２０３を配置し、接続部を撮像素子２０の表面にかさ上げする。このバンプ２０３は、めっきにより形成されたバンプやスタッドバンプを使用することができる。また、バンプを多段に配置して構成することもできる。
［撮像装置の他の構成］
図２８は、本開示の第１１の実施の形態に係る撮像装置の他の構成例を示す断面図である。同図におけるａは、フレキシブル配線板５２の代わりにフレキシブル配線板５３を配置する例を表したものである。このフレキシブル配線板５３は、撮像素子２０との接続部において図２７とは逆方向に接続を行った後、折返して構成されたフレキシブル配線板である。このような折返しを有することにより、放熱プレート３０および回路基板４０の伸縮差によりフレキシブル配線板５３に引張方向の応力が加わった場合において応力を緩和することができる。
同図におけるｂは、異方導電フィルム（ＡＣＦ：Anisotropic Conductive Film）８７によりフレキシブル配線板５２を接続する例を表したものである。同図におけるｂに表したように、ＡＣＦ８７は撮像素子２０および回路基板４０の両方の接続に使用することができる。また、例えば、撮像素子２０および回路基板４０の何れか１つに使用することもできる。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第１１の実施の形態の撮像装置１は、フレキシブル配線板により撮像素子２０および回路基板４０を接続することにより、撮像素子２０および回路基板４０の接続部の破損等を防止することができる。
＜１２．第１２の実施の形態＞
上述の第１１の実施の形態の撮像装置１は、撮像素子２０の上面にパッド２０１が配置されていた。これに対し、本開示の第１２の実施の形態の撮像装置１は、下面にパッド２０１が配置される撮像素子２０と回路基板４０とを接続する点で、上述の第１１の実施の形態と異なる。
［撮像装置の構成］
図２９は、本開示の第１２の実施の形態に係る撮像装置の構成例を示す断面図である。同図の撮像装置１は、パッド２０１およびバンプ２０３が撮像素子２０の下面に配置され、フレキシブル配線板５２の代わりにフレキシブル配線板５４を配置する点で、図２７において説明した撮像装置１と異なる。
同図のフレキシブル配線板５４は、放熱プレート３０に沿って配置される。このフレキシブル配線板５４に撮像素子２０がフリップチップボンディングにより接続される。この接続は、バンプ２０３およびパッド５０６の直接接続やＡＣＦによる接続を使用することができる。この接続後に液状の接着剤２０４を撮像素子２０および放熱プレート３０の間に塗布して硬化させることにより、撮像素子２０を放熱プレート３０に接着することができる。この接着剤２０４はアンダーフィルと称される。
［撮像装置の他の構成］
図３０は、本開示の第１２の実施の形態に係る撮像装置の他の構成例を示す断面図である。同図の放熱プレート３０は、撮像素子２０が配置される面に配線領域が形成される点で、図２９において説明した撮像装置１と異なる。
同図の放熱プレート３０は、撮像素子２０が配置される面に絶縁層３２２および配線層３０５による配線領域が形成される。また、配線層３０５には、パッド３０６が配置される。このパッド３０６を介して撮像素子２０のバンプ２０３および配線層３０５が接続される。また、フレキシブル配線板５３は、回路基板４０および配線層３０５の間に接続される。なお、配線層３０５は、請求の範囲に記載の導電部材の一例である。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第１２の実施の形態の撮像装置１は、下面にパッド２０１およびバンプ２０３が配置される撮像素子２０を使用する場合において、フリップチップボンディングにより撮像素子２０を実装する。これにより、撮像素子２０を回路基板４０に接続することができる。
＜１３．第１３の実施の形態＞
上述の第１の実施の形態の撮像装置１は、平坦な放熱プレート３０に撮像素子２０が接着されていた。これに対し、本開示の第１３の実施の形態の撮像装置１は、凹部を有する放熱プレート３０に撮像素子２０を接着する点で、上述の第１の実施の形態と異なる。
撮像装置１は、外部に配置された撮影レンズにより被写体が画素アレイ部２０２に結像される。その際、画素アレイ部２０２の中央部と端部とでは、撮影レンズとの間の距離が異なるため、周辺部にぼけを生じ画質が低下する。そこで、撮像素子２０を湾曲させることにより、画素アレイ部２０２の中央部および端部における撮影レンズとの距離を略等しくすることができる。
［撮像装置の構成］
図３１は、本開示の第１３の実施の形態に係る撮像装置の構成例を示す断面図である。同図の撮像装置１は、放熱プレート３０の代わりに放熱プレート３４を使用し、撮像素子２０の代わりに撮像素子２１を使用する点で、図３において説明した撮像装置１と異なる。
同図の放熱プレート３４は、撮像素子２０が接着される領域に凹部３０７が配置される。この凹部３０７は、球面状に湾曲した凹部である。また、同図の撮像素子２１は、撮像素子２０を研削して薄肉化した撮像素子である。薄肉化した撮像素子２１を凹部３０７に接着することより、凹部３０７の形状を撮像素子２１に転写することができ、撮像素子２１を湾曲させることができる。球面状に湾曲した凹部３０７を使用することにより撮像素子２１の湾曲の精度を向上させることができる。なお、円筒形状に湾曲した凹部にすることもできる。
同図におけるｂは、断面が矩形形状の凹部３０８を備える放熱プレート３４の例を表したものである。矩形形状の凹部３０８にすることにより、放熱プレート３４の製造を簡略化することができる。
［撮像装置の製造方法］
図３２は、本開示の第１３の実施の形態に係る撮像装置の製造方法の一例を示す図である。同図は、撮像素子２０を放熱プレート３４に接着する工程を表したものである。図３１におけるａの撮像装置１を例に挙げて製造工程を説明する。まず、回路基板４０に接着された放熱プレート３４の凹部３０７にダイボンド材１３を塗布する（同図におけるａ）。次に、ダイボンド材１３の上に撮像素子２０を配置する（同図におけるｂ）。次に、撮像素子２１に空気を吹き付けることにより撮像素子２１を凹部３０７に押し付けながらダイボンド材１３を硬化させる（同図におけるｃ）。なお、同図におけるｃの白抜きの矢印は、吹き付けられる空気を表す。これにより、撮像素子２１を湾曲させることができる。
［撮像装置の他の構成］
図３３は、本開示の第１３実施の形態に係る撮像装置の他の構成例を示す図である。同図の放熱プレート３４は、穴３０９が形成される点で、図３１におけるａにおいて説明した放熱プレート３４と異なる。この穴３０９は、撮像素子２１を吸引する穴である。撮像素子２１を放熱プレート３４にボンディングする際に、穴３０９から撮像素子２１を吸引することにより、撮像素子２１を放熱プレート３４の凹部３０７に押し付けることができる。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第１３の実施の形態の撮像装置１は、凹部を有する放熱プレート３４を使用して撮像素子２１を湾曲させることにより、画質の低下を軽減することができる。
＜１４．第１４の実施の形態＞
上述の第１の実施の形態の撮像装置１は、放熱プレート３０に撮像素子２０が接着されていた。これに対し、本開示の第１３の実施の形態の撮像装置１は、放熱プレートの放熱性を向上させる点で、上述の第１の実施の形態と異なる。
撮像素子２０が配置された放熱プレート３０および回路基板４０の間には空隙１０が配置されるため、放熱プレート３０から回路基板４０への熱伝導が阻害され、撮像素子２０の放熱性が低下する。そこで、放熱性を向上させる放熱プレートについて提案する。
［撮像装置の構成］
図３４は、本開示の第１４の実施の形態に係る撮像装置の構成例を示す断面図である。同図におけるａの撮像装置１は、放熱プレート３０の代わりに放熱プレート３５使用する点で、図３において説明した撮像装置１と異なる。
同図におけるａの放熱プレート３５は、半導体チップ配置領域の撮像素子２０が接着される面とは異なる面に放熱部３１０が配置される。この放熱部３１０は、撮像装置１内部に封入されたガス（空気）との間の接触面積を広くすることにより、放熱プレート３５の放熱性を向上し、撮像素子２０の温度の上昇を低減するものである。放熱部３１０は、例えば、放熱プレート３５の表面をエッチングして凹凸を形成することにより構成することができる。また、例えば、放熱プレート３５の表面をサンドブラスト等により粗化して放熱部３１０を形成することもできる。
同図におけるｂは、放熱プレート３０および回路基板４０の表面にそれぞれ黒化部３２０および４０８が配置される例を表したものである。黒化部３２０および４０８により熱の放射および輻射を促進することにより、放熱プレート３０の放熱性を向上させることができる。黒化部３２０および４０８は、例えば、表面を黒化処理することにより形成することができる。また、例えば、表面に黒色の塗料を塗布することにより形成することもできる。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第１４の実施の形態の撮像装置１は、放熱プレート３０の放熱性を向上させることにより、撮像素子２０の温度上昇を低減することができる。
＜１５．第１５の実施の形態＞
上述の第１の実施の形態の撮像装置１は、半導体チップ配置領域が遊動可能に構成されていた。これに対し、本開示の第１５の実施の形態では、半導体チップ配置領域の振動を制限する構成について提案する。
撮像装置１は、半導体チップ配置領域が遊動可能に構成されるため、外部からの衝撃により振動する。この振動により、導電ワイヤ５０の断線等の破損を生じる。そこで、半導体チップ配置領域の振動を抑制して、導電ワイヤ５０の破損を防止する。
［放熱プレートの構成］
図３５は、本開示の第１５の実施の形態に係る放熱プレートの構成例を示す平面図である。同図の放熱プレート３６は、半導体チップ配置領域に開口部を備える。同図におけるａの放熱プレート３６は、半導体チップ配置領域に複数の開口部３１２を備える。また、同図におけるｂは、開口部３１３を備える。この開口部３１３は、図３において説明した開口部３０１と半導体チップ配置領域に形成される開口部とを結合したものである。このような半導体チップ配置領域に形成される開口部３１２等により、放熱プレート３６を軽量化することができる。これにより、放熱プレート３６の振動を抑制することができる。なお、開口部３１２等を配置すると撮像素子２０および放熱プレート３６の熱抵抗が増加するため、撮像素子２０の発熱量に応じて開口部３１２の大きさや数量を調整する必要がある。また、開口部３１２等の配置を不均一にすることにより、半導体チップ配置領域の共振の発生を防止し、振動を抑制することができる。また、例えば、半導体チップ配置領域の放熱プレートを研削して薄肉化し、軽量化することもできる。
図３６は、本開示の第１５の実施の形態に係る放熱プレートの他の構成例を示す平面図である。同図の放熱プレート３７は、開口部３０１のほかに開口部３０１とは異なる形状の開口部３１４および３１５を備える放熱プレートである。開口部３１５は、台形形状に構成された開口部である。台形形状に構成することにより、導電ワイヤ５０をワイヤボンディングする領域を確保しながら開口部同士の間の梁部の面積を広くすることができる。これにより、半導体チップ配置領域の振動を抑制することができる。また、開口部３１４は、撮像素子２０の１つの辺の近傍に配置される開口部を分割して小型化した開口部である。これにより、撮像素子２０の４隅の近傍以外に梁部を形成することができ、振動を抑制することができる。なお、このような梁部を複数配置する場合には、非対称に配置することにより、半導体チップ配置領域の共振を防ぐことができる。
図３７は、本開示の第１５の実施の形態に係る放熱プレートの他の構成例を示す平面図である。同図の放熱プレート３８は、半導体チップ配置領域の振動を抑制する制振部を備える。半導体チップ配置領域を懸架する梁部に制振部が配置される。同図におけるａおよびｂは、ミアンダ形状に構成された制振部３１６および３１７がそれぞれ配置される例を表したものである。また、同図におけるｃは、梁部に厚み方向の凹部が表面および裏面に形成されることにより構成された制振部３１８の例を表したものである。このような制振部３１６乃至３１８により、半導体チップ配置領域の振動を抑制することができる。
図３８は、本開示の第１５の実施の形態に係る放熱プレートの他の構成例を示す平面図である。同図の放熱プレート３０は、梁部に制振部３２１が配置される。この制振部３２１は、ゴム等の弾性を有する部材により構成され、放熱プレート３０の梁部に配置されて半導体チップ配置領域の振動を抑制する。制振部３２１は、例えば、シート状に形成されて梁部に貼着することにより配置することができる。また、ジェル状の制振部３２１を塗布することにより配置することもできる。この制振部３２１は、放熱プレート３０の表面および裏面の何れか一方または両面に配置することができる。また、図３７において説明した制振部３１６等と併用することもできる。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第１５の実施の形態の撮像装置１は、半導体チップ配置領域の振動を抑制することにより、導電ワイヤ５０の破損を防止することができる。
＜１６．第１６の実施の形態＞
上述の第１の実施の形態の撮像装置１は、放熱プレート３０にフレーム６０が接着されていた。これに対し、本開示の第１６の実施の形態では、フレーム６０における放熱性を改善する構成について提案する。
フレーム６０をＣｕ等の金属により構成するとともに表面を黒化する。例えば、黒色めっきを施す。これにより、放熱性を向上させることができる。また、黒化することにより、フレーム６０における入射光の反射を軽減することができる。例えば、黒化により反射率を１％以下にする場合には、フレア等の発生を防止することができる。また、フレーム６０を放熱プレート３０に接着する接着剤１２に半田や金属含有ペーストを使用することにより、放熱プレート３０や回路基板４０の熱を効果的にフレーム６０に伝達することができる。この際、熱抵抗を小さくするため、フレーム６０の表面のめっき等を除去すると好適である。なお、接着剤１２に半田等を使用する場合には、ペースト状の半田を放熱プレート３０に塗布してフレーム６０を配置した後にリフロー半田付けを行うことにより、接着を行うことができる。
［フレームの構成］
図３９は、本開示の第１６の実施の形態に係るフレームの構成例を示す断面図である。同図のフレーム６３は、側面に放熱フィン６０３が配置されて構成される。この放熱フィン６０３は、フレーム６３の側面に凹凸を形成することにより構成することができる。放熱フィン６０３によりフレーム６３の放熱性を向上させることができる。
［放熱プレートの構成］
図４０は、本開示の第１６の実施の形態に係る放熱プレートの構成例を示す断面図である。同図の放熱プレート３５０は、撮像素子２０を囲繞する壁部が配置されて構成されたものであり、フレームと一体に構成された放熱プレートである。フレームと一体に構成されるため熱抵抗を小さくすることができ、放熱性を向上させることができる。
［フレームの他の構成］
図４１は、本開示の第１６の実施の形態に係るフレームの他の構成例を示す断面図である。同図のフレーム６４は、上面のつばの部分に突部６０４を備える。この突部６０４は、導電ワイヤ５０が撮像素子２０に接続される領域への入射光の照射を防ぐものである。この突部６０４により、導電ワイヤ５０による入射光の反射を防ぐことができ、フレア等の発生を軽減することができる。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第１６の実施の形態の撮像装置１は、フレームの放熱性を向上させることにより、撮像素子２０の温度上昇を低減することができる。
＜１７．第１７の実施の形態＞
上述の第１の実施の形態の撮像装置１は、撮像素子２０が配置された放熱プレート３０と回路基板４０との間に空隙１０が形成されていた。これに対し、本開示の第１７の実施の形態では、空隙に蓄熱部を配置する点で、上述の第１の実施の形態と異なる。
撮像素子２０の消費電力は変動するため、撮像素子２０の発熱量も変化する。この際、撮像素子２０の最大の消費電力に合わせての放熱容量を設定して撮像装置１を構成する場合には、撮像装置１の放熱プレート３０等の冷却機構が必要以上に大型化する等の問題がある。そこで、撮像素子２０からの発熱量を平準化することにより、必要十分な容量の冷却機構を構成することができる。
［撮像装置の構成］
図４２は、本開示の第１７の実施の形態に係る撮像装置の構成例を示す断面図である。同図の撮像装置１は、半導体チップ配置領域と回路基板４０との間に蓄熱部８８を備える点で、図３において説明した撮像装置１と異なる。
蓄熱部８８は、撮像素子２０からの熱を蓄熱するものである。蓄熱部８８を半導体チップ配置領域および回路基板４０の間に配置することにより、撮像素子２０において発生して放熱プレート３０に伝導された熱が蓄熱部８８により一時的に蓄えられる。この蓄熱部８８に蓄えられた熱が回路基板４０に伝導する際に平準化される。蓄熱部８８は、放熱プレート３０の反りに影響を及ぼさないため、低弾性の部材により構成する必要がある。蓄熱部８８は、例えば、ポリマーにより被覆したパラフィンや無機水和塩を内包した蓄熱マイクロカプセルを低弾性率のエポキシ系やアクリル系の樹脂に分散して構成することができる。また、酸化バナジウムや錫合金等の粒子を含有する複合材料を使用することもできる。
また、蓄熱部８８を配置することにより、撮像装置１の製造工程において、撮像素子２０の下方に配置される部材の膨張収縮による撮像素子２０の反りを抑制することも可能となる。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第１７の実施の形態の撮像装置１は、蓄熱部８８を配置することにより、放熱プレート３０等の冷却機構を最適化（小型化）することができる。
＜１８．第１８の実施の形態＞
上述の第１の実施の形態の撮像装置１は、撮像素子２０が配置された放熱プレート３０と回路基板４０との間に空隙１０が形成されていた。これに対し、本開示の第１８の実施の形態では、空隙に緩衝部を配置する点で、上述の第１の実施の形態と異なる。
［撮像装置の構成］
図４３は、本開示の第１８の実施の形態に係る撮像装置の構成例を示す断面図である。同図の撮像装置１は、半導体チップ配置領域と回路基板４０との間に緩衝部９１を備える点で、図３において説明した撮像装置１と異なる。
緩衝部９１は、半導体チップ配置領域の振動衝撃を緩和するものである。この緩衝部９１を配置することにより、例えは、導電ワイヤ５０のワイヤボンディングを行う際の振動衝撃を緩和することができ、導電ワイヤ５０の破損を防止することができる。緩衝部９１は、例えば、ウレタン系ゴムや天然ゴムにより構成することができる。また、例えば、ゲル状のアクリル系やウレタン系樹脂により構成することもできる。また、チキソ性を有する部材により構成することもできる。また、シリコン系サーマルグリスを使用することにより、緩衝性に加えて放熱性を向上させることができる。また、磁気シートを配置して磁気による反発力を振動衝撃の緩和に使用することもできる。
［緩衝部の構成］
図４４は、本開示の第１８の実施の形態に係る緩衝部の構成例を示す平面図である。同図は、放熱プレート３０に配置される緩衝部９１の形状を表す図である。同図におけるａは、撮像素子２０と略同じ面積に配置される緩衝部９１の例を表したものである。同図におけるｂおよびｃは、それぞれ撮像素子２０より狭い面積および広い面積に構成される例を表したものである。同図におけるｄは、複数の円形状に配置される例を表したものである。同図におけるｅは、撮像素子２０の対角線に沿って配置される例を表したものである。同図におけるｆは、撮像素子２０の中央部および外周部にそれぞれ配置される例を表したものである。
ゴム状の緩衝部９１は、例えば、回路基板４０に放熱プレート３０を接着する前に回路基板４０の上に配置することができる。また、ゲル状の緩衝部９１は、撮像素子２０に導電ワイヤ５０をワイヤボンディングした後に、図６において説明した穴４０９から空隙１０に注入することにより配置することができる。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第１８の実施の形態の撮像装置１は、緩衝部９１を配置することにより、半導体チップ配置領域の振動衝撃を緩和することができる。
＜１９．第１９の実施の形態＞
上述の第１８の実施の形態の撮像装置１は、緩衝部９１を配置していた。これに対し、本開示の第１９の実施の形態では、放熱プレートに緩衝部を配置する点で、上述の第１９の実施の形態と異なる。
［放熱プレートの構成］
図４５は、本開示の第１９の実施の形態に係る放熱プレートの構成例を示す平面図である。同図の放熱プレート３９は、半導体チップ配置領域の一部にばね部３１９が形成されたものである。
［撮像装置の構成］
図４６は、本開示の第１９の実施の形態に係る撮像装置の構成例を示す断面図である。同図の撮像装置１は、放熱プレート３０の代わりに上述の放熱プレート３９を備える点で、図３において説明した撮像装置１と異なる。
同図に表したように、バネ部３１９を回路基板４０の方向に曲げるとともに回路基板４０に先端を当接させることにより、緩衝部を構成することができる。これにより、図４３において説明した撮像装置１と比較して、構成を簡略化することができる。
これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第１９の実施の形態の撮像装置１は、放熱プレートに緩衝部を配置することにより、半導体チップ配置領域の振動衝撃を緩和することができる。
＜２０．撮像素子の構成＞
［撮像素子の構成］
図４７は、本開示の実施の形態に係る撮像素子の構成例を示す図である。同図の撮像素子２０は、画素アレイ部２０２と、垂直駆動部２０３と、カラム信号処理部２０４と、制御部２０５とを備える。
画素アレイ部２０２は、画素２１０が２次元格子状に配置されて構成されたものである。ここで、画素２１０は、照射された光に応じた画像信号を生成するものである。この画素２１０は、照射された光に応じた電荷を生成する光電変換部を有する。また画素２１０は、画素回路をさらに有する。この画素回路は、光電変換部により生成された電荷に基づく画像信号を生成する。画像信号の生成は、後述する垂直駆動部２０３により生成された制御信号により制御される。画素アレイ部２０２には、信号線２０６および２０７ＸＹマトリクス状に配置される。信号線２０６は、画素２１０における画素回路の制御信号を伝達する信号線であり、画素アレイ部２０２の行毎に配置され、各行に配置される画素２１０に対して共通に配線される。信号線２０７は、画素２１０の画素回路により生成された画像信号を伝達する信号線であり、画素アレイ部２０２の列毎に配置され、各列に配置される画素２１０に対して共通に配線される。これら光電変換部および画素回路は、半導体基板に形成される。
垂直駆動部２０３は、画素２１０の画素回路の制御信号を生成するものである。この垂直駆動部２０３は、生成した制御信号を同図の信号線２０６を介して画素２１０に伝達する。カラム信号処理部２０４は、画素２１０により生成された画像信号を処理するものである。このカラム信号処理部２０４は、同図の信号線２０７を介して画素２１０から伝達された画像信号の処理を行う。カラム信号処理部２０４における処理には、例えば、画素２１０において生成されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換が該当する。カラム信号処理部２０４により処理された画像信号は、撮像装置１の画像信号として出力される。制御部２０４は、撮像装置１の全体を制御するものである。この制御部２０５は、垂直駆動部２０３およびカラム信号処理部２０４を制御する制御信号を生成して出力することにより、撮像素子２０の制御を行う。制御部２０５により生成された制御信号は、信号線２０８および２０９により垂直駆動部２０３およびカラム信号処理部２０４に対してそれぞれ伝達される。
＜２１．カメラへの応用例＞
本開示に係る技術（本技術）は、様々な製品に応用することができる。例えば、本技術は、カメラ等の撮像装置に搭載される撮像素子として実現されてもよい。
図４８は、本技術が適用され得る撮像装置の一例であるカメラの概略的な構成例を示す図である。同図におけるａは、カメラ１００の外観を示す図である。また、同図におけるｂは、カメラ１００の構成例を表すブロック図である。カメラ１００は、ＣＰＵ１０１と、ＲＯＭ１０２と、ＲＡＭ１０３と、入出力インターフェース１０５と、入力部１０６と、出力部１０７と、記憶部１０８と、通信部１０９と、撮像部１１０と、ドライブ１１１と、リムーバブル記憶媒体１１２とを備える。
ＣＰＵ１０１、ＲＯＭ１０２およびＲＡＭ１０３は、バス１０４により相互に接続される。また、バス１０４には、入出力インターフェース１０５がさらに接続される。入出力インターフェース１０５には、入力部１０６、出力部１０７、記憶部１０８、通信部１０９、撮像部１１０およびドライブ１１１がさらに接続される。
入力部１０６は、キーボードやマウスにより構成される。出力部１０７は、ディスプレイやスピーカにより構成される。記憶部１０８は、ハードディスクや半導体メモリにより構成される。通信部１０９は、例えば、ネットワークインターフェースにより構成される。撮像部１１０には、図１において説明した撮像装置１を複数配置することができる。撮像部１１０より生成された画像は入出力インターフェース１０５を介してＣＰＵ１０１に供給される。ドライブ１１１は、半導体メモリ等のリムーバブル記憶媒体１１２を駆動する。
以上のように構成されるシステムでは、ＣＰＵ１０１が、例えば、記憶部１０８に記憶されているプログラムを、入出力インターフェース１０５およびバス１０４を介して、ＲＡＭ１０３にロードして実行することにより、上述した一連の処理が行われる。また、プログラムは、リムーバブル記録媒体１１２をドライブ１１１に装着することにより、入出力インターフェース１０５を介して、記憶部１０８にインストールすることができる。また、プログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して、通信部１０９で受信し、記憶部１０８にインストールすることもできる。その他、プログラムは、ＲＯＭ１０２や記憶部１０８に、あらかじめインストールしておくことも可能である。
最後に、上述した各実施の形態の説明は本開示の一例であり、本開示は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本開示に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
なお、本技術は以下のような構成もとることができる。
（１）半導体チップと、
前記半導体チップの信号を伝達する回路基板と、
前記半導体チップが配置されるとともに前記半導体チップが配置される領域である半導体チップ配置領域の外側の領域に開口部を備える放熱プレートと、
前記放熱プレートの前記半導体チップが配置される面とは異なる面における前記開口部の外側の領域に配置されて前記回路基板および前記放熱プレートを接着する接着部材と、
前記開口部を介して前記半導体チップおよび前記回路基板を接続する導電部材と、
を具備する半導体装置。
（２）前記放熱プレートおよび前記回路基板の間に空隙が形成される前記（１）に記載の半導体装置。
（３）前記回路基板は、前記伝達された信号のやり取りを行う電子回路を備える前記（１）に記載の半導体装置。
（４）前記回路基板は、前記電子回路を構成する素子が内蔵される前記（２）に記載の半導体装置。
（５）前記回路基板は、前記電子回路を構成する素子を配置する凹部を備える前記（２）に記載の半導体装置。
（６）前記回路基板は、前記放熱プレートに近接する面に開口部を有する前記凹部を備える前記（５）に記載の半導体装置。
（７）前記放熱プレートに接着されて前記半導体チップを覆う蓋部をさらに具備する前記（１）から（６）の何れかに記載の半導体装置。
（８）前記半導体チップ配置領域を前記蓋部に係止する蓋部係止部をさらに具備する前記（７）に記載の半導体装置。
（９）前記放熱プレートは、前記半導体チップ配置領域が前記回路基板に当接される前記（１）から（８）の何れかに記載の半導体装置。
（１０）前記放熱プレートに接着されて前記半導体チップを覆う蓋部と、
前記蓋部および前記放熱プレートの間に配置されて前記放熱プレートを押圧することにより前記半導体チップ配置領域を前記回路基板に当接させる弾性部材と
をさらに具備する前記（９）に記載の半導体装置。
（１１）前記放熱プレートは、前記開口部の外側の領域および内側の領域を連結する領域である梁部を斜設させて前記半導体チップ配置領域を前記回路基板に当接させる前記（９）に記載の半導体装置。
（１２）前記放熱プレートは、前記半導体チップ配置領域を前記回路基板に係止して当接させる突部を備える前記（９）に記載の半導体装置。
（１３）前記回路基板は、表面から突出した形状の厚膜パッドを備え、
前記導電部材は、前記厚膜パッドに接続される
前記（１）から（１２）の何れかに記載の半導体装置。
（１４）前記導電部材は、金属線により構成される前記（１）から（１３）の何れかに記載の半導体装置。
（１５）前記導電部材と前記半導体チップとの接続部および前記導電部材と前記回路基板との接続部の少なくとも１つの接続部に配置される保護部を更に備える前記（１４）に記載の半導体装置。
（１６）前記導電部材は、前記回路基板に接続された後に前記半導体チップに接続される前記（１４）に記載の半導体装置。
（１７）前記導電部材は、フレキシブル配線板により構成される前記（１）から（１５）の何れかに記載の半導体装置。
（１８）前記半導体チップ配置領域を前記回路基板に係止する回路基板係止部さらに具備する前記（１）に記載の半導体装置。
（１９）前記放熱プレートは、前記半導体チップ配置領域における前記半導体チップが配置される面とは異なる面に放熱部が配置される前記（１）から（１７）の何れかに記載の半導体装置。
（２０）前記放熱部は、前記放熱プレートに形成された複数の凹凸により構成される前記（１９）に記載の半導体装置。
（２１）前記放熱部は、前記放熱プレートの表面を粗化することにより形成される前記（１９）に記載の半導体装置。
（２２）前記放熱プレートは、表面に黒化部が形成される前記（１）から（２１）の何れかに記載の半導体装置。
（２３）前記回路基板は、前記放熱プレートと対向する面に黒化部が形成される前記（１）から（２２）の何れかに記載の半導体装置。
（２４）前記放熱プレートは、前記半導体チップが配置される領域に第２の開口部をさらに備える前記（１）から（２３）の何れかに記載の半導体装置。
（２５）前記放熱プレートは、前記半導体チップ配置領域の振動を抑制する制振部をさらに備える前記（１）から（２４）の何れかに記載半導体装置。
（２６）前記半導体チップ配置領域および前記回路基板の間に配置される緩衝部をさらに具備する前記（１）から（２５）の何れかに記載の半導体装置。
（２７）
撮像素子と、
前記撮像素子の信号を伝達する回路基板と、
前記撮像素子が配置されるとともに前記撮像素子が配置される領域である半導体チップ配置領域の外側の領域に開口部を備える放熱プレートと、
前記放熱プレートの前記撮像素子が配置される面とは異なる面における前記開口部の外側の領域に配置されて前記回路基板および前記放熱プレートを接着する接着部材と、
前記開口部を介して前記撮像素子および前記回路基板を接続する導電部材と、
を具備する撮像装置。
（２８）半導体チップと信号のやり取りを行う回路基板と、前記半導体チップが配置されるとともに前記半導体チップが配置される領域の外側の領域に開口部を備える放熱プレートと、を前記放熱プレートの前記半導体チップが配置される面とは異なる面における前記開口部の外側の領域に配置される接着部材により接着する接着工程と、
前記接着された前記放熱プレートに前記半導体チップを配置する半導体チップ配置工程と、
前記開口部を介して前記半導体チップおよび前記回路基板を導電部材により接続する接続工程と
を具備する半導体装置の製造方法。
１ 撮像装置
１０ 空隙
１１ 接着部材
１２、１４、２０４ 接着剤
１３ ダイボンド材
１５ 半田ボール
２０、２１ 撮像素子
３０～３９ 放熱プレート
４０～４５ 回路基板
５０、５１ 導電ワイヤ
５２ フレキシブル配線板
６０～６４ フレーム
７０～７２ カバーガラス
８１、８２、８５、８６ 係止部
８３、３０３ 突部
８４ 弾性部材
８７ ＡＣＦ
８８ 蓄熱部
９１ 緩衝部
１００ カメラ
１１０ 撮像部
２０２ 画素アレイ部
２０３ バンプ
２１０ 画素
３０１、３１２～３１５ 開口部
３０２ 梁部
３０４、３０７、３０８、４０３、７０２ 凹部
３０９、３１１、４０５、４０９、６１１ 穴
３１０ 放熱部
３１６、３１８、３２１ 制振部
３１９ バネ部
３２０、４０８ 黒化部
３５０ 放熱プレート
４０６ パッド
４１０ 封止樹脂
５０１、５０２ 接続部
５０３ 保護部
６０３ 放熱フィン
６０４ 突部
７０１ 粗化部

Claims (10)

  1. 半導体チップと、
    前記半導体チップの信号を伝達する回路基板と、
    前記半導体チップが配置されるとともに前記半導体チップが配置される領域である半導体チップ配置領域の外側の領域に開口部を備える放熱プレートと、
    前記放熱プレートの前記半導体チップが配置される面とは異なる面における前記開口部の外側の領域に配置されて前記回路基板および前記放熱プレートを接着する接着部材と、
    前記開口部を介して前記半導体チップおよび前記回路基板を接続する導電部材と、
    前記放熱プレートに接着されて前記半導体チップを覆う蓋部と、を具備し、
    前記放熱プレートの前記半導体チップ配置領域および前記回路基板の間に前記接着部材の厚さに応じた空隙が形成され、
    一端を前記蓋部に固定させるとともに他端を前記放熱プレートに固定させて前記半導体チップ配置領域を前記蓋部に係止する蓋部係止部をさらに具備する半導体装置。
  2. 半導体チップと、
    前記半導体チップの信号を伝達する回路基板と、
    前記半導体チップが配置されるとともに前記半導体チップが配置される領域である半導体チップ配置領域の外側の領域に開口部を備える放熱プレートと、
    前記放熱プレートの前記半導体チップが配置される面とは異なる面における前記開口部の外側の領域に配置されて前記回路基板および前記放熱プレートを接着する接着部材と、
    前記開口部を介して前記半導体チップおよび前記回路基板を接続する導電部材と、
    を具備し、
    前記放熱プレートの前記半導体チップ配置領域および前記回路基板の間に前記接着部材の厚さに応じた空隙が形成され、
    一端を前記回路基板に固定させるとともに他端を前記半導体チップに固定させて前記半導体チップ配置領域を前記回路基板に係止する回路基板係止部をさらに具備する半導体装置。
  3. 半導体チップと、
    前記半導体チップの信号を伝達する回路基板と、
    前記半導体チップが配置されるとともに前記半導体チップが配置される領域である半導体チップ配置領域の外側の領域に開口部を備える放熱プレートと、
    前記放熱プレートの前記半導体チップが配置される面とは異なる面における前記開口部の外側の領域に配置されて前記回路基板および前記放熱プレートを接着する接着部材と、
    前記開口部を介して前記半導体チップおよび前記回路基板を接続する導電部材と、
    前記放熱プレートに接着されて前記半導体チップを覆う蓋部と、
    前記蓋部および前記放熱プレートの間に配置されて前記放熱プレートを押圧することにより前記半導体チップ配置領域を前記回路基板に当接させる弾性部材と、
    を具備する半導体装置。
  4. 半導体チップと、
    前記半導体チップの信号を伝達する回路基板と、
    前記半導体チップが配置されるとともに前記半導体チップが配置される領域である半導体チップ配置領域の外側の領域に開口部を備える放熱プレートと、
    前記放熱プレートの前記半導体チップが配置される面とは異なる面における前記開口部の外側の領域に配置されて前記回路基板および前記放熱プレートを接着する接着部材と、
    前記開口部を介して前記半導体チップおよび前記回路基板を接続する導電部材と、
    を具備し、
    前記放熱プレートは、前記開口部の外側の領域および内側の領域を連結する領域である梁部を斜設させて前記半導体チップ配置領域を前記回路基板に当接させる
    半導体装置。
  5. 半導体チップと、
    前記半導体チップの信号を伝達する回路基板と、
    前記半導体チップが配置されるとともに前記半導体チップが配置される領域である半導体チップ配置領域の外側の領域に開口部を備える放熱プレートと、
    前記放熱プレートの前記半導体チップが配置される面とは異なる面における前記開口部の外側の領域に配置されて前記回路基板および前記放熱プレートを接着する接着部材と、
    前記開口部を介して前記半導体チップおよび前記回路基板を接続する導電部材と、
    を具備し、
    前記放熱プレートは、前記半導体チップ配置領域を前記回路基板に係止して当接させる突部を備える
    半導体装置。
  6. 半導体チップと、
    前記半導体チップの信号を伝達する回路基板と、
    前記半導体チップが配置されるとともに前記半導体チップが配置される領域である半導体チップ配置領域の外側の領域に開口部を備える放熱プレートと、
    前記放熱プレートの前記半導体チップが配置される面とは異なる面における前記開口部の外側の領域に配置されて前記回路基板および前記放熱プレートを接着する接着部材と、
    前記開口部を介して前記半導体チップおよび前記回路基板を接続する導電部材と、
    を具備し、
    前記放熱プレートは、前記半導体チップ配置領域における前記半導体チップが配置される面とは異なる面に放熱部が配置される
    半導体装置。
  7. 前記放熱部は、前記放熱プレートに形成された複数の凹凸により構成される請求項６記載の半導体装置。
  8. 前記放熱部は、前記放熱プレートの表面を粗化することにより形成される請求項６記載の半導体装置。
  9. 半導体チップと、
    前記半導体チップの信号を伝達する回路基板と、
    前記半導体チップが配置されるとともに前記半導体チップが配置される領域である半導体チップ配置領域の外側の領域に開口部を備える放熱プレートと、
    前記放熱プレートの前記半導体チップが配置される面とは異なる面における前記開口部の外側の領域に配置されて前記回路基板および前記放熱プレートを接着する接着部材と、
    前記開口部を介して前記半導体チップおよび前記回路基板を接続する導電部材と、
    を具備し、
    前記放熱プレートは、表面に黒化部が形成される
    半導体装置。
  10. 半導体チップと、
    前記半導体チップの信号を伝達する回路基板と、
    前記半導体チップが配置されるとともに前記半導体チップが配置される領域である半導体チップ配置領域の外側の領域に開口部を備える放熱プレートと、
    前記放熱プレートの前記半導体チップが配置される面とは異なる面における前記開口部の外側の領域に配置されて前記回路基板および前記放熱プレートを接着する接着部材と、
    前記開口部を介して前記半導体チップおよび前記回路基板を接続する導電部材と、
    を具備し、
    前記回路基板は、前記放熱プレートと対向する面に黒化部が形成される
    半導体装置。
JP2020534103A 2018-08-03 2019-06-21 半導体装置 Active JP7235752B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018147163 2018-08-03
JP2018147163 2018-08-03
PCT/JP2019/024685 WO2020026639A1 (ja) 2018-08-03 2019-06-21 半導体装置および撮像装置ならびに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020026639A1 JPWO2020026639A1 (ja) 2021-08-02
JP7235752B2 true JP7235752B2 (ja) 2023-03-08

Family

ID=69232422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020534103A Active JP7235752B2 (ja) 2018-08-03 2019-06-21 半導体装置

Country Status (3)

Country Link
US (1) US11942495B2 (ja)
JP (1) JP7235752B2 (ja)
WO (1) WO2020026639A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646302B2 (en) 2020-03-31 2023-05-09 Apple Inc. Multiple chip module trenched lid and low coefficient of thermal expansion stiffener ring
CN213718044U (zh) * 2020-10-21 2021-07-16 华为技术有限公司 摄像模组和电子设备
US11817397B2 (en) * 2020-12-21 2023-11-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US20230062454A1 (en) * 2021-08-30 2023-03-02 Apple Inc. Recessed Lid and Ring Designs and Lid Local Peripheral Reinforcement Designs
WO2023090002A1 (ja) * 2021-11-18 2023-05-25 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器および半導体装置の製造方法
KR20230123254A (ko) * 2022-02-16 2023-08-23 (주)에이지피 홈이 형성된 커버 글라스를 이용하는 이미지 센서 패키지 및 이미지 센서 패키지의 제조방법
JP2023149653A (ja) * 2022-03-31 2023-10-13 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059862A (ja) 2005-07-26 2007-03-08 Tdk Corp 多層セラミック基板及びその製造方法
JP2009147685A (ja) 2007-12-14 2009-07-02 Sony Corp 撮像素子ユニットおよび撮像装置
JP2014045304A (ja) 2012-08-27 2014-03-13 Sony Corp カメラモジュールおよび電子機器
WO2014178163A1 (ja) 2013-05-01 2014-11-06 ソニー株式会社 センサデバイス及び電子機器
WO2016052217A1 (ja) 2014-09-29 2016-04-07 ソニー株式会社 半導体パッケージ、センサモジュール、および製造方法
JP2017010994A (ja) 2015-06-17 2017-01-12 富士通株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970005712B1 (ko) * 1994-01-11 1997-04-19 삼성전자 주식회사 고 열방출용 반도체 패키지
US6549411B1 (en) * 2000-12-20 2003-04-15 Edward Herbert Flexible heat sinks and method of attaching flexible heat sinks
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
DE102004009056B4 (de) * 2004-02-23 2010-04-22 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
TWI239655B (en) * 2004-02-23 2005-09-11 Siliconware Precision Industries Co Ltd Photosensitive semiconductor package with support member and method for fabricating the same
US7578058B2 (en) 2005-04-19 2009-08-25 Tdk Corporation Production method of a multilayer ceramic substrate
US7583504B2 (en) * 2005-11-11 2009-09-01 Telefonaktiebolaget L M Ericsson (Publ) Cooling assembly
WO2010112983A1 (en) * 2009-03-31 2010-10-07 Stmicroelectronics (Grenoble 2) Sas Wire-bonded semiconductor package with a coated wire
JP5733893B2 (ja) * 2009-12-22 2015-06-10 新光電気工業株式会社 電子部品装置
DE102015103779A1 (de) * 2015-03-16 2016-09-22 Pac Tech-Packaging Technologies Gmbh Chipanordnung und Verfahren zur Ausbildung einer Kontaktverbindung
US9974181B2 (en) * 2016-03-24 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Module with external shield and back-spill barrier for protecting contact pads
US11646302B2 (en) * 2020-03-31 2023-05-09 Apple Inc. Multiple chip module trenched lid and low coefficient of thermal expansion stiffener ring

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059862A (ja) 2005-07-26 2007-03-08 Tdk Corp 多層セラミック基板及びその製造方法
JP2009147685A (ja) 2007-12-14 2009-07-02 Sony Corp 撮像素子ユニットおよび撮像装置
JP2014045304A (ja) 2012-08-27 2014-03-13 Sony Corp カメラモジュールおよび電子機器
WO2014178163A1 (ja) 2013-05-01 2014-11-06 ソニー株式会社 センサデバイス及び電子機器
WO2016052217A1 (ja) 2014-09-29 2016-04-07 ソニー株式会社 半導体パッケージ、センサモジュール、および製造方法
JP2017010994A (ja) 2015-06-17 2017-01-12 富士通株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20210233949A1 (en) 2021-07-29
US11942495B2 (en) 2024-03-26
WO2020026639A1 (ja) 2020-02-06
JPWO2020026639A1 (ja) 2021-08-02

Similar Documents

Publication Publication Date Title
JP7235752B2 (ja) 半導体装置
KR100681779B1 (ko) 촬상 장치 및 그 제조 방법
JP5746919B2 (ja) 半導体パッケージ
JP5014853B2 (ja) 半導体装置の製造方法
US20060249852A1 (en) Flip-chip semiconductor device
WO2008032404A1 (en) Semiconductor device and method for manufacturing same
JP2010166021A (ja) 半導体装置及びその製造方法
US10566369B2 (en) Image sensor with processor package
JP2015084377A (ja) 電子部品、電子機器および電子部品の製造方法。
US9209330B2 (en) Semiconductor device, method of manufacturing the same, and camera
JP2011018747A (ja) 撮像ユニット
WO2020184027A1 (ja) 半導体装置、撮像装置および半導体装置の製造方法
JP2010135523A (ja) 電子装置および電子装置の製造方法
WO2020003647A1 (ja) 撮像装置および撮像装置の製造方法
JP6650958B2 (ja) 電子部品、電子モジュールおよびこれらの製造方法
WO2021117585A1 (ja) 撮像素子パッケージおよび撮像素子パッケージの製造方法
JP2011066093A (ja) 撮像ユニット
JP2015065293A (ja) 光学素子実装モジュール、および光学素子実装モジュールの製造方法
KR20230144698A (ko) 이미지 센서 패키지
JP4413529B2 (ja) 半導体装置、その半導体装置の製造方法、それを有する画像読み取りユニット及びそれを有する画像形成装置
KR102574875B1 (ko) 이미지 센서 패키지
JP2014036091A (ja) パッケージ構造
WO2024009694A1 (ja) 半導体装置、電子機器および半導体装置の製造方法
WO2021205792A1 (ja) 半導体装置および半導体装置の製造方法
WO2010143389A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230224

R150 Certificate of patent or registration of utility model

Ref document number: 7235752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150