JPH10294553A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH10294553A JPH10294553A JP10171797A JP10171797A JPH10294553A JP H10294553 A JPH10294553 A JP H10294553A JP 10171797 A JP10171797 A JP 10171797A JP 10171797 A JP10171797 A JP 10171797A JP H10294553 A JPH10294553 A JP H10294553A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- electronic component
- solder
- electronic components
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Abstract
(57)【要約】
【課題】 短絡不良の発生を防止するとともに、機能が
同一で異なる大きさの電子部品を選択的に実装できるよ
うにする。 【解決手段】 絶縁基板１は、同一の機能をもち大きさ
が異なる複数種の電子部品２ａ，２ｂを選択的に実装す
る実装領域１４を備え、大きさの異なる電子部品２ａ，
２ｂの共通の端子部３，４に接続されるパッド１１ａ，
１１ｂ同士は同一の実装領域１４内で互いに表面での半
田の流入が阻止されるように区分されて配列されてい
る。従って、大きな電子部品２ｂに対応するパッド１１
ｂと小さな電子部品２ａに対応するパッド１１ａとの何
れか一つのパッド１１ｂ又は１１ａの表面に付着する半
田が他のパッド１１ａ又は１１ｂの表面に流れることを
防止し、大きな電子部品２ｂの本体が小さな電子部品２
ａ用のパッド１１ａに載ったとしても、電子部品２ｂの
本体で半田を周囲に押し広げてしまうことによる短絡を
防止することができる。
同一で異なる大きさの電子部品を選択的に実装できるよ
うにする。 【解決手段】 絶縁基板１は、同一の機能をもち大きさ
が異なる複数種の電子部品２ａ，２ｂを選択的に実装す
る実装領域１４を備え、大きさの異なる電子部品２ａ，
２ｂの共通の端子部３，４に接続されるパッド１１ａ，
１１ｂ同士は同一の実装領域１４内で互いに表面での半
田の流入が阻止されるように区分されて配列されてい
る。従って、大きな電子部品２ｂに対応するパッド１１
ｂと小さな電子部品２ａに対応するパッド１１ａとの何
れか一つのパッド１１ｂ又は１１ａの表面に付着する半
田が他のパッド１１ａ又は１１ｂの表面に流れることを
防止し、大きな電子部品２ｂの本体が小さな電子部品２
ａ用のパッド１１ａに載ったとしても、電子部品２ｂの
本体で半田を周囲に押し広げてしまうことによる短絡を
防止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器に用いら
れる回路基板に関する。
れる回路基板に関する。
【０００２】
【従来の技術】まず、図４を参照して従来の回路基板に
ついて説明する。図４（ａ）は回路基板Ａに小さな電子
部品２ａを実装した状態を示す一部の平面図、同図
（ｂ）はその一部の側面図、同図（ｃ）は回路基板Ａに
大きな電子部品２ｂを実装した状態示す一部の平面図、
同図（ｄ）はその一部の側面図である。回路基板Ａは、
絶縁基板１の表面に、フラットパッケージ型の電子部品
２ａ又は２ｂの両側に配列された複数の端子部３，４を
半田付けする複数の導電性のパッド５，６と、これらの
パッド５，６に接続された導電性の接続線７，８とをパ
ターニングすることにより形成されている。
ついて説明する。図４（ａ）は回路基板Ａに小さな電子
部品２ａを実装した状態を示す一部の平面図、同図
（ｂ）はその一部の側面図、同図（ｃ）は回路基板Ａに
大きな電子部品２ｂを実装した状態示す一部の平面図、
同図（ｄ）はその一部の側面図である。回路基板Ａは、
絶縁基板１の表面に、フラットパッケージ型の電子部品
２ａ又は２ｂの両側に配列された複数の端子部３，４を
半田付けする複数の導電性のパッド５，６と、これらの
パッド５，６に接続された導電性の接続線７，８とをパ
ターニングすることにより形成されている。
【０００３】パッド５，６に電子部品２ａ，２ｂの端子
部３，４を半田付けする場合には、図４（ｂ）（ｄ）に
示すように、予めパッド５，６の表面に半田層９を形成
し、この半田層９の上に電子部品２ａ，又は２ｂの端子
部３，４を載せ、半田層９を加熱して溶かすことにより
端子部３，４をパッド５，６に接続している。
部３，４を半田付けする場合には、図４（ｂ）（ｄ）に
示すように、予めパッド５，６の表面に半田層９を形成
し、この半田層９の上に電子部品２ａ，又は２ｂの端子
部３，４を載せ、半田層９を加熱して溶かすことにより
端子部３，４をパッド５，６に接続している。
【０００４】ところで、例えば、型式番号がＴＬ３３９
で知られているリニアＩＣ等の電子部品は、用途や使用
環境が同じで同一の機能をもつものであっても、図４で
示した電子部品２ａ，２ｂのように本体の大きさが異な
るものがある。このような例は製造メーカーが異なった
場合に起き易い。この例で電子部品２ａ，２ｂは８ピン
タイプであり、１番目から８番目の端子部３，４は、電
子部品２ａ，２ｂの本体の大きさが異なっても順番が同
じもの同士は共通の端子部３，４であり、接続先は同一
である。すなわち、電子部品２ａの１番目の端子部と電
子部品２ｂの１番目の端子部とは同一部分に接続される
ように構成されている。この場合、両側に突出する端子
部３，４の間隔は異なるが、端子部３の配列ピッチ、端
子部４の配列ピッチは同一である。このようなことは、
８ピンタイプ以外の電子部品についても言えることであ
る。
で知られているリニアＩＣ等の電子部品は、用途や使用
環境が同じで同一の機能をもつものであっても、図４で
示した電子部品２ａ，２ｂのように本体の大きさが異な
るものがある。このような例は製造メーカーが異なった
場合に起き易い。この例で電子部品２ａ，２ｂは８ピン
タイプであり、１番目から８番目の端子部３，４は、電
子部品２ａ，２ｂの本体の大きさが異なっても順番が同
じもの同士は共通の端子部３，４であり、接続先は同一
である。すなわち、電子部品２ａの１番目の端子部と電
子部品２ｂの１番目の端子部とは同一部分に接続される
ように構成されている。この場合、両側に突出する端子
部３，４の間隔は異なるが、端子部３の配列ピッチ、端
子部４の配列ピッチは同一である。このようなことは、
８ピンタイプ以外の電子部品についても言えることであ
る。
【０００５】このようなことから、パッド５，６の長さ
を長くし、図４（ａ）（ｂ）に示すように小さい電子部
品２ａを用いる場合には端子部３，４をパッド５，６の
内側に半田付けし、図４（ｃ）（ｄ）に示すように大き
い電子部品２ｂを用いる場合には端子部３，４をパッド
５，６の外側に半田付けすることが行われている。
を長くし、図４（ａ）（ｂ）に示すように小さい電子部
品２ａを用いる場合には端子部３，４をパッド５，６の
内側に半田付けし、図４（ｃ）（ｄ）に示すように大き
い電子部品２ｂを用いる場合には端子部３，４をパッド
５，６の外側に半田付けすることが行われている。
【０００６】
【発明が解決しようとする課題】この場合、図４（ｄ）
に示すように、大きな電子部品２ｂはその本体がパッド
５，６の上部を覆い場合によってはパッド５，６に載る
ことがあるので、半田付け作業工程において、溶解した
半田層９が電子部品２ｂの本体に押されて広がり隣接す
るパッド５又は６や他の導電部に短絡することがある。
に示すように、大きな電子部品２ｂはその本体がパッド
５，６の上部を覆い場合によってはパッド５，６に載る
ことがあるので、半田付け作業工程において、溶解した
半田層９が電子部品２ｂの本体に押されて広がり隣接す
るパッド５又は６や他の導電部に短絡することがある。
【０００７】このことを避けるため、同一の機能をもつ
小さな電子部品２ａを他のメーカーに求めても、それが
生産されていない場合には、大きな電子部品２ｂに合わ
せてパッド５，６の配列パターンを設計変更しなければ
ならず、生産性が低下する。
小さな電子部品２ａを他のメーカーに求めても、それが
生産されていない場合には、大きな電子部品２ｂに合わ
せてパッド５，６の配列パターンを設計変更しなければ
ならず、生産性が低下する。
【０００８】本発明はこのような点に鑑みなされたもの
で、短絡不良の発生を防止するとともに、機能が同一で
異なる大きさの電子部品を選択的に実装することができ
る回路基板を提供することを目的とする。
で、短絡不良の発生を防止するとともに、機能が同一で
異なる大きさの電子部品を選択的に実装することができ
る回路基板を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１記載の発明は、
絶縁基板の表面に、フラットパッケージ型の電子部品の
両側に配列された複数の端子部を半田付けする複数の導
電性のパッドと、これらのパッドに接続された導電性の
接続線とをパターニングした回路基板において、前記絶
縁基板は、同一の機能をもち大きさが異なる複数種の電
子部品を選択的に実装する実装領域を備え、大きさの異
なる前記電子部品の少なくとも片側に配列された共通の
前記端子部に接続されるパッド同士は同一の前記実装領
域内で互いに表面での半田の流入がないように区分され
て配列されている。従って、大きな電子部品に対応する
パッドと小さな電子部品に対応するパッドとは区分され
ているため、大きな電子部品に対応するパッドと小さな
電子部品に対応するパッドとの何れかの一つのパッドの
表面で溶解した半田が他のパッドの表面に流れることが
ない。また、同一機能をもち大きさの異なる電子部品を
用いるようになった場合でも、配線パターンを設計変更
することがないので生産性が低下することはない。
絶縁基板の表面に、フラットパッケージ型の電子部品の
両側に配列された複数の端子部を半田付けする複数の導
電性のパッドと、これらのパッドに接続された導電性の
接続線とをパターニングした回路基板において、前記絶
縁基板は、同一の機能をもち大きさが異なる複数種の電
子部品を選択的に実装する実装領域を備え、大きさの異
なる前記電子部品の少なくとも片側に配列された共通の
前記端子部に接続されるパッド同士は同一の前記実装領
域内で互いに表面での半田の流入がないように区分され
て配列されている。従って、大きな電子部品に対応する
パッドと小さな電子部品に対応するパッドとは区分され
ているため、大きな電子部品に対応するパッドと小さな
電子部品に対応するパッドとの何れかの一つのパッドの
表面で溶解した半田が他のパッドの表面に流れることが
ない。また、同一機能をもち大きさの異なる電子部品を
用いるようになった場合でも、配線パターンを設計変更
することがないので生産性が低下することはない。
【００１０】請求項２記載の発明は、請求項１記載の発
明において、大きさの異なる電子部品の端子部に接続さ
れるパッド同士は分離状態で区分されている。従って、
請求項１記載の発明と同様の効果が得られる。
明において、大きさの異なる電子部品の端子部に接続さ
れるパッド同士は分離状態で区分されている。従って、
請求項１記載の発明と同様の効果が得られる。
【００１１】請求項３記載の発明は、請求項１記載の発
明において、大きさの異なる電子部品の端子部に接続さ
れるパッド同士は表面のみが溝により分離された状態で
区分されていて且つ互いに導通状態である。従って、区
分されて配列される関係にあるパッド間の半田の流入を
溝により遮断することが可能となる。また、大きさの異
なる電子部品の端子部に接続されるとともに区分されて
配列される関係にあるパッド同士は、互いに導通状態を
維持するため何れか一方から接続線に接続すればよく、
従って、接続線を高密度で配列しなくて済み、短絡に対
する信頼性を向上させることが可能となる。
明において、大きさの異なる電子部品の端子部に接続さ
れるパッド同士は表面のみが溝により分離された状態で
区分されていて且つ互いに導通状態である。従って、区
分されて配列される関係にあるパッド間の半田の流入を
溝により遮断することが可能となる。また、大きさの異
なる電子部品の端子部に接続されるとともに区分されて
配列される関係にあるパッド同士は、互いに導通状態を
維持するため何れか一方から接続線に接続すればよく、
従って、接続線を高密度で配列しなくて済み、短絡に対
する信頼性を向上させることが可能となる。
【００１２】請求項４記載の発明は、請求項１記載の発
明において、大きさの異なる電子部品の端子部に接続さ
れるパッド同士は表面のみが半田の溶着を禁止するレジ
スト膜を間にして区分されている。従って、区分されて
配列される関係にあるパッド間の半田の流入をレジスト
膜により遮断することが可能となる。
明において、大きさの異なる電子部品の端子部に接続さ
れるパッド同士は表面のみが半田の溶着を禁止するレジ
スト膜を間にして区分されている。従って、区分されて
配列される関係にあるパッド間の半田の流入をレジスト
膜により遮断することが可能となる。
【００１３】
【発明の実施の形態】本発明の第一の実施の形態を図１
を参照して説明する。図４において説明した部分と同一
部分については同一符号を用いて説明する。図１（ａ）
は回路基板Ｂの一部を示す平面図、同図（ｂ）は回路基
板Ｂに小さな電子部品２ａを実装した状態を示す一部の
平面図、同図（ｃ）はその一部の側面図、同図（ｄ）は
回路基板Ｂに大きな電子部品２ｂを実装した状態を示す
一部の平面図、同図（ｅ）はその一部の側面図である。
を参照して説明する。図４において説明した部分と同一
部分については同一符号を用いて説明する。図１（ａ）
は回路基板Ｂの一部を示す平面図、同図（ｂ）は回路基
板Ｂに小さな電子部品２ａを実装した状態を示す一部の
平面図、同図（ｃ）はその一部の側面図、同図（ｄ）は
回路基板Ｂに大きな電子部品２ｂを実装した状態を示す
一部の平面図、同図（ｅ）はその一部の側面図である。
【００１４】本実施の形態における回路基板Ｂは、絶縁
基板１の表面に、フラットパッケージ型の電子部品２ａ
又は２ｂの左側に配列された複数の端子部３を半田付け
する複数の導電性のパッド１０と、電子部品２ａ又は２
ｂの右側に配列された複数の端子部４を半田付けする複
数の導電性のパッド１１ａ，１１ｂと、パッド１０，１
１ｂに接続された導電性の接続線７，８とをパターニン
グすることにより形成されている。
基板１の表面に、フラットパッケージ型の電子部品２ａ
又は２ｂの左側に配列された複数の端子部３を半田付け
する複数の導電性のパッド１０と、電子部品２ａ又は２
ｂの右側に配列された複数の端子部４を半田付けする複
数の導電性のパッド１１ａ，１１ｂと、パッド１０，１
１ｂに接続された導電性の接続線７，８とをパターニン
グすることにより形成されている。
【００１５】また、絶縁基板１は、同一の機能をもち大
きさが異なる複数種の電子部品２ａ，２ｂを選択的に実
装する実装領域１４を備え、大きさの異なる電子部品２
ａ，２ｂの右側に配列された共通の端子部４に接続され
るパッド１１ａ，１１ｂ同士は同一の実装領域１４内で
互いに区分されて配列されている。「共通の端子部」の
言葉の意味は従来技術において説明した通りである。そ
して、電子部品２ａ，２ｂの共通の端子部４に接続され
るパッド１１ａ，１１ｂ同士は一方の表面で溶解した半
田が他方の表面に流れることがないように区分されてい
ればよい。その区分の仕方は、本実施の形態では、パッ
ド１１ａ，１１ｂを細い繋ぎ部１２により連続して形成
し、その繋ぎ部１２の表面に半田の溶着を禁止するレジ
スト膜１３を形成することによって区分されている。ま
た、パッド１０，１１ａの内側端部間の間隔は小さな電
子部品２ａの本体の幅よりも広く定められ、パッド１
０，１１ｂの内側端部間の間隔は大きな電子部品２ｂの
本体の幅よりも広く定められている。
きさが異なる複数種の電子部品２ａ，２ｂを選択的に実
装する実装領域１４を備え、大きさの異なる電子部品２
ａ，２ｂの右側に配列された共通の端子部４に接続され
るパッド１１ａ，１１ｂ同士は同一の実装領域１４内で
互いに区分されて配列されている。「共通の端子部」の
言葉の意味は従来技術において説明した通りである。そ
して、電子部品２ａ，２ｂの共通の端子部４に接続され
るパッド１１ａ，１１ｂ同士は一方の表面で溶解した半
田が他方の表面に流れることがないように区分されてい
ればよい。その区分の仕方は、本実施の形態では、パッ
ド１１ａ，１１ｂを細い繋ぎ部１２により連続して形成
し、その繋ぎ部１２の表面に半田の溶着を禁止するレジ
スト膜１３を形成することによって区分されている。ま
た、パッド１０，１１ａの内側端部間の間隔は小さな電
子部品２ａの本体の幅よりも広く定められ、パッド１
０，１１ｂの内側端部間の間隔は大きな電子部品２ｂの
本体の幅よりも広く定められている。
【００１６】このような構成において、図１（ｂ）
（ｃ）に示すように、絶縁基板１の実装領域１４に小さ
な電子部品２ａを実装する場合には、パッド１０，１１
ａの表面に半田層９を形成する。この半田層９は、クリ
ーム半田の塗布、半田メッキ等の方法により形成され
る。そして、パッド１０，１１ａの上に電子部品２ａの
端子部３，４を載せ、半田層９を加熱して溶かすことに
より端子部３，４をパッド１０，１１ａに接続する。
（ｃ）に示すように、絶縁基板１の実装領域１４に小さ
な電子部品２ａを実装する場合には、パッド１０，１１
ａの表面に半田層９を形成する。この半田層９は、クリ
ーム半田の塗布、半田メッキ等の方法により形成され
る。そして、パッド１０，１１ａの上に電子部品２ａの
端子部３，４を載せ、半田層９を加熱して溶かすことに
より端子部３，４をパッド１０，１１ａに接続する。
【００１７】この状態では、小さな電子部品２ａの本体
は、パッド１０，１１ａの間に位置してそれらの上面に
載るようなことがないので、パッド１０，１１ａで溶解
した半田を下面で圧迫して周囲に広げてしまうことはな
い。これにより、電子部品２ａの本体の下面に対応する
部分での短絡を防止することができる。具体的には、例
えば、隣接するパッド１０の間、隣接するパッド１１ａ
の間の短絡が防止される。小さな電子部品２ａを実装す
る場合には、パッド１１ａ上の半田がパッド１１ｂに流
れても何等問題がないが、パッド１１ａ上で溶解した半
田が隣接するパッド１１ｂの表面に付着することはレジ
スト膜１３により禁止される。
は、パッド１０，１１ａの間に位置してそれらの上面に
載るようなことがないので、パッド１０，１１ａで溶解
した半田を下面で圧迫して周囲に広げてしまうことはな
い。これにより、電子部品２ａの本体の下面に対応する
部分での短絡を防止することができる。具体的には、例
えば、隣接するパッド１０の間、隣接するパッド１１ａ
の間の短絡が防止される。小さな電子部品２ａを実装す
る場合には、パッド１１ａ上の半田がパッド１１ｂに流
れても何等問題がないが、パッド１１ａ上で溶解した半
田が隣接するパッド１１ｂの表面に付着することはレジ
スト膜１３により禁止される。
【００１８】図１（ｄ）（ｅ）に示すように、絶縁基板
１の実装領域１４に大きな電子部品２ｂを実装する場合
には、パッド１０，１１ｂの表面に半田層９を形成し、
前述した方法と同様の方法により端子部３，４をパッド
１０，１１ｂに接続する。
１の実装領域１４に大きな電子部品２ｂを実装する場合
には、パッド１０，１１ｂの表面に半田層９を形成し、
前述した方法と同様の方法により端子部３，４をパッド
１０，１１ｂに接続する。
【００１９】この状態では、大きな電子部品２ｂの本体
は、パッド１０，１１ｂの間に位置してそれらの上面に
載るようなことがないので、パッド１０，１１ｂ上で溶
解した半田を圧迫して周囲に広げることはない。また、
この大きな電子部品２ｂの本体は、小さな電子部品２ａ
用のパッド１１ａの上面に載っていても、パッド１１ｂ
上で溶解した半田が隣接する内側のパッド１１ａの表面
に付着することをレジスト膜１３により禁止することが
できるので、パッド１１ａに電子部品２ｂの本体の下面
で半田を圧迫して周囲に広げるようなことはない。従っ
て、大きな電子部品２ｂを用いても、その本体の下面付
近の短絡が防止される。具体的には、例えば、隣接する
パッド１１ａの間の短絡が防止される。
は、パッド１０，１１ｂの間に位置してそれらの上面に
載るようなことがないので、パッド１０，１１ｂ上で溶
解した半田を圧迫して周囲に広げることはない。また、
この大きな電子部品２ｂの本体は、小さな電子部品２ａ
用のパッド１１ａの上面に載っていても、パッド１１ｂ
上で溶解した半田が隣接する内側のパッド１１ａの表面
に付着することをレジスト膜１３により禁止することが
できるので、パッド１１ａに電子部品２ｂの本体の下面
で半田を圧迫して周囲に広げるようなことはない。従っ
て、大きな電子部品２ｂを用いても、その本体の下面付
近の短絡が防止される。具体的には、例えば、隣接する
パッド１１ａの間の短絡が防止される。
【００２０】なお、パッド１１ａ，１１ｂ同士は一体に
形成されているため、パッド１１ａ，１１ｂの何れか一
方から接続線８に接続すればよい。これにより、接続線
８を高密度で配線しなくて済み、短絡に対する信頼性を
向上させることができる。パッド１０は小さな電子部品
２ａと大きな電子部品２ｂとのどちらの端子部３にも接
続されるように共通化しているので、小さな電子部品２
ａを絶縁基板１に配置した場合に、実装領域１４に無駄
なスペースが少なくて済む。
形成されているため、パッド１１ａ，１１ｂの何れか一
方から接続線８に接続すればよい。これにより、接続線
８を高密度で配線しなくて済み、短絡に対する信頼性を
向上させることができる。パッド１０は小さな電子部品
２ａと大きな電子部品２ｂとのどちらの端子部３にも接
続されるように共通化しているので、小さな電子部品２
ａを絶縁基板１に配置した場合に、実装領域１４に無駄
なスペースが少なくて済む。
【００２１】次に、本発明の第二の実施の形態を図２に
基づいて説明する。前実施の形態と同一部分は同一符号
を用い説明も省略する。図２（ａ）は回路基板Ｃの一部
を示す平面図、同図（ｂ）は回路基板Ｃに小さな電子部
品２ａを実装した状態を示す一部の平面図、同図（ｃ）
はその一部の側面図、同図（ｄ）は回路基板Ｃに大きな
電子部品２ｂを実装した状態を示す一部の平面図、同図
（ｅ）はその一部の側面図である。
基づいて説明する。前実施の形態と同一部分は同一符号
を用い説明も省略する。図２（ａ）は回路基板Ｃの一部
を示す平面図、同図（ｂ）は回路基板Ｃに小さな電子部
品２ａを実装した状態を示す一部の平面図、同図（ｃ）
はその一部の側面図、同図（ｄ）は回路基板Ｃに大きな
電子部品２ｂを実装した状態を示す一部の平面図、同図
（ｅ）はその一部の側面図である。
【００２２】本実施の形態は、前実施の形態におけるパ
ッド１０に代えて、電子部品２ａ，２ｂの左側に配列さ
れた共通の端子部３に接続されるパッド１０ａ，１０ｂ
同士を同一の実装領域１４内で互いに区分して配列した
例である。
ッド１０に代えて、電子部品２ａ，２ｂの左側に配列さ
れた共通の端子部３に接続されるパッド１０ａ，１０ｂ
同士を同一の実装領域１４内で互いに区分して配列した
例である。
【００２３】このような構成において、図２（ｂ）
（ｃ）に示すように、絶縁基板１の実装領域１４に小さ
な電子部品２ａを実装する場合には、パッド１０ａ，１
１ａの表面に半田層９を形成し、前実施の形態と同様の
方法で、端子部３，４をパッド１０ａ，１１ａに接続す
る。
（ｃ）に示すように、絶縁基板１の実装領域１４に小さ
な電子部品２ａを実装する場合には、パッド１０ａ，１
１ａの表面に半田層９を形成し、前実施の形態と同様の
方法で、端子部３，４をパッド１０ａ，１１ａに接続す
る。
【００２４】この状態では、小さな電子部品２ａの本体
は、パッド１０ａ，１１ａの間に位置しそれらの上面に
載るようなことがないので、パッド１０ａ，１１ａ上で
溶解した半田を圧迫して周囲に広げることはない。これ
により、電子部品２ａの本体の下面付近での短絡が防止
される。具体的には、例えば、隣接するパッド１０ａの
間、隣接するパッド１１ａの間の短絡が防止される。こ
の場合も、パッド１０ａ上の半田がパッド１０ｂに流れ
ても何等問題がないが、パッド１０ａ上で溶解した半田
が隣接するパッド１０ｂの表面に付着することはレジス
ト膜１３により禁止される。
は、パッド１０ａ，１１ａの間に位置しそれらの上面に
載るようなことがないので、パッド１０ａ，１１ａ上で
溶解した半田を圧迫して周囲に広げることはない。これ
により、電子部品２ａの本体の下面付近での短絡が防止
される。具体的には、例えば、隣接するパッド１０ａの
間、隣接するパッド１１ａの間の短絡が防止される。こ
の場合も、パッド１０ａ上の半田がパッド１０ｂに流れ
ても何等問題がないが、パッド１０ａ上で溶解した半田
が隣接するパッド１０ｂの表面に付着することはレジス
ト膜１３により禁止される。
【００２５】図２（ｄ）（ｅ）に示すように、絶縁基板
１の実装領域１４に大きな電子部品２ｂを実装する場合
には、パッド１０ｂ，１１ｂの表面に半田層９を形成
し、端子部３，４をパッド１０ｂ，１１ｂに接続する。
１の実装領域１４に大きな電子部品２ｂを実装する場合
には、パッド１０ｂ，１１ｂの表面に半田層９を形成
し、端子部３，４をパッド１０ｂ，１１ｂに接続する。
【００２６】この状態では、大きな電子部品２ｂの本体
は、パッド１０ｂ，１１ｂの間に位置しそれらの上面に
載るようなことがないので、パッド１０ｂ，１１ｂ上で
溶解した半田を圧迫して周囲に広げることはない。この
大きな電子部品２ｂの本体は、小さな電子部品２ａ用の
パッド１０ａ，１１ａの上面に載っていても、パッド１
０ｂ，１１ｂ上で溶解した半田が隣接する内側のパッド
１０ａ，１１ａの表面に付着することをレジスト膜１３
により禁止することができるので、大きな電子部品２ｂ
の本体の下面付近での短絡が防止される。具体的には、
例えば、パッド１０ａ同士、又はパッド１１ａ同士が短
絡することはない。
は、パッド１０ｂ，１１ｂの間に位置しそれらの上面に
載るようなことがないので、パッド１０ｂ，１１ｂ上で
溶解した半田を圧迫して周囲に広げることはない。この
大きな電子部品２ｂの本体は、小さな電子部品２ａ用の
パッド１０ａ，１１ａの上面に載っていても、パッド１
０ｂ，１１ｂ上で溶解した半田が隣接する内側のパッド
１０ａ，１１ａの表面に付着することをレジスト膜１３
により禁止することができるので、大きな電子部品２ｂ
の本体の下面付近での短絡が防止される。具体的には、
例えば、パッド１０ａ同士、又はパッド１１ａ同士が短
絡することはない。
【００２７】なお、パッド１０ａ，１０ｂ同士及びパッ
ド１１ａ，１１ｂ同士はレジスト膜１３により区分され
ているが一体に形成されているため、パッド１０ａ，１
０ｂの何れか一方から接続線７に接続し、パッド１１
ａ，１１ｂの何れか一方から接続線８に接続すればよ
い。これにより、接続線７，８を高密度で配列しなくて
済み、短絡に対する信頼性を向上させることができる。
ド１１ａ，１１ｂ同士はレジスト膜１３により区分され
ているが一体に形成されているため、パッド１０ａ，１
０ｂの何れか一方から接続線７に接続し、パッド１１
ａ，１１ｂの何れか一方から接続線８に接続すればよ
い。これにより、接続線７，８を高密度で配列しなくて
済み、短絡に対する信頼性を向上させることができる。
【００２８】さらに、本発明の第三の実施の形態を図３
に基づいて説明する。図３（ａ）は小さな電子部品２ａ
の実装状態を示す一部の平面図、同図（ｂ）は大きな電
子部品２ｂの実装状態を示す一部の平面図、同図（ｃ）
は区分されて配列される関係にあるパッド１０ａ，１０
ｂの配列状態を拡大して示す一部の平面図である。
に基づいて説明する。図３（ａ）は小さな電子部品２ａ
の実装状態を示す一部の平面図、同図（ｂ）は大きな電
子部品２ｂの実装状態を示す一部の平面図、同図（ｃ）
は区分されて配列される関係にあるパッド１０ａ，１０
ｂの配列状態を拡大して示す一部の平面図である。
【００２９】図２に示す実施の形態では、区分されて配
列される関係にあるパッド１０ａ，１０ｂ同士及びパッ
ド１１ａ，１１ｂ同士を直線上に配列したが、本実施の
形態では、小さな電子部品２ａの端子部３，４が接続さ
れるパッド１０ａ，１１ａに対し、大きな電子部品２ｂ
の端子部３，４が接続されるパッド１０ｂ，１１ｂを外
側及び端子部３，４の配列方向に位置をずらして配列さ
れている。
列される関係にあるパッド１０ａ，１０ｂ同士及びパッ
ド１１ａ，１１ｂ同士を直線上に配列したが、本実施の
形態では、小さな電子部品２ａの端子部３，４が接続さ
れるパッド１０ａ，１１ａに対し、大きな電子部品２ｂ
の端子部３，４が接続されるパッド１０ｂ，１１ｂを外
側及び端子部３，４の配列方向に位置をずらして配列さ
れている。
【００３０】このとき、パッド１０ａ，１１ａを結ぶ直
線と小さな電子部品２ａの中心線とは直角の関係になっ
ていて、パッド１０ｂ，１１ｂと大きな電子部品２ｂと
の関係も同様になっている。従って、小さな電子部品２
ａを用いるときはパッド１０ａ，１１ａ上に、大きな電
子部品２ｂを用いるときはパッド１０ｂ，１１ｂ上に接
続される。この場合、パッド１０ａ，１０ｂ同士及びパ
ッド１１ａ，１１ｂ同士は、繋ぎ部１２により連続さ
れ、その繋ぎ部１２の表面には半田の付着を禁止するレ
ジスト膜１３が形成されている。従って、前実施の形態
の場合と同様の効果を得ることができる。
線と小さな電子部品２ａの中心線とは直角の関係になっ
ていて、パッド１０ｂ，１１ｂと大きな電子部品２ｂと
の関係も同様になっている。従って、小さな電子部品２
ａを用いるときはパッド１０ａ，１１ａ上に、大きな電
子部品２ｂを用いるときはパッド１０ｂ，１１ｂ上に接
続される。この場合、パッド１０ａ，１０ｂ同士及びパ
ッド１１ａ，１１ｂ同士は、繋ぎ部１２により連続さ
れ、その繋ぎ部１２の表面には半田の付着を禁止するレ
ジスト膜１３が形成されている。従って、前実施の形態
の場合と同様の効果を得ることができる。
【００３１】なお、パッド１０ａ，１０ｂ同士及びパッ
ド１１ａ，１１ｂ同士の区分の仕方として、パッド１１
ａ，１１ｂを独立的に分離して設けてもよい。この場合
には、パッド１０ａ，１０ｂ，１１ａ，１１ｂのそれぞ
れを接続線７又は８に接続するが、接続線７から分岐し
た分岐線（図示せず）をパッド１０ａ，１０ｂに接続
し、接続線８から分岐した分岐線（図示せず）をパッド
１１ａ，１１ｂに接続する方が接続線７，８の配列密度
に余裕がとれるので好ましい。
ド１１ａ，１１ｂ同士の区分の仕方として、パッド１１
ａ，１１ｂを独立的に分離して設けてもよい。この場合
には、パッド１０ａ，１０ｂ，１１ａ，１１ｂのそれぞ
れを接続線７又は８に接続するが、接続線７から分岐し
た分岐線（図示せず）をパッド１０ａ，１０ｂに接続
し、接続線８から分岐した分岐線（図示せず）をパッド
１１ａ，１１ｂに接続する方が接続線７，８の配列密度
に余裕がとれるので好ましい。
【００３２】このように、パッド１０ａ，１０ｂ同士及
びパッド１１ａ，１１ｂ同士を独立的に分離して設ける
ことにより、大きな電子部品２ｂ用のパッド１０ｂ，１
１ｂの表面で溶解した半田が、小さな電子部品２ａ用の
パッド１０ａ，１１ａの表面に流れたり、逆に、小さな
電子部品２ａ用のパッド１０ａ，１１ａの表面で溶解し
た半田が、大きな電子部品２ｂ用のパッド１０ｂ，１１
ｂの表面に流れることはない。
びパッド１１ａ，１１ｂ同士を独立的に分離して設ける
ことにより、大きな電子部品２ｂ用のパッド１０ｂ，１
１ｂの表面で溶解した半田が、小さな電子部品２ａ用の
パッド１０ａ，１１ａの表面に流れたり、逆に、小さな
電子部品２ａ用のパッド１０ａ，１１ａの表面で溶解し
た半田が、大きな電子部品２ｂ用のパッド１０ｂ，１１
ｂの表面に流れることはない。
【００３３】他の区分の仕方として、パッド１０ａ，１
０ｂ同士及びパッド１１ａ，１１ｂ同士を、表面のみを
溝により分離して区分するようにしてもよい。これは、
図１ないし図３を参照して説明すれば、繋ぎ部１２に相
当する部分に表面が凹む溝を形成することである。この
ようにすることにより、大きな電子部品２ｂ用のパッド
１０ｂ，１１ｂの表面で溶解した半田が、小さな電子部
品２ａ用のパッド１０ａ，１１ａの表面に流れたり、逆
に、小さな電子部品２ａ用のパッド１０ａ，１１ａの表
面で溶解した半田が、大きな電子部品２ｂ用のパッド１
０ｂ，１１ｂの表面に流れることはない。また、パッド
１０ａ，１０ｂ同士及びパッド１１ａ，１１ｂ同士は表
面のみが溝により分離されているが一体に形成されてい
るため、パッド１０ａ，１０ｂの何れか一方から接続線
７に接続し、パッド１１ａ，１１ｂの何れか一方から接
続線８に接続すればよい。この実施の形態のような構成
ならば、大きな電子部品２ｂと小さな電子部品２ａとの
大きさにあまり差がない場合でも各パッド１０ａ，１０
ｂ，パッド１１ａ，１１ｂが十分な大きさで絶縁基板１
上に配置できる。
０ｂ同士及びパッド１１ａ，１１ｂ同士を、表面のみを
溝により分離して区分するようにしてもよい。これは、
図１ないし図３を参照して説明すれば、繋ぎ部１２に相
当する部分に表面が凹む溝を形成することである。この
ようにすることにより、大きな電子部品２ｂ用のパッド
１０ｂ，１１ｂの表面で溶解した半田が、小さな電子部
品２ａ用のパッド１０ａ，１１ａの表面に流れたり、逆
に、小さな電子部品２ａ用のパッド１０ａ，１１ａの表
面で溶解した半田が、大きな電子部品２ｂ用のパッド１
０ｂ，１１ｂの表面に流れることはない。また、パッド
１０ａ，１０ｂ同士及びパッド１１ａ，１１ｂ同士は表
面のみが溝により分離されているが一体に形成されてい
るため、パッド１０ａ，１０ｂの何れか一方から接続線
７に接続し、パッド１１ａ，１１ｂの何れか一方から接
続線８に接続すればよい。この実施の形態のような構成
ならば、大きな電子部品２ｂと小さな電子部品２ａとの
大きさにあまり差がない場合でも各パッド１０ａ，１０
ｂ，パッド１１ａ，１１ｂが十分な大きさで絶縁基板１
上に配置できる。
【００３４】
【発明の効果】請求項１記載の発明は、絶縁基板の表面
に、フラットパッケージ型の電子部品の両側に配列され
た複数の端子部を半田付けする複数の導電性のパッド
と、これらのパッドに接続された導電性の接続線とをパ
ターニングした回路基板において、絶縁基板は、同一の
機能をもち大きさが異なる複数種の電子部品を選択的に
実装する実装領域を備え、大きさの異なる電子部品の少
なくとも片側に配列された共通の端子部に接続されるパ
ッド同士は同一の実装領域内で互いに表面での半田の流
入がないように区分されて配列されているので、大きな
電子部品に対応するパッドと小さな電子部品に対応する
パッドとの何れか一つのパッド表面に付着する半田が他
のパッドの表面に流れることを防止することができる。
これにより、大きな電子部品の本体が小さな電子部品用
のパッドに載っていても、その部分には電子部品の本体
によって圧迫されて周囲に広げられるような半田が存在
しないので、短絡を防止することができる。また、同一
機能をもち大きさの異なる電子部品を用いるようになっ
た場合でも、配線パターンを設計変更することがないの
で生産性が低下することはない。
に、フラットパッケージ型の電子部品の両側に配列され
た複数の端子部を半田付けする複数の導電性のパッド
と、これらのパッドに接続された導電性の接続線とをパ
ターニングした回路基板において、絶縁基板は、同一の
機能をもち大きさが異なる複数種の電子部品を選択的に
実装する実装領域を備え、大きさの異なる電子部品の少
なくとも片側に配列された共通の端子部に接続されるパ
ッド同士は同一の実装領域内で互いに表面での半田の流
入がないように区分されて配列されているので、大きな
電子部品に対応するパッドと小さな電子部品に対応する
パッドとの何れか一つのパッド表面に付着する半田が他
のパッドの表面に流れることを防止することができる。
これにより、大きな電子部品の本体が小さな電子部品用
のパッドに載っていても、その部分には電子部品の本体
によって圧迫されて周囲に広げられるような半田が存在
しないので、短絡を防止することができる。また、同一
機能をもち大きさの異なる電子部品を用いるようになっ
た場合でも、配線パターンを設計変更することがないの
で生産性が低下することはない。
【００３５】請求項２記載の発明は、請求項１記載の発
明において、大きさの異なる電子部品の端子部に接続さ
れるパッド同士は分離状態で区分されている。従って、
請求項１記載の発明と同様の効果を得ることができる。
明において、大きさの異なる電子部品の端子部に接続さ
れるパッド同士は分離状態で区分されている。従って、
請求項１記載の発明と同様の効果を得ることができる。
【００３６】請求項３記載の発明は、請求項１記載の発
明において、大きさの異なる電子部品の端子部に接続さ
れるパッド同士は表面のみが溝により分離された状態で
区分されていて且つ互いに導通状態である。従って、区
分されて配列される関係にあるパッド間の半田の流入を
溝により遮断することができる。また、大きさの異なる
電子部品の端子部に接続されるとともに区分されて配列
される関係にあるパッド同士は、互いに導通状態を維持
するため何れか一方から接続線に接続すればよく、従っ
て、接続線を高密度で配列しなくて済み、短絡に対する
信頼性を向上させることができる。
明において、大きさの異なる電子部品の端子部に接続さ
れるパッド同士は表面のみが溝により分離された状態で
区分されていて且つ互いに導通状態である。従って、区
分されて配列される関係にあるパッド間の半田の流入を
溝により遮断することができる。また、大きさの異なる
電子部品の端子部に接続されるとともに区分されて配列
される関係にあるパッド同士は、互いに導通状態を維持
するため何れか一方から接続線に接続すればよく、従っ
て、接続線を高密度で配列しなくて済み、短絡に対する
信頼性を向上させることができる。
【００３７】請求項４記載の発明は、請求項１記載の発
明において、大きさの異なる電子部品の端子部に接続さ
れるパッド同士は表面のみが半田の溶着を禁止するレジ
スト膜を間にして区分されているので、区分されて配列
される関係にあるパッド間の半田の流入をレジスト膜に
より遮断することができる。また、大きさの異なる電子
部品の端子部に接続されるとともに区分されて配列され
る関係にあるパッド同士は、互いに導通状態を維持する
ため何れか一方を接続線に接続すればよく、従って、接
続線を高密度で配列しなくて済み、短絡に対する信頼性
を向上させることができる。
明において、大きさの異なる電子部品の端子部に接続さ
れるパッド同士は表面のみが半田の溶着を禁止するレジ
スト膜を間にして区分されているので、区分されて配列
される関係にあるパッド間の半田の流入をレジスト膜に
より遮断することができる。また、大きさの異なる電子
部品の端子部に接続されるとともに区分されて配列され
る関係にあるパッド同士は、互いに導通状態を維持する
ため何れか一方を接続線に接続すればよく、従って、接
続線を高密度で配列しなくて済み、短絡に対する信頼性
を向上させることができる。
【図１】本発明の第一の実施の形態を示すもので、
（ａ）は回路基板の一部を示す平面図、（ｂ）は回路基
板に小さな電子部品を実装した状態を示す一部の平面
図、（ｃ）はその一部の側面図、（ｄ）は回路基板に大
きな電子部品を実装した状態を示す一部の平面図、
（ｅ）はその一部の側面図である。
（ａ）は回路基板の一部を示す平面図、（ｂ）は回路基
板に小さな電子部品を実装した状態を示す一部の平面
図、（ｃ）はその一部の側面図、（ｄ）は回路基板に大
きな電子部品を実装した状態を示す一部の平面図、
（ｅ）はその一部の側面図である。
【図２】本発明の第二の実施の形態を示すもので、
（ａ）は回路基板の一部を示す平面図、（ｂ）は回路基
板に小さな電子部品を実装した状態を示す一部の平面
図、（ｃ）はその一部の側面図、（ｄ）は回路基板に大
きな電子部品を実装した状態を示す一部の平面図、
（ｅ）はその一部の側面図である。
（ａ）は回路基板の一部を示す平面図、（ｂ）は回路基
板に小さな電子部品を実装した状態を示す一部の平面
図、（ｃ）はその一部の側面図、（ｄ）は回路基板に大
きな電子部品を実装した状態を示す一部の平面図、
（ｅ）はその一部の側面図である。
【図３】本発明の第三の実施の形態を示すもので、
（ａ）は小さな電子部品の実装状態を示す一部の平面
図、（ｂ）は大きな電子部品の実装状態を示す一部の平
面図、（ｃ）は区分されて配列される関係にあるパッド
の配列状態を拡大して示す一部の平面図である。
（ａ）は小さな電子部品の実装状態を示す一部の平面
図、（ｂ）は大きな電子部品の実装状態を示す一部の平
面図、（ｃ）は区分されて配列される関係にあるパッド
の配列状態を拡大して示す一部の平面図である。
【図４】従来技術を示すもので、（ａ）は回路基板に小
さな電子部品を実装した状態を示す一部の平面図、
（ｂ）はその一部の側面図、（ｃ）は回路基板に大きな
電子部品を実装した状態示す一部の平面図、（ｄ）はそ
の一部の側面図である。
さな電子部品を実装した状態を示す一部の平面図、
（ｂ）はその一部の側面図、（ｃ）は回路基板に大きな
電子部品を実装した状態示す一部の平面図、（ｄ）はそ
の一部の側面図である。
１ 絶縁基板 ２ａ，２ｂ 電子部品 ３，４ 端子部 ７，８ 接続線 １０ パッド １０ａ，１０ｂ 区分されて配列される関係にある
パッド １１ａ，１０ｂ 区分されて配列される関係にある
パッド １３ レジスト膜 １４ 実装領域
パッド １１ａ，１０ｂ 区分されて配列される関係にある
パッド １３ レジスト膜 １４ 実装領域
Claims (4)
- 【請求項１】 絶縁基板の表面に、フラットパッケージ
型の電子部品の両側に配列された複数の端子部を半田付
けする複数の導電性のパッドと、これらのパッドに接続
された導電性の接続線とをパターニングした回路基板に
おいて、前記絶縁基板は、同一の機能をもち大きさが異
なる複数種の前記電子部品を選択的に実装する実装領域
を備え、大きさの異なる前記電子部品の少なくとも片側
に配列された共通の前記端子部に接続されるパッド同士
は同一の前記実装領域内で互いに表面での半田の流入が
ないように区分されて配列されていることを特徴とする
回路基板。 - 【請求項２】 大きさの異なる電子部品の端子部に接続
されるパッド同士は分離状態で区分されていることを特
徴とする請求項１記載の回路基板。 - 【請求項３】 大きさの異なる電子部品の端子部に接続
されるパッド同士は表面のみが溝により分離された状態
で区分されていて且つ互いに導通状態であることを特徴
とする請求項１記載の回路基板。 - 【請求項４】 大きさの異なる電子部品の端子部に接続
されるパッド同士は表面のみが半田の溶着を禁止するレ
ジスト膜を間にして区分されていることを特徴とする請
求項１記載の回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10171797A JPH10294553A (ja) | 1997-04-18 | 1997-04-18 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10171797A JPH10294553A (ja) | 1997-04-18 | 1997-04-18 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10294553A true JPH10294553A (ja) | 1998-11-04 |
Family
ID=14308066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10171797A Pending JPH10294553A (ja) | 1997-04-18 | 1997-04-18 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10294553A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008197337A (ja) * | 2007-02-13 | 2008-08-28 | Funai Electric Co Ltd | 液晶表示装置 |
| US7441636B2 (en) * | 2006-04-12 | 2008-10-28 | Shimano, Inc. | Bicycle disk brake pad with titanium fiber friction material |
| JP2009004612A (ja) * | 2007-06-22 | 2009-01-08 | Nippon Seiki Co Ltd | プリント配線板 |
| JP2013153252A (ja) * | 2012-01-24 | 2013-08-08 | Kyocera Crystal Device Corp | 圧電デバイス |
| JP2013157887A (ja) * | 2012-01-31 | 2013-08-15 | Kyocera Crystal Device Corp | 圧電デバイス |
| JP2014072815A (ja) * | 2012-09-29 | 2014-04-21 | Kyocera Crystal Device Corp | 圧電デバイス |
| JP2014517532A (ja) * | 2011-06-06 | 2014-07-17 | インテル コーポレイション | 選択的パッケージ機能のためのマイクロエレクトロニクス基板 |
| WO2017168952A1 (ja) * | 2016-03-31 | 2017-10-05 | Fdk株式会社 | プリント配線基板 |
| JP2020031195A (ja) * | 2018-08-24 | 2020-02-27 | Ｎｅｃネットワーク・センサ株式会社 | 配線基板、実装基板、電子装置、及び実装方法 |
| WO2021256742A1 (ko) * | 2020-06-15 | 2021-12-23 | 삼성전자 주식회사 | 인쇄 회로 기판을 포함하는 전자 장치 |
-
1997
- 1997-04-18 JP JP10171797A patent/JPH10294553A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7441636B2 (en) * | 2006-04-12 | 2008-10-28 | Shimano, Inc. | Bicycle disk brake pad with titanium fiber friction material |
| JP4623021B2 (ja) * | 2007-02-13 | 2011-02-02 | 船井電機株式会社 | 液晶表示装置 |
| JP2008197337A (ja) * | 2007-02-13 | 2008-08-28 | Funai Electric Co Ltd | 液晶表示装置 |
| JP2009004612A (ja) * | 2007-06-22 | 2009-01-08 | Nippon Seiki Co Ltd | プリント配線板 |
| US9961769B2 (en) | 2011-06-06 | 2018-05-01 | Intel Corporation | Microelectronic substrate for alternate package functionality |
| JP2014517532A (ja) * | 2011-06-06 | 2014-07-17 | インテル コーポレイション | 選択的パッケージ機能のためのマイクロエレクトロニクス基板 |
| JP2013153252A (ja) * | 2012-01-24 | 2013-08-08 | Kyocera Crystal Device Corp | 圧電デバイス |
| JP2013157887A (ja) * | 2012-01-31 | 2013-08-15 | Kyocera Crystal Device Corp | 圧電デバイス |
| JP2014072815A (ja) * | 2012-09-29 | 2014-04-21 | Kyocera Crystal Device Corp | 圧電デバイス |
| WO2017168952A1 (ja) * | 2016-03-31 | 2017-10-05 | Fdk株式会社 | プリント配線基板 |
| JP2017183597A (ja) * | 2016-03-31 | 2017-10-05 | Fdk株式会社 | プリント配線基板 |
| KR20180116392A (ko) * | 2016-03-31 | 2018-10-24 | 에프디케이 가부시키가이샤 | 프린트 배선 기판 |
| CN108886875A (zh) * | 2016-03-31 | 2018-11-23 | Fdk株式会社 | 印刷配线基板 |
| TWI645757B (zh) * | 2016-03-31 | 2018-12-21 | Ｆｄｋ股份有限公司 | 印刷配線基板 |
| CN108886875B (zh) * | 2016-03-31 | 2021-02-26 | Fdk株式会社 | 印刷配线基板 |
| JP2020031195A (ja) * | 2018-08-24 | 2020-02-27 | Ｎｅｃネットワーク・センサ株式会社 | 配線基板、実装基板、電子装置、及び実装方法 |
| WO2021256742A1 (ko) * | 2020-06-15 | 2021-12-23 | 삼성전자 주식회사 | 인쇄 회로 기판을 포함하는 전자 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9282634B2 (en) | Printed wiring board, printed circuit board, and printed circuit board manufacturing method | |
| JPH1126919A (ja) | プリント配線板 | |
| JPH08172143A (ja) | プリント配線板とこれを用いた電子装置 | |
| JP2002124544A (ja) | Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置 | |
| JP2568748B2 (ja) | 半導体装置 | |
| JPH0227838B2 (ja) | ||
| JPH10294553A (ja) | 回路基板 | |
| JPH1032221A (ja) | プリント配線基板 | |
| US6833512B2 (en) | Substrate board structure | |
| JPH0621628A (ja) | 印刷配線板 | |
| JPH07263849A (ja) | 印刷回路基板 | |
| JPH0750476A (ja) | 多層印刷配線板 | |
| JPH09199819A (ja) | 基板上の配線端子間の接続構造 | |
| JPS63291494A (ja) | 表面実装用プリント配線板 | |
| JPH0650376U (ja) | プリント基板 | |
| JP2000138251A (ja) | 半導体装置及び配線基板 | |
| JP2527326Y2 (ja) | 回路基板装置 | |
| JP2503565Y2 (ja) | プリント配線基板の部品実装構造 | |
| JP2002305370A (ja) | 回路基板、電子部品実装体及びその製造方法 | |
| JPH01278089A (ja) | 電子回路装置 | |
| JPH06314885A (ja) | プリント多層配線基板モジュール | |
| JP2522585Y2 (ja) | ドーナツ型ジヤンパ線ユニツト | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JP2020155694A (ja) | 両面配線基板 | |
| JPH05102646A (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040518 Free format text: JAPANESE INTERMEDIATE CODE: A02 |