JP2000138251A - 半導体装置及び配線基板 - Google Patents

半導体装置及び配線基板

Info

Publication number
JP2000138251A
JP2000138251A JP10313530A JP31353098A JP2000138251A JP 2000138251 A JP2000138251 A JP 2000138251A JP 10313530 A JP10313530 A JP 10313530A JP 31353098 A JP31353098 A JP 31353098A JP 2000138251 A JP2000138251 A JP 2000138251A
Authority
JP
Japan
Prior art keywords
pad
semiconductor element
wiring board
bonding
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10313530A
Other languages
English (en)
Inventor
Shuichi Arima
秀一 有馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10313530A priority Critical patent/JP2000138251A/ja
Publication of JP2000138251A publication Critical patent/JP2000138251A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]

Abstract

(57)【要約】 【課題】 半導体素子の形状が変更されても、配線基板
の設計変更を伴うことなく、またワイヤに大きな負荷が
かかることなく、半導体素子が配線基板に実装された半
導体装置を提供する。 【解決手段】 半導体装置１は配線基板２と半導体素子
３とワイヤ４とを備えている。配線基板２にはダイパッ
ド５が配置され、この周囲には、複数のボンディングパ
ッド６が並設されている。各ボンディングパッド６はビ
ア７方向に一直線状となるように配置された２つのパッ
ド部９と、パッド部９間を容易に切断できるように接続
する接続部１０とを備えている。ダイパッド５とボンデ
ィングパッド６との間には、複数のダミーパッド１１が
ほぼ等間隔に配設されている。そして、半導体素子３を
ダイパッド５に接着し、ワイヤ４で半導体素子３とボン
ディングパッド６とを、その距離に応じて、直接又はダ
ミーパッド１１を介して接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はワイヤボンディング
接続により半導体素子が配線基板に実装された半導体装
置及びその配線基板に関するものである。
【０００２】
【従来の技術】半導体装置は半導体素子を配線基板に実
装することにより製造されている。半導体素子を配線基
板に実装する方法としては、ワイヤボンディング接続が
一般的に用いられている。このワイヤボンディング接続
では、半導体素子を配線基板の所定の位置に搭載するダ
イボンディング工程が行われた後、半導体素子上の素子
電極と配線基板上のボンディングパッドとをワイヤで結
線して電気的に接続するワイヤボンディング工程が行わ
れている。
【０００３】このダイボンディング工程では、配線基板
上の予め設計された位置の搭載領域内に半導体素子を搭
載するダイパッドが配置され、このダイパッドに素子電
極側を上向きにした状態（フェースアップ状態）で、両
者を例えば導電性樹脂により接着して、半導体素子が配
線基板に搭載される。
【０００４】そして、ワイヤボンディング工程で、ダイ
ボンディング工程で搭載された半導体素子の素子電極と
ボンディングパッドとが結線されて両者が電気的に接続
される。これにより、半導体素子が配線基板に実装さ
れ、半導体装置が製造されている。
【０００５】
【発明が解決しようとする課題】ところで、半導体素子
のシュリンク、半導体素子を構成する部品の変更等に伴
って、半導体素子の大きさ等の形状が変更されることが
ある。
【０００６】この際、半導体素子の形状が変更されるた
びに、配線基板の設計を変更したり、再制作して半導体
装置を製造するのでは、設計時間及び製造時間がかかる
という問題がある。また、コストがかかるといった問題
もある。
【０００７】一方、例えば半導体素子が大きくなって
も、配線基板を変更しないで半導体素子を配線基板に実
装すると、製造された半導体装置は半導体素子の下面と
ボンディングパッドとが接触して誤接続を起すものとな
ってしまうといった問題がある。 また、半導体素子の
形状の変更すると、素子電極とボンディングパッドとの
距離が変更され、両者を結線するワイヤの張り具合が変
化してワイヤに大きな負荷がかかるおそれがある、そし
て、この負荷が大きいとワイヤが破損したり、電極とワ
イヤとが分離してしまうといった問題がある。
【０００８】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、半導体素子の形状が変
更されても、設計変更を伴うことなく半導体素子を実装
することができる配線基板及びその半導体装置を提供す
ることにある。
【０００９】また、半導体素子の形状が変更されてもワ
イヤに大きな負荷がかかることなく半導体素子を実装す
ることができる配線基板及びその半導体装置を提供する
ことも目的とする。
【００１０】
【課題を解決するための手段】上記問題点を解決するた
め、本発明の半導体装置では、半導体素子を搭載する搭
載領域と、該搭載領域の周囲に並設された複数のボンデ
ィングパッドと、前記搭載領域と前記ボンディングパッ
ドとの間に配設された複数のダミーパッドとを備えた配
線基板と、前記搭載領域に搭載された半導体素子と、前
記半導体素子と前記ボンディングパッドとを結線するワ
イヤとを具備したことを特徴とする。
【００１１】また、本発明の配線基板では、半導体素子
を搭載する搭載領域と、前記搭載領域の周囲に並設され
た複数のボンディングパッドと、前記搭載領域と前記各
ボンディングパッドとの間にほぼ等間隔に配設された複
数のパッド部からなるダミーパッドとを具備し、前記各
ボンディングパッドは複数のパッド部と該パッド部間を
接続する接続部とを備え、前記パッド部は前記ダミーパ
ッド方向に一直線状に配置され、前記接続部は切断容易
に形成されていることを特徴とする。
【００１２】本発明によれば、搭載領域に搭載された半
導体素子からボンディングパッドにワイヤボンディング
接続がなされる際に、半導体素子からボンディングパッ
ドまでの距離に応じて、直接又はダミーパッドを介して
両者を接続し、半導体素子が配線基板に実装され、半導
体装置が製造される。また、半導体素子からボンディン
グパッドまでの距離が長くなっても、半導体素子からダ
ミーパッドを介してボンディングパッドにワイヤボンデ
ィング接続が行われる。このため、ワイヤで結線された
距離が大きく変化することがなくなる。
【００１３】各ダミーパッドを複数のパッド部から構成
し、各パッド部をほぼ等間隔に配置すると、ワイヤで結
線する距離を調整しやすくなる。このパッド部は数が多
いほどワイヤで結線する距離の調整が容易になるが、配
線基板の構造が複雑となることから、両者を考慮して数
を設定することが好ましい。
【００１４】各ボンディングパッドは複数のパッド部を
備え、このパッド部をダミーパッド方向に一直線状に配
置するとワイヤで結線する距離を調整しやすくなる。こ
のパッド部はダミーパッドの場合と同様に、ワイヤで結
線する距離の調整と配線基板の構造とを考慮して数を設
定することが好ましい。
【００１５】また、各ボンディングパッドのパッド部間
を接続する接続部を切断容易に形成すると、半導体素子
がボンディングパッドのパッド部に接触するほど大きく
なっても接続部を切断するだけで、半導体素子の下面と
ボンディングパッドとが接触して誤接続を起こすことが
なくなる。
【００１６】搭載領域は搭載される半導体素子より小さ
いことが好ましく、ワイヤで結線する距離を調整できる
範囲内であれば、搭載する半導体素子より大きい場合で
あってもよい。また、搭載領域が半導体素子に対して小
さくなったことにより、半導体素子の搭載（固定）強度
が弱くなったときには、ダミーパッド上にも導電性樹脂
を配置して両者を接着してもよい。この搭載領域に半導
体素子を搭載する搭載部材を配置し、搭載部材上に導電
性樹脂を配置して半導体素子を接着してもよい。
【００１７】
【発明の実施の形態】以下、本発明を具体化する一実施
の形態について図面を参照して説明する。
【００１８】図１は半導体装置の模式図を示し、図１
（ａ）はこの半導体装置の平面図、図１（ｂ）はこの半
導体装置の断面図を示している。
【００１９】図１に示すように、半導体装置１は配線基
板２と半導体素子３とワイヤ４とを備えている。
【００２０】図２に配線基板２の模式図を示す。本実施
の形態では配線基板２に多層基板が用いられている。
【００２１】図２に示すように、配線基板２は、搭載部
材としてのダイパッド５が配置されている。ダイパッド
５は四角形の平板状に形成され、配線基板２上の予め設
計された搭載領域に配置されている。本実施の形態では
ダイパッド５は搭載される半導体素子より小さくなるよ
うに形成されている。
【００２２】ダイパッド５の周囲には、複数のボンディ
ングパッド６が並設されている。本実施の形態では、ダ
イパッド５の一辺にのみ設けられている。各ボンディン
グパッド６には、多層基板の内層と導通を持たせるビア
７が形成され、ビア７は配線基板２である多層基板の各
層間を電気的に接続するためにビアホール８に接合され
ている。従って、複数のビアホール８に回路パターンを
介してそれぞれボンディングパッド６が接続されてい
る。また、各ボンディングパッド６は複数のパッド部９
と、パッド部９間を接続する接続部１０とを備えてい
る。本実施の形態では、２つのパッド部９が設けられて
いる。パッド部９はビア７方向に一直線状となるように
配置されている。接続部１０は容易に切断できるよう
に、パッド部９よりも細径に形成されている。
【００２３】また、ダイパッド５と各ボンディングパッ
ド６との間には、ダミーパッド１１が配設されている。
このため、ダミーパッド１１はボンディングパッド６に
対応した数だけ配設されている。このダミーパッド１１
はビアホール８に電気的に接続されておらず、半導体素
子３の大きさによってボンディングパッド６までの距離
が長くなった場合に、ワイヤ４で結線する距離をできる
限り一定に近付けるために設けられたパッドである。各
ダミーパッド１１は複数のパッド部１２からなり、本実
施の形態では、個々に独立した３つのパッド部１２から
構成されている。なお、この３つのパッド部１２を連結
してもよい。この場合には、配線基板２への配設が容易
になる。各パッド部１２は等間隔に配置され、本実施の
形態では対応するボンディングパッド６方向に一直線状
となるように配置されている。従って、パッド部１２は
全体として格子状に配置されている。
【００２４】半導体素子３は四角形の平板状に形成さ
れ、その一面に複数の素子電極１３が設けられている。
本実施の形態では、素子電極１３は半導体素子３の一辺
にのみ設けられている。そして、半導体素子３を素子電
極１３側が上向きとなるフェースアップ状態でダイパッ
ド５に接着して、半導体素子３が配線基板２に搭載され
ている。本実施の形態では、導電性樹脂により半導体素
子３をダイパッド５に接着している。
【００２５】そして、ワイヤ４で半導体素子３とボンデ
ィングパッド６とが結線され、半導体素子３が配線基板
２に実装される。この半導体素子３とボンディングパッ
ド６とのワイヤボンディング接続は、半導体素子３から
ボンディングパッド６までの距離に応じて、直接又はダ
ミーパッド１１を介して接続されている。
【００２６】次に、以上のように構成された半導体装置
について、半導体素子３の大きさが変更された場合に、
ワイヤ４で半導体素子３とボンディングパッド６との結
線する方法を説明する。
【００２７】半導体素子３の大きさが変更された場合の
説明の基準として、半導体素子３の端部がダミーパッド
１１の最外（最もボンディングパッド６側）のパッド部
１２ａ付近に位置する大きさの場合には、ワイヤ４で半
導体素子３の各素子電極１３とビア７側の各ボンディン
グパッド６のパッド部９ａとをそれぞれ結線し、両者を
電気的に接続することにより半導体素子３が配線基板２
に実装される。これにより、半導体装置１が製造され
る。
【００２８】ここで、半導体素子３の下面とダミーパッ
ド１１とは接触しているが、ダミーパッド１１はビアホ
ール８に電気的に接続されておらず、両者の接触によっ
て誤接続を起こすことはない。
【００２９】なお、ワイヤ４をボンディングパッド６の
パッド部９ａに結線したのは、ワイヤ４で結線される距
離（素子電極１３とパッド部９ａとの距離）を考慮した
ものであり、この距離によってはダミーパッド１１側の
ボンディングパッド６のパッド部９ｂに結線してもよ
い。
【００３０】次に、図３に示すような半導体素子３の端
部がダミーパッド１１の最内（最もダイパッド５側）の
パッド部１２ｂ付近に位置する大きさのように、図１の
場合より半導体素子３が小さくなった場合について説明
する。
【００３１】図３に示すように、半導体素子３の端部が
ダミーパッド１１のパッド部１２ｂ付近に位置する大き
さの場合、ワイヤ４で半導体素子３の各素子電極１３と
各ボンディングパッド６とをそれぞれ結線して両者を電
気的に接続するには、ワイヤ４を素子電極１３とボンデ
ィングパッド６側のダミーパッド１１のパッド部１２ａ
とを結線し、さらにこのワイヤ４をボンディングパッド
６のパッド部９ａに結線する。これにより、素子電極１
３とボンディングパッド６とが電気的に接続され、半導
体素子３が配線基板２に実装され、半導体装置１が製造
される。
【００３２】このように、半導体素子３が小さくなり、
ワイヤ４で結線すべき距離が長くなっても、ワイヤ４は
ダミーパッド１１を介して素子電極１３とボンディング
パッド６とを結線し、ワイヤ４で結線されるパッド間の
距離は大きく変化しない。このため、ワイヤ４に大きな
負荷がかかることはなく、ワイヤ４の破損や素子電極１
３又はボンディングパッド６とワイヤ４との分離を防止
することができる。なお、本実施例では、同一のワイヤ
４で素子電極１３とパッド部１２ａ、パッド部１２ａと
パッド部９ａとを結線する例を示したが、素子電極１３
とパッド部１２ａ、パッド部１２ａとパッド部９ａを結
線するワイヤは異なっていてもよい。
【００３３】最後に、図４に示すような半導体素子３の
端部がボンディングパッド６の最内のパッド部９ｂ付近
に位置する大きさのように、図１の場合より半導体素子
３が大きくなった場合について説明する。
【００３４】図４に示すように、半導体素子３の端部が
パッド部９ｂ付近に位置する大きさの場合、ワイヤ４で
半導体素子３の各素子電極１３と各ボンディングパッド
６とをそれぞれ結線して両者を電気的に接続するには、
パッド部９ａとパッド部９ｂとを接続する接続部１０を
切断した後、ワイヤ４を素子電極１３とパッド部９ａと
を結線する。これにより、半導体素子３が配線基板２に
実装され、半導体装置１が製造される。
【００３５】ここで、接続部１０は容易に切断できるよ
うにパッド部９よりも細径に形成されており、接続部９
の切断は容易に行える。この接続部９の切断により、半
導体素子３の下面とボンディングパッド６との誤接続を
防止することができ、半導体素子３がダイパッド５に搭
載された状態で、半導体素子３の下面がボンディングパ
ッド６に接触するような大きさの場合にも配線基板２に
半導体素子３を実装することができる。
【００３６】本実施の形態によれば、半導体素子３の大
きさが変更されても、配線基板２の設計変更をすること
なく、半導体素子３を配線基板２に実装することができ
る。また、ワイヤ４で結線すべき距離が長くなっても、
ダミーパッド１１を介して各素子電極１３と各ボンディ
ングパッド６とがそれぞれ結線されているので、ワイヤ
４で結線される距離は大きく変化しない。このため、ワ
イヤ４に大きな負荷がかかることはなく、ワイヤ４の破
損や素子電極１３又はボンディングパッド６とワイヤ４
との分離を防止することができる。
【００３７】本実施の形態によれば、ボンディングパッ
ド６の接続部１０が容易に切断できるように形成されて
いるので、半導体素子３の下面がボンディングパッド６
に接触するような大きさの場合にも配線基板２に半導体
素子３を実装することができる。
【００３８】本実施の形態によれば、ダミーパッド１１
には３つのパッド部１２が設けられ、各パッド部１２は
対応するボンディングパッド６方向にほぼ等間隔で一直
線状となるように配置されているので、さらにワイヤ４
で結線されるパッド間の距離の変化を小さくすることが
でき、ワイヤ長を一定以下に制御することが可能とな
り、隣接ワイヤ間の接触を防止でき、パッド間隔を減少
することが可能となる。
【００３９】また、ボンディングパッド６には２つのパ
ッド部９が設けられ、このパッド部９はビア７方向に一
直線状となるように配置されているので、ワイヤ４で結
線されるパッド間の距離の変化を小さくすることができ
る。
【００４０】なお、本実施の形態では、ボンディングパ
ッド６に２つのパッド部９を設けた場合について説明し
たが、パッド部９の数は２つに限らず、１つ又は３つ以
上であってもよい。パッド部９が１つの場合にはボンデ
ィングパッド６の形状を簡単にすることができ、３つ以
上の場合にはワイヤ４で結線される距離の変化をさらに
小さくすることができる。また、パッド部９をビア７方
向に一直線状となるように配置することが好ましいが、
パッド部９の位置は各素子電極１３と各ボンディングパ
ッド６とをそれぞれ結線した状態で各ワイヤ４が交差し
て接触しない位置であればよい。
【００４１】ダミーパッド１１についても同様に、パッ
ド部１２の数は３つに限らず、２つ以下又は４つ以上で
あってもよい。また、パッド部１２の位置も各素子電極
１３と各ボンディングパッド６とをそれぞれ結線した状
態で各ワイヤ４が交差して接触しない位置であればよ
い。
【００４２】また、本実施の形態では、素子電極１３と
ボンディングパッド６とをダミーパッド１１を介して結
線する例として、素子電極１３、パッド部１２ａ、パッ
ド部９ａと結線する場合を示したが、本発明はこれに限
られることはなく、例えば素子電極１３、パッド部１２
ｂ、パッド部１２ａ、パッド部９ａのように４箇所以上
を結線する場合であってもよい。
【００４３】本実施の形態では、ダイパッド５の周囲の
一辺にのみ複数のボンディングパッド６が並設されてい
る場合について説明したが、本発明はこれに限られるこ
とはなく、ダイパッド５の周囲の２方向、３方向、又は
４方向に複数のボンディングパッド６が並設されている
場合であってもよい。この場合にも、本実施の形態と同
様の効果を得ることができる。
【００４４】また、本実施の形態では、半導体素子３の
大きさが変更された場合を示したが、本発明はこれに限
られることはなく、半導体素子３の厚さ、形等の半導体
素子３の形状が変更された場合であってもよい。例えば
半導体素子３の厚さが変更された場合、この厚さの変更
に伴ってワイヤ４で結線すべき距離も変更されるが、半
導体素子３の素子電極１３とボンディングパッド６とを
最適なダミーパッド１１を介して結線することにより、
ワイヤ４で結線される距離の変化を少なくすることがで
きる。また、半導体素子３の形が変更された場合も同様
である。このため、半導体素子３の形状が変更された場
合にも本実施の形態と同様の効果を得ることができる。
【００４５】
【発明の効果】以上詳述したように、本発明によれば、
半導体素子の形状が変更されても、設計を変更を伴うこ
となく、半導体素子を配線基板に実装することができ
る。また、本発明によれば、半導体素子の形状が変更さ
れても、ワイヤに大きな負荷がかかることなく半導体素
子を配線基板に実装することができる。
【図面の簡単な説明】
【図１】本実施の形態の半導体装置の模式図。
【図２】本実施の形態の配線基板の模式図。
【図３】本実施の形態の半導体装置の模式図。
【図４】本実施の形態の半導体装置の模式図。
【符号の説明】
１……半導体装置、２……配線基板、３……半導体素
子、４……ワイヤ、６……ボンディングパッド、１１…
…ダミーパッド。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を搭載する搭載領域と、該搭
    載領域の周囲に並設された複数のボンディングパッド
    と、前記搭載領域と前記ボンディングパッドとの間に配
    設された複数のダミーパッドとを備えた配線基板と、 前記搭載領域に搭載された半導体素子と、 前記半導体素子と前記ボンディングパッドとを結線する
    ワイヤとを具備したことを特徴とする半導体装置。
  2. 【請求項２】 前記ワイヤは前記半導体素子と前記ボン
    ディングパッドとを前記ダミーパッドを介して結線して
    いることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記各ダミーパッドはほぼ等間隔に配置
    された複数のパッド部からなり、前記各ボンディングパ
    ッドは複数のパッド部と該パッド部間を接続する接続部
    とを備え、前記パッド部は前記ダミーパッド方向に一直
    線状に配置され、前記接続部は切断容易に形成されてい
    ることを特徴とする請求項１又は２に記載の半導体装
    置。
  4. 【請求項４】 前記配線基板は複数のビアホールが列設
    された多層基板であり、前記各ビアホールは前記各ボン
    ディングパッドにそれぞれ接続されていることを特徴と
    する請求項１乃至３のいずれか１項に記載の半導体装
    置。
  5. 【請求項５】 半導体素子を搭載する搭載領域と、 前記搭載領域の周囲に並設された複数のボンディングパ
    ッドと、 前記搭載領域と前記各ボンディングパッドとの間にほぼ
    等間隔に配設された複数のパッド部からなるダミーパッ
    ドとを具備し、 前記各ボンディングパッドは複数のパッド部と該パッド
    部間を接続する接続部とを備え、前記パッド部は前記ダ
    ミーパッド方向に一直線状に配置され、前記接続部は切
    断容易に形成されていることを特徴とする配線基板。
JP10313530A 1998-11-04 1998-11-04 半導体装置及び配線基板 Withdrawn JP2000138251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10313530A JP2000138251A (ja) 1998-11-04 1998-11-04 半導体装置及び配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10313530A JP2000138251A (ja) 1998-11-04 1998-11-04 半導体装置及び配線基板

Publications (1)

Publication Number Publication Date
JP2000138251A true JP2000138251A (ja) 2000-05-16

Family

ID=18042433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10313530A Withdrawn JP2000138251A (ja) 1998-11-04 1998-11-04 半導体装置及び配線基板

Country Status (1)

Country Link
JP (1) JP2000138251A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380002B2 (en) * 1999-12-07 2002-04-30 Advanced Semiconductor Engineering, Inc. Method for fabricating a flexible substrate based ball grid array (BGA) package
KR20030072194A (ko) * 2002-03-04 2003-09-13 미쓰비시덴키 가부시키가이샤 칩·온·보드 및 그의 제조방법
KR100400032B1 (ko) * 2001-02-07 2003-09-29 삼성전자주식회사 와이어 본딩을 통해 기판 디자인을 변경하는 반도체 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380002B2 (en) * 1999-12-07 2002-04-30 Advanced Semiconductor Engineering, Inc. Method for fabricating a flexible substrate based ball grid array (BGA) package
KR100400032B1 (ko) * 2001-02-07 2003-09-29 삼성전자주식회사 와이어 본딩을 통해 기판 디자인을 변경하는 반도체 패키지
KR20030072194A (ko) * 2002-03-04 2003-09-13 미쓰비시덴키 가부시키가이샤 칩·온·보드 및 그의 제조방법

Similar Documents

Publication Publication Date Title
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
US6208021B1 (en) Semiconductor device, manufacturing method thereof and aggregate type semiconductor device
US6995043B2 (en) Methods for fabricating routing elements for multichip modules
US20040212075A1 (en) Semiconductor device including a wiring board with a three-dimensional wiring pattern
JP2004095799A (ja) 半導体装置およびその製造方法
US5206188A (en) Method of manufacturing a high lead count circuit board
US5151771A (en) High lead count circuit board for connecting electronic components to an external circuit
KR100299560B1 (ko) 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리
JP2001044362A (ja) 半導体装置の実装構造および実装方法
JP3437477B2 (ja) 配線基板および半導体装置
US5420459A (en) Resin encapsulation type semiconductor device having an improved lead configuration
JP2000138251A (ja) 半導体装置及び配線基板
US6570271B2 (en) Apparatus for routing signals
JPH08330469A (ja) 半導体装置用配線基板およびその製造方法
JP4083142B2 (ja) 半導体装置
JPH08279588A (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
CN107958875B (zh) 半导体装置以及布线基板的设计方法
JPH10125721A (ja) 半導体装置
JP2007141947A (ja) 半導体装置およびその製造方法
JPH0661404A (ja) 半導体装置
JPH0482244A (ja) 半導体集積回路装置およびその配線変更方法
JP2766361B2 (ja) 半導体装置
JPH0722577A (ja) 混成集積回路装置
JPH0669371A (ja) Ｐｇａパッケージ
JP3275647B2 (ja) 半導体装置及びその製造方法並びにその実装構造

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110