JP3275647B2 - 半導体装置及びその製造方法並びにその実装構造 - Google Patents
半導体装置及びその製造方法並びにその実装構造Info
- Publication number
- JP3275647B2 JP3275647B2 JP20678095A JP20678095A JP3275647B2 JP 3275647 B2 JP3275647 B2 JP 3275647B2 JP 20678095 A JP20678095 A JP 20678095A JP 20678095 A JP20678095 A JP 20678095A JP 3275647 B2 JP3275647 B2 JP 3275647B2
- Authority
- JP
- Japan
- Prior art keywords
- film substrate
- connection
- electrodes
- connection electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置及びそ
の製造方法並びにその実装構造に関する。
の製造方法並びにその実装構造に関する。
【０００２】
【従来の技術】例えばフリップチップ方式と呼ばれる半
導体装置の実装技術では、半導体チップの下面に設けら
れた突起電極を回路基板の上面に設けられた接続電極に
ボンディングすることにより、半導体チップを回路基板
上に実装している。ところで、このような半導体装置で
は、集積化が進むにしたがって、突起電極の数が増大す
ることにより、次のような問題があった。すなわち、半
導体チップのサイズが一定であるとすると、突起電極の
数の増大に伴い、突起電極のサイズ及びピッチが小さく
なるばかりでなく、回路基板の接続電極のサイズ及びピ
ッチも小さくなるので、半導体装置を回路基板上に実装
する際に、半導体装置の突起電極と回路基板の接続電極
との位置合わせが極めて困難となり、また電気的テスト
をプローブピンを用いて行う際に、プローブピンと突起
電極との位置合わせが極めて困難となるという問題があ
った。特に、後者の電気的テストの場合には、プローブ
ピンのサイズ及びピッチに対して突起電極のサイズ及び
ピッチが小さくなりすぎると、ショートしてしまうの
で、電気的テストを行うことができなくなってしまう。
導体装置の実装技術では、半導体チップの下面に設けら
れた突起電極を回路基板の上面に設けられた接続電極に
ボンディングすることにより、半導体チップを回路基板
上に実装している。ところで、このような半導体装置で
は、集積化が進むにしたがって、突起電極の数が増大す
ることにより、次のような問題があった。すなわち、半
導体チップのサイズが一定であるとすると、突起電極の
数の増大に伴い、突起電極のサイズ及びピッチが小さく
なるばかりでなく、回路基板の接続電極のサイズ及びピ
ッチも小さくなるので、半導体装置を回路基板上に実装
する際に、半導体装置の突起電極と回路基板の接続電極
との位置合わせが極めて困難となり、また電気的テスト
をプローブピンを用いて行う際に、プローブピンと突起
電極との位置合わせが極めて困難となるという問題があ
った。特に、後者の電気的テストの場合には、プローブ
ピンのサイズ及びピッチに対して突起電極のサイズ及び
ピッチが小さくなりすぎると、ショートしてしまうの
で、電気的テストを行うことができなくなってしまう。
【０００３】そこで、従来では、以上のような問題点を
解決するために、半導体チップを回路基板（メイン回路
基板）上に直接実装するのではなく、サブ回路基板を介
して実装する方法が考えられている。図５（Ａ）及び
（Ｂ）は従来のこのような半導体装置（半導体チップを
サブ回路基板に搭載してなるもの）を示したものであ
る。サブ回路基板１の上面中央部には複数の第１の接続
電極２及びこれら第１の接続電極２にそれぞれ接続され
た上面側引き回し線３が形成されている。サブ回路基板
１の下面周囲には複数の第２の接続電極４及びこれら第
２の接続電極４にそれぞれ接続された下面側引き回し線
５が形成されている。上面側引き回し線３と下面側引き
回し線５とはスルーホール導通部６を介して接続されて
いる。第２の接続電極４の下面には半田ボール（突起電
極）７が設けられている。第２の接続電極４及び半田ボ
ール７はサブ回路基板１の下面周囲にマトリックス状に
配置されている。半田ボール７の形成方法としては、半
田ワイヤを用いて形成する方法やメッキにより半田突起
を形成した後に溶融してボール状とする方法がある。そ
して、半導体チップ８の下面に設けられた突起電極９が
第１の接続電極２上にボンディングされていることによ
り、半導体チップ８がサブ回路基板１の上面中央部に搭
載されている。なお、図５（Ｂ）において符号１０は樹
脂封止材を示す。
解決するために、半導体チップを回路基板（メイン回路
基板）上に直接実装するのではなく、サブ回路基板を介
して実装する方法が考えられている。図５（Ａ）及び
（Ｂ）は従来のこのような半導体装置（半導体チップを
サブ回路基板に搭載してなるもの）を示したものであ
る。サブ回路基板１の上面中央部には複数の第１の接続
電極２及びこれら第１の接続電極２にそれぞれ接続され
た上面側引き回し線３が形成されている。サブ回路基板
１の下面周囲には複数の第２の接続電極４及びこれら第
２の接続電極４にそれぞれ接続された下面側引き回し線
５が形成されている。上面側引き回し線３と下面側引き
回し線５とはスルーホール導通部６を介して接続されて
いる。第２の接続電極４の下面には半田ボール（突起電
極）７が設けられている。第２の接続電極４及び半田ボ
ール７はサブ回路基板１の下面周囲にマトリックス状に
配置されている。半田ボール７の形成方法としては、半
田ワイヤを用いて形成する方法やメッキにより半田突起
を形成した後に溶融してボール状とする方法がある。そ
して、半導体チップ８の下面に設けられた突起電極９が
第１の接続電極２上にボンディングされていることによ
り、半導体チップ８がサブ回路基板１の上面中央部に搭
載されている。なお、図５（Ｂ）において符号１０は樹
脂封止材を示す。
【０００４】このように、この半導体装置では、サブ回
路基板１の上面中央部に複数の第１の接続電極２を形成
し、サブ回路基板１の下面周囲に複数の第２の接続電極
４をマトリックス状に形成しているので、第２の接続電
極４（つまり半田ボール７）のサイズ及びピッチを第１
の接続電極２（つまり半導体チップ８の突起電極９）の
サイズ及びピッチよりも大きくすることができる。この
結果、電気的テストをプローブピンを用いて行う際に、
プローブピンを半田ボール７に接触させるようにする
と、プローブピンと半田ボール７との位置合わせが容易
となり、またショートが発生しないようにすることがで
きる。また、図６に示すように、半田ボール７をメイン
回路基板１１の上面に設けられた接続電極１２にボンデ
ィングすることにより、半導体チップ８をサブ回路基板
１を介してメイン回路基板１１上に実装することができ
るので、メイン回路基板１１の接続電極１２のサイズ及
びピッチも半導体チップ８の突起電極９のサイズ及びピ
ッチに比べて大きくすることができる。この結果、半導
体チップ８をサブ回路基板１を介してメイン回路基板１
１上に実装する場合、半田ボール７とメイン回路基板１
１の接続電極１２との位置合わせが容易となる。
路基板１の上面中央部に複数の第１の接続電極２を形成
し、サブ回路基板１の下面周囲に複数の第２の接続電極
４をマトリックス状に形成しているので、第２の接続電
極４（つまり半田ボール７）のサイズ及びピッチを第１
の接続電極２（つまり半導体チップ８の突起電極９）の
サイズ及びピッチよりも大きくすることができる。この
結果、電気的テストをプローブピンを用いて行う際に、
プローブピンを半田ボール７に接触させるようにする
と、プローブピンと半田ボール７との位置合わせが容易
となり、またショートが発生しないようにすることがで
きる。また、図６に示すように、半田ボール７をメイン
回路基板１１の上面に設けられた接続電極１２にボンデ
ィングすることにより、半導体チップ８をサブ回路基板
１を介してメイン回路基板１１上に実装することができ
るので、メイン回路基板１１の接続電極１２のサイズ及
びピッチも半導体チップ８の突起電極９のサイズ及びピ
ッチに比べて大きくすることができる。この結果、半導
体チップ８をサブ回路基板１を介してメイン回路基板１
１上に実装する場合、半田ボール７とメイン回路基板１
１の接続電極１２との位置合わせが容易となる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体装置では、半田ボール７を半田ワイヤ
を用いて形成するかあるいはメッキにより半田突起を形
成した後に溶融してボール状とすることになるので、半
田ボール７からなる突起電極の形成に時間がかかり、ひ
いては全体の製造時間が長くなるという問題があった。
また、半導体チップ８の突起電極９の数に対応する分だ
け比較的大きい半田ボール７を形成することになるの
で、半田材料費が嵩み、ひいては全体の製造コストが高
くなり、また全体の重量が大きくなるという問題があっ
た。この発明の課題は、全体の製造時間を短縮すること
ができ、また全体の製造コストを低減することができ、
さらに全体の重量を軽減することができるようにするこ
とである。
このような半導体装置では、半田ボール７を半田ワイヤ
を用いて形成するかあるいはメッキにより半田突起を形
成した後に溶融してボール状とすることになるので、半
田ボール７からなる突起電極の形成に時間がかかり、ひ
いては全体の製造時間が長くなるという問題があった。
また、半導体チップ８の突起電極９の数に対応する分だ
け比較的大きい半田ボール７を形成することになるの
で、半田材料費が嵩み、ひいては全体の製造コストが高
くなり、また全体の重量が大きくなるという問題があっ
た。この発明の課題は、全体の製造時間を短縮すること
ができ、また全体の製造コストを低減することができ、
さらに全体の重量を軽減することができるようにするこ
とである。
【０００６】
【課題を解決するための手段】請求項１記載の発明に係
る半導体装置は、フィルム基板と、このフィルム基板に
形成された複数の第１の接続電極とサイズ及び配列ピッ
チが前記第１の接続電極よりも大きい複数の第２の接続
電極と前記両接続電極間の複数の引き回し線とからなる
配線パターンと、前記第１の接続電極にボンディングさ
れて前記フィルム基板に搭載された半導体チップとを具
備し、前記各第２の接続電極及びこの各第２の接続電極
に対応する部分における前記フィルム基板のみが前記第
２の接続電極側に向かって半球状に突出され、この突出
部分によって突起電極が形成され、かつ、該突起電極が
マトリクス状に配列されるようにしたものである。請求
項６記載に発明に係る半導体装置の製造方法は、フィル
ム基板に複数の第１の接続電極とサイズ及び配列ピッチ
が前記第１の接続電極よりも大きい複数の第２の接続電
極と前記両接続電極間の複数の引き回し線とからなる配
線パターンを形成し、エンボス加工により前記各第２の
接続電極及びこの各第２の接続電極に対応する部分にお
ける前記フィルム基板のみを前記第２の接続電極側に向
かって半球状に突出させてマトリクス状に配列された突
起電極を形成し、次いで前記基フィルム板に半導体チッ
プを前記第１の接続電極にボンディングして搭載するよ
うにしたものである。請求項８記載の発明に係る半導体
装置の製造方法は、 フィルム基板に複数の第１の接続
電極とサイズ及び配列ピッチが前記第１の接続電極より
も大きい複数の第２の接続電極と前記両接続電極間の複
数の引き回し線とからなる配線パターンを形成し、前記
フィルム基板に半導体チップを前記第１の接続電極にボ
ンディングして搭載し、次いでエンボス加工により前記
各第２の接続電極及びこの各第２の接続電極に対応する
部分における前記フィルム基板のみを前記各第２の接続
電極側に向かって突出させてマトリクス状に配列された
突起電極を形成するようにしたものである。請求項１０
記載の発明に係る半導体装置の実装構造は、フィルム基
板に形成された複数の第１の接続電極とサイズ及び配列
ピッチが前記第１の接続電極よりも大きい複数の第２の
接続電極と前記両接続電極間の複数の引き回し線とから
なる配線パターンのうち前記第１の接続電極に半導体チ
ップがボンディングされて前記フィルム基板に搭載さ
れ、かつ前記各第２の接続電極及びこの各第２の接続電
極に対応する部分における前記フィルム基板のみが前記
第２の接続電極側に向かって突出されてマトリクス状に
配列された突起電極が形成されてなる半導体装置を、前
記突起電極を介して回路基板上に実装したものである。
る半導体装置は、フィルム基板と、このフィルム基板に
形成された複数の第１の接続電極とサイズ及び配列ピッ
チが前記第１の接続電極よりも大きい複数の第２の接続
電極と前記両接続電極間の複数の引き回し線とからなる
配線パターンと、前記第１の接続電極にボンディングさ
れて前記フィルム基板に搭載された半導体チップとを具
備し、前記各第２の接続電極及びこの各第２の接続電極
に対応する部分における前記フィルム基板のみが前記第
２の接続電極側に向かって半球状に突出され、この突出
部分によって突起電極が形成され、かつ、該突起電極が
マトリクス状に配列されるようにしたものである。請求
項６記載に発明に係る半導体装置の製造方法は、フィル
ム基板に複数の第１の接続電極とサイズ及び配列ピッチ
が前記第１の接続電極よりも大きい複数の第２の接続電
極と前記両接続電極間の複数の引き回し線とからなる配
線パターンを形成し、エンボス加工により前記各第２の
接続電極及びこの各第２の接続電極に対応する部分にお
ける前記フィルム基板のみを前記第２の接続電極側に向
かって半球状に突出させてマトリクス状に配列された突
起電極を形成し、次いで前記基フィルム板に半導体チッ
プを前記第１の接続電極にボンディングして搭載するよ
うにしたものである。請求項８記載の発明に係る半導体
装置の製造方法は、 フィルム基板に複数の第１の接続
電極とサイズ及び配列ピッチが前記第１の接続電極より
も大きい複数の第２の接続電極と前記両接続電極間の複
数の引き回し線とからなる配線パターンを形成し、前記
フィルム基板に半導体チップを前記第１の接続電極にボ
ンディングして搭載し、次いでエンボス加工により前記
各第２の接続電極及びこの各第２の接続電極に対応する
部分における前記フィルム基板のみを前記各第２の接続
電極側に向かって突出させてマトリクス状に配列された
突起電極を形成するようにしたものである。請求項１０
記載の発明に係る半導体装置の実装構造は、フィルム基
板に形成された複数の第１の接続電極とサイズ及び配列
ピッチが前記第１の接続電極よりも大きい複数の第２の
接続電極と前記両接続電極間の複数の引き回し線とから
なる配線パターンのうち前記第１の接続電極に半導体チ
ップがボンディングされて前記フィルム基板に搭載さ
れ、かつ前記各第２の接続電極及びこの各第２の接続電
極に対応する部分における前記フィルム基板のみが前記
第２の接続電極側に向かって突出されてマトリクス状に
配列された突起電極が形成されてなる半導体装置を、前
記突起電極を介して回路基板上に実装したものである。
【０００７】請求項１及び６記載の発明によれば、各第
２の接続電極及びこの各第２の接続電極に対応する部分
におけるフィルム基板のみを第２の接続電極側に向かっ
て半球状に突出させてマトリクス状に配列された突起電
極を介して半導体装置を回路基板上に実装することにな
るので、従来のような半田ボールを必要とせず、したが
って全体の製造コストを低減することができ、また全体
の重量を軽減することができる。また、請求項８または
１０記載の発明によれば、エンボス加工により上記の突
起電極をマトリクス状に形成しているので、突起電極の
形成を短時間で行うことができ、したがって全体の製造
時間を短縮することができる。
２の接続電極及びこの各第２の接続電極に対応する部分
におけるフィルム基板のみを第２の接続電極側に向かっ
て半球状に突出させてマトリクス状に配列された突起電
極を介して半導体装置を回路基板上に実装することにな
るので、従来のような半田ボールを必要とせず、したが
って全体の製造コストを低減することができ、また全体
の重量を軽減することができる。また、請求項８または
１０記載の発明によれば、エンボス加工により上記の突
起電極をマトリクス状に形成しているので、突起電極の
形成を短時間で行うことができ、したがって全体の製造
時間を短縮することができる。
【０００８】
【発明の実施の形態】図１（Ａ）及び（Ｂ）はこの発明
の第１実施形態における半導体装置を示したものであ
る。この半導体装置は、ポリイミドやポリエチレンテレ
フタレート等のフィルム基板からなるサブ回路基板２１
を備えている。サブ回路基板２１の中央部にはデバイス
ホール２２が形成されている。サブ回路基板２１には、
後で説明する方法により、下面側に向かってほぼ半球状
に突出する突出部２３がマトリックス状に形成されてい
る。サブ回路基板２１の下面には、デバイスホール２２
に突出して設けられた複数の第１の接続電極２４と、突
出部２３の下面（外面）に設けられた複数の第２の接続
電極２５と、両接続電極２４、２５間に設けられた複数
の引き回し線２６とからなる配線パターンが形成されて
いる。この場合、第２の接続電極２５のサイズ及び配列
ピッチは第１の接続電極２４のサイズ及び配列ピッチよ
りも大きくなっている。また、突出部２３とその下面に
設けられた第２の接続電極２５とによって突起電極２７
が形成されている。そして、半導体チップ２８は、デバ
イスホール２２内に配置され、その下面に設けられた突
起電極２９が第１の接続電極２４上にボンディングされ
ていることにより、サブ回路基板２１に搭載されてい
る。なお、図１（Ｂ）において符号３０は樹脂封止材を
示す。
の第１実施形態における半導体装置を示したものであ
る。この半導体装置は、ポリイミドやポリエチレンテレ
フタレート等のフィルム基板からなるサブ回路基板２１
を備えている。サブ回路基板２１の中央部にはデバイス
ホール２２が形成されている。サブ回路基板２１には、
後で説明する方法により、下面側に向かってほぼ半球状
に突出する突出部２３がマトリックス状に形成されてい
る。サブ回路基板２１の下面には、デバイスホール２２
に突出して設けられた複数の第１の接続電極２４と、突
出部２３の下面（外面）に設けられた複数の第２の接続
電極２５と、両接続電極２４、２５間に設けられた複数
の引き回し線２６とからなる配線パターンが形成されて
いる。この場合、第２の接続電極２５のサイズ及び配列
ピッチは第１の接続電極２４のサイズ及び配列ピッチよ
りも大きくなっている。また、突出部２３とその下面に
設けられた第２の接続電極２５とによって突起電極２７
が形成されている。そして、半導体チップ２８は、デバ
イスホール２２内に配置され、その下面に設けられた突
起電極２９が第１の接続電極２４上にボンディングされ
ていることにより、サブ回路基板２１に搭載されてい
る。なお、図１（Ｂ）において符号３０は樹脂封止材を
示す。
【０００９】ここで、サブ回路基板２１に突起電極２７
を形成する方法について説明すると、１つは、平板状の
サブ回路基板２１の下面に第１の接続電極２４、第２の
接続電極２５及び引き回し線２６からなる配線パターン
を形成した後、エンボス加工により第２の接続電極２５
及びこの第２の接続電極２５に対応する部分におけるサ
ブ回路基板２１を第２の接続電極２５側に向かってほぼ
半球状に突出させる方法がある。もう１つは、平板状の
サブ回路基板２１に半導体チップ２８を搭載した後、エ
ンボス加工により第２の接続電極２５及びこの第２の接
続電極２５に対応する部分におけるサブ回路基板２１を
第２の接続電極２５側に向かってほぼ半球状に突出させ
る方法がある。いずれの場合も、一例として、サブ回路
基板２１の厚さが５０〜１５０μｍ程度であると、突起
電極２７の高さを０．５〜１．０ｍｍ程度、幅を０．４
〜０．８ｍｍ程度、ピッチを０．８〜１．６ｍｍ程度と
することができる。また、いずれの場合も、エンボス加
工により突起電極２７を短時間で形成することができ、
したがって全体の製造時間を短縮することができる。
を形成する方法について説明すると、１つは、平板状の
サブ回路基板２１の下面に第１の接続電極２４、第２の
接続電極２５及び引き回し線２６からなる配線パターン
を形成した後、エンボス加工により第２の接続電極２５
及びこの第２の接続電極２５に対応する部分におけるサ
ブ回路基板２１を第２の接続電極２５側に向かってほぼ
半球状に突出させる方法がある。もう１つは、平板状の
サブ回路基板２１に半導体チップ２８を搭載した後、エ
ンボス加工により第２の接続電極２５及びこの第２の接
続電極２５に対応する部分におけるサブ回路基板２１を
第２の接続電極２５側に向かってほぼ半球状に突出させ
る方法がある。いずれの場合も、一例として、サブ回路
基板２１の厚さが５０〜１５０μｍ程度であると、突起
電極２７の高さを０．５〜１．０ｍｍ程度、幅を０．４
〜０．８ｍｍ程度、ピッチを０．８〜１．６ｍｍ程度と
することができる。また、いずれの場合も、エンボス加
工により突起電極２７を短時間で形成することができ、
したがって全体の製造時間を短縮することができる。
【００１０】次に、図２は以上のような構造の半導体装
置をメイン回路基板上に実装した状態を示したものであ
る。メイン回路基板３１の上面の所定の個所には接続電
極３２が形成され、接続電極３２上には半田層３３が予
め設けられている。そして、突起電極２７の下面（外
面）側を形成する第２の接続電極２５をメイン回路基板
３１の接続電極３２に半田層３３を介してボンディング
することにより、半導体チップ２８がサブ回路基板２１
を介してメイン回路基板３１上に実装されている。この
場合、半田層３３は文字通り層状であればよく、したが
って従来のようにボール状とする場合と比較して、その
量は少なくて済むことになる。この結果、装置全体の重
量を軽減することができる。なお、半田層３３をメッキ
により形成するとしても、その量が少ないので、半田層
３３を短時間で形成することができる上、半田材料費を
低減することができ、したがって全体の製造コストを低
減することができる。
置をメイン回路基板上に実装した状態を示したものであ
る。メイン回路基板３１の上面の所定の個所には接続電
極３２が形成され、接続電極３２上には半田層３３が予
め設けられている。そして、突起電極２７の下面（外
面）側を形成する第２の接続電極２５をメイン回路基板
３１の接続電極３２に半田層３３を介してボンディング
することにより、半導体チップ２８がサブ回路基板２１
を介してメイン回路基板３１上に実装されている。この
場合、半田層３３は文字通り層状であればよく、したが
って従来のようにボール状とする場合と比較して、その
量は少なくて済むことになる。この結果、装置全体の重
量を軽減することができる。なお、半田層３３をメッキ
により形成するとしても、その量が少ないので、半田層
３３を短時間で形成することができる上、半田材料費を
低減することができ、したがって全体の製造コストを低
減することができる。
【００１１】なお、上記実施形態では、図１（Ｂ）に示
すように、半導体チップ２８をデバイスホール２２内に
配置してその突起電極２９を第１の接続電極２４上にボ
ンディングした場合について説明したが、これに限定さ
れるものではない。例えば、図３に示す第２実施形態の
ように、デバイスホールを有しないフィルム基板からな
るサブ回路基板２１の上面中央部に第１の接続電極２４
及びこの第１の接続電極２４にそれぞれ接続された上面
側引き回し線２６ａを形成し、サブ回路基板２１の下面
周囲に突起電極２７の下面（外面）側を形成する第２の
接続電極２５に接続された下面側引き回し線２６ｂを形
成し、上面側引き回し線２６ａと下面側引き回し線２６
ｂとをスルーホール導通部２６ｃを介して接続し、そし
て半導体チップ２８の下面に設けられた突起電極２９を
第１の接続電極２４上にボンディングすることにより、
半導体チップ２８をサブ回路基板２１の上面中央部に搭
載するようにしてもよい。
すように、半導体チップ２８をデバイスホール２２内に
配置してその突起電極２９を第１の接続電極２４上にボ
ンディングした場合について説明したが、これに限定さ
れるものではない。例えば、図３に示す第２実施形態の
ように、デバイスホールを有しないフィルム基板からな
るサブ回路基板２１の上面中央部に第１の接続電極２４
及びこの第１の接続電極２４にそれぞれ接続された上面
側引き回し線２６ａを形成し、サブ回路基板２１の下面
周囲に突起電極２７の下面（外面）側を形成する第２の
接続電極２５に接続された下面側引き回し線２６ｂを形
成し、上面側引き回し線２６ａと下面側引き回し線２６
ｂとをスルーホール導通部２６ｃを介して接続し、そし
て半導体チップ２８の下面に設けられた突起電極２９を
第１の接続電極２４上にボンディングすることにより、
半導体チップ２８をサブ回路基板２１の上面中央部に搭
載するようにしてもよい。
【００１２】また、図４に示す第３実施形態のように、
デバイスホールを有しないフィルム基板からなるサブ回
路基板２１の下面中央部に第１の接続電極２４を形成
し、サブ回路基板２１の下面周囲に第１の接続電極２４
と突起電極２７の下面（外面）側を形成する第２の接続
電極２５とに接続された引き回し線２６を形成し、そし
て半導体チップ２８の下面に設けられた突起電極２９を
第１の接続電極２４下にボンディングすることにより、
半導体チップ２８をサブ回路基板２１の下面中央部に搭
載するようにしてもよい。ただし、この場合、半導体チ
ップ２８の下面が例えば図２に示すメイン回路基板３１
の上面に接触しないようにするために、突起電極２７の
最大突出面が半導体チップ２８の下面よりも下側に位置
するようにする。このようにした場合には、特に図３に
示す第２実施形態の場合と比較して、スルーホール導通
部２６ｃが不要となるので、配線パターンの構造を簡略
化することができ、また薄型化することができる。
デバイスホールを有しないフィルム基板からなるサブ回
路基板２１の下面中央部に第１の接続電極２４を形成
し、サブ回路基板２１の下面周囲に第１の接続電極２４
と突起電極２７の下面（外面）側を形成する第２の接続
電極２５とに接続された引き回し線２６を形成し、そし
て半導体チップ２８の下面に設けられた突起電極２９を
第１の接続電極２４下にボンディングすることにより、
半導体チップ２８をサブ回路基板２１の下面中央部に搭
載するようにしてもよい。ただし、この場合、半導体チ
ップ２８の下面が例えば図２に示すメイン回路基板３１
の上面に接触しないようにするために、突起電極２７の
最大突出面が半導体チップ２８の下面よりも下側に位置
するようにする。このようにした場合には、特に図３に
示す第２実施形態の場合と比較して、スルーホール導通
部２６ｃが不要となるので、配線パターンの構造を簡略
化することができ、また薄型化することができる。
【００１３】また、上記実施形態では、半導体チップ２
８をサブ回路基板２１にフリップチップ方式等の方式に
より搭載した場合について説明したが、これに限定され
るものではない。例えば、図３あるいは図４を参照しな
がら説明すると、半導体チップ２８の突起電極２９をサ
ブ回路基板２１の第１の接続電極２４に異方導電性接着
剤を介してボンディングするようにしてもよい。また、
半導体チップ２８に突起電極２９を設けずに、ワイヤボ
ンディング方式により、半導体チップ２８をサブ回路基
板２１に搭載するようにしてもよい。
８をサブ回路基板２１にフリップチップ方式等の方式に
より搭載した場合について説明したが、これに限定され
るものではない。例えば、図３あるいは図４を参照しな
がら説明すると、半導体チップ２８の突起電極２９をサ
ブ回路基板２１の第１の接続電極２４に異方導電性接着
剤を介してボンディングするようにしてもよい。また、
半導体チップ２８に突起電極２９を設けずに、ワイヤボ
ンディング方式により、半導体チップ２８をサブ回路基
板２１に搭載するようにしてもよい。
【００１４】
【発明の効果】以上説明したように、この発明によれ
ば、各第２の接続電極及びこの各第２の接続電極に対応
する部分におけるフィルム基板を第２の接続電極側に向
かって突出させてマトリクス状に配列された突起電極を
介して半導体装置を回路基板上に実装することになるの
で、従来のような半田ボールを必要とせず、したがって
全体の製造コストを低減することができ、また全体の重
量を軽減することができる。また、エンボス加工により
突起電極を形成しているので、突起電極の形成を短時間
で行うことができ、したがって全体の製造時間を短縮す
ることができる。
ば、各第２の接続電極及びこの各第２の接続電極に対応
する部分におけるフィルム基板を第２の接続電極側に向
かって突出させてマトリクス状に配列された突起電極を
介して半導体装置を回路基板上に実装することになるの
で、従来のような半田ボールを必要とせず、したがって
全体の製造コストを低減することができ、また全体の重
量を軽減することができる。また、エンボス加工により
突起電極を形成しているので、突起電極の形成を短時間
で行うことができ、したがって全体の製造時間を短縮す
ることができる。
【図１】（Ａ）はこの発明の第１実施形態における半導
体装置の一部を省略した平面図、（Ｂ）はそのＢ−Ｂ線
に沿う断面図。
体装置の一部を省略した平面図、（Ｂ）はそのＢ−Ｂ線
に沿う断面図。
【図２】図１に示す半導体装置をメイン回路基板上に実
装した状態を示す断面図。
装した状態を示す断面図。
【図３】この発明の第２実施形態における半導体装置の
断面図。
断面図。
【図４】この発明の第３実施形態における半導体装置の
断面図。
断面図。
【図５】（Ａ）は従来の半導体装置の一部を省略した底
面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図６】図５に示す半導体装置をメイン回路基板上に実
装した状態を示す断面図。
装した状態を示す断面図。
２１ サブ回路基板 ２３ 突出部 ２４ 第１の接続電極 ２５ 第２の接続電極 ２６ 引き回し線 ２７ 突起電極 ２８ 半導体チップ ３１ メイン回路基板
Claims (11)
- 【請求項１】 フィルム基板と、このフィルム基板に形
成された複数の第１の接続電極とサイズ及び配列ピッチ
が前記第１の接続電極よりも大きい複数の第２の接続電
極と前記両接続電極間の複数の引き回し線とからなる配
線パターンと、前記第１の接続電極にボンディングされ
て前記フィルム基板に搭載された半導体チップとを具備
し、前記各第２の接続電極及びこの各第２の接続電極に
対応する部分における前記フィルム基板のみが前記第２
の接続電極側に向かって半球状に突出され、この突出部
分によって突起電極が形成され、かつ、該突起電極がマ
トリクス状に配列されていることを特徴とする半導体装
置。 - 【請求項２】 請求項１記載の発明において、前記配線
パターンは前記フィルム基板の下面に形成され、前記第
１の接続電極は前記フィルム基板に形成されたデバイス
ホールに突出して形成され、前記半導体チップは前記デ
バイスホール内に配置されて前記第１の接続電極にボン
ディングされていることを特徴とする半導体装置。 - 【請求項３】 請求項１記載の発明において、前記第１
の接続電極は前記フィルム基板の上面に形成され、前記
第２の接続電極は前記フィルム基板の下面に形成され、
前記引き回し線の一部は前記フィルム基板の上下面を導
通するためのスルーホール導通部となっており、前記半
導体チップは前記第１の接続電極上にボンディングされ
ていることを特徴とする半導体装置。 - 【請求項４】 請求項１記載の発明において、前記配線
パターンは前記フィルム基板の下面に形成され、前記半
導体チップは前記第１の接続電極下にボンディングさ
れ、前記突起電極の最大突出面は前記半導体チップの下
面よりも下側に位置していることを特徴とする半導体装
置。 - 【請求項５】 請求項１記載の発明において、前記フィ
ルム基板はその厚さが５０〜１５０μｍ程度であり、前
記突起電極はその高さが０．５〜１．０ｍｍ程度でその
幅が０．４〜０．８ｍｍ程度であることを特徴とする半
導体装置。 - 【請求項６】 フィルム基板に複数の第１の接続電極と
サイズ及び配列ピッチが前記第１の接続電極よりも大き
い複数の第２の接続電極と前記両接続電極間の複数の引
き回し線とからなる配線パターンを形成し、エンボス加
工により前記各第２の接続電極及びこの各第２の接続電
極に対応する部分における前記フィルム基板のみを前記
第２の接続電極側に向かって半球状に突出させてマトリ
クス状に配列された突起電極を形成し、次いで前記フィ
ルム基板に半導体チップを前記第１の接続電極にボンデ
ィングして搭載することを特徴とする半導体装置の製造
方法。 - 【請求項７】 請求項６に記載の半導体装置の製造に際
し、前記フィルム基板に前記配線パターンを形成した
後、前記フィルム基板に前記半導体チップを搭載する前
に、エンボス加工により前記突起電極を形成することを
特徴とする半導体装置の製造方法。 - 【請求項８】 フィルム基板に複数の第１の接続電極と
サイズ及び配列ピッチが前記第１の接続電極よりも大き
い複数の第２の接続電極と前記両接続電極間の複数の引
き回し線とからなる配線パターンを形成し、前記フィル
ム基板に半導体チップを前記第１の接続電極にボンディ
ングして搭載し、次いでエンボス加工により前記各第２
の接続電極及びこの各第２の接続電極に対応する部分に
おける前記フィルム基板のみを前記各第２の接続電極側
に向かって突出させてマトリクス状に配列された突起電
極を形成することを特徴とする半導体装置の製造方法。 - 【請求項９】 請求項８に記載の半導体装置の製造に際
し、前記フィルム基板に前記半導体チップを搭載した
後、エンボス加工により前記突起電極を形成することを
特徴とする半導体装置の製造方法。 - 【請求項１０】 フィルム基板に形成された複数の第１
の接続電極とサイズ及び配列ピッチが前記第１の接続電
極よりも大きい複数の第２の接続電極と前記両接続電極
間の複数の引き回し線とからなる配線パターンのうち前
記第１の接続電極に半導体チップがボンディングされて
前記フィルム基板に搭載され、かつ前記各第２の接続電
極及びこの各第２の接続電極に対応する部分における前
記フィルム基板のみが前記第２の接続電極側に向かって
突出されてマトリクス状に配列された突起電極が形成さ
れてなる半導体装置を、前記突起電極を介して回路基板
上に実装したことを特徴とする半導体装置の実装構造。 - 【請求項１１】請求項１０記載の発明において、前記フ
ィルム基板はその厚さが５０〜１５０μｍ程度であり、
前記突起電極はその高さが０．５〜１．０ｍｍ程度でそ
の幅が０．４〜０．８ｍｍ程度であることを特徴とする
半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20678095A JP3275647B2 (ja) | 1995-07-21 | 1995-07-21 | 半導体装置及びその製造方法並びにその実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20678095A JP3275647B2 (ja) | 1995-07-21 | 1995-07-21 | 半導体装置及びその製造方法並びにその実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936272A JPH0936272A (ja) | 1997-02-07 |
| JP3275647B2 true JP3275647B2 (ja) | 2002-04-15 |
Family
ID=16528973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20678095A Expired - Fee Related JP3275647B2 (ja) | 1995-07-21 | 1995-07-21 | 半導体装置及びその製造方法並びにその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3275647B2 (ja) |
-
1995
- 1995-07-21 JP JP20678095A patent/JP3275647B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0936272A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4703980B2 (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
| US6545366B2 (en) | Multiple chip package semiconductor device | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| KR100499289B1 (ko) | 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법 | |
| JP3722209B2 (ja) | 半導体装置 | |
| JP2002076057A5 (ja) | ||
| US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
| US6528734B2 (en) | Semiconductor device and process for fabricating the same | |
| KR20010078288A (ko) | 반도체장치 및 이를 이용하는 반도체모듈 | |
| JPH06244360A (ja) | 半導体装置 | |
| JP7321009B2 (ja) | 配線基板、接合型配線基板及び配線基板の製造方法 | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JP2000232180A (ja) | 配線基板および半導体装置 | |
| JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3275647B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| KR100498470B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JPH09223759A (ja) | 半導体装置およびその製造方法 | |
| JP3555828B2 (ja) | 半導体実装用回路基板を備えた半導体装置 | |
| JP3063713B2 (ja) | 半導体装置 | |
| KR100470387B1 (ko) | 적층 칩 패키지 | |
| JP2005101186A (ja) | 積層型半導体集積回路 | |
| JP3912888B2 (ja) | パッケージ型半導体装置 | |
| JPH0722755A (ja) | 多層プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |