JPH01278089A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPH01278089A JPH01278089A JP10811288A JP10811288A JPH01278089A JP H01278089 A JPH01278089 A JP H01278089A JP 10811288 A JP10811288 A JP 10811288A JP 10811288 A JP10811288 A JP 10811288A JP H01278089 A JPH01278089 A JP H01278089A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- dislocation
- electronic circuit
- wiring board
- preventing hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 230000002265 prevention Effects 0.000 claims description 20
- 238000006073 displacement reaction Methods 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、配線基板に半導体装置が取付けられた電子
回路装置に関する。
回路装置に関する。
(従来の技術)
第3図は従来の電子回路装置を示す平面図、第4図はそ
の側面図である。両図に示すように、この電子回路装置
は印刷配線基板1と半導体装@2とを備える。半導体装
置2はスモール・アウトライン・ウィズ・ジエイリード
・パッケージ(Sea I l−0utlineJ−l
ead paCka(113)型のもので、そのパッケ
ージ本体3の側面より外方へ突出された複数のリード部
4が、それぞれ下方に屈曲されてからさらに先端が内側
へ屈曲されている。一方、印刷配線基板1は、絶縁材で
構成された本体1Cの表面側と裏面側に、それぞれ銅等
の導通材で構成された複数の配線1aと配線1bが形成
されている。
の側面図である。両図に示すように、この電子回路装置
は印刷配線基板1と半導体装@2とを備える。半導体装
置2はスモール・アウトライン・ウィズ・ジエイリード
・パッケージ(Sea I l−0utlineJ−l
ead paCka(113)型のもので、そのパッケ
ージ本体3の側面より外方へ突出された複数のリード部
4が、それぞれ下方に屈曲されてからさらに先端が内側
へ屈曲されている。一方、印刷配線基板1は、絶縁材で
構成された本体1Cの表面側と裏面側に、それぞれ銅等
の導通材で構成された複数の配線1aと配線1bが形成
されている。
そして、半導体装置2の印刷配線基板1への取付けは、
まず印刷配線基板1の複数の配線1a上における複数の
リード部4の接続位置に半田5をそれぞれ配し、半田5
とリード部4とが一対一に対応するようにして半導体装
置2を印刷配線基板1上に搭載する。つづいて、半田5
を溶融した後、固化させることにより、配線1aとリー
ド部4とを溶着させて半導体装置2の取付けが図られる
。
まず印刷配線基板1の複数の配線1a上における複数の
リード部4の接続位置に半田5をそれぞれ配し、半田5
とリード部4とが一対一に対応するようにして半導体装
置2を印刷配線基板1上に搭載する。つづいて、半田5
を溶融した後、固化させることにより、配線1aとリー
ド部4とを溶着させて半導体装置2の取付けが図られる
。
なお、裏面側の配線1bを使用する際、配線1aと配線
1bの電気接続は、印刷配線基板1の配線1a、1bに
対応する位置にスルーホールを形成してそのスルーホー
ル内に導通材を充填することにより行なわれる。
1bの電気接続は、印刷配線基板1の配線1a、1bに
対応する位置にスルーホールを形成してそのスルーホー
ル内に導通材を充填することにより行なわれる。
しかしながら、従来の電子回路装置では、半導体装置2
を印刷配線基板1に取付けるにあたり、半導体装置2を
搭載した後半田5が固化するまでの間は半導体装置2の
固定がなされていないため、その間に半導体装置2が水
平方向に位置ずれし、リード部4と配置11aとが確実
に接続されなくなって接触不良を起こしたり、あるいは
リード部4が所定の配線1a以外の配線に接触したりし
て位置ずれ不良が発生するという問題があった。また、
印刷配線基板1上に搭載するようにして半導体装置2を
取付けているため、電子回路装置全体の厚みが増大し、
特に電子回路装置を重ね合わせるようにして平行に複数
個配置する場合には高密度実装ができないという問題が
あった。
を印刷配線基板1に取付けるにあたり、半導体装置2を
搭載した後半田5が固化するまでの間は半導体装置2の
固定がなされていないため、その間に半導体装置2が水
平方向に位置ずれし、リード部4と配置11aとが確実
に接続されなくなって接触不良を起こしたり、あるいは
リード部4が所定の配線1a以外の配線に接触したりし
て位置ずれ不良が発生するという問題があった。また、
印刷配線基板1上に搭載するようにして半導体装置2を
取付けているため、電子回路装置全体の厚みが増大し、
特に電子回路装置を重ね合わせるようにして平行に複数
個配置する場合には高密度実装ができないという問題が
あった。
この発明は、上記従来技術の問題を解消し、半導体装置
の組付時における配線基板に対する位置ずれが防止され
るとともに、高密度実装が可能な電子回路装置を提供す
ることを目的とする。
の組付時における配線基板に対する位置ずれが防止され
るとともに、高密度実装が可能な電子回路装置を提供す
ることを目的とする。
この発明は、パッケージ本体の側面より突出されて下方
に屈曲された複数のリード部を有する半導体装置を、複
数の配線が形成された配線基板に、前記複数のリード部
が前記複数の配線に接続されるようにして取付けた電子
回路装置であって、上記目的を達成するため、前記配線
基板の前記半導体装置の取付領域に前記半導体装置の外
周形状に対応させて位置ずれ防止穴を形成し、前記半導
体装置を前記位置ずれ防止穴に収容した状態で前記複数
のリード部を前記複数の配線に接続している。
に屈曲された複数のリード部を有する半導体装置を、複
数の配線が形成された配線基板に、前記複数のリード部
が前記複数の配線に接続されるようにして取付けた電子
回路装置であって、上記目的を達成するため、前記配線
基板の前記半導体装置の取付領域に前記半導体装置の外
周形状に対応させて位置ずれ防止穴を形成し、前記半導
体装置を前記位置ずれ防止穴に収容した状態で前記複数
のリード部を前記複数の配線に接続している。
この発明における電子回路装置は、半導体装置が配線基
板の位置ずれ防止穴内に収容されることにより、半導体
装置が位置ずれしようとしても、半導体装置が位置ずれ
防止穴の内周面に係止されて半導体装置の位置ずれ移動
が防止されるとともに、電子回路装置全体の厚さ寸法が
薄くなる。
板の位置ずれ防止穴内に収容されることにより、半導体
装置が位置ずれしようとしても、半導体装置が位置ずれ
防止穴の内周面に係止されて半導体装置の位置ずれ移動
が防止されるとともに、電子回路装置全体の厚さ寸法が
薄くなる。
第1図はこの発明の一実施例である電子回路装置を示す
平面図、第2図はその側面図である。両図に示すように
、この電子回路装置は、絶縁性を有する本体11Cの表
面と裏面にそれぞれ複数の配置11aと配線11bが形
成された印刷配線基板11と、複数のリード部14を有
する半導体装置12とで構成されており、印刷配線基板
11の半導体装置12の取付領域に半導体装112の外
周形状に対応させて位置ずれ防止穴16が形成され、半
導体装置12を位置ずれ防止穴16に収容した状態では
複数のリード部14がそれぞれ所定の配[111a、1
1bに対向するように構成されている。
平面図、第2図はその側面図である。両図に示すように
、この電子回路装置は、絶縁性を有する本体11Cの表
面と裏面にそれぞれ複数の配置11aと配線11bが形
成された印刷配線基板11と、複数のリード部14を有
する半導体装置12とで構成されており、印刷配線基板
11の半導体装置12の取付領域に半導体装112の外
周形状に対応させて位置ずれ防止穴16が形成され、半
導体装置12を位置ずれ防止穴16に収容した状態では
複数のリード部14がそれぞれ所定の配[111a、1
1bに対向するように構成されている。
この半導体装@12の印刷配置m基板11への取付けは
、まず位置ずれ防止穴16の内周面における配置11a
、11bに対応する領域に半田15をそれぞれ配し、リ
ード部14がそれぞれ所定の半田15に対接するように
して半導体装置2を位置ずれ防止穴16内に収容する。
、まず位置ずれ防止穴16の内周面における配置11a
、11bに対応する領域に半田15をそれぞれ配し、リ
ード部14がそれぞれ所定の半田15に対接するように
して半導体装置2を位置ずれ防止穴16内に収容する。
その模、半田15を溶融した後、固化させることにより
、リード14を配線11a、11bに半田付けして半導
体装置12の取付けが図られる。
、リード14を配線11a、11bに半田付けして半導
体装置12の取付けが図られる。
この電子回路装置によれば、位置ずれ防止穴16内に半
導体装置12を収容するだけで半導体装M12の位置決
めが図られるので、実装作業が容易かつ正確に行なえる
。更に、半導体装置12を位置ずれ防止穴16に収容し
た後には、半導体装1112が印刷配線基板11に対し
水平方向に位置ずれしようとしても、半導体装置12の
外周面またはリード部、14の外周面が位置ずれ防止穴
15の内周面に係止されることにより半導体装置12の
移動が阻止されて位置ずれが防止される。このため、リ
ード部14と配置111a、11bとが正確に接続され
て位置ずれ不良が発生することはない。また、半導体装
置12が位置ずれ防止穴16に収容されることにより、
電子回路装置全体の上下方向の厚み寸法が第4図に示す
従来の電子回路装置のそれよりも印刷配線基板11の厚
み寸法分だけ薄くなり、特に電子回路装置を複数個重ね
合わせるようにして使用する際には全体の厚みが減少し
て高密度実装が可能になる。
導体装置12を収容するだけで半導体装M12の位置決
めが図られるので、実装作業が容易かつ正確に行なえる
。更に、半導体装置12を位置ずれ防止穴16に収容し
た後には、半導体装1112が印刷配線基板11に対し
水平方向に位置ずれしようとしても、半導体装置12の
外周面またはリード部、14の外周面が位置ずれ防止穴
15の内周面に係止されることにより半導体装置12の
移動が阻止されて位置ずれが防止される。このため、リ
ード部14と配置111a、11bとが正確に接続され
て位置ずれ不良が発生することはない。また、半導体装
置12が位置ずれ防止穴16に収容されることにより、
電子回路装置全体の上下方向の厚み寸法が第4図に示す
従来の電子回路装置のそれよりも印刷配線基板11の厚
み寸法分だけ薄くなり、特に電子回路装置を複数個重ね
合わせるようにして使用する際には全体の厚みが減少し
て高密度実装が可能になる。
また、リード部14が表面側配線11aと裏面側配線1
1bとの双方に接続することが可能であるため、従来行
なっていたように両配線11a。
1bとの双方に接続することが可能であるため、従来行
なっていたように両配線11a。
11bをスルーホールにより接続する作業を省略するこ
ともできる。
ともできる。
なお、上記実施例においては、パッケージ本体13の形
状が長方形で、リード部14の数が20本の半導体装置
12を用いているが、パッケージ本体13の形状並びに
リード部14の数および配置は上記に限定されるもので
はない。形状の異なる他の種類の半導体装置を適用する
場合には、その半導体装置の外周形状に対応させて位置
ずれ防°止穴16の形状を変更すればよい。
状が長方形で、リード部14の数が20本の半導体装置
12を用いているが、パッケージ本体13の形状並びに
リード部14の数および配置は上記に限定されるもので
はない。形状の異なる他の種類の半導体装置を適用する
場合には、その半導体装置の外周形状に対応させて位置
ずれ防°止穴16の形状を変更すればよい。
また、上記実施例では、印刷配線基板11は、その配線
11a、11bが表裏面に形成された2層の配線層で構
成されているが、印刷配線基板11はその配線が1層で
もあるいは3層以上で構成されていてもよい。
11a、11bが表裏面に形成された2層の配線層で構
成されているが、印刷配線基板11はその配線が1層で
もあるいは3層以上で構成されていてもよい。
〔発明の効果〕 ゛
以上のように、この発明の電子回路装置によれば、配線
基板に位置ずれ防止穴を形成し、その位置ずれ防止穴に
半導体装置を収容するようにしているため、半導体装置
が位置ずれしようとしても半導体装置が位置ずれ防止穴
の内周面に係止されてその位置ずれが防止され、また半
導体装置が位置ずれ防止穴内に収容されることにより装
置全体の厚み寸法が小さくなり高密度実装が可能になる
という効果が得られる。
基板に位置ずれ防止穴を形成し、その位置ずれ防止穴に
半導体装置を収容するようにしているため、半導体装置
が位置ずれしようとしても半導体装置が位置ずれ防止穴
の内周面に係止されてその位置ずれが防止され、また半
導体装置が位置ずれ防止穴内に収容されることにより装
置全体の厚み寸法が小さくなり高密度実装が可能になる
という効果が得られる。
第1図はこの発明の一実施例である電子回路装置を示す
平面図、第2図はその側面図、第3図は従来の電子回路
装置を示す平面図、第4図はその側面図である。 図において、11は印刷配線基板、11a、11bは配
線、12は半導体装置1,13はパッケージ本体、14
はリード部、16は位置ずれ防止穴である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第2図 11b:fi
平面図、第2図はその側面図、第3図は従来の電子回路
装置を示す平面図、第4図はその側面図である。 図において、11は印刷配線基板、11a、11bは配
線、12は半導体装置1,13はパッケージ本体、14
はリード部、16は位置ずれ防止穴である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第2図 11b:fi
Claims (1)
- (1) パッケージ本体の側面より突出されて下方に屈
曲された複数のリード部を有する半導体装置を、複数の
配線が形成された配線基板に、前記複数のリード部が前
記複数の配線に接続されるようにして取付けた電子回路
装置において、 前記配線基板の前記半導体装置の取付領域に前記半導体
装置の外周形状に対応させて位置ずれ防止穴を形成し、
前記半導体装置を前記位置ずれ防止穴に収容した状態で
前記複数のリード部を前記複数の配線に接続したことを
特徴とする電子回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10811288A JPH01278089A (ja) | 1988-04-28 | 1988-04-28 | 電子回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10811288A JPH01278089A (ja) | 1988-04-28 | 1988-04-28 | 電子回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01278089A true JPH01278089A (ja) | 1989-11-08 |
Family
ID=14476202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10811288A Pending JPH01278089A (ja) | 1988-04-28 | 1988-04-28 | 電子回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01278089A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0653628A (ja) * | 1991-12-26 | 1994-02-25 | Samsung Electron Co Ltd | 表面実装素子を取り付けた回路基板 |
JPH06177501A (ja) * | 1992-09-01 | 1994-06-24 | Samsung Electron Co Ltd | メモリモジュール |
US9263870B2 (en) | 2012-10-25 | 2016-02-16 | Commscope Technologies Llc | System and method for applying an adhesive coated cable to a surface |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62262490A (ja) * | 1986-05-09 | 1987-11-14 | 松下電子工業株式会社 | 半導体パツケ−ジの実装方法 |
-
1988
- 1988-04-28 JP JP10811288A patent/JPH01278089A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62262490A (ja) * | 1986-05-09 | 1987-11-14 | 松下電子工業株式会社 | 半導体パツケ−ジの実装方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0653628A (ja) * | 1991-12-26 | 1994-02-25 | Samsung Electron Co Ltd | 表面実装素子を取り付けた回路基板 |
JPH06177501A (ja) * | 1992-09-01 | 1994-06-24 | Samsung Electron Co Ltd | メモリモジュール |
US9263870B2 (en) | 2012-10-25 | 2016-02-16 | Commscope Technologies Llc | System and method for applying an adhesive coated cable to a surface |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
US5781415A (en) | Semiconductor package and mounting method | |
EP0531126B1 (en) | Pattern structure of a printed circuit board | |
JPH01278089A (ja) | 電子回路装置 | |
JPH0219635B2 (ja) | ||
JPS5848492A (ja) | フレキシブル印刷配線板とそのハンダ接続方法 | |
JPH0537146A (ja) | 配線基板 | |
JP2646710B2 (ja) | Sop型smdの両面実装プリント板 | |
JPS63291494A (ja) | 表面実装用プリント配線板 | |
JP2715957B2 (ja) | 混成集積回路装置 | |
JPH0750476A (ja) | 多層印刷配線板 | |
JPS63278295A (ja) | 表面実装用パッケ−ジ | |
JPH0611531Y2 (ja) | 回路基板装置 | |
JP2021190526A (ja) | 基板、電子部品、及び電子機器 | |
JP3045592B2 (ja) | 複数の芯導体を有する層間接続体付き配線板 | |
CN116190325A (zh) | 电子封装模块及其制造方法 | |
JPH0249741Y2 (ja) | ||
JP2528436B2 (ja) | 回路基板装置の製造方法 | |
JP2020155694A (ja) | 両面配線基板 | |
JPS62208691A (ja) | 両面実装型混成集積回路 | |
JP2000133898A (ja) | Bga実装プリント配線板 | |
JPH06187575A (ja) | Led表示器 | |
JPH05129767A (ja) | プリント配線基板 | |
JPS63272059A (ja) | 半導体装置および半導体装置を基板に実装した装置 | |
JPH0787221B2 (ja) | 半導体搭載用基板 |