CN116190325A - 电子封装模块及其制造方法 - Google Patents
电子封装模块及其制造方法 Download PDFInfo
- Publication number
- CN116190325A CN116190325A CN202310155449.4A CN202310155449A CN116190325A CN 116190325 A CN116190325 A CN 116190325A CN 202310155449 A CN202310155449 A CN 202310155449A CN 116190325 A CN116190325 A CN 116190325A
- Authority
- CN
- China
- Prior art keywords
- electronic
- circuit board
- package module
- electronic component
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000007789 sealing Methods 0.000 claims abstract description 49
- 239000011248 coating agent Substances 0.000 claims abstract 2
- 238000000576 coating method Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 13
- 239000002390 adhesive tape Substances 0.000 claims description 8
- 238000005507 spraying Methods 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000004100 electronic packaging Methods 0.000 abstract description 9
- 229910000679 solder Inorganic materials 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
提供一种电子封装模块及其制造方法,此方法包含形成承载线路板。接着,移除承载线路板的一部分,以形成开口,且此开口连通承载线路板的相对两侧的表面。在承载线路板上设置与开口重叠的固着物,并且在其中一表面上设置第一电子元件。在固着物上设置第二电子元件,使第二电子元件穿过开口。将第二电子元件电性连接承载线路板,并且在承载线路板上形成包覆第一电子元件以及第二电子元件的密封层。如此,减少第一电子元件的顶面以及第二电子元件的顶面之间的差距,进而缩减电子封装模块的厚度。
Description
技术领域
本发明有关于一种电子封装模块,特别是指一种元件内嵌的封装模块及其制造方法。
背景技术
表面粘着技术(surface mount technology,SMT)是通过线路基板表面的焊料,将电子元件设置于线路基板表面上的一种工艺。SMT使电子元件的大小不再受到传统焊脚的最小尺寸限制,而可以缩得更小,进而大幅提升电子产品的轻薄性。不过,即便电子元件的尺寸因SMT的发展而得以缩小,但在实际应用上,仍有瓶颈难以突破。
封装模块中包含了尺寸相对较小的有源元件(active element)以及尺寸相对较大的无源元件(passive element),当大小不同的电子元件设置于同一个线路基板的表面上,会导致各元件顶端的高度不一致。而为了使塑封层(encapsulation)能覆盖到较高的电子元件,封装模块整体的尺寸(即厚度)会受限于较大的电子元件的高度而不易缩小。
另一方面,若将无源元件与有源元件分开设置于不同平面上,例如将无源元件设置于主板上,而有源元件则设置于主板上的线路基板上。在这种情形下,为了完全电磁屏蔽这些电子元件,电磁屏蔽层除了覆盖到线路基板外,尚须包覆盖主板的一部分。如此一来,不仅增加封装模块的体积,也提升制作电磁屏蔽层的难度。
发明内容
因此,本发明提供了一种电子封装模块以及其制造方法,借以减少电子封装模块的厚度。
本发明提供了一种电子封装模块的制造方法,包含形成一承载线路板,此承载线路板包含一第一表面与一第二表面,其中第一表面与第二表面分别位于承载线路板的两侧;移除承载线路板的一部分,以形成一开口,此开口沿着承载线路板的法线方向而延伸,并且连通第一表面与第二表面;在承载线路板上设置一固着物,其中固着物与开口重叠;在承载线路板的第一表面上设置一第一电子元件;在固着物上设置一第二电子元件,使第二电子元件穿过开口;将第二电子元件电性连接承载线路板;以及在电性连接第二电子元件以及承载线路板之后,在承载线路板上形成一第一密封层,而此第一密封层包覆第一电子元件以及第二电子元件。
本发明还提供一种电子封装模块,包含一承载线路板,此承载线路板包含一开口、一第一表面以及相对于第一表面的一第二表面,且开口连通承载线路板的第一表面与第二表面。电子封装模块还包含一第一电子元件以及一第二电子元件,第一电子元件位于承载线路板的第一表面上,第二电子元件位于开口内,并且电性连接承载线路板。电子封装模块还包含一第一密封层,包覆第一电子元件以及第二电子元件,其中第一电子元件的厚度小于第二电子元件的厚度。
基于上述,本发明将厚度较大的电子元件设置在承载线路板的开口内,并且电性连接于承载线路板,而其他厚度较小的电子元件则设置于承载线路板表面。如此一来,能减少这两种电子元件的顶面之间的差距,进而减少密封层的厚度,达成薄化电子封装模块的功效。
附图说明
图1A至图1G绘示本发明一实施例的电子封装模块制造方法的剖视图。
图2绘示图1D的上视图。
图3A至图3B绘示本发明一实施例的电子封装模块制造方法的剖视图。
图4绘示本发明另一实施例的电子封装模块的剖视图。
图5绘示本发明另一实施例的电子封装模块的剖视图。
其中,附图标记说明如下:
10:承载线路板
100f、100s、106s:表面
103:中介基板
103i:接面
104、404:焊点
108:接垫
120d:界线
140:固着物
30、40、50:电子封装模块
320:密封结构
N1:法线方向
100:线路基板
102、160a、160b:电子元件
103o、120:开口
106、180:密封层
170:焊接材料
190:导电层
30w:侧壁
30’:电子封装单体
401:主板
T1、T2、T3:厚度
具体实施方式
本发明至少一实施例公开一种电子封装模块的制造方法,由图1A至图1G中的一系列步骤来说明本发明的至少一实施例。请参考图1A,首先,提供线路基板100,此线路基板100具有表面100f以及相对于表面100f的表面100s。接着,如图1B所示,在线路基板100上设置电子元件102以及中介基板103。其中电子元件102以及中介基板103皆位于表面100s上,并且在本实施例的附图中,绘示出两个电子元件102作为说明。然而本发明不限于此,电子元件102的数量可以是一个以上,例如一个或三个。
在部分的实施例中,线路基板100还可包含至少一层防焊层(solder mask,未绘示),此防焊层可以覆盖线路基板100的表面100s并暴露出多个接垫(pad,未绘示)在表面100s上。而电子元件102则是通过这些接垫,以多个焊点104焊接于线路基板100上,以使电子元件102与线路基板100电性连接。这些焊点104可以是锡球、铜柱或适用于电性连接的各种连接结构。此外,在其他实施例中,还可以利用打线(wire-bonding)的方式将电子元件102与线路基板100电性连接。其中电子元件102可以是已封装的芯片(chip)或者未经封装的晶粒(die)。
请继续参考图1B,与电子元件102连接线路基板100的方式相同,中介基板103也是通过暴露于线路基板100上的接垫(未绘示),以多个焊点104与线路基板100电性连接。中介基板103包含接面103i,此接面103i背对于线路基板100的表面100s。在本实施例中,中介基板103的数量为一个,并且包含一个开口103o,而电子元件102则是设置于开口103o中。在本发明的其他实施例中,中介基板103的数量不限于一个,且每一个中介基板103可以包含一个以上(例如一个)的开口103o。
请参考图1C,在线路基板100上设置电子元件102以及中介基板103之后,在表面100s上形成密封层106。密封层106包覆电子元件102以及中介基板103,并且具有远离线路基板100的表面106s。此密封层106的材料可以包含有机树脂(如环氧树脂)等绝缘材料或其相似物。至此,形成了包含线路基板100、电子元件102、中介基板103以及密封层106的承载线路板10。如图1C所示,表面100f以及表面106s分别位于承载线路板10的两侧,换言之,承载线路板10包含彼此相对的表面100f以及表面106s。
请接着参考图1D,可以通过例如机械切割、激光切割或离子束切割等方式,移除承载线路板10的一部分,以形成开口120。开口120是沿着承载线路板10的法线方向N1而延伸,并且连通表面100f以及表面106s。具体而言,移除线路基板100的一部分以及密封层106的一部分,且移除的这两个部分在法线方向N1上互相重叠,以形成完全穿透承载线路板10的开口120。
如图2的承载线路板10的上视图所示,在本实施例中,开口120的数量为一个,且开口120与表面100f(以及表面106s)交会的界线120d可围绕成长方形。然而本发明中,承载线路板10中开口120的数量不限于一个,可以是一个以上,且与表面100f(以及表面106s)交会的界线120d可以是任意形状,例如围绕成圆形或者正方形。此外,在其他的实施例中,开口120也可以呈非封闭的条状。
请参考图1E,形成开口120之后,在承载线路板10上设置固着物140,且此固着物140与开口120重叠。举例而言,本实施例是在承载线路板10的表面106s上贴合胶带(即图1E的固着物140),且此胶带覆盖开口120。为了能贴附于表面106s,本实施例中的胶带会完全覆盖开口120,并且超出界线120d。值得一提的是,在本发明的其他实施例中,固着物140并不限于胶带,亦可以是其他具有固定功能的装置。
接下来,如图1F所示,在承载线路板10的表面100f上,设置电子元件160a。此外,图1F的步骤还包含在固着物140上设置电子元件160b,并且使电子元件160b穿过开口120。其中电子元件160b可直接接触于固着物140。例如,电子元件160b贴附于胶带(即图1E的固着物140)上,并且被胶带固定住。
在本实施例中,电子元件160b的厚度大于承载线路板10的厚度。因此,将电子元件160b设置于固着物140上,会使得电子元件160b的顶部凸出于表面100f。然而,本发明不限于此,电子元件160b的厚度也可以小于或者等于承载线路板10的厚度。应特别注意,电子元件160a以及电子元件160b的数量不限于本实施例中(例如图1F)所绘示的数量。
在本发明部分实施例中,电子元件160a小于电子元件160b。举例而言,有源元件的体积通常会小于无源元件的体积,电子元件160a可以是例如晶体管(transistor)等有源元件,而电子元件160b则可以是例如电感(inductor)或者电容(capacitor)等无源元件。然而,在本发明的其他实施例中,各个电子元件160a以及电子元件160b的种类并不受限于此。
请继续参考图1F,与电子元件102连接线路基板100的方式相同,电子元件160a也是以多个焊点104,通过暴露于线路基板100上的多个接垫(未绘示),电性连接线路基板100,而这些接垫是位于线路基板100的表面100f上。在其他实施例中,还可以利用打线(wire-bonding)的方式将电子元件160a与线路基板100电性连接。
另一方面,通过焊接将电子元件160b电性连接承载线路板10。具体而言,在本实施中,是通过喷锡(solder jetting)的方式,以焊接材料170连接电子元件160b以及承载线路板10上的接垫108,其中焊接材料170可以包含例如铜膏、银膏等焊料。然而,本发明在承载线路板10上连接电子元件160b的方式不限于喷锡,也可以是其他焊接的方法。
在电性连接电子元件160b以及承载线路板10之后,在承载线路板10的表面100f上形成密封层180。请参考图1G,密封层180包覆电子元件160a以及电子元件160b。在本实施例中,除了电子元件160a与焊点104之间的连接处以外,密封层180完全包覆电子元件160a。然而,在本发明其他实施例中,电子元件160a的其他部分,例如图1F中的电子元件160a的上表面,也可以暴露于密封层180外。
另一方面,由于电子元件160b的底部直接接触固着物140,密封层180是包覆除了电子元件160b的底部以及与焊接材料170连接处以外的其他部分。在本发明其他实施例中,电子元件160b的其他部分也可以暴露于密封层180外。密封层180的材料可以包含有机树脂(如环氧树脂)等绝缘材料或其相似物,并且可以相同于密封层106的材料。
请参考图3A,在形成密封层180之后,移除固着物140(即本实施例的胶带)。然而,本发明不限于此,也可以不移除固着物140,使固着物140保留在表面106s上。接着,可以通过例如机械切割、激光切割或离子束切割等方式,切割线路基板100、密封层106、密封层180以及中介基板103,以形成如图3A所示的电子封装单体30’。
在完成切割步骤之后,如图3B所示,在密封层180上沉积导电层190。为了达到电磁屏蔽的功效,导电层190必须覆盖电子元件160a以及电子元件160b。具体而言,在本实施例中,导电层190是完全覆盖密封层180,进而完全覆盖电子元件160a以及电子元件160b。除此之外,导电层190也完全覆盖于电子封装单体30’的侧壁30w,使电子元件160a以及电子元件160b的侧面也能受到屏蔽。导电层190的材料可以包含金属(例如铜、镍或合金)、导电胶或其他材料,并且可以通过喷涂、溅镀、化学镀膜或类似的方式沉积而成。
至此,本发明亦公开一种电子封装模块,其至少一实施例的结构请参考图3B所示,此实施例的电子封装模块30包含承载线路板10、电子元件160a、电子元件160b以及密封层180。承载线路板10包含了线路基板100、电子元件102、中介基板103以及密封层106,其中线路基板100具有表面100f以及相对于表面100f的表面100s,而电子元件102及中介基板103皆位于线路基板100的表面100s。密封层106也位于线路基板100的表面100s,并且包覆电子元件102。
请继续参考图3B,承载线路板10还包含开口120、表面100f以及相对于表面100f的表面106s,而开口120连通承载线路板10的表面100f与表面106s。电子元件160a位于承载线路板10的表面100f上,其中电子元件160a、电子元件102以及中介基板103都是通过焊点104电性连接线路基板100。另一方面,电子元件160b位于承载线路板10的开口120内,并且通过焊接材料170连接线路基板100上的接垫108,以电性连接承载线路板10。
虽然在如图3B所示的实施例中,电子封装模块30包含了密封层180以及密封层106,其中密封层180包覆电子元件160a以及电子元件160b,而密封层106则包覆电子元件102。但实质上,由于密封层180以及密封层106通常包含相同材料,故可以忽略两者之间的分界,并将两者视为一个密封结构320。
应特别注意,在本发明的各实施例中,电子元件160a的厚度T1小于电子元件160b的厚度T2。此外,当本发明的其他实施例包含电子元件102时,电子元件102的厚度T3亦小于电子元件160b的厚度T2。值得一提的是,本发明另一实施例的电子封装模块30还包含固着物140,位于开口120的一端,并且重叠于开口120。固着物140连接电子元件160b,且固着物140可直接接触于电子元件160b。
请回到图3B,电子封装模块30还包含导电层190,此导电层190位于密封层180上,并且完全覆盖电子元件160a以及电子元件160b。然而,在本发明的其他实施例中,电子封装模块也可以不包含导电层。所以,电子封装模块30不限制要包括导电层190。
请参考图4,在本发明的另一实施例中,电子封装模块40还包含了主板401,此主板401通过多个焊点404电性连接承载线路板10。这些焊点404相似于焊点104,可以是锡球、铜柱或适用于电性连接的各种连接结构。更详细而言,焊点404连接于中介基板103的接面103i,并且通过暴露于主板401上的接垫(未绘示),将中介基板103电性连接至主板401,其中中介基板103的接面103i是面向于主板401。此外,在本实施例中的电子封装模块40也可以包含固着物140。
虽然上述图1A至图1C的实施例中,形成承载线路板10的步骤包含了在线路基板100上设置电子元件102及中介基板103,也包含了在线路基板100上形成密封层106。但在本发明的另一实施例中,上述这些步骤皆可以省略。换言之,承载线路板10可以只包含线路基板100,并且直接对线路基板100执行后续图1D至图1G以及图3A的步骤。在经过这些步骤之后,形成如图5所示的电子封装模块50。
电子封装模块50与电子封装模块30的主要差异在于,电子封装模块30为双面封装(double side encapsulation)模块,而电子封装模块50则是单面封装(single sideencapsulation)模块。亦即,在图3B的电子封装模块30中,线路基板100的两侧(表面100f及表面100s)皆设有电子元件(电子元件160a以及电子元件102),而图5中的电子封装模块50则只有在线路基板100的一侧(表面100f)设置电子元件160a。此外,电子封装模块50也可以包含如电子封装模块30中的导电层190,以电磁屏蔽电子元件160a及电子元件160b。
电子封装模块50还可以包含如图4所示的主板401。应特别注意,由于此实施例的承载线路板10只包含线路基板100,故图1C中的承载线路板10相对两侧的表面相当于图5中的线路基板100相对两侧的表面100f以及表面100s。因此,承载线路板10是通过多个焊点404电性连接至主板401,且这些焊点404设置于线路基板100的表面100s上。此外,电子封装模块50还可以包含固着物140,而固着物140必须设置于线路基板100的表面100s上。
综上所述,本发明中位于线路基板表面的电子元件厚度较小,而位于承载线路板的开口中的电子元件厚度较大。如此配置,使得厚度较大的电子元件的顶面不会凸出厚度较小的电子元件的顶面太多,甚至可以齐平或低于厚度较小的电子元件的顶面。当电子元件顶面之间的差距缩小,便不再需要为了覆盖较凸出的电子元件而增加密封层的厚度。据此,得以减少电子封装模块的厚度,进而达成电子装置轻薄化的效果,且有助于节省密封层的材料成本。
虽然本发明已以实施例公开如上,然其并非用以限定本发明,本发明所属技术领域中具有通常知识者,在不脱离本发明精神和范围内,当可作些许更动与润饰,因此本发明保护范围当视后附的权利要求所界定者为准。
Claims (11)
1.一种电子封装模块的制造方法,其特征在于,所述方法包含:
形成一承载线路板,包含一第一表面与一第二表面,其中所述第一表面与所述第二表面分别位于所述承载线路板的两侧;
移除所述承载线路板的一部分,以形成一开口,其中所述开口沿着所述承载线路板的法线方向而延伸,并且连通所述第一表面与所述第二表面;
在所述承载线路板上设置一固着物,其中所述固着物与所述开口重叠;
在所述承载线路板的所述第一表面上,设置一第一电子元件;
在所述固着物上,设置一第二电子元件,使所述第二电子元件穿过所述开口;
将所述第二电子元件电性连接所述承载线路板;以及
在电性连接所述第二电子元件以及所述承载线路板之后,在所述承载线路板上形成一第一密封层,其中所述第一密封层包覆所述第一电子元件以及所述第二电子元件。
2.如权利要求1所述的电子封装模块的制造方法,其特征在于,形成所述承载线路板的步骤包含:
在一线路基板上设置一第三电子元件,其中所述线路基板具有所述第一表面以及相对于所述第一表面的一第三表面,而所述第三电子元件位于所述第三表面;以及
在所述第三表面上,形成一第二密封层,包覆所述第三电子元件,其中所述第二密封层具有所述第二表面。
3.如权利要求1所述的电子封装模块的制造方法,其特征在于,设置所述固着物的步骤包含:
在所述第二表面上贴合一胶带,其中所述胶带覆盖所述开口。
4.如权利要求1所述的电子封装模块的制造方法,其特征在于,将所述第二电子元件电性连接所述承载线路板的步骤包含:
通过喷锡的方式,以一焊接材料连接所述承载线路板上的一接垫以及所述第二电子元件。
5.如权利要求1所述的电子封装模块的制造方法,其特征在于,在形成所述第一密封层之后,移除所述固着物。
6.如权利要求1所述的电子封装模块的制造方法,其特征在于,还包含:
在所述第一密封层上,沉积一导电层,且所述导电层覆盖所述第一电子元件以及所述第二电子元件。
7.一种电子封装模块,其特征在于,包含:
一承载线路板,包含一开口、一第一表面以及相对于所述第一表面的一第二表面,所述开口连通所述承载线路板的所述第一表面与所述第二表面;
一第一电子元件,位于所述承载线路板的所述第一表面上;
一第二电子元件,位于所述开口内,并且电性连接所述承载线路板;以及
一第一密封层,包覆所述第一电子元件以及所述第二电子元件;
其中所述第一电子元件的厚度小于所述第二电子元件的厚度。
8.如权利要求7所述的电子封装模块,其特征在于,还包含:
一固着物,位于所述开口的一端,并且重叠于所述开口,其中所述固着物连接所述第二电子元件。
9.如权利要求7所述的电子封装模块,其特征在于,所述承载线路板还包含:
一线路基板,具有所述第一表面与相对于所述第一表面的一第三表面;
一第三电子元件,位于所述线路基板的所述第三表面;以及
一第二密封层,位于所述线路基板的所述第三表面,并且包覆所述第三电子元件。
10.如权利要求7所述的电子封装模块,其特征在于,还包含:
一载板,电性连接所述承载线路板。
11.如权利要求7所述的电子封装模块,其特征在于,还包含:
一导电层,位于所述第一密封层上,并且完全覆盖所述第一电子元件以及所述第二电子元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310155449.4A CN116190325A (zh) | 2023-02-13 | 2023-02-13 | 电子封装模块及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310155449.4A CN116190325A (zh) | 2023-02-13 | 2023-02-13 | 电子封装模块及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116190325A true CN116190325A (zh) | 2023-05-30 |
Family
ID=86436242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310155449.4A Pending CN116190325A (zh) | 2023-02-13 | 2023-02-13 | 电子封装模块及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116190325A (zh) |
-
2023
- 2023-02-13 CN CN202310155449.4A patent/CN116190325A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5359222A (en) | TCP type semiconductor device capable of preventing crosstalk | |
KR101858952B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
KR940006185Y1 (ko) | Ic 모듈 | |
JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
US11476172B2 (en) | Radio frequency module | |
US6849945B2 (en) | Multi-layered semiconductor device and method for producing the same | |
JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
US6130478A (en) | Polymer stud grid array for microwave circuit arrangements | |
KR20050023930A (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
TWI663663B (zh) | 電子封裝構件及其製作方法 | |
KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
US9704812B1 (en) | Double-sided electronic package | |
JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
CN105244327A (zh) | 电子装置模块及其制造方法 | |
CN114649226B (zh) | 使用具有尖牙设计的预成形掩模的选择性emi屏蔽 | |
CN116190325A (zh) | 电子封装模块及其制造方法 | |
JP2002164658A (ja) | モジュール基板 | |
JPH11191574A (ja) | 半導体装置 | |
JP4038021B2 (ja) | 半導体装置の製造方法 | |
CN112020222A (zh) | 内埋电路板及其制作方法 | |
CN218039190U (zh) | 一种双面封装产品 | |
CN116995039A (zh) | 电子封装模块及其制造方法 | |
JPH04139737A (ja) | 半導体チップの実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |