CN116995039A - 电子封装模块及其制造方法 - Google Patents

电子封装模块及其制造方法 Download PDF

Info

Publication number
CN116995039A
CN116995039A CN202311009946.XA CN202311009946A CN116995039A CN 116995039 A CN116995039 A CN 116995039A CN 202311009946 A CN202311009946 A CN 202311009946A CN 116995039 A CN116995039 A CN 116995039A
Authority
CN
China
Prior art keywords
circuit substrate
conductive
metal layer
electronic
package module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311009946.XA
Other languages
English (en)
Inventor
蔡明昌
谢大德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huanxu Shenzhen Electronic Technology Innovation Co ltd
Original Assignee
Huanxu Shenzhen Electronic Technology Innovation Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huanxu Shenzhen Electronic Technology Innovation Co ltd filed Critical Huanxu Shenzhen Electronic Technology Innovation Co ltd
Priority to CN202311009946.XA priority Critical patent/CN116995039A/zh
Publication of CN116995039A publication Critical patent/CN116995039A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

提供一种电子封装模块及其制造方法，此电子封装模块包含具有一平面的线路基板以及位于线路基板上的电子元件。电子元件包含输入端，位于线路基板的平面上，并且电性连接线路基板。电子元件还包含位于输入端上的主体部以及位于主体部上的接地端。输入端与接地端分别位于主体部的相对两侧，且输入端与主体部位于接地端以及线路基板之间。输入端、主体部以及接地端沿着平面的法线方向而排列。如此一来，可以减少电子元件连接于线路基板的面积，进而缩减电子封装模块的尺寸。

Description

电子封装模块及其制造方法
技术领域
本发明涉及一种电子封装模块，特别涉及一种具有被动元件的电子封装模块及其制造方法。
背景技术
电子封装模块中包含了各种类型的被动元件(passive element)，例如电容。在利用表面粘着技术(surface mount technology，SMT)设置这些被动元件时，是通过线路基板表面的焊料，将被动元件的输入端以及接地端分别连接于线路基板上。由于部分被动元件，例如电容与电感，具有较大的尺寸，故电子封装模块的尺寸受限于这些被动元件而难以缩小。另一方面，在电子封装模块的尺寸无法增加的情况下，这些被动元件的装设数量也会受限。
发明内容
因此，本发明提供了一种电子封装模块以及其制造方法，利于增加电子封装模块中电子元件(例如被动元件)的设置数量。
本发明提供了一种电子封装模块，此电子封装模块包含具有一平面的线路基板以及电子元件。电子元件位于线路基板上，并且包含输入端，位于线路基板的平面上，并且电性连接线路基板；主体部，位于输入端上；以及接地端，位于主体部上。输入端与接地端分别位于主体部的相对两侧，且输入端与主体部位于接地端以及线路基板之间。输入端、主体部以及接地端沿着平面的法线方向而排列。
本发明还提供一种电子封装模块的制造方法，包含提供一线路基板，且线路基板具有一平面；提供一电子元件，其包含一主体部以及分别位于主体部两侧的输入端以及接地端；以及在线路基板的平面上，直立设置电子元件，以使输入端连接线路基板。沿着平面的法线方向，将接地端远离线路基板而设置，且接地端在法线方向上与输入端重叠。
基于上述，本发明将被动元件直立设置在线路基板上，并且将电子元件的输入端以及接地端分别电性连接线路基板以及金属层。如此，便能减少电子元件占据线路基板的面积，进而提升电子元件的设置密度，有助于实现缩减电子封装模块尺寸的技术效果。
附图说明
图1A示出本发明一实施例的电子封装模块的剖视图。
图1B示出本发明另一实施例的电子封装模块的剖视图。
图2示出本发明一实施例的电子元件的立体图。
图3示出本发明另一实施例的电子封装模块的剖视图。
图4示出本发明另一实施例的电子封装模块的剖视图。
图5示出本发明另一实施例的电子封装模块的剖视图。
图6A至图6B示出本发明一实施例的电子封装模块制造方法的剖视图。
图7A至图7B示出本发明另一实施例的电子封装模块制造方法的剖视图。
符号说明
10、30、40、50：电子封装模块
106：焊接材料
120、130：电子元件
124：主体部
126g：接地面
160：金属层
160p：部分
180：导电柱
180e：端面
450：导电层
N1：法线方向
100：线路基板
100f：平面
102、502、602、702：开口
120s、140s：侧表面
122：输入端
126：接地端
140：密封层
162：凹槽区
370：导电材料
590：绝缘膜
具体实施方式
请参考图1A，本发明的至少一实施例公开一种电子封装模块10，此电子封装模块10包含线路基板100以及电子元件120。电子元件120位于线路基板100上，并且包含输入端122、主体部124以及接地端126。如图1A所示，线路基板100具有平面100f，而输入端122位于线路基板100的平面100f上，并且电性连接线路基板100。
主体部124位于输入端122上，而接地端126则位于主体部124上。具体而言，输入端122与接地端126分别位于主体部124的相对两侧，且只有输入端122与线路基板100连接。换言之，输入端122与主体部124位于接地端126以及线路基板100之间，且输入端122、主体部124以及接地端126是沿着平面100f的法线方向N1而排列。
在本实施例中，电子元件120可以是例如电容(capacitor)或者电感(inductor)等被动元件。举例而言，电子元件120可以是尺寸规格为01005的多层陶瓷电容。请参考图2，电子元件120具有侧表面120s，此侧表面120s包含了输入端122的其中一侧面(未标示)、主体部124的其中一侧面(未标示)以及接地端126的其中一侧面(未标示)。此外，位于电子元件120其中一端的接地端126包含了接地面126g。在本发明各式各样的实施例中，接地面126g的面积小于侧表面120s的面积。
特别值得一提的是，本发明中电子元件120的数量不限于本实施例，亦即电子元件120的数量可以是一个以上，例如三个。请继续参考图1A，电子封装模块10还可以包含电子元件130。电子元件130是通过多个焊接材料106电性连接至线路基板100。在本实施例中，电子元件130可以是例如晶体管(transistor)等主动元件，然而，在本发明的其他实施例中，电子元件120以及电子元件130的种类并不受限于此。
电子封装模块10还包含密封层140，此密封层140部分地覆盖电子元件120。具体而言，密封层140包覆电子元件120以及电子元件130，并且暴露电子元件120的接地端126的一部分，即，暴露接地面126g的一部分。密封层140的材料可以包含有机树脂(如环氧树脂)等绝缘材料或其相似物。
除此之外，电子封装模块10还包含金属层160。金属层160位于密封层140上，并且电性连接电子元件120的接地端126。金属层160完全覆盖密封层140的表面(包含顶表面以及侧表面)，且金属层160还覆盖电子元件120。金属层160的材料可以包含例如铜、银、铝或者类似的金属材料。
另一方面，电子封装模块10还包含导电柱180。导电柱180位于金属层160以及线路基板100之间，并且电性连接金属层160以及线路基板100。导电柱180可以包含金属材料，例如铜、镍或者类似的金属合金。在其他实施例中，电子封装模块10也可以不包含任何导电柱180。
详细来说，金属层160不仅覆盖电子元件120，还直接接触被密封层140暴露的部分接地端126。换言之，金属层160直接接触接地面126g的一部分而与接地端126电性连接。然而本发明不限于此，举例而言，在图3所示的实施例中，电子封装模块30还可以包含导电材料370，且导电材料370设置于接地端126上。导电材料370的两端分别连接于金属层160以及接地端126，故接地端126是通过导电材料370而电性连接至金属层160。此外，导电柱180亦通过导电材料370电性连接至金属层160。导电材料370可以包含金属(例如铜或银)、导电胶或其他类似的材料。
请回到图1A所示的电子封装模块10，密封层140包含至少两个开口102，且这些开口102分别位于接地端126与导电柱180上。另一方面，金属层160延伸至开口102中，并分别经由开口102连接接地端126与导电柱180。详细来说，金属层160重叠于开口102的部分形成至少两个凹槽区162。其中一个凹槽区162连接电子元件120的接地端126，而另一个凹槽区162则连接导电柱180。换句话而言，一个凹槽区162与一个电子元件120或者一个导电柱180相连接。因此，在包含一个电子元件120以及一个导电柱180的实施例中，凹槽区162的数量至少为两个。特别值得一提的是，金属层160的凹槽区162是通过直接接触接地端126而达到电性连接的效果。
然而本发明不限于此，请参考图1B，在此实施例中，密封层140包含开口102，且开口102位于接地端126以及导电柱180上。金属层160延伸至开口102中，并且经由开口102连接接地端126以及导电柱180。详细来说，金属层160重叠于开口102的部分形成一个凹槽区162，而此凹槽区162连接接地端126以及导电柱180。一个凹槽区162会覆盖于电子元件120的接地端126上，并且覆盖于导电柱180的其中一端上。除此之外，同一个凹槽区162也可以覆盖(并且连接)两个以上的电子元件120。特别值得一提的是，在此实施例中金属层160的凹槽区162是通过直接接触接地端126以及导电柱180而达到电性连接的效果。
请参考图4中的另一实施例的电子封装模块40，电子封装模块40相似于电子封装模块10。两者之间的差异在于，电子封装模块40还包含导电层450。如图4所示，导电层450位于密封层140中，并且覆盖电子元件120以及导电柱180。在本实施例中，金属层160与导电层450之间存有密封层140的一部分。因此，虽然此实施例的导电柱180也位于金属层160以及线路基板100之间，但导电柱180与金属层160不直接接触。
在本实施例中，导电层450是直接接触电子元件120的接地端126，并且直接接触导电柱180的其中一端。因此，导电层450电性连接接地端126以及导电柱180。值得一提的是，金属层160的一部分160p会覆盖密封层140的侧表面140s，而导电层450与金属层160的此部分160p直接接触。然而，本发明不限于此，在其他实施例中，导电层450也可以完全不直接接触金属层160的此部分160p。
请参考图5中的另一实施例的电子封装模块50，电子封装模块50亦相似于电子封装模块10。两者之间的差异在于，电子封装模块50还包含绝缘膜590。绝缘膜590位于密封层140以及金属层160之间，并且部分地遮盖电子元件120。详细来说，绝缘膜590位于密封层140的顶表面(未标示)上，并且遮盖每一个电子元件120的接地端126的一部分，而接地端126上未被绝缘膜590遮盖的其他部分则与金属层160直接接触。然而，在其他实施例中，绝缘膜590也可以不遮盖到电子元件120。
特别值得一提的是，电子封装模块50的导电层450是位于绝缘膜590中，并且部分地遮盖电子元件120。在本实施例中，虽然导电层450遮盖电子元件120的接地端126的一部分，但却未直接接触电子元件120的接地端126。此外，接地端126上未被绝缘膜590遮盖的部分可以完全重叠于接地端126上未被导电层450遮盖的部分。导电层450的材料可以包含金属(例如铜、镍或合金)、导电胶或其他类似的材料，而绝缘膜590可以包含例如芯片背面保护胶带(Backside Coating Tape)等胶膜。
在此实施例中，绝缘膜590包含开口502，且开口502位于接地端126上。金属层160延伸至开口502中，并且经由开口502连接导电层450以及接地端126。详细来说，金属层160重叠于开口502的部分形成凹槽区162，而此凹槽区162连接导电层450以及电子元件120的接地端126。由于金属层160的凹槽区162亦与导电层450连接，故凹槽区162电性连接导电层450以及接地端126。换句话而言，凹槽区162从接地端126沿着法线方向N1而延伸至导电层450，并且电性连接导电层450以及接地端126。如图5所示，金属层160的凹槽区162是通过直接接触导电层450以及接地端126而达到电性连接的效果。
特别值得一提的是，电子元件130、凹槽区162、导电柱180以及导电材料370的数量不限于上述各实施例。在其他实施例中，电子元件130、凹槽区162、导电柱180以及导电材料370的数量也可以是一个以上。除此之外，导电层450的数量也可以是一层以上，例如两层。
本发明至少一实施例公开一种电子封装模块的制造方法，由图6A至图6B中的一系列步骤来说明本发明的至少一实施例。请参考图6A，首先，提供线路基板100，且此线路基板100具有平面100f。另一方面，提供电子元件120，其包含主体部124以及分别位于主体部124两侧的输入端122以及接地端126。
接着，在线路基板100的平面100f上，直立设置电子元件120，以使输入端122连接线路基板100。如图6A所示，沿着平面100f的法线方向N1，将接地端126远离线路基板100而设置。此外，虽然未示出于图中，电子元件120是通过位于平面100f上的多个焊垫(未示出)而焊接于线路基板100上，以使电子元件120与线路基板100电性连接。这些焊垫可以包含例如铜膏、银膏等焊接材料。此外，线路基板100还可包含至少一层防焊层(solder mask，未示出)，此防焊层可以覆盖线路基板100的平面100f，并且暴露出上述焊垫。
上述的直立设置电子元件120表示：电子元件120的接地端126在平面100f的法线方向N1上与输入端122重叠。如此一来，仅有输入端122会直接接触线路基板100，而主体部124以及接地端126则不与线路基板100直接接触。
请接着参考图6B，在设置电子元件120之后，在线路基板100上形成密封层140。在此步骤中，密封层140的顶表面(未标示)凸出于电子元件120的接地面126g，并且完全覆盖电子元件120的接地面126g。
接下来，可以通过例如激光切割或激光钻孔的方式，在密封层140上形成多个开口602，这些开口602暴露出接地端126的接地面126g。详细而言，每一个开口602会暴露出一个接地端126的接地面126g(或者导电柱180的端面180e)。虽然在本实施例中，各开口602仅暴露出接地面126g的一部分，但本发明不限于此。在其他实施例中，每一个开口602也可以完全暴露出一个接地面126g。
在形成开口602之后，可以通过物理气相沉积，例如溅镀(sputtering)，在密封层140上沉积金属层160(请参考图1A)，此金属层160会覆盖这些开口602，并且直接接触接地端126的接地面126g。至此，得以形成如图1A所示的电子封装模块10。特别值得一提的是，在沉积金属层160之前，可以先通过例如机械切割、激光切割或离子束切割等方式，将线路基板100(以及线路基板100上方的密封层140)分割为多个单体。
除此之外，在形成密封层140之前，本实施例还可以包含在线路基板100的平面100f上，设置导电柱180。如图6B所示，在后续形成密封层140以及开口602之后，密封层140的顶表面会凸出于导电柱180的端面180e，而开口602则会暴露出端面180e。如此一来，在后续沉积金属层160的工艺中，金属层160可以直接接触到端面180e，使得导电柱180能电性连接金属层160以及线路基板100。
在本发明的另一实施例中，还可以包含在形成开口602之后，在开口602内设置导电材料370(示出于图3)。接着，在密封层140上沉积金属层160，并且使得金属层160直接接触导电材料370。
图7A至图7B示出本发明另一实施例的部分步骤。图7A的步骤可继续于前述实施例的图6A之后。举例而言，在线路基板100的平面100f上设置电子元件120(以及导电柱180)之后，可以在线路基板100上形成密封层140，而此密封层140的顶表面(未标示)则与接地端126的接地面126g齐平。
举例而言，可以先在线路基板100上形成初始密封层(未示出)，并且通过例如机械研磨等方式，研磨初始密封层，以形成如图7A所示的密封层140。特别值得一提的是，在本发明的部分实施例中，电子元件130的顶表面(未标示)可以凸出于电子元件120的接地面126g。因此，在进行研磨之后，也可以使得电子元件130的顶表面切齐电子元件120的接地面126g。
请参考图7B，在形成与接地面126g齐平的密封层140之后，在密封层140上设置绝缘膜590。绝缘膜590覆盖密封层140的顶表面(未标示)、电子元件120的接地面126g以及导电柱180的端面180e。值得一提的是，在本实施中，导电层450位于绝缘膜590中，故此步骤亦包含了在密封层140上设置导电层450。导电层450遮盖密封层140的顶表面(未标示)、电子元件120的接地面126g以及导电柱180的端面180e。
除此之外，在本发明的其中一实施例中，也可以在形成与接地面126g齐平的密封层140之后，通过例如喷涂、溅镀、化学镀膜或类似的方式设置一导电层450(示出于图4)。此导电层450覆盖密封层140的顶表面，并且直接接触电子元件120的接地面126g以及导电柱180的端面180e。在设置导电层450之后，在导电层450上方形成另一密封层(未示出)，以完全覆盖导电层450。接着，才在此密封层(未示出)上沉积金属层160，以形成如图4所示的电子封装模块40。
请回到图7B，在设置绝缘膜590之后，在绝缘膜590上形成多个开口702，而这些开口702分别重叠于电子元件120以及导电柱180。详细而言，每一个开口702分别与一个电子元件120或者一个导电柱180重叠，并且暴露出电子元件120的接地面126g或者导电柱180的端面180e。
形成开口702之后，在绝缘膜590上沉积金属层160(请参考图5)，此金属层160会覆盖这些开口702，并且直接接触接地端126的接地面126g(以及导电柱180的端面180e)。至此，得以形成如图5所示的电子封装模块50。特别值得一提的是，在沉积金属层160之前，可以先通过例如机械切割、激光切割或离子束切割等方式，将线路基板100(以及线路基板100上方的密封层140与绝缘膜590)分割为多个单体。
由于是在将线路基板100(以及密封层140与绝缘膜590)分割为单体之后才形成金属层160，金属层160可以完全覆盖密封层140的顶表面(未标示)以及侧表面140s(标示于图4)，以使电子元件120能受到金属层160的电磁屏蔽，而免于受电子封装模块10外的信号干扰。
综上所述，相较于将电子元件的输入端以及接地端都连接于线路基板上(即电子元件平躺设置于线路基板)，将电子元件直立设置在线路基板上的方式，仅需要将输入端连接于线路基板上，故能减少电子元件占据线路基板的面积。换言之，在同样面积的线路基板表面上，以直立设置的方式来装设电子元件，可以提升电子元件的设置数量。
除此之外，由于金属层以及线路基板分别位于电子封装模块的两侧，且电子元件通过输入端以及接地端分别电性连接线路基板以及金属层。因此，电子元件可以在金属层以及线路基板之间形成一个电磁屏蔽的结构，用以阻挡电子封装模块内部各元件之间的信号干扰，故有助于节省模块内电磁屏蔽的材料成本，并且省下在模块内设置电磁屏蔽的空间。另一方面，除了通过位于金属层以及线路基板之间的导电柱来增加接地路径外，也可以通过电性连接于接地端的导电层增加接地路径，进而提升接地效率。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，本发明所属技术领域中技术人员，在不脱离本发明构思和范围内，当可作些许变动与润饰，因此本发明保护范围当视权利要求所界定者为准。

Claims (12)

1.一种电子封装模块，其特征在于，包含：
一线路基板，具有一平面；
一电子元件，位于所述线路基板上，并且包含：
一输入端，位于所述线路基板的所述平面上，并且电性连接所述线路基板；
一主体部，位于所述输入端上；以及
一接地端，位于所述主体部上，其中所述输入端与所述接地端分别位于所述主体部的相对两侧；
其中所述输入端与所述主体部位于所述接地端以及所述线路基板之间，且所述输入端、所述主体部以及所述接地端沿着所述平面的一法线方向而排列。
2.如权利要求1所述的电子封装模块，其特征在于，还包含：
一密封层，部分覆盖所述电子元件；以及
一金属层，位于所述密封层上，并且电性连接所述接地端。
3.如权利要求2所述的电子封装模块，其特征在于，还包含：
一导电柱，位于所述金属层以及所述线路基板之间，其中所述导电柱电性连接所述金属层以及所述线路基板。
4.如权利要求3所述的电子封装模块，其特征在于，所述密封层包含至少两个开口，且所述开口分别位于所述接地端与所述导电柱上，其中所述金属层延伸至所述开口中，并分别经由所述开口连接所述接地端与所述导电柱。
5.如权利要求3所述的电子封装模块，其特征在于，所述密封层包含一开口，且所述开口位于所述接地端以及所述导电柱上，其中所述金属层延伸至所述开口中，并经由所述开口连接所述接地端以及所述导电柱。
6.如权利要求3所述的电子封装模块，其特征在于，还包含：
一导电材料，设置于所述接地端上，其中所述导电材料的两端分别连接于所述金属层以及所述接地端，且所述导电柱通过所述导电材料电性连接所述金属层。
7.如权利要求2所述的电子封装模块，其特征在于，还包含：
一导电柱，位于所述金属层以及所述线路基板之间；以及
一导电层，位于所述密封层中，且所述导电层覆盖所述电子元件以及所述导电柱；
其中所述金属层与所述导电层之间存有所述密封层的一部分，而所述导电层电性连接所述接地端以及所述导电柱。
8.如权利要求2所述的电子封装模块，其特征在于，还包含：
一绝缘膜，位于所述密封层以及所述金属层之间，其中所述绝缘膜部分地遮盖所述电子元件。
9.如权利要求8所述的电子封装模块，其特征在于，还包含：
一导电层，位于所述绝缘膜中，并且部分地遮盖所述电子元件，其中所述绝缘膜包含一开口，且所述开口位于所述接地端上，其中所述金属层延伸至所述开口中，并且经由所述开口连接所述导电层以及所述接地端。
10.一种电子封装模块的制造方法，其特征在于，所述制造方法包含：
提供一线路基板，且所述线路基板具有一平面；
提供一电子元件，其包含一主体部以及分别位于所述主体部两侧的一输入端以及一接地端；以及
在所述线路基板的所述平面上，直立设置所述电子元件，以使所述输入端连接所述线路基板，其中沿着所述平面的一法线方向，将所述接地端远离所述线路基板而设置，其中所述接地端在所述法线方向上与所述输入端重叠。
11.如权利要求10所述的制造方法，其特征在于，还包含：
在设置所述电子元件之后，在所述线路基板上形成一密封层；
在所述密封层上形成多个开口，并且暴露出所述接地端的一接地面；以及
形成所述开口之后，在所述密封层上沉积一金属层，其中所述金属层覆盖所述开口，并且直接接触所述接地端的所述接地面。
12.如权利要求11所述的制造方法，其特征在于，还包含：
在形成所述密封层之前，在所述线路基板的所述平面上，设置一导电柱，其中所述导电柱电性连接所述金属层以及所述线路基板。
CN202311009946.XA 2023-08-10 2023-08-10 电子封装模块及其制造方法 Pending CN116995039A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311009946.XA CN116995039A (zh) 2023-08-10 2023-08-10 电子封装模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311009946.XA CN116995039A (zh) 2023-08-10 2023-08-10 电子封装模块及其制造方法

Publications (1)

Publication Number Publication Date
CN116995039A true CN116995039A (zh) 2023-11-03

Family

ID=88530028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311009946.XA Pending CN116995039A (zh) 2023-08-10 2023-08-10 电子封装模块及其制造方法

Country Status (1)

Country Link
CN (1) CN116995039A (zh)

Similar Documents

Publication Publication Date Title
US10381312B2 (en) Semiconductor package and method of manufacturing the same
US5359222A (en) TCP type semiconductor device capable of preventing crosstalk
US7217993B2 (en) Stacked-type semiconductor device
EP0720232B1 (en) Multi-chip module
US8942004B2 (en) Printed circuit board having electronic components embedded therein
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
JP6950757B2 (ja) 高周波モジュール
JP4186843B2 (ja) 立体的電子回路装置
US20070267725A1 (en) Semiconductor chip, method of manufacturing the semiconductor chip and semiconductor chip package
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
US6130478A (en) Polymer stud grid array for microwave circuit arrangements
JP2001085602A (ja) 多重チップ半導体モジュールとその製造方法
CN114823651B (zh) 一种带有滤波器的射频系统模块封装结构及方法
US7745907B2 (en) Semiconductor package including connector disposed in troughhole
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
US20230253341A1 (en) Circuit module
US20190252325A1 (en) Chip package structure and manufacturing method thereof
CN116995039A (zh) 电子封装模块及其制造方法
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
JP2002164658A (ja) モジュール基板
US20180240738A1 (en) Electronic package and fabrication method thereof
CN111261526A (zh) 封装结构及其制备方法
CN220829959U (zh) 一种射频模组和射频器件
US20240047440A1 (en) Electronic package and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination