JPH10135223A

JPH10135223A - はんだバンプの転写形成方法およびはんだバンプ転写用チップならびに半導体装置

Info

Publication number: JPH10135223A
Application number: JP29186196A
Authority: JP
Inventors: Osamu Ito; 修伊東; Mitsuhiro Sakuma; 光廣咲間; Toshihiko Sato; 俊彦佐藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-11-01
Filing date: 1996-11-01
Publication date: 1998-05-22

Abstract

(57)【要約】【課題】接続パッドの位置や数が多様な複数種の転写
対象物に対するはんだバンプの形成を効率良く行う。【解決手段】接続パッド３の位置の異なる複数種の半
導体素子４に共通して用いるべく、所定位置に接続パッ
ド３が形成された半導体素子４に、前記接続パッド３に
対応した位置、およびそれ以外の位置にはんだバンプ２
が形成されたはんだバンプ転写用チップ１を対向させて
位置決めし（）、半導体素子４にはんだバンプ転写用
チップ１を重ね合わせてリフローすることにより略球形
のはんだバンプ５を接続パッド３上に固着させ（）、
その後、はんだバンプ転写用チップ１を半導体素子４か
ら引き剥がすことにより、略球形のはんだバンプ５を半
導体素子４上の接続パッド３上に選択的に転写形成し、
接続パッド３以外の部分の余分なはんだバンプ５は、は
んだバンプ転写用チップ１に固着させたまま回収する
（）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、はんだバンプの形
成技術およびはんだバンプ転写用チップならびに半導体
装置に関し、特に、各種電子回路基板、半導体部品等の
接合に際し、フリップチップ接続法により単数または複
数の素子を基板に接続する工程等に適用して有効な技術
に関する。

【０００２】

【従来の技術】たとえば、入出力端子（接続パッド）数
の増大や製品の小型化等の要請に伴い、半導体素子のパ
ッケージ基板への実装や、パッケージの配線基板等に対
する実装方法としては、入出力端子上に形成されたはん
だバンプを用いて実装対象物へ一括して接続するフリッ
プチップボンディングが一般に用いられている。この場
合、半導体素子やパッケージ上の接続パッドにはんだバ
ンプを形成する方法としては、蒸着等によって直接形成
することも考えられるが、たとえば半導体素子の場合、
ウェハ状態で直接にはんだバンプの形成を行うと、ダイ
シング後に廃棄される不良品の半導体素子にも形成する
こととなり、効率が良くない。また、はんだバンプの数
が多くなると歩留りの制御も難しくなる。

【０００３】このため、一旦、ダミーのはんだバンプ転
写用チップ上に、目的の半導体素子上の接続パッドの配
置位置に合わせてはんだバンプを形成し、このはんだバ
ンプ転写用チップを半導体素子に位置決めして重ね合わ
せた後にリフローすることにより、確実にはんだバンプ
転写用チップから半導体素子にはんだバンプを転写する
方法が用いられる。

【０００４】図５は本発明者が検討したはんだ供給プロ
セスの一例を示す断面図であり、図６は、その作用の一
例を示す概念図である。はんだバンプ転写用チップ１
００のはんだバンプ２００の位置と素子４００上のメタ
ライズパターン３００（接続パッド）の位置を一致させ
て重ね合わせ、両者をはんだ融点まで加熱（リフロ
ー）する。すると素子４００側のメタライズパターン３
００とはんだバンプ２００のはんだが反応して接着す
る。この後、はんだバンプ転写用チップ１００を機械
的に分離することで素子４００のメタライズパターン３
００上へのはんだバンプ２００の転写供給が完了する。

【０００５】この従来技術の場合、図６に例示されるよ
うに、素子４００におけるメタライズパターン３００の
配置状態の種別（素子Ａ、Ｂ）の各々に１対１に対応す
るように、はんだバンプ転写用チップ１００（はんだバ
ンプ転写用チップａ、ｂ）においては、はんだバンプ２
００の配列を変化させる必要がある。

【０００６】

【発明が解決しようとする課題】このように、フリップ
チップ接続に必要なはんだバンプをはんだバンプ転写用
チップを用いて形成しようとした場合、接続パッドの数
や位置がまちまちな複数種の素子または基板側の接続パ
ッドの配置に適合するバンプ配置のはんだバンプ転写用
チップが必要になる。すなわち、素子のバンプ配置の種
類の数だけ異なるはんだバンプ転写用チップが必要にな
る。すなわちはんだバンプ転写用チップの作製に必要な
マスク等、バンプ配置を決定するための治工具は全ては
んだバンプ転写用チップ（転写対象の半導体素子等）の
種類の数だけ必要になり、大量の治工具が必要になる、
という技術的課題がある。

【０００７】本発明の目的は、接続パッドの位置や数が
多様な複数種の転写対象物に対するはんだバンプの形成
を効率良く行うことが可能なはんだバンプの転写技術を
提供することにある。

【０００８】本発明の他の目的は、はんだバンプ転写用
チップの作成や管理運用のコストおよび労力を削減する
ことが可能なはんだバンプの転写技術を提供することに
ある。

【０００９】本発明の他の目的は、転写対象物の信頼性
を損なうことなく、接続パッドの位置や数が多様な複数
種の転写対象物に対するはんだバンプの形成を効率良く
行うことが可能なはんだバンプの転写技術を提供するこ
とにある。

【００１０】本発明の他の目的は、多品種少量の転写対
象物に対するはんだバンプの形成を効率良く行うことが
可能なはんだバンプの転写技術を提供することにある。

【００１１】本発明の他の目的は、フリップチップボン
ディングのためのはんだバンプの形成工程の効率化によ
り、多品種少量生産でのコスト低減を実現することが可
能な半導体装置を提供することにある。

【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１４】本発明では、多くの種類のバンプ配置を有
する半導体チップまたはパッケージ基板または実装基板
等の転写対象物に対して、一種類または数種類の共通の
はんだバンプ転写用チップを用いてはんだバンプの転写
供給を行うものである。はんだバンプ転写用チップを共
通化するためには、必要なはんだバンプは転写対象物上
の接続パッドに選択的に形成されたメタライズパターン
と接合し、余剰なはんだバンプははんだバンプ供給マウ
ント後の洗浄工程、供給チップ除去工程にて確実に除去
される必要がある。すなわち、転写対象物に余剰なはん
だバンプが残ってしまうと、そのバンプが原因で回路の
ショートを引き起こす懸念があるからである。そこで、
本発明では以下に述べる手段を用いる。

【００１５】転写対象物にはんだバンプを供給する手順
は、まず、はんだバンプが形成されたはんだバンプ転写
用チップを転写対象物に搭載し、転写対象物のメタライ
ズパターンとはんだバンプを反応させることで転写対象
物とはんだバンプを接続する。その後不要になったはん
だバンプ転写用チップを除去することではんだバンプの
供給は完了する。

【００１６】転写対象物上においてメタライズパターン
が無い場所にはんだバンプを供給した場合、転写対象物
の表面とはんだバンプは接着しないため、はんだバンプ
は転写対象物に残る場合とはんだバンプ転写用チップに
残る場合がある。このはんだバンプを確実にはんだバン
プ転写用チップに残す（はんだバンプ転写用チップと一
緒に転写対象物から除去する）ための条件は、はんだバ
ンプと転写対象物のメタライズパターンとの接着力をＦ
２、はんだバンプとはんだバンプ転写用チップ表面との
接着力をＦ１、はんだバンプと転写対象物の表面素材と
の接着力をＦ３、とすると、Ｆ２＞Ｆ１＞Ｆ３ ……（式１）となる必要がある。

【００１７】一例として転写対象物の表面においてＮｉ
／Ｃｕ等からなるメタライズパターン以外の領域がＳ_i
Ｏ₂やガラス、セラミックスで、はんだバンプの組成が
ＰｂＳｎやＳｎＡｇの時、はんだバンプ転写用チップの
表面にＣｒあるいはガラスを使用すれば上記の（式１）
の条件を達成できる。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。

【００１９】なお、以下の説明では、便宜上、本発明を
複数の実施の形態に分けて説明するが、これらの各実施
の形態の技術を任意に組み合わせたものも本発明に含ま
れる。

【００２０】（実施の形態１）図１は、本発明の第１の
実施の形態であるはんだバンプの転写形成方法の一例を
工程順に例示した断面図であり、図２は、本発明の第１
の実施の形態であるはんだバンプ転写用チップの作用の
一例を示す概念図、図３は、本実施の形態におけるはん
だバンプ転写用チップの製造方法の一例を示す断面図で
ある。

【００２１】まず、図１のに例示されるように、はん
だバンプ転写用チップ１におけるはんだバンプ２の形成
面と、半導体素子４における接続パッド３の形成面とを
向き合わせ、複数の接続パッド３の各々に対して複数の
はんだバンプ２が個別に向き合うように位置決めして重
ね合わせる。

【００２２】本実施の形態の場合、半導体素子４におけ
る接続パッド３は、たとえばＮｉ／Ｃｕ等のメタライズ
パターンで形成され、接続パッド３以外はパッシベーシ
ョン膜の酸化シリコン表面４ａとなっている。また、は
んだバンプ２は、たとえばＰｂ−Ｓｎはんだ、あるいは
Ｓｎ−Ａｇはんだで構成されている。

【００２３】ここで、本実施の形態のはんだバンプ転写
用チップ１の場合には、図２に例示されるように、接続
パッド３の配列状態が互いに異なる複数種の半導体素子
Ａおよび半導体素子Ｂの双方に共通に使用可能なよう
に、互いに他方では必要のない位置にもはんだバンプ２
が配列形成されている。すなわち、半導体素子Ａおよび
半導体素子Ｂの各々における接続パッド３の位置をビッ
ト“１”、存在しない位置をビット“０”とした時の論
理和に相当するビット配列の“１”の位置にはんだバン
プ２が存在するように、はんだバンプ転写用チップ１に
対してはんだバンプ２を配列形成しておく。あるいは、
縦横各々の方向が所定のピッチの格子点上にすべてはん
だバンプ２を配置した構成とする。

【００２４】このはんだバンプ２のはんだバンプ転写用
チップ１に対する形成方法としては、たとえば、図３に
例示されるように、ウェハ１ａの上に、たとえばＣｒ等
からなる下地膜１ｂを形成した後、当該下地膜１ｂの上
に、周知のホトリソグラフィ技術によって、はんだバン
プ２の形成位置が選択的に露出するように、多層のレジ
ストパターン１ｃおよびレジストパターン１ｄを形成す
る。上側のレジストパターン１ｄにおける開口部の口径
が、下側のレジストパターン１ｃの開口部の口径よりも
小さくなるように設定する。そして、上側のレジストパ
ターン１ｄの上に、たとえば真空蒸着等の方法によって
はんだ層２ａを形成すると、多層のレジストパターン１
ｃおよび１ｄの開口部内には、はんだ層２ａから独立し
た状態に略円錐台形のはんだバンプ２が形成される。こ
の後、多層のレジストパターン１ｃ、１ｄ、およびはん
だ層２ａを剥離除去し、さらに、ウェハ１ａをダイシン
グによって所望のサイズに分割すると、複数の図１の
に例示したはんだバンプ転写用チップ１が得られる。

【００２５】この時、前述の図５および図６の従来技術
の場合には、ホトリソグラフィ技術にて多層のレジスト
パターン１ｃおよびレジストパターン１ｄを形成する場
合、異種の半導体素子Ａ，Ｂの各々毎に専用のはんだバ
ンプ転写用チップ１を製作するための複数種のマスク等
を用意したり、はんだバンプ転写用チップ１を種別毎に
個別に分類管理する必要があるが、本実施の形態の場合
には、はんだバンプ転写用チップ１が、種類の異なる半
導体素子ＡおよびＢの双方に共通なので、レジストパタ
ーン１ｃおよびレジストパターン１ｄを形成するための
マスクを個別に用意したり、種別毎に個別に分類管理す
る等の労力は全く不要となる。

【００２６】次に、図１のに例示されるように、はん
だバンプ２の融点付近に加熱するリフロー操作により、
はんだバンプ２は、溶融して表面張力により略球形のは
んだバンプ５となるとともに、半導体素子４の対応する
接続パッド３およびそれ以外の領域（酸化シリコン領
域）に接合される。

【００２７】この時、はんだバンプ５とはんだバンプ転
写用チップ１のＣｒ等からなる下地膜１ｂとの接合力を
Ｆ１、はんだバンプ５と接続パッド３のＮｉ／Ｃｕ等か
らなるメタライズパターンとの接合力をＦ２、半導体素
子４の接続パッド３以外の酸化シリコン表面４ａとの接
合力をＦ３、とすると、これらの接合力Ｆ１〜Ｆ３の大
小関係は、Ｆ２＞Ｆ１＞Ｆ３となる。

【００２８】このため、図１のに例示されるように、
半導体素子４からはんだバンプ転写用チップ１を引き剥
がすと、接続パッド３に対応したはんだバンプ５は半導
体素子４の側の当該接続パッド３上に選択的に残留し、
接続パッド３以外の酸化シリコン表面４ａに接合されて
いた余分のはんだバンプ５は、はんだバンプ転写用チッ
プ１に随伴して、半導体素子４上から除去され、回収さ
れる。

【００２９】図１ののように、接続パッド３上にはん
だバンプ５が形成された半導体素子４は、図示しない実
装基板やパッケージ基板等に、はんだバンプ５を介した
フリップチップボンディングによって実装され、図示し
ない半導体装置となる。

【００３０】このように、本実施の形態のはんだバンプ
転写用チップ１は、互いに異なる複数種のメタライズパ
ターン（接続パッド３）配置状態を有する半導体素子４
（Ａ，Ｂ）に対して共通に使用できるので、従来のよう
に各半導体素子４（Ａ，Ｂ）毎に個別に異なるはんだバ
ンプ転写用チップ１を用意する必要がなく、たとえば製
作プロセスの共通化による作業ミス（はんだバンプ転写
用チップ１の製作時のマスク間違いや、複数種のはんだ
バンプ転写用チップ１の選択間違い、等）の低減、さら
にはマスク等治工具数の低減により、はんだバンプ転写
用チップ１の製作や管理運用に要する治工具や工数を大
幅に削減することができ、半導体素子４に対するはんだ
バンプ５の形成工程の生産性を大幅に向上させることが
可能になる。

【００３１】また、接続パッド３以外の位置の余分なは
んだバンプ５は、半導体素子４から確実に除去されるの
で、余分なはんだバンプ５が半導体素子４に残留するこ
とに起因する接続パッド３の短絡故障等の障害が確実に
回避され、はんだバンプ５を備えた半導体素子４を用い
る半導体装置の信頼性および歩留りの向上を実現するこ
とが可能になる。

【００３２】換言すれば、はんだバンプ５を備えた半導
体素子４の多品種少量生産における生産効率を大幅に向
上させることが可能になる。従って、Ｉ／Ｏ用の接続パ
ッド３の数が多い（１０００〜２０００個／チップ）、
ＡＳＩＣ等のカスタムＬＳＩ等の半導体装置において、
フリップチップボンディング等の実装方式を採用する場
合に適用して効果が大きい。

【００３３】（実施の形態２）図４は、本発明の第２の
実施の形態であるはんだバンプの転写形成方法の一例を
工程順に例示した断面図である。

【００３４】この第２の実施の形態では、転写対象物と
して、サイズの比較的大きな、たとえばマルチチップモ
ジュール等に用いられる実装基板やパッケージ基板等、
の基板６に対して、当該基板６よりもサイズの小さな複
数のはんだバンプ転写用チップ１を用いてはんだバンプ
２（はんだバンプ５）の転写形成を行う例を示してい
る。

【００３５】すなわち、一つの比較的大きなサイズの基
板６上の接続パッド３に対して、複数のはんだバンプ転
写用チップ１のはんだバンプ２を位置決めし（図４の
）、さらに重ね合わせてリフロー操作を行い、略球形
のはんだバンプ５を、接続パッド３に接合する（図４の
）。

【００３６】その後、基板６から複数のはんだバンプ転
写用チップ１を引き剥がすことにより、基板６上の接続
パッド３上にははんだバンプ５が選択的に転写固定さ
れ、それ以外の余分なはんだバンプ５ははんだバンプ転
写用チップ１に随伴して回収される。

【００３７】前述の図３の例示されるような方法でウェ
ハ１ａからはんだバンプ転写用チップ１を形成する場合
には、はんだバンプ転写用チップ１のサイズが大きくな
るほど、当該はんだバンプ転写用チップ１に対するはん
だバンプ２の形成歩留りは低下する。すなわち、１個の
はんだバンプ転写用チップ１によってサイズの大きな基
板６に対するはんだバンプ２の転写形成を行うべく、基
板６のサイズに合わせて、はんだバンプ転写用チップ１
のサイズを大きくすると、当該はんだバンプ転写用チッ
プ１の製作工程での歩留りは低下する。

【００３８】これに対して、本第２の実施の形態のよう
に、サイズの大きな基板６を複数の領域に分けて複数の
はんだバンプ転写用チップ１によって個別にはんだバン
プ５の転写形成行うことにより、はんだバンプ転写用チ
ップ１のサイズ増大に起因するはんだバンプ５の形成工
程での歩留り低下を回避して、はんだバンプ５の形成工
程全体の歩留りを向上させ、生産性を向上させることが
できる。この効果は、基板６のサイズが大きくなるほど
著しくなる。

【００３９】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００４０】たとえば、はんだバンプ供給用チップの表
面の材質、はんだバンプの組成、転写対象物側の接続パ
ッドの材質、接続パッド以外の領域の組み合わせは、上
述の実施の形態にて例示したものに限らず、上述の（式
１）の関係を満たすものであれば、いかなる物質の組み
合わせでもよい。

【００４１】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００４２】本発明のはんだバンプの転写方法によれ
ば、接続パッドの位置や数が多様な複数種の転写対象物
に対するはんだバンプの形成を効率良く行うことができ
る、という効果が得られる。

【００４３】また、本発明のはんだバンプの転写方法に
よれば、はんだバンプ転写用チップの作成や管理運用の
コストおよび労力を削減することができる、という効果
が得られる。

【００４４】また、本発明のはんだバンプの転写方法に
よれば、転写対象物の信頼性を損なうことなく、接続パ
ッドの位置や数が多様な複数種の転写対象物に対するは
んだバンプの形成を効率良く行うことができる、という
効果が得られる。

【００４５】また、本発明のはんだバンプの転写方法に
よれば、多品種少量の転写対象物に対するはんだバンプ
の形成を効率良く行うことができる、という効果が得ら
れる。

【００４６】本発明のはんだバンプ転写用チップによれ
ば、接続パッドの位置や数が多様な複数種の転写対象物
に対するはんだバンプの形成を効率良く行うことができ
る、という効果が得られる。

【００４７】また、本発明のはんだバンプ転写用チップ
によれば、はんだバンプ転写用チップの作成や管理運用
のコストおよび労力を削減することができる、という効
果が得られる。

【００４８】また、本発明のはんだバンプ転写用チップ
によれば、転写対象物の信頼性を損なうことなく、接続
パッドの位置や数が多様な複数種の転写対象物に対する
はんだバンプの形成を効率良く行うことができる、とい
う効果が得られる。

【００４９】また、本発明のはんだバンプ転写用チップ
によれば、多品種少量の転写対象物に対するはんだバン
プの形成を効率良く行うことができる、という効果が得
られる。

【００５０】本発明の半導体装置によれば、フリップチ
ップボンディングのためのはんだバンプの形成工程の効
率化により、多品種少量生産でのコスト低減を実現する
ことができる、という効果が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態であるはんだバンプ
の転写形成方法の一例を工程順に例示した断面図であ
る。

【図２】本発明の第１の実施の形態であるはんだバンプ
転写用チップの作用の一例を示す概念図である。

【図３】本発明の実施の形態におけるはんだバンプ転写
用チップの製造方法の一例を示す断面図である。

【図４】本発明の第２の実施の形態であるはんだバンプ
の転写形成方法の一例を工程順に例示した断面図であ
る。

【図５】本発明者が検討したはんだ供給プロセスの一例
を示す断面図である。

【図６】図５のはんだ供給プロセスの作用の一例を示す
概念図である。

【符号の説明】

１はんだバンプ転写用チップ１ａウェハ１ｂ下地膜（表面素材）１ｃレジストパターン１ｄレジストパターン２はんだバンプ２ａはんだ層３接続パッド４半導体素子（転写対象物）４ａ酸化シリコン表面（表面素材）５はんだバンプ６基板（転写対象物）

Claims

【特許請求の範囲】

【請求項１】所定のはんだバンプ形成位置に複数の接
続パッドが配置された転写対象物を準備する工程と、前記転写対象物の複数の前記バンプ形成位置に対応した
位置および前記バンプ形成位置以外の位置の双方にはん
だバンプが形成されたはんだバンプ転写用チップを作成
する工程と、前記転写対象物の複数の前記接続パッドに対して前記は
んだバンプ転写用チップの前記はんだバンプを位置決め
して重ね合わせる工程と、前記転写対象物および前記はんだバンプ転写用チップを
前記はんだバンプの融点付近まで加熱することにより、
前記はんだバンプを前記転写対象物の前記接続パッドに
固着させる工程と、前記転写対象物から前記はんだバンプ転写用チップを引
き剥がすことにより、前記転写対象物の前記接続パッド
上に前記はんだバンプを選択的に残存させる工程と、を含むことを特徴とするはんだバンプの転写形成方法。
【請求項２】請求項１記載のはんだバンプの転写形成
方法において、前記はんだバンプ転写用チップにおける
前記はんだバンプの配置位置は、前記バンプ形成位置の
少なくとも一部が異なる複数種の前記転写対象物の各々
における当該バンプ形成位置をビット“１”、それ以外
の位置をビット“０”とした時の論理和のビット“１”
の位置であり、複数種の前記転写対象物に対して前記は
んだバンプ転写用チップを共通に用いることを特徴とす
るはんだバンプの転写形成方法。
【請求項３】請求項１記載のはんだバンプの転写形成
方法において、前記はんだバンプ転写用チップに対する
前記はんだバンプの固着力をＦ１、前記転写対象物の前
記接続パッドに対する前記はんだバンプの固着力をＦ
２、前記転写対象物の前記接続パッド以外の領域に対す
る前記はんだバンプの固着力をＦ３、とする時、前記Ｆ
１，Ｆ２，Ｆ３の相互の大小関係が、Ｆ２＞Ｆ１＞Ｆ３
となるように前記はんだバンプ転写用チップの表面素
材、前記転写対象物の前記接続パッドを構成するメタラ
イズ、前記転写対象物の前記接続パッド以外の領域の表
面素材、前記はんだバンプの組成の組み合わせを選択す
ることを特徴とするはんだバンプの転写形成方法。
【請求項４】請求項３記載のはんだバンプの転写形成
方法において、前記はんだバンプ転写用チップの表面素
材をクロム（Ｃｒ）または酸化シリコン（Ｓ_iＯ₂）と
し、前記接続パッドの前記メタライズをニッケル（Ｎ
ｉ）または銅（Ｃｕ）とし、前記はんだバンプをＰｂ−
Ｓｎ合金またはＳｎ−Ａｇ合金のはんだにて構成したこ
とを特徴とするはんだバンプの転写形成方法。
【請求項５】請求項１記載のはんだバンプの転写形成
方法において、前記転写対象物は、前記はんだバンプを
介したフリップチップボンディングにて実装または組み
立てられる半導体チップまたはパッケージ基板または実
装基板であることを特徴とするはんだバンプの転写形成
方法。
【請求項６】転写対象物上のバンプ形成位置である複
数の接続パッドに対応した位置および前記接続パッド位
置以外の位置の双方にはんだバンプが形成されてなるこ
とを特徴とするはんだバンプ転写用チップ。
【請求項７】請求項６記載のはんだバンプ転写用チッ
プにおいて、前記はんだバンプの配置位置は、前記接続
パッドの配置位置の少なくとも一部が異なる複数種の前
記転写対象物の各々における当該接続パッドの存在位置
をビット“１”、それ以外の位置をビット“０”とした
時の論理和のビット“１”の位置であり、複数種の前記
転写対象物に対して共通に用いられるようにしたことを
特徴とするはんだバンプ転写用チップ。
【請求項８】請求項１，２，３，４または５記載のは
んだバンプの形成方法を用いてはんだバンプが形成され
た半導体チップまたはパッケージ基板または実装基板を
含むことを特徴とする半導体装置。
【請求項９】請求項６または７記載のはんだバンプ転
写用チップを用いてはんだバンプが形成された半導体チ
ップまたはパッケージ基板または実装基板を含むことを
特徴とする半導体装置。