JP2009231489A - 加速度センサの実装構造 - Google Patents
加速度センサの実装構造 Download PDFInfo
- Publication number
- JP2009231489A JP2009231489A JP2008074178A JP2008074178A JP2009231489A JP 2009231489 A JP2009231489 A JP 2009231489A JP 2008074178 A JP2008074178 A JP 2008074178A JP 2008074178 A JP2008074178 A JP 2008074178A JP 2009231489 A JP2009231489 A JP 2009231489A
- Authority
- JP
- Japan
- Prior art keywords
- acceleration sensor
- acceleration
- printed circuit
- mounting structure
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Pressure Sensors (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】型式の異なる加速度センサをプリント基板に対して実装面積を小さくして実装可能として、加速度センサユニットとしての小型化と製造コストの低減を図ることができる加速度センサの実装構造を提供する。
【解決手段】1方向加速度センサ1の左右方向の加速度出力端子3と、2方向加速度センサ2の左右方向の加速度出力端子4とは、Aで示すように、プリント基板上の位置が共通している。それに合わせて、プリント基板上の加速度センサ1,2のためのランド配列11,21も、Aで示すように該当するランドが共通している。型式の異なる加速度センサ1,2がプリント基板上において略同様のスペースに配置することが可能となり、省スペース化を図ることができる。また、加速度出力端子3,4が接続される出力配線の共通化によって、電波障害に差がでないようにすることもできる。
【選択図】図1
【解決手段】1方向加速度センサ1の左右方向の加速度出力端子3と、2方向加速度センサ2の左右方向の加速度出力端子4とは、Aで示すように、プリント基板上の位置が共通している。それに合わせて、プリント基板上の加速度センサ1,2のためのランド配列11,21も、Aで示すように該当するランドが共通している。型式の異なる加速度センサ1,2がプリント基板上において略同様のスペースに配置することが可能となり、省スペース化を図ることができる。また、加速度出力端子3,4が接続される出力配線の共通化によって、電波障害に差がでないようにすることもできる。
【選択図】図1
Description
この発明は、型式の異なる加速度センサを共通仕様のプリント基板への実装を可能にする加速度センサの実装構造に関する。
従来、車両に作用する加速度を検出し、検出信号に応じて車両の運転制御やエンジンの制御を行うことが行われている。車両の前後及び左右の2方向の加速度を検出する場合に、1方向の加速度を検出する1方向加速度センサを二つ用意し、それぞれの検出方向に姿勢を変えて配置することで、2方向の加速度を検出可能としたものがある。
検出すべき車両の2つの加速度方向として、前後方向と左右方向とが挙げられる。図5は、検出方向の異なる1方向加速度センサを2つ配置する場合のセンサ配置の一例を説明する図である。即ち、図5(a)に示す例においては、垂直置き(立設)されているプリント基板30に、前後方向の加速度を検出する加速度センサ31と、左右方向の加速度を検出する加速度センサ32が実装されている。加速度センサ31は、主たるチップ面に垂直な方向の加速度を検出可能なICチップとして構成されている。また、加速度センサ32は、主たるチップ面に平行な方向(矢印で示す)の加速度を検出可能なICチップとして構成されている。加速度センサ31はプリント基板30に対して前後方向の加速度を検出可能であり、加速度センサ32はプリント基板30に対して左右方向の加速度を検出可能である。
図5(b)は、車両の検出方向が同じである1方向加速度センサを2つ配置する場合のセンサ配置の例を説明する図である。即ち、図5(b)に示す例においては、水平置きされているプリント基板30に対して、加速度の検出方向を前後方向に合わせて配置された加速度センサ33と、加速度の検出方向を左右方向に合わせて配置された加速度センサ34が実装されている。加速度センサ33,34は、いずれも、主たるチップ面に平行な方向(矢印で示す)の加速度を検出可能なICチップとして構成されている。図示のように配置された加速度センサ33は、例えば車両の前後方向の加速度を検出可能であり、また加速度センサ34は、当該車両の左右方向の加速度を検出可能である。
図5に示す配置構造では、1方向のみ検出の場合には、2つある加速度センサのうち一方を取り外すことで対応できるが、2方向の加速度を検出する場合にはどちらの加速度センサ33,34に対しても実装スペースを用意しておくことが必要である。
車両の前後及び左右のように2方向を同時に検出する場合、図6に示すように、一つのパッケージになっており2方向の加速度を検出可能な加速度センサを用いることができる。図6(a)は、立置き(垂直置き)されているプリント基板40を用いる場合の加速度センサの配置の一例を説明する図である。この加速度センサ41は、主たるチップ面に垂直な方向の加速度と面内(矢印で示す)方向の加速度とを検出可能である。また、図6(b)は水平置きのプリント基板40を用いる場合のセンサ配置の一例を説明する図である。この加速度センサ42は、主たるチップ面の面内方向(矢印で示す直交する2方向)の加速度を検出可能である。
2方向加速度センサを用いる場合には、プリント基板40の必要面積は小さくなるが、一方向のみの加速度センサを使用する場合、2方向加速度センサと比較して取り付け方向と検出方向が異なるため、新たな実装スペースを設ける必要がある(図7)。即ち、立設されたプリント基板に対して、図7(a)に示す2方向検出仕様では上側のランド配列45に対して加速度センサ41を実装し、図7(b)に示す1方向検出仕様では下側のランド配列35に対して加速度センサ33(34)を実装することになる。プリント基板の余白部分にはコンデンサやヨー角度の検出センサ等を置くことができる。この場合、各加速度センサ41、33(34)のセンサ出力が送られる配線が異なるために、電波障害の影響が異なることが考えられる。
加速度を検出するような半導体センサ及び半導体センサ用パッケージの一例として、半導体センサの実装面積を減少し、配線に由来する機械的ノイズを防ぎ、実装コストを低減させることが提案されている(特許文献1参照)。この半導体センサにおいては、半導体センサチップを装着するための主面が当該パッケージを実装するプリント基板の面に対して実質的に垂直に構成されており、主面に端子が設けられ、主面に垂直な底面に設けられたピンがプリント基板に形成された実装用の孔に挿入されており、端子とピンとを電気的に接続させている。
特開平11−211750号公報
そこで、1方向加速度センサや2方向加速度センサのように、型式の異なる加速度センサをプリント基板に対して実装面積を小さくして実装可能にする点で解決すべき課題がある。
この発明の目的は、上記課題を解決することであり、型式の異なる加速度センサをプリント基板に対して実装面積を小さくして実装可能とし、加速度センサユニットとしての小型化と製造コストの低減を図るとともに、出力配線の共通化によって電波障害に差がでないようにすることができる加速度センサの実装構造を提供することである。
上記の課題を解決するため、この発明による加速度センサの実装構造は、型式の異なる複数の加速度センサが当該加速度センサの型式に合わせて用意されるプリント基板に設けられたランドに接続される加速度センサの実装構造において、前記加速度センサの出力端子が接続される前記ランドの位置を前記加速度センサの型式に関わらず共通としたことから成っている。
この加速度センサの実装構造によれば、各加速度センサにおいて出力端子の位置が共通に配置されているので、型式の異なる加速度センサがプリント基板上において略同様のスペースに配置することが可能となり、省スペース化を図ることができる。
この加速度センサの実装構造において、前記加速度センサの型式は、検出する加速度の方向が1方向である1方向加速度センサと、検出する加速度の方向が直交する2方向である2方向加速度センサであるとすることができる。また、前記プリント基板は多層基板から構成し、前記加速度センサが実装される基板であって前記ランドの配列及び配線パターンが前記加速度センサの型式に応じて定められる表層基板を除いて、同一の基板構成を備えている構成とすることができる。この実装構造によれば、プリント基板の多層基板の表面のみを加速度センサの型式に合わせて変更することで、一つのプリント基板配線で対応可能となる。
この発明による加速度センサの実装構造は、上記のように構成されているので、次のような特有な効果を奏することができる。即ち、プリント基板の多層基板の表面のみを加速度センサの型式に合わせて変更することで、一つのプリント基板配線で対応可能となる。また、二つの加速度センサを同じプリント基板に配置する場合よりも実装スペースを少なくすることができる。更に、どの加速度センサであっても、出力端子が接続されるランドが同じであり、その後の配線も同じ仕様のものが利用可能であるので、出力配線の共通化で電波障害を受ける影響が同じになる。加速度センサの仕様によって電波障害の程度が変化することに注意を払う必要を無くすことができる。
以下、添付した図面に基づいて、この発明による加速度センサの実装構造の実施例を説明する。図1はこの発明による加速度センサの実装構造の一例を説明する説明図であり、図2はこの発明による加速度センサの実装構造に用いられる1方向加速度センサのプリント基板の一例を示す平面図、図3はこの発明による加速度センサの実装構造に用いられる2方向加速度センサのプリント基板の一例を示す平面図、図4は加速度センサの実装構造の概要を示す図である。
図1に示す加速度センサの実装構造の実施例において、図1(a)は1方向加速度センサと2方向加速度センサを仮想上、重ねて示す説明図であり、図1(b)は図1(a)に示す1方向加速度センサと2方向加速度センサに対応したプリント基板における電極位置の仮想上の重なり状況を説明する説明図である。
図1(a)には、1方向加速度センサ1と2方向加速度センサ2が同仕様のプリント基板上にそれぞれ横置きに実装された場合において、1方向加速度センサ1と2方向加速度センサ2のみをそれぞれ取り出して、プリント基板に対する相対位置を同じに維持した状態で置いたときの両者の配置関係が示されている。図1(b)には、このときの1方向加速度センサ1と2方向加速度センサ2の各ピンが接続されるプリント基板のランド配列の位置が仮想上、重ねて示されている。
図1(a)及び図1(b)から解るように、1方向加速度センサ1の左右方向の加速度出力端子3(左上を1pinとしたときの7pin)と、2方向加速度センサ2の左右方向の加速度出力端子4(左下が1pinとしたときの5pin)とは、丸で囲ったAで示すように、重なるように配置される。即ち、両加速度センサ1,2の加速度出力端子3,4のそれぞれのプリント基板における位置は、共通している。それに合わせて、プリント基板上の1方向加速度センサ1のためのランド配列11と、2方向加速度センサ2のためのランド配列21においても、加速度出力端子3,4が接続される該当するランドの位置は丸で囲ったAで示すように共通している。
図2は1方向加速度センサが実装されるプリント基板10を示す平面図である。また、図3は2方向加速度センサが実装されるプリント基板20を示す平面図である。図1の場合に対応して、プリント基板10,20には両者のランド(加速度センサをハンダ接合するための電極)を配置することになる。プリント基板10,20には、それぞれ加速度センサ1,2のリードがはんだ接合されるランド配列11,21が設けられている。プリント基板10,20を製造するときは、それぞれ対応したランド配列11,21が形成されるようなフィルムを用いて製作される。
図2に示すように、ランド12には1方向加速度センサ1の左右方向の加速度出力端子3がはんだ接合される。図3に示すように、ランド22には2方向加速度センサ2の左右方向の加速度出力端子4がはんだ接合される。プリント基板10,20において、ランド12,22を含む適宜個数のランドは適宜の配線パターン13,14,15;23,24,25によって下層の基板に接続される。図4(a)及び(b)に加速度センサの実装構造の概要を示すように、プリント基板10(図4(a)),プリント基板20(図4(b))にそれぞれ1方向加速度センサ1と2方向加速度センサ2とが実装されている状態が示されている。
上記したように、加速度出力端子3と加速度出力端子4の位置は、同じ仕様のプリント基板10,20においてそれぞれプリント基板10,20において同じ位置を占める。図2及び図3から解るように、プリント基板10とプリント基板20は、加速度センサにはんだ付けされるランド配列11,21以外の構造は共通である。このように、多層基板から成るプリント基板10,20の表面層(加速度センサ1,2の実装面)のみを変更することで、一つのプリント基板配線で対応可能である。この配線パターン13〜15;23〜25よりも先の配線及び部品配置は、プリント基板10,20について共通にすることができるので、電波障害の影響が加速度センサの型式に依ることなく同じになり、影響の度合いに応じた変更に注意する必要がなくなる。
1 1方向加速度センサ 2 2方向加速度センサ
3 加速度出力端子 4 加速度出力端子
10 プリント基板 11 ランド配列
13,14,15 配線パターン
20 プリント基板 21 ランド配列
23,24,25 配線パターン
3 加速度出力端子 4 加速度出力端子
10 プリント基板 11 ランド配列
13,14,15 配線パターン
20 プリント基板 21 ランド配列
23,24,25 配線パターン
Claims (3)
- 型式の異なる複数の加速度センサが当該加速度センサの型式に合わせて用意されるプリント基板に設けられたランドに接続される加速度センサの実装構造において、
前記加速度センサの出力端子が接続される前記ランドの位置を前記加速度センサの型式に関わらず共通としたことから成る加速度センサの実装構造。 - 前記加速度センサの型式は、検出する加速度の方向が1方向である1方向加速度センサと、検出する加速度の方向が直交する2方向である2方向加速度センサであることからなる請求項1に記載の加速度センサの実装構造。
- 前記プリント基板は多層基板から成り、前記加速度センサが実装される基板であって前記ランドの配列及び配線パターンが前記加速度センサの型式に応じて定められる表層基板を除いて、同一の基板構成を備えていることから成る請求項1又は2に記載の加速度センサの実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008074178A JP2009231489A (ja) | 2008-03-21 | 2008-03-21 | 加速度センサの実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008074178A JP2009231489A (ja) | 2008-03-21 | 2008-03-21 | 加速度センサの実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009231489A true JP2009231489A (ja) | 2009-10-08 |
Family
ID=41246572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008074178A Pending JP2009231489A (ja) | 2008-03-21 | 2008-03-21 | 加速度センサの実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009231489A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014517532A (ja) * | 2011-06-06 | 2014-07-17 | インテル コーポレイション | 選択的パッケージ機能のためのマイクロエレクトロニクス基板 |
-
2008
- 2008-03-21 JP JP2008074178A patent/JP2009231489A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014517532A (ja) * | 2011-06-06 | 2014-07-17 | インテル コーポレイション | 選択的パッケージ機能のためのマイクロエレクトロニクス基板 |
US9961769B2 (en) | 2011-06-06 | 2018-05-01 | Intel Corporation | Microelectronic substrate for alternate package functionality |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070075432A1 (en) | Printed circuit board with differential pair arrangement | |
US7738259B2 (en) | Shared via decoupling for area arrays components | |
US9024426B2 (en) | Semiconductor device and method of manufacturing the same | |
US20080179649A1 (en) | Mounting structures for integrated circuit modules | |
US20080130255A1 (en) | Printed circuit board | |
US20110291978A1 (en) | Touch Display Panel and Manufacturing Method Thereof | |
JP2009038112A (ja) | プリント配線板構造および電子機器 | |
JP2007129185A (ja) | 半導体メモリモジュール | |
JP2009158856A5 (ja) | ||
JP4671470B2 (ja) | 有機ランド・グリッド・アレイ・パッケージ、基板、有機基板、集積回路パッケージ及び回路アセンブリ | |
JP5337042B2 (ja) | 回路基板および電子デバイス | |
JP2009231489A (ja) | 加速度センサの実装構造 | |
JP2007335618A (ja) | プリント回路基板 | |
US20130203274A1 (en) | Circuit board system | |
JP4209130B2 (ja) | 多層モジュール基板 | |
JP2005150490A (ja) | Icとプリント配線基板間のシート部品 | |
US20180170298A1 (en) | Collision detection sensor | |
US20120155046A1 (en) | Printed circuit board | |
KR100735838B1 (ko) | 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈 | |
US20080246134A1 (en) | Package-Borne Selective Enablement Stacking | |
TWI444115B (zh) | 印刷電路板和晶片系統 | |
JP2007113919A (ja) | 3軸半導体センサ | |
JP4233543B2 (ja) | 高密度電子基板の製造方法及び集合基板 | |
US20150049448A1 (en) | Semiconductor device | |
JP2008082995A (ja) | 加速度センサ |