CN216600179U - Pcb板结构 - Google Patents
Pcb板结构 Download PDFInfo
- Publication number
- CN216600179U CN216600179U CN202122032887.0U CN202122032887U CN216600179U CN 216600179 U CN216600179 U CN 216600179U CN 202122032887 U CN202122032887 U CN 202122032887U CN 216600179 U CN216600179 U CN 216600179U
- Authority
- CN
- China
- Prior art keywords
- pcb board
- row
- adjacent
- offset
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请提供PCB板结构，包括PCB板，PCB板上设有n列或m行组成的过孔，每个过孔对应设置一个焊盘，PCB板上相邻行或列的过孔错落设置，奇数行/列与偶数行或列的相邻过孔中心距的偏移量大于等于4.75mil且小于等于10.99mil。本申请实施例中偏移量太小，使信号没有完整的参考面，影响信号质量；偏移量太大，焊盘与过孔可能会造成干涉，形成短路。且本申请实施例技术方案可满足在内层增加GND/电源走线通道。
Description
技术领域
本申请涉及硬件结构领域，尤其是PCB板结构。
背景技术
内存LDPPR5封装通常采用dog bone和Via In PadFanout。使用Fanout，由于反焊盘过孔与过孔之间的间隙只有1.56mil，导致内层无法加工，且内层走线无GND参考/电源参考，影响信号质量，并且通流能力差。
发明内容
为克服相关技术中存在的问题，本申请提供了PCB板结构。
根据本申请实施例提供了PCB板结构，包括PCB板，PCB板上设有n 列或m行组成的过孔，每个过孔对应设置一个焊盘，PCB板上相邻行或列的过孔错落设置，奇数行/列与偶数行或列的相邻过孔中心距的偏移量大于等于 4.75mil且小于等于10.99mil。过孔偏移量太小，使信号没有完整的参考面，影响信号质量；偏移量太大，焊盘与过孔可能会造成干涉，形成短路。且本申请实施例技术方案可满足在内层增加GND/电源走线通道。
优选的，所有奇数列过孔相对偶数列向上或向下移动的偏移量大于等于 4.75mil且小于等于10.99mil。
优选的，所有偶数过孔列相对奇数列向上或向下移动的偏移量大于等于 4.75mil且小于等于10.99mil。
优选的，PCB板上的奇数列与偶数列相邻过孔中心距的偏移量为7.87mil。因为偏移量为7.87mil时，相邻行列之间的过孔构成等腰三角形，使PCB板的背面可设置更多的电容。此外，反焊盘过孔之间的间隙从原来的1.56mil 扩大到了5.3mil，正好实现完整的内层走线通道。
优选的，相邻两列过孔的相邻两个过孔之间设置PCB板的GND/电源走线通道。可增加内层GND/电源走线通道。
优选的，PCB板背面相邻两列焊盘的两个相邻焊盘之间设置电容。使PCB 板的背面可设置更多的电容。
优选的，电容沿列方向设置或沿行方向设置，或与行方向大致呈45°，或与列方向大致呈45°。电容方向的设置尽可能保证了PCB板的良品率。
优选的，PCB板的过孔为Fanout打孔。
优选的，PCB板规格为0.8mm*0.7mm焊盘的满阵列BGA。
本申请的实施例提供的技术方案可以包括以下有益效果：
本申请实施例中过孔偏移量太小，使信号没有完整的参考面，影响信号质量；偏移量太大，焊盘与过孔可能会造成干涉，形成短路。且本申请实施例技术方案可满足在内层增加GND/电源走线通道。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入申请中并构成本申请的一部分，示出了符合本申请的实施例，并与申请一起用于解释本申请的原理。
图1是本申请PCB板顶层示意图；
图2是现有技术PCB板顶层示意图；
图3是本申请PCB板内层示意图；
图4是现有技术PCB板内层示意图；
图5是本申请反焊盘过孔之间的间距示意图；
图6是现有技术反焊盘过孔之间的间距示意图；
图7是本申请PCB板内层GND/电源走线示意图；
图8是优化前后TDR(过孔阻抗)对比曲线；
图9是优化前后IL(信号插入损耗)对比曲线
图10是优化前后RL(信号回波损耗)对比曲线；
图11是优化前后串扰信号对比曲线。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
为了解决背景技术中存在的问题，本申请实施例提供了PCB板结构，包括PCB板，PCB板上若干个过孔，过孔在PCB板呈n(n＝1，2，…正整数) 列或m(m＝1，2，…正整数)行排列，每个过孔对应一个焊盘。且相邻行或相邻列过孔错落设置。奇数行/列过孔与偶数行或列过孔的中心距的偏移量大于等于4.75mil且小于等于10.99mil，如图1-图2和图3-图4。具体来说有两种实施例。实施例一：所有奇数列相对偶数列过孔向上或向下移动的偏移量大于等于4.75mil且小于等于10.99mil。实施例二：所有偶数列相对奇数列过孔向上或向下移动的偏移量大于等于4.75mil且小于等于10.99mil。过孔偏移量太小，使信号没有完整的参考面，影响信号质量；偏移量太大，焊盘与过孔可能会造成干涉，形成短路。
作为一个优选实施例，PCB板上的奇数列与偶数列相邻过孔中心距的偏移量为7.87mil。因为偏移量为7.87mil时，相邻行列之间的过孔构成等腰三角形，使PCB板的背面可设置更多的电容。此外，反焊盘过孔之间的间隙从原来的1.56mil扩大到了5.3mil，如图5-图6，正好完整的内层走线，且因为保留有足够的间隙，过孔与焊盘之间不易造成干涉，保证信号质量。因为过孔构成了等腰三角形，PCB板背面相邻两列过孔的两个相邻过孔之间设置电容。如此在相同规格的PCB板情况下，可设置更多的电容。这里的电容主要是滤波电容。电容沿列方向设置或沿行方向设置，或与行方向呈大致45°，或与列方向大致呈45°。这样能尽可能地保证PCB板的良品率。本申请中提到的反焊盘指的是负片中铜皮与焊盘的距离，是针对通孔器件引脚与内层平面层连接时而提出来的概念。应用场合：为解决焊接时散热过快，当元件引脚网络与内层平面网络不同则用AnTI Pad(反焊盘)避让铜；在高速PCB 板设计中，较大的反焊盘尺寸和较低的介电常数材料可以减少电容负载，从而可以提高过孔阻抗，减小传输延时。
在相邻两列过孔的两个相邻过孔之间设置GND/电源走线通道，如图7。可增加完整的内层GND/过孔走线通道。
本申请实施例中，PCB板的过孔为Fanout打孔。使用的PCB板规格为 0.8mm*0.7mm焊盘的满阵列BGA(Ball Grid Array，球栅阵列封装。球栅阵列封装)。
本申请中1mm(毫米)*39.37＝39.37mil。
本申请实施例以频率为6.4G的BGA条件下，在TDR(过孔阻抗)、IL (信号插入损耗)、RL(信号回波损耗)和串扰信号几个维度参数来说明在优化前和优化后本申请方案的优势。具体如图8-图11，其中实现是优化前曲线，虚线是优化后曲线。图中主要比较频率在0-6.4G之前的曲线数据即可。
图8是优化前后TDR(过孔阻抗)对比曲线。目标阻抗在40ohm(欧姆) 最优，通过附图比对可以发现，优化后比优化前更接近40ohm，更加接近目标阻抗。
图9是优化前后IL(信号插入损耗)对比曲线，从图中可以明显看出，优化后的曲线比优化前的取消信号插入损耗减少。以图中表格为例，m1和 m2是频率为3.2G时的信号插入损耗数据。3.2G是奈奎斯特频点，是信号频率的一半。从表格中可以看出，优化后信号插入损耗降低了0.09db。
图10为优化前后RL(信号回波损耗)对比曲线，从图中可以看出来， 6.4G之前虚线都在实线之下，表明优化后RL(信号回波损耗)小于优化前。
图11为优化前后串扰信号对比曲线，从图中可以看出来，6.4G之前虚线都在实线之下，表明优化后串扰信号小于优化前。
从上述图8-图11可以看出，以频率为6.4G的BGA条件下，PCB板几个参数指标在优化后明显优于优化前。
上述所有实施例中所提到的有关方向性词如上、下、左、右、前、后、横、竖、左、右等都方向性的描述以对应所示附图中的方向为准。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
以上仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。
Claims (9)
1.PCB板结构，包括PCB板，所述PCB板上设有n列或m行组成的过孔，每个过孔对应设置一个焊盘，其特征在于，所述PCB板上相邻行或列的过孔错落设置，奇数行/列与偶数行或列的相邻过孔中心距的偏移量大于等于4.75mil且小于等于10.99mil。
2.根据权利要求1所述的PCB板结构，其特征在于，所述所有奇数列相对偶数列过孔向上或向下移动的偏移量大于等于4.75mil且小于等于10.99mil。
3.根据权利要求1所述的PCB板结构，其特征在于，所述所有偶数列相对奇数列过孔向上或向下移动的偏移量大于等于4.75mil且小于等于10.99mil。
4.根据权利要求2或3所述的PCB板结构，其特征在于，所述PCB板上的奇数列与偶数列相邻过孔中心距的偏移量为7.87mil。
5.根据权利要求4所述的PCB板结构，其特征在于，相邻两列过孔的相邻两个过孔之间设置PCB板的GND/电源走线通道。
6.根据权利要求4所述的PCB板结构，其特征在于，所述PCB板背面相邻两列过孔的两个相邻过孔之间设置电容。
7.根据权利要求6所述的PCB板结构，其特征在于，所述电容沿列方向设置或沿行方向设置，或与行方向大致呈45°，或与列方向大致呈45°。
8.根据权利要求5所述的PCB板结构，其特征在于，所述PCB板的过孔为Fanout打孔。
9.根据权利要求8所述的PCB板结构，其特征在于，所述PCB板规格为0.8mm*0.7mm焊盘的满阵列BGA。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122032887.0U CN216600179U (zh) | 2021-08-26 | 2021-08-26 | Pcb板结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122032887.0U CN216600179U (zh) | 2021-08-26 | 2021-08-26 | Pcb板结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216600179U true CN216600179U (zh) | 2022-05-24 |
Family
ID=81637540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202122032887.0U Active CN216600179U (zh) | 2021-08-26 | 2021-08-26 | Pcb板结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216600179U (zh) |
-
2021
- 2021-08-26 CN CN202122032887.0U patent/CN216600179U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7075185B2 (en) | Routing vias in a substrate from bypass capacitor pads | |
| US6545876B1 (en) | Technique for reducing the number of layers in a multilayer circuit board | |
| CN103814630B (zh) | 用于传输差分信号的通孔结构 | |
| JP4761524B2 (ja) | プリント配線板及びプリント回路板 | |
| US20180184524A1 (en) | Mixed ball grid array pitch for integrated circuit package | |
| US11887923B2 (en) | Wiring design method, wiring structure, and flip chip | |
| US7738259B2 (en) | Shared via decoupling for area arrays components | |
| US11903121B2 (en) | Printed circuit board design for high speed application | |
| KR20030076404A (ko) | 다층 회로기판에서 층수를 줄이는 기술 | |
| CN113573463B (zh) | 电路板 | |
| US11777257B2 (en) | Memory slot and printed circuit board and network system | |
| EP4171179A1 (en) | Printed circuit board and electronic device with printed circuit board | |
| US20030043560A1 (en) | Printed circuit board having a microelectronic semiconductor device mount area for trace routing therethrough | |
| CN209914166U (zh) | 一种阵列焊盘差分布线结构及连接器封装 | |
| CN216600179U (zh) | Pcb板结构 | |
| CN115101497B (zh) | 一种集成电路封装体、印制电路板、板卡和电子设备 | |
| US6404662B1 (en) | Rambus stakpak | |
| CN113435154B (zh) | 一种芯片及其pin出线设计方法 | |
| US20080151513A1 (en) | High-frequency PCB connections that utilize blocking capacitors between the pins | |
| US20060273468A1 (en) | Configuration for multi-layer ball grid array | |
| CN109509737B (zh) | 电子封装构件以及电路布局结构 | |
| CN100521182C (zh) | 具有高密度引脚排列的导线架封装结构 | |
| CN218514574U (zh) | Pcb板防信号串扰的bga过孔结构 | |
| CN219697987U (zh) | 一种改善安装孔接地的电路板结构 | |
| KR101124729B1 (ko) | 다층 신호라우팅 디바이스에 전자소자를 수용하는 기술 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |