KR20070057335A

KR20070057335A - 차동 엇물림 구조를 가지는 메모리 모듈 탭

Info

Publication number: KR20070057335A
Application number: KR1020050116642A
Authority: KR
Inventors: 김종훈; 최백규
Original assignee: 삼성전자주식회사
Priority date: 2005-12-01
Filing date: 2005-12-01
Publication date: 2007-06-07

Abstract

본 발명에서는 차동 엇물림 구조(Differential staggered structure)를 갖는 탭(Tab)을 구비하는 반도체 메모리 모듈이 개시된다. 본 발명의 일 실시예에 따른 반도체 메모리 모듈은 인쇄 회로 기판(PCB)의 일면 가장자리의 상단에 배열되는 제1 탭들 및 그 일면 가장자리의 하단에 배열되는 제2 탭들을 구비하며, 차동 신호(Differential signal)를 위해 한 쌍으로 구성된 탭인 차동 쌍(Differential pair)이 제1 탭들 중에 포함되거나 및/또는 제2 탭들 중에 포함한다. 본 발명에 의한 메모리 모듈은 그 크기를 종래 크기로 유지시키면서도 차동 신호 전송을 가능하게 하고 또한 핀 수를 증가시킬 수 있다.

탭(Tab), 차동 신호

Description

차동 엇물림 구조를 가지는 메모리 모듈 탭{Memory module tab with differential staggered structure}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면에 대한 간단한 설명이 제공된다.

도 1은 종래의 메모리 모듈을 나타내는 도면이다.

도 2는 종래의 엇물림 구조(Staggered structure)를 가지는 탭을 나타낸 것이다.

도 3은 본 발명의 제1 실시예에 따른, 차동 쌍(Differential pair)이 상단의 제1 탭들에 배치되는 경우를 나타내는 도면이다.

도 4는 본 발명의 제2 실시예에 따른, 차동 쌍이 하단의 제2 탭들에 배치되는 경우를 나타내는 도면이다.

도 5는 본 발명의 제3 실시예에 따른, 차동 쌍이 상단의 제1 탭들과 하단의 제2 탭들 모두에 포함되어 경우를 나타내는 도면이다.

본 발명은 반도체 메모리 모듈에 관한 것으로서, 특히 차동 엇물림 구조 (Differential staggered structure)를 갖는 탭에 관한 것이다.

도 1은 종래의 메모리 모듈을 나타내는 도면이다. 이를 참조하면, 메모리 모듈(100)에는 다수개의 DRAM 등의 메모리 장치(120)들이 배열된다. 탭들(130)은 인쇄회로기판(110)의 일면 가장자리에 일정한 높이(a)와 간격(b)으로 배치되며, 그 끝부분에 도금선(Plating bar, 140)이 형성된다. 도금선(140)은 솔더 마스크 공정이 완료된 인쇄회로기판의 탭들과 패드의 금도금을 위한 전해 도금 공정 시, 전기적 연결을 위해 형성되는 부분이다.

탭들(130)은 메모리 모듈과 머더보드(Mother board) 사이의 신호와 전원을 전달시키는 역할을 한다. 메모리 모듈과 머더보드 사이의 신호 전송에 있어서, 신호 충실도(Signal integrity)를 보장하면서도 고속 동작에 유리한 차동 신호(Differential signal)가 사용되고 있다.

차동 신호는 일반적으로 고속 인터페이스와 연관된 것들을 포함하는 고속 회로에서 사용된다. 차동 신호는 한 쌍의 신호, 즉 정 신호("+" 신호) 및 부 신호("-" 신호)로 구성되는 신호이다. 차동 신호의 동작에 따르면, - 신호는 + 신호의 역이 되도록 설계된다. 하지만 이러한 차동 신호(Differential signal)를 사용하게 되면 종래의 싱글 엔드 신호(Single ended signal)에 비해 핀(Pin)수가 2배가 되어야한다.

또한 고속 신호 전송을 위해서 동작 주파수가 증가함에 따라 메모리 칩에서의 전력 소모가 증가하게 되어, 안정적 전원을 공급하기 위해서는 메모리 모듈에 공급하는 전원(Power)과 접지(Ground) 핀 역시 증가하여야 한다.

즉 동작 주파수가 증가함에 따라, 메모리 모듈의 핀 수는 차동 신호를 위해서 그리고 안정적 전원 공급을 위해서도 크게 증가하여야 한다.

도 1을 다시 참조하면, 도 1의 종래 탭 구조에서 핀 수를 증가시키기 위해서는 탭의 크기를 줄여야만 한다. 즉 탭의 크기(a)와 탭 사이의 간격(b)을 좁혀 그 수를 증가시켰으나 이에는 한계가 있다. 또한 차동 신호 전송 시에 탭에서 생기는 불연속을 보상할 수 없기 때문에 차동 신호에 적합한 구조라 할 수 없다.

도 2는 종래의 엇물림 구조(Staggered structure)를 가지는 탭을 나타낸 것이다. 탭들(200)은 인쇄회로기판(PCB)의 일면 가장자리에 일정한 높이(a)와 간격(b)으로 상단의 제1 탭들(210)과 하단의 제2 탭들(220)의 2열로 배열되는 것이 특징이다.

이 구조는 핀 수의 증가에는 도움이 되지만, 이와 같은 구조는 차동 신호를 위하여 차동 신호 쌍(Differential signal pair)을 구성하게 되면 인접 신호가 같은 열에 배치되지 못하게 되어 여전히 불연속이 야기되는 문제가 있다.

본 발명의 목적은 상기 차동 신호와 또한 안정적 전원 공급을 위해서 차동 엇물림 구조(Differential staggered structure)를 가지는 메모리 모듈 탭을 제공하는 것이다.

상기한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 메모리 모듈은 인쇄 회로 기판(PCB)의 일면 가장자리의 상단에 배열되는 제1 탭들 및 그 일 면 가장자리의 하단에 배열되는 제2 탭들을 구비하며, 차동 신호(Differential signal)를 위해 한 쌍으로 구성된 탭인 차동 쌍(Differential pair)이 상기 제1 탭들 중에 포함되거나 및/또는 상기 제2 탭들 중에 포함되는 것을 특징으로 한다.

본 발명의 다른 실시예에 따른 반도체 메모리 모듈은 상단에 배열되는 제1 탭들 중에는 차동 신호를 위해 한 쌍으로 구성된 탭인 차동 쌍(Differential pair)이 포함되고, 하단에 배열되는 제2 탭들 중에는 차동 신호의 신호 충실도(Signal integrity)를 위하여 접지에 연결되는 탭인 그라운드 가드(Ground guard)가 포함되는 것을 특징으로 한다.

본 발명의 또 다른 실시예에 따른 반도체 메모리 모듈은 상단에 배열되는 제1 탭들 중에는 차동 신호의 신호 충실도를 위하여 접지에 연결되는 탭인 그라운드 가드(Ground guard)가 포함되고, 하단에 배열되는 제2 탭들 중에는 차동 신호를 위해 한 쌍으로 구성된 탭인 차동 쌍(Differential pair)이 포함되는 것을 특징으로 한다. 이는 차동 쌍을 하부에 배치함으로서 전해 도금을 위한 도금선의 길이를 짧게 할 수 있다.

본 발명의 실시예에 따른 반도체 메모리 모듈은 상단에 배열되는 제1 탭들과 하단에 배열되는 제2 탭들 모두에, 차동 신호를 위해 한 쌍으로 구성된 탭인 차동 쌍(Differential pair)이 포함되는 것을 특징으로 한다. 이는 최대한 차동 쌍을 늘릴 수 있는 장점이 있다.

따라서 본 발명에 있어서, 차동 신호교환과 또한 안정적 전원 공급을 위해서 차동 엇물림 구조(Differential staggered structure)를 이용한 탭을 구현하여, 메 모리 모듈의 크기를 기존 크기로 유지시키면서도 차동 신호교환을 가능하게 하고 또한 핀 수를 증가시킬 수 있는 것을 특징으로 할 수 있다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 3은 본 발명의 제1 실시예에 따른, 차동 쌍(Differential pair, 312)이 상단의 제1 탭들(310)에 배치되는 경우를 나타내는 도면이다. 도 3을 참조하면, 상단에 배열되는 차동 쌍(312)은 같은 크기를 갖는 한 쌍의 탭으로 이루어진다. 또한 하단의 제2 탭들(320)에는 상단의 차동 쌍 사이사이에 그라운드 가드(Ground guard, 322)들이 배치된다.

상기 차동 쌍은 메모리 모듈과 머더보드(Mother board) 사이의 차동 신호(Differential signal)에 의한 신호교환이 가능하게 한다. 상기 그라운드 가드는 주변 다른 차동 쌍과의 신호가 결합되는 커플링(Coupling)을 최소화하기 위함이다.

도 4는 본 발명의 제2 실시예에 따른, 차동 쌍(Differential pair)이 하단의 제2 탭들(420)에 포함되는 경우를 나타내는 도면이다. 도 4를 참조하면, 같은 크기를 갖는 한 쌍의 탭으로 이루어진 차동 쌍(422)은 도 3과는 달리 하단에 배열된다. 또한 상단의 제1 탭들(410)에는 그라운드 가드(Ground guard, 412)들이 배치된다. 차동 쌍(Differential pair)을 하부에 배치함으로서 전해 도금을 위한 도금선(Plating bar, 140)의 길이를 짧게 할 수 있다. 비록 도금선의 길이가 짧다 하더라도 고주파수에서 신호를 왜곡할 수 있기 때문에 이 도금선의 효과를 최대한 억제 시킨 것이다.

상기 도 3과 상기 도 4에서 설명되어진 본 발명의 아이디어가 가지는 가장 큰 특징은, 핀 수를 증가시키면서도 차동 쌍에 야기되는 불연속을 최소화 할 수 있는 구조를 가지며 이웃한 차동 쌍 사이에 그라운드 가드를 배치함으로써 신호 충실도를 보장한다는 것이다.

도 5는 본 발명의 제3 실시예에 따른, 차동 쌍(512, 522)이 상단의 제1 탭들과 하단의 제2 탭들 모두에 포함되어 배열되는 경우를 나타내는 도면이다. 이는 다수의 차동 쌍을 사용하여야할 경우 최대한 차동 쌍을 늘릴 수 있는 장점이 있는 구조이다.

이상에서는 도면에 도시된 구체적인 실시예를 참고하여 본 발명을 설명하였으나 이는 예시적인 것에 불과하므로, 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자라면 이로부터 다양한 수정 및 변형이 가능할 것이다.

따라서 본 발명의 보호 범위는 후술하는 특허청구범위에 의하여 해석되어야 하고, 그와 동등 및 균등한 범위 내에 있는 모든 기술적 사상은 본 발명의 보호 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 설명한 바와 같이 본 발명은, 차동 신호와 또한 안정적 전원 공급 을 위해서 차동 엇물림 구조(Differential staggered structure)를 이용한 탭을 구현하여, 메모리 모듈의 크기를 기존 크기로 유지시키면서도 차동 신호(Differential signal) 송신을 가능하게 하고 또한 핀 수를 증가시키는 효과가 있다.

Claims

반도체 메모리 모듈에 있어서,

인쇄 회로 기판(PCB)의 일면 가장자리의 상단에 배열되는 제1 탭들; 및

상기 일면 가장자리의 하단에 배열되는 제2 탭들을 구비하며,

차동 신호(Differential signal)를 위해 한 쌍으로 구성된 탭인 차동 쌍(Differential pair)이 상기 제1 탭들 중에 포함되거나 및/또는 상기 제2 탭들 중에 포함되는 것을 특징으로 하는 반도체 메모리 모듈.
제1항에 있어서,

상기 제1 탭들 중에는 차동 신호를 위해 한 쌍으로 구성된 탭인 차동 쌍(Differential pair)이 포함되고, 상기 제2 탭들 중에는 차동 신호의 신호 충실도(Signal integrity)를 위하여 접지에 연결되는 탭인 그라운드 가드(Ground guard)가 포함되는 것을 특징으로 하는 반도체 메모리 모듈.
제1항에 있어서,

상기 제1 탭들 중에는 차동 신호의 신호 충실도를 위하여 접지에 연결되는 탭인 그라운드 가드(Ground guard)가 포함되고, 상기 제2 탭들 중에는 차동 신호를 위해 한 쌍으로 구성된 탭인 차동 쌍(Differential pair)이 포함되는 것을 특징으로 하는 반도체 메모리 모듈.
제1항에 있어서,

상기 제1 탭들 및 상기 제2 탭들 중에 차동 신호를 위해 한 쌍으로 구성된 탭인 차동 쌍(Differential pair)이 모두 포함되는 것을 특징으로 하는 반도체 메모리 모듈.