CN101587877A - 封装基板的结构及其制法 - Google Patents
封装基板的结构及其制法 Download PDFInfo
- Publication number
- CN101587877A CN101587877A CN 200810098569 CN200810098569A CN101587877A CN 101587877 A CN101587877 A CN 101587877A CN 200810098569 CN200810098569 CN 200810098569 CN 200810098569 A CN200810098569 A CN 200810098569A CN 101587877 A CN101587877 A CN 101587877A
- Authority
- CN
- China
- Prior art keywords
- electric connection
- layer
- welding resisting
- resisting layer
- perforates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明涉及一种封装基板的结构及其制法,其结构包括:一基板本体,其表面上具有一线路层,该线路层具有多个电性连接垫,且所述多个电性连接垫的平面形状呈扁长形状,以提高线路布局空间的灵活性;一防焊层,覆盖该基板本体上,并对应所述多个电性连接垫具有多个开孔,其中,所述多个防焊层开孔的平面形状呈扁长形状;以及一金属凸块,配置于所述多个防焊层开孔及对应的该电性连接垫上。因此应用于制作多层板的封装基板时,由于相邻电性连接垫间的空间可增加布设的线路数,故可减少多层板的线路增层结构层数,而降低制作成本。
Description
技术领域
本发明涉及一种封装基板的结构及其制法,尤指一种能增加相邻电性连接垫之间的线路数或缩小凸块间距的封装基板的结构及其制法。
背景技术
目前,半导体封装结构大多是将半导体芯片背面黏贴于基板本体的置晶侧表面后进行打线接合(wire bonding),或是将半导体芯片的主动面以覆晶接合(Flip chip)方式与基板本体的置晶侧表面电性连接,然后再于基板本体的置球侧表面植以锡球,以电性连接至如印刷电路板的外部电子装置。
图1A至图1D为现有半导体封装结构中,封装基板结构的制法剖面示意图,图2A至图2D为其对应的俯视示意图。首先,请参阅图1A及2A,提供一封装基板11,该封装基板11表面形成有一图案化金属层作为线路层12,该图案化金属层一般由一晶种层以及一位于晶种层上的铜层层叠而成。该线路层12包括有多个电性连接垫12a以及线路12b。如图2A所示,现行业界制作的封装基板表面结构中,电性连接垫12a的平面形状大多制作成圆形,并且在相邻电性连接垫12a之间形成有线路12b,以提高布线密度。然而,在图2A所示的于一定的电性连接垫间距(pad pitch)下,受限于电性连接垫12a的宽度(pad width)与制造过程对位偏移影响,相邻电性连接垫12a之间的空间只能布设有一条线路12b。
接着,参阅图1B,于封装基板11上覆盖防焊层13,再利用光刻技术(photolithography)于防焊层13中对应于所述多个电性连接垫12a形成多个防焊层开孔13a以显露所述多个电性连接垫12a。由于对位上的问题,目前防焊层开孔13a的尺寸大多小于电性连接垫12a的尺寸。再参阅图2B与图3,图3为图1B及图2B的立体示意图,现行业界制作的封装基板结构中,防焊层开孔13a的平面形状为圆形,且其尺寸略小于电性连接垫12a(以虚线表示)的尺寸。然而,受限于光刻技术的能力,该圆形防焊层开孔13a的尺寸有一定的限制,若该圆形防焊层开孔13a的开孔尺寸小于光微影技术的能力尺寸,则要显影(develop)干净即产生困难。
接着,参阅图1C,于防焊层13上依序形成一晶种层(图未示)与一图案化阻层14。该图案化阻层14对应于所述多个电性连接垫12a具有多个阻层开口14a以显露所述多个电性连接垫12a。如图2C所示,所述多个阻层开口14a的尺寸大于所述多个防焊层开孔13a的尺寸,且其平面形状为圆形。
最后,参阅图1D,利用电镀方式,于所述多个阻层开口14a中形成金属凸块15,再移除该图案化阻层14以及被该图案化阻层14覆盖的晶种层(图未示),即完成现有的封装基板结构。该金属凸块15高于该防焊层13表面且具有延伸出防焊层开孔13a外的突出部。如图2D所示,该金属凸块15的突出部的平面形状为圆形。
上述附图说明,在现有技术中,于一定的垫距下,由于受限于电性连接垫12a的尺寸,相邻电性连接垫12a之间的空间只能布设有一条线路12b。并且,受限于刻技术对圆形开孔的能力尺寸,该防焊层开孔13a的尺寸有一定的限制,亦限制金属凸块15之间的间距再缩小的可行性。
然而,随着电子产业的蓬勃发展,半导体封装结构朝向高集成度(Integration)以及微型化(Miniaturization)发展,因此,如何在有限的空间下,提高布线密度或缩小凸块间距实为业界亟待解决的课题。
发明内容
有鉴于此,本发明提供一种封装基板的结构,其电性连接垫与防焊层开孔的平面形状均呈扁长形状,以能增加相邻电性连接垫之间的线路数或缩小凸块间距,以满足高集成度以及微型化的需求。
本发明提供一种封装基板的结构,包括:一基板本体,其表面上具有一线路层,该线路层具有多个电性连接垫,且所述多个电性连接垫的平面形状呈扁长形状,以提高线路布局空间的灵活性;一防焊层,其覆盖该基板本体上,并对应所述多个电性连接垫具有多个开孔,其中,所述多个防焊层开孔的平面形状呈扁长形状;以及一金属凸块,配置于所述多个防焊层开孔及对应的该电性连接垫上,于实施例中,该金属凸块使用的材料可为铜、锡、镍、铬、钛、铜/铬合金与锡/铅合金的其中之一。
在本发明的结构中,所述多个电性连接垫的平面形状可为任何扁长形状的图形,较佳为长方形或椭圆形。
在本发明的结构中,所述多个防焊层开孔的平面形状可为任何扁长形状的图形,较佳为长方形或椭圆形。
在本发明的结构中,由于对应电性连接垫形成防焊层开孔时必须考虑对位误差,因此所述多个防焊层开孔的尺寸小于电性连接垫的尺寸为较佳的实施方式。
在本发明的结构中,该金属凸块高于该防焊层表面且具有延伸出该开孔外的突出部。所述多个金属凸块的突出部的平面形状不限定,较佳为圆形以为将来的接点提供较均匀的结合力。
在本发明的结构中,还包括至少一条设置于相邻电性连接垫之间的线路,以提高布线密度。当本发明的结构应用于多层板的封装基板时,由于相邻电性连接垫间的空间可增加布设线路数,故可减少多层板的线路增层结构层数,而降低制作成本。
另外,本发明亦提供一种封装基板结构的制法,从而能增加相邻电性连接垫间的空间可布设线路数或缩小凸块间距。本发明提供的封装基板结构的制法,其步骤包括:于一基板本体上形成一线路层,该线路层具有多个电性连接垫,且所述多个电性连接垫的平面形状呈扁长形状,以提高线路布局空间的灵活性;于该基板本体上形成一防焊层,且该防焊层形成有多个防焊层开孔,所述多个防焊层开孔对应并显露所述多个电性连接垫,且所述多个防焊层开孔的平面形状呈扁长形状;于该防焊层及所述多个电性连接垫的表面上形成一晶种层;于该防焊层上形成一阻层,且该阻层形成有多个阻层开孔,其对应并显露所述多个防焊层开孔;以电镀方式于所述多个阻层开孔及对应的所述多个防焊层开孔形成多个金属凸块;以及移除该阻层及被覆盖其下的该晶种层。
在本发明的制法中,所述多个电性连接垫的平面形状可为任何扁长形状的图形,较佳为长方形或椭圆形。
在本发明的制法中,所述多个防焊层开孔的平面形状可为任何扁长形状的图形,较佳为长方形或椭圆形。
在本发明的制法中,由于对应电性连接垫形成防焊层开孔时必须考虑对位误差,因此防焊层开孔的尺寸小于电性连接垫的尺寸为较佳的实施方式。
在本发明的制法中,该线路层还包括至少一条线路,其位于相邻电性连接垫之间,以提高布线密度,因而本发明的有益技术效果在于,应用于制作多层板的封装基板时,由于相邻电性连接垫间的空间可增加布设的线路数,故可减少多层板的线路增层结构层数,而降低制作成本。
附图说明
图1A至图1D为现有封装基板结构的制法剖面示意图。
图2A至图2D为图1A至图1D的俯视示意图。
图3为图2B的立体示意图。
图4A至图4D本发明一较佳实施例的封装基板结构的制法剖面示意图。
图5A至图5D为图4A至图4D的俯视示意图。
图6为图5B的立体示意图。
图7为本发明一较佳实施例的封装基板结构立体示意图。
图8为图7的俯视示意图。
其中,附图标记说明如下:
11,41 基板本体
12,42 线路层
12a,42a 电性连接垫
12b,42b 线路
13,43 防焊层
13a,43a 防焊层开孔
14,44 阻层
14a,44a 阻层开口
15,45 金属凸块
具体实施方式
本发明的实施例中所述多个附图均为简化的示意图。而所述多个附图标记仅显示与本发明有关的元件,其所显示的元件非为实际实施时的形式,其实际实施时的元件数目、形状等比例为一选择性的设计,且其元件布局形态可能更复杂。
实施例一
图4A至图4D为本发明一较佳实施例的封装基板结构的制法剖面示意图,图5A至图5D为其对应的俯视示意图。首先,请参阅图4A,提供一封装基板41,该封装基板41的表面形成有一图案化金属层作为线路层42。在本实施例中,该图案化金属层为由一晶种层以及一位于晶种层上的金属层堆栈而成的结构。本实施例采用的晶种层与金属层材料为铜。
请参阅图4A和图5A,该线路层42包括有多个电性连接垫42a以及线路42b,电性连接垫42a的平面形状为呈扁长形状的长方形,以提高线路布局空间的灵活性。
相较于现有的封装基板结构(参阅图2A),本实施例的电性连接垫42a的宽度比现有的电性连接垫12a宽度窄,因此,当电性连接垫42a的位置与现有相同时,相邻电性连接垫42a之间的空间比现有的宽,故可多设置一条线路42b(如图5A所示),而增加封装基板的布线密度,若相邻电性连接垫42a间的空间不需多设置一条线路,则可从布局设计上缩短相邻电性连接垫42a的间距,以此缩短随后制作的金属凸块45的间距(图未示)。
接着,参阅图4B,于封装基板41上覆盖防焊层43,再利用光刻技术于防焊层43中对应所述多个电性连接垫42a形成多个防焊层开孔43a以显露所述多个电性连接垫42a。由于对应所述多个电性连接垫42a必须考虑对位误差,故防焊层开孔43a的尺寸小于电性连接垫42a的尺寸。再参阅图5B与图6,图6为图4B的立体示意图,本实施例的结构中,防焊层开孔43a的平面形状为长方形,且其尺寸小于电性连接垫42a(图5B以虚线表示)的尺寸。
相较于现有的技术(参阅图2A),本实施例的防焊层开孔43a宽度比现有的防焊层开孔13a直径窄,而该防焊层开孔43a的长度比现有的防焊层开孔13a直径长,由于显影所用的药液较易流入扁长形的开孔中,故防焊层开孔43a的宽度可小于圆形的光刻技术能力尺寸。
接着,参阅图4C,于防焊层43上依序形成一晶种层(图中未示)与一图案化阻层44。该图案化阻层44对应所述多个电性连接垫42a具有多个阻层开口44a以显露所述多个电性连接垫42a。如图5C所示,所述多个阻层开口44a的尺寸大于所述多个防焊层开孔43a的尺寸,且其平面形状为圆形。
最后,参阅图4D,利用电镀方式,于所述多个阻层开口44a中形成金属凸块45,再移除该图案化阻层44以及其下的晶种层(图中未示),即完成本发明的封装基板结构。该金属凸块45使用的材料可为铜、锡、镍、铬、钛、铜/铬合金与锡/铅合金的其中之一,在本实施例中使用铜。该金属凸块45高于该防焊层43的表面且具有延伸出防焊层开孔43a外的突出部。如图5D所示,该金属凸块45的突出部的平面形状为圆形,可为将来形成的接点提供较均匀的结合力,该电性连接垫42a(以虚线表示)与该防焊层开孔43a(以虚线表示)的形状为长方形。由于长方形电性连接垫42a相较于现有技术,于相同的电性连接垫间距下,由于电性连接垫42a的宽度减小,即增加相邻电性连接垫42a之间的空间,故其线路布局空间的灵活性提高,因此本发明的封装基板结构可提高布线密度或缩小凸块间距,以满足高积集度以及微型化的需求。
实施例二
除了电性连接垫与防焊层开孔的平面形状为椭圆形之外,本实施例的封装基板结构与其制法均与实施例一相同。故在此不再赘述。
相对于实施例一的图4B与图5B,图7为本实施例的封装基板结构的立体示意图,包括:基板本体41、电性连接垫42a、线路42b、防焊层43与防焊层开孔43a。图8为图7的俯视图,电性连接垫42a(以虚线表示)与防焊层开孔43a的平面形状均为椭圆形。
同样的,由于电性连接垫与防焊层开孔的平面形状呈扁长形状,故可提高线路布局空间的灵活性,从而能增加相邻电性连接垫之间的线路数或缩小凸块间距,以满足高集成度以及微型化的需求。
上述实施例仅为了方便说明而举例而已,本发明所主张的权利范围应以权利要求书所界定的范围为准,而并非仅限于上述实施例。
Claims (10)
1.一种封装基板的结构,包括:
一基板本体,其表面上具有一线路层,该线路层具有多个电性连接垫,且所述多个电性连接垫的平面形状呈扁长形状,以提高线路布局空间的灵活性;
一防焊层,覆盖该基板本体上,并对应所述多个电性连接垫具有多个开孔,其中,所述多个防焊层开孔的平面形状呈扁长形状;以及
一金属凸块,配置于所述多个防焊层开孔及对应的该电性连接垫上。
2.如权利要求1所述的结构,其中,所述多个电性连接垫的平面形状为长方形或椭圆形。
3.如权利要求1所述的结构,其中,所述多个防焊层开孔的平面形状为长方形或椭圆形。
4.如权利要求1所述的结构,其中,所述多个防焊层开孔的尺寸小于所述多个电性连接垫的尺寸。
5.如权利要求1所述的结构,其中,该金属凸块高于该防焊层表面且具有延伸出该开孔外的突出部。
6.如权利要求5所述的结构,其中,所述多个金属凸块的突出部的平面形状为圆形。
7.如权利要求1所述的结构,还包括至少一条设置于相邻电性连接垫之间的线路。
8.一种封装基板结构的制法,其步骤包括:
于一基板本体上形成一线路层,该线路层具有多个电性连接垫,且所述多个电性连接垫的平面形状呈扁长形状,以提高线路布局空间的灵活性;
于该基板本体上形成一防焊层,且该防焊层形成有多个防焊层开孔,所述多个防焊层开孔对应并显露所述多个电性连接垫,且所述多个防焊层开孔的平面形状呈扁长形状;
于该防焊层及所述多个电性连接垫的表面上形成一晶种层;
于该防焊层上形成一阻层,且该阻层形成有多个阻层开孔,所述多个阻层开孔对应并显露所述多个防焊层开孔;
以电镀方式于所述多个阻层开孔及对应的所述多个防焊层开孔形成多个金属凸块;以及
移除该阻层及被覆盖其下的该晶种层。
9.如权利要求8所述的制法,其中,所述多个电性连接垫的平面形状为长方形或椭圆形。
10.如权利要求8所述的制法,其中,所述多个防焊层开孔的平面形状为长方形或椭圆形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810098569 CN101587877A (zh) | 2008-05-22 | 2008-05-22 | 封装基板的结构及其制法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810098569 CN101587877A (zh) | 2008-05-22 | 2008-05-22 | 封装基板的结构及其制法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101587877A true CN101587877A (zh) | 2009-11-25 |
Family
ID=41372032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200810098569 Pending CN101587877A (zh) | 2008-05-22 | 2008-05-22 | 封装基板的结构及其制法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101587877A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101916753A (zh) * | 2010-08-04 | 2010-12-15 | 联发软体设计(深圳)有限公司 | 用于多列四方扁平无引脚封装芯片的印刷电路板 |
US11887923B2 (en) | 2020-08-06 | 2024-01-30 | NextVPU (Shanghai) Co., Ltd. | Wiring design method, wiring structure, and flip chip |
-
2008
- 2008-05-22 CN CN 200810098569 patent/CN101587877A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101916753A (zh) * | 2010-08-04 | 2010-12-15 | 联发软体设计(深圳)有限公司 | 用于多列四方扁平无引脚封装芯片的印刷电路板 |
US11887923B2 (en) | 2020-08-06 | 2024-01-30 | NextVPU (Shanghai) Co., Ltd. | Wiring design method, wiring structure, and flip chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN211879369U (zh) | 芯片封装结构及电子设备 | |
US20140268594A1 (en) | Method of embedding a pre-assembled unit including a device into a flexible printed circuit and corresponding assembly | |
US20170164458A1 (en) | Pcb hybrid redistribution layer | |
TWI544841B (zh) | 具有整合雙佈線結構之線路板及其製作方法 | |
TWI379624B (en) | Printed circuit board and method of producing the same | |
TW200806137A (en) | Printed wiring board and method for manufacturing printed wiring board | |
TWI335653B (en) | Surface structure of package substrate and method of manufacturing the same | |
CN103178043A (zh) | 布线基板及其制造方法 | |
JP2008226945A (ja) | 半導体装置およびその製造方法 | |
TW200908269A (en) | Semiconductor chip package and method for designing the same | |
JP2008016844A (ja) | プリント基板及びその製造方法 | |
CN103839897B (zh) | 集成电路封装及制造方法 | |
KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
JP2003332377A (ja) | フリップチップボンディングのための有機基板 | |
JP2012015469A (ja) | 半導体装置用テープキャリア | |
CN107926113A (zh) | 用于芯片键合的基准标记 | |
CN101587877A (zh) | 封装基板的结构及其制法 | |
CN1560911B (zh) | 电路载板的制造方法 | |
JP2014183085A (ja) | マルチチップモジュール用基板、マルチチップモジュール用多層配線基板、マルチチップモジュール及びマルチチップ多層配線モジュール | |
KR20130033851A (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
US8354600B2 (en) | Printed wiring board and electronic device | |
JP4849859B2 (ja) | 積層回路基板及びこれを具えた携帯型電子機器 | |
US6646332B2 (en) | Semiconductor package device | |
JP5583815B1 (ja) | 多層配線基板及びその製造方法 | |
CN104932761B (zh) | 电容式触控板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20091125 |