CN115696737A - 电路板和计算设备 - Google Patents
电路板和计算设备 Download PDFInfo
- Publication number
- CN115696737A CN115696737A CN202211354634.8A CN202211354634A CN115696737A CN 115696737 A CN115696737 A CN 115696737A CN 202211354634 A CN202211354634 A CN 202211354634A CN 115696737 A CN115696737 A CN 115696737A
- Authority
- CN
- China
- Prior art keywords
- ground
- pad
- pads
- grounding
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本申请公开了一种电路板,包括多个第一组焊盘、多个第一过孔和多个第二过孔;多个第一组焊盘沿第一方向排列,每个第一组焊盘沿第二方向的相对两侧分别设有一个第一过孔与一个第二过孔,其中,第二方向与第一方向相交;第一组焊盘包括第一焊盘与第二焊盘,第一焊盘与一个第一过孔电连接,第二焊盘与一个第二过孔电连接。本申请还公开了一种计算设备。本申请能够降低PCB的加工难度,并能利用有限的PCB内层空间设计走线。
Description
技术领域
本申请涉及服务器技术领域,尤其涉及一种电路板和计算设备。
背景技术
随着CPU的演进,CPU对外引出的高速接口逐渐增多,高密连接器得到广泛应用。高密连接器的Pin焊接至PCB上的焊盘,该焊盘与PCB上的高速信号过孔电连接,该高速信号过孔与PCB的内层走线电连接。高密连接器的Pin数较多,可以传输高速信号,能够适应PCB高密度、小型化的发展趋势,满足CPU对外引出的高速接口的要求。
高密连接器的Pin数增加,Pin的间距减小,使得焊盘间距以及高速信号过孔间距减小,导致PCB的内层走线空间较为紧张。在设计PCB时,采用常规的扇出方式会增加PCB的加工难度,不易保证PCB的长期可靠性,还导致在有限的PCB内层空间内难以布局走线。
发明内容
本申请的方案提供了一种电路板和计算设备,能够降低PCB的加工难度,提升PCB的长期可靠性,并且能利用有限的PCB内层空间设计走线。
第一方面,本申请的方案提供了一种电路板,包括多个第一组焊盘、多个第一过孔和多个第二过孔;多个第一组焊盘沿第一方向排列,每个第一组焊盘沿第二方向的相对两侧分别设有一个第一过孔与一个第二过孔,其中,第二方向与第一方向相交;第一组焊盘包括第一焊盘与第二焊盘,第一焊盘与一个第一过孔电连接,第二焊盘与一个第二过孔电连接。
本方案中,第一组焊盘为信号焊盘,第一过孔和第二过孔均为信号过孔。电路板内的一对内层走线可以分别与第一过孔和第二过孔电连接。由于第一过孔与第二过孔分别位于第一组焊盘的相对两侧,使得过孔在第一方向上排列的较为稀疏,便于一对内层走线从其间穿过,因此能够为第二排的内层走线留出足够的布线空间,从而使得内层走线的布线能够适应焊盘密度较大的场景。另外,通过使第二排的信号过孔分布在信号焊盘的两侧,能够增大过孔的纵向间距,避免纵向间距过小导致现有的电路板制造工艺难以加工,便于采用现有工艺制造出具有较高可靠性的电路板。
在第一方面的一种实现方式中,电路板还包括多个第二组焊盘,多个第二组焊盘沿第一方向排列,每个第二组焊盘包括第三焊盘与第三焊盘;每个第二组焊盘背向第一组焊盘的一侧设有一个第三过孔与一个第四过孔,第三焊盘与一个第三过孔电连接,第四焊盘与一个第四过孔电连接。
本方案中,第二组焊盘为信号焊盘,第三过孔和第四过孔均为信号过孔。通过设计第二组焊盘,能够增加焊盘密度,使得电路板能够适用于高密连接器。而在焊盘密度较大的情况下,本方案能够为第二排的内层走线留出足够的布线空间,并降低PCB的加工难度,提升PCB的长期可靠性。
在第一方面的一种实现方式中,第三过孔与第四过孔沿第二方向排列。
本方案中,通过将第四过孔与第三过孔沿第二方向排列,使得在过孔在第二方向上的排列较为稀疏,便于一对内层走线从第四过孔与第三过孔之间穿过。因此,本方案能够为第二排的内层走线留出足够的布线空间,从而使得内层走线的布线能够适应焊盘密度较大的场景。
在第一方面的一种实现方式中,电路板还包括多个第一接地焊盘、多个第二接地焊盘和多个接地过孔;每个第一接地焊盘与接地过孔电连接,每个第二接地焊盘与接地过孔电连接;每个第一组焊盘位于一个第一接地焊盘与一个第二接地焊盘之间,第一接地焊盘、第一组焊盘及第二接地焊盘沿第一方向排列;多个接地过孔中的至少一个位于第一过孔远离第一组焊盘的一侧;多个接地过孔中的至少一个位于第二过孔远离第一组焊盘的一侧。
本方案中,通过设置多个接地焊盘与多个接地过孔,能够实现信号回地。并且,由于接地焊盘与接地过孔均位于信号焊盘及信号过孔(二者所在区域可以称为信号区域)的外侧,能够对信号区域进行隔离,提升信号的抗干扰性。
在第一方面的一种实现方式中,接地过孔包括第一接地过孔和第二接地过孔,第一接地过孔和第二接地过孔电连接;每个第一接地焊盘沿第二方向的相对两侧各设有一个第一接地过孔,第一接地焊盘与其相对两侧的第一接地过孔电连接;每个第二接地焊盘沿第二方向的相对两侧各设有一个第一接地过孔,第二接地焊盘与其相对两侧的第一接地过孔电连接;每个第一组焊盘沿第二方向的相对两侧各设有一个第二接地过孔,与每个第一组焊盘电连接的第一过孔和第二过孔,位于第一组焊盘的相对两侧的第二接地过孔之间。
本方案中,第一接地过孔可用于将信号回地,第一接地过孔与第二接地过孔可用于对信号区域进行隔离。通过接地焊盘与接地过孔可以围在信号区域的外周,能够极大改善相邻的信号区域之间的串扰,从而极大提升信号的抗干扰性。
在第一方面的一种实现方式中,电路板还包括多个第三接地焊盘、多个第四接地焊盘和多个接地过孔;每个第三接地焊盘与接地过孔电连接,每个第四接地焊盘与接地过孔电连接;每个第二组焊盘位于一个第三接地焊盘与一个第四接地焊盘之间,第三接地焊盘、第二组焊盘及第四接地焊盘沿第一方向排列;多个接地过孔中的至少一个位于第二组焊盘靠近第一组焊盘的一侧;多个接地过孔中的至少一个位于第三过孔及第四过孔远离第二组焊盘的一侧。
本方案中,通过设置多个接地焊盘与多个接地过孔,能够实现信号回地。并且,由于接地焊盘与接地过孔均位于信号焊盘及信号过孔(二者所在区域可以称为信号区域)的外侧,能够对信号区域进行隔离,提升信号的抗干扰性。
在第一方面的一种实现方式中,接地过孔包括第一接地过孔、第二接地过孔和第三接地过孔,第一接地过孔、第二接地过孔和第三接地过孔电连接;每个第三接地焊盘沿第二方向靠近第一接地焊盘的一侧设有一个第一接地过孔;每个第三接地焊盘沿第二方向远离第一接地焊盘的一侧设有一个第一接地孔和一个第三接地孔,其中,第一接地孔位于第三接地焊盘和第三接地孔之间;第三接地焊盘与第一接地过孔电连接,第一接地过孔与第三接地过孔电连接;每个第四接地焊盘沿第二方向靠近第一接地焊盘的一侧设有一个第一接地过孔;每个第四接地焊盘沿第二方向远离第一接地焊盘的一侧设有一个第一接地孔和一个第三接地孔,其中,第一接地孔位于第四接地焊盘和第三接地孔之间;第四接地焊盘与第一接地过孔电连接,第一接地过孔与第三接地过孔电连接;第二焊盘组靠近第一过孔或第二过孔的一侧设有一个第二接地孔;第三过孔及第四过孔远离第二组焊盘的一侧设有一个第二接地过孔。
本方案中,第一接地过孔可用于将信号回地,第一接地过孔、第二接地过孔和第三接地过孔可用于对信号区域进行隔离。通过接地焊盘与接地过孔可以围在信号区域的外周,能够极大改善相邻的信号区域之间的串扰,从而极大提升信号的抗干扰性。
在第一方面的一种实现方式中,电路板还包括多个第一连接线和多个第二连接线;第一焊盘通过第一连接线与第一过孔连接电连接;第二焊盘通过第二连接线与第二过孔电连接。
本方案中,连接线可用于实现引脚的扇出,连接线也可称为扇出线。由于第一过孔与第二过孔分别位于第一组焊盘的相对两侧,因此两条连接线也分别朝第一组焊盘的相对两侧引出。本方案的布线设计能够降低PCB的加工难度,提升PCB的长期可靠性,并且能利用有限的PCB内层空间设计走线。
在第一方面的一种实现方式中,第一连接线与第二连接线的长度相等,第一连接线与第二连接线的宽度相等。
本方案中,连接线的长度与宽度均相等,这能保证信号的时延一致。
第二方面,本申请的方案提供了一种计算设备,计算设备包括连接器和上述任一项中的电路板;连接器包括多个差分对引脚,差分对引脚与第一焊盘组和/或第二焊盘组电连接。
本方案中,由于计算设备的电路板具有上述的布线设计,能够降低PCB的加工难度,提升PCB的长期可靠性,并且能利用有限的PCB内层空间设计走线,从而使得计算设备具有较好的可靠性与性能。
在第二方面的一种实现方式中,差分对引脚包括正极引脚或负极引脚;其中,正极引脚与第一过孔与第二过孔中的一者电连接,负极引脚与第一过孔与第二过孔中的另一者电连接;和/或,正极引脚与第三过孔与第四过孔中的一者电连接,负极引脚与第三过孔或第四过孔中的另一者电连接。
本方案中,通过将正负极引脚分别与信号过孔电连接,能够构建连接器与电路板的布线之间的高速信号路径。由于计算设备的电路板具有上述的布线设计,能够降低PCB的加工难度,提升PCB的长期可靠性,并且能利用有限的PCB内层空间设计高速信号走线,从而使得计算设备具有较好的可靠性与性能。
在第二方面的一种实现方式中,连接器还包括多个接地引脚;每个接地引脚与第一接地焊盘、第二接地焊盘、第三接地焊盘或第四接地焊盘电连接。
本方案中,通过将接地引脚与对应的接地焊盘电连接,能够构建连接器与电路板的布线之间的回地信号路径。由于计算设备的电路板具有上述的布线设计,能够改善相邻的高速信号区域之间的串扰,从而提升高速信号的抗干扰性。
附图说明
图1是本申请实施例的服务器的结构示意图;
图2a是本申请实施例的电路板组件的一种框架结构示意图;
图2b是本申请实施例的电路板组件的另一种框架结构示意图;
图2c是本申请实施例的电路板组件的另一种框架结构示意图;
图3是本申请实施例的电路板的局部区域的表面布线结构示意图;
图4是图3中的电路板的局部区域的放大结构示意图;
图5是图3中的电路板的局部区域的放大结构示意图;
图6是本申请一种实施例的布线设计示意图;
图7是本申请另一种实施例的布线设计示意图;
图8是表示本申请实施例的电路板的局部区域的表面布线与内层走线的结构示意图。
具体实施方式
为方便理解,下面先对本申请实施例所涉及的英文简写和有关技术术语进行解释和描述。
数据中心:全球协作的特定设备网络,用来在互联网基础设施上传递、加速、展示、计算、存储数据信息。数据中心包括多个服务器。
服务器(server):在网络环境下运行相应的应用软件,为网上用户提供共享信息资源和各种服务的一种高性能计算机,为终端用户提供各种共享服务以及其它方面应用。服务器可以包括中央处理器、内存、硬盘、各种总线等,具有高速的运算能力、长时间的可靠性、强大的外部数据吞吐能力。
工作站(workstation):以个人计算机和分布式网络计算为基础,面向专业应用领域,具备强大的数据运算与图形、图像处理能力,为满足工程设计、动画制作、科学研究、软件开发、金融管理、信息服务、模拟仿真等专业领域而设计开发的高性能计算机。
主板,又可以称为主机板(mainboard)、系统板(systemboard)、或母板(motherboard)。服务器中的各个部件通过主板连接,主板用于传输各种电子信号和初步处理一些外围数据。
BIOS(basic input output system,基本输入输出系统)芯片:搭载计算机的基本输入输出的程序、开机后自检程序和系统自启动程序,能够为计算机提供最底层的、最直接的硬件设置和控制。BIOS芯片还能够向作业系统提供一些系统参数。
CPU(central processing unit,中央处理器):作为信息处理系统的运算和控制核心,是信息处理、程序运行的执行单元。
DIMM(dual inline memory module,双列直插式存储模块):是一种内存条。内存条用于提供信息处理系统和软件的运行空间,还用于暂时存放CPU中的运算数据以及与硬盘等外部存储器交换的数据。CPU可通过数据总线对内存寻址,对内存进行读写操作。
PCH(platform controller hub,桥片),也可以称为南桥芯片。南桥芯片用于处理低速信号,通过北桥芯片与CPU联系。北桥芯片靠近CPU设置,主要负责控制AGP(accelerated graphics port,加速图形端口)显卡、内存与CPU之间的数据交换;南桥芯片靠近PCI(peripheral component interconnect,外围组件互连)槽设置,主要负责软驱、硬盘、键盘以及附加卡的数据交换。南桥芯片和北桥芯片通过PCI总线连接,组成一种主板芯片组架构。
BMC(baseboard management controller,基板管理控制器),用于在机器未开机的状态下,对机器进行固件升级、查看机器设备等操作。
BMC和PCH之间传输管理类信号,比如IPMI(intelligent platform managementinterface,智能平台管理接口)信号、USB(universal serial bus,通用串行总线)信号、VGA(video graphics array,视频图形阵列)信号等。BMC和PCH能够实现上下电、日志获取、图像显示、虚拟媒体等功能。
PCIe(peripheral component interconnect express,外围组件快速互连):是一种高速串行计算机扩展总线标准,用于实现高速串行点对点、双通道、高带宽传输。PCIe主要支持主动电源管理,错误报告,端对端的可靠性传输以及热插拔等功能。PCIe是一个多层协议,涉及对话层,数据交换层和物理层。
PCIe卡:符合PCIe标准的卡。可以使用HHHL(halfheighthalflength,半高半长)、FHHL(fullheighthalflength,全高半长)及FHFL(fullheightfulllength,全高全长)来描述PCIe卡的物理尺寸。其中,“半长”表示小于或等于167.65mm;“全长”表示小于或等于312.00mm;“半高”表示小于或等于68.9mm;“全高”表示小于或等于111.15mm。
GPU(graph ics process i ng un it,图形处理器):用于实现图像和图形相关运算工作的微处理器。
GPU卡:也可以称为显卡,可以包括GPU、显存、电路板、BIOS固件以及散热器等部件。
IB(infiniband,无限带宽):是用于高性能计算的计算机网络通信标准,具有极高的吞吐量和极低的延迟,用于计算机与计算机之间的数据互连。IB也可以用于服务器与服务器,服务器和存储设备(比如直接存储附件)以及服务器和网络(比如局域网,广域网和互联网)之间的通信。
IB卡:符合IB标准的卡。
网卡:可以用于实现服务器和网络之间通信的部件。
RAID(redundant arrays of independent disks,独立磁盘冗余阵列):是一种把相同的数据存储在多个硬盘的不同的地方的方法。通过把数据放在多个硬盘上,I/O处理能以平衡的方式交叠,改良I/O性能,从而提升数据读取效率,并实现对数据的冗余保护。
RAID卡:用于实现RAID方法的部件。
HBA(host bus adapter,主机总线适配器):用于在服务器和存储装置间提供I/O处理和物理连接的电路板或集成电路适配器。
电源供应单元(powersupplyunit,PSU):也可以称为电源供应器,是一种电能转换类的电源(有别于电池供电类的电源),用于将标准交流电转成低压稳定的直流电,并将直流电提供给其它的器件使用。
I/O(input/output,输入/输出):通常指数据在服务器的内部信息处理系统和外部设备之间的输入和输出。
I/O接口:用于实现外部设备与服务器的内部信息处理系统的连接。
串口(serial interface):也可以称为串行接口、串行通信接口或串行通讯接口,是采用串行通信方式的扩展接口。
网口:也可以称为网络接口,指网络设备与以太网连接的各种接口。常见的网口类型有RJ(registered jack)-45接口,RJ-11接口,FC(ferrule connector)光纤接头,SC(square connector)光纤接口,ST(stab&twist)光纤接口,FDDI(fiber distributed datainterface,光纤分布式数据接口),AUI(attachment unit interface,连接单元接口),BNC(bayonet nut connector,刺刀螺母连接器)接口等。
下面结合本申请实施例中的附图对本申请实施例进行描述。其中,在本申请实施例的描述中,除非另有说明,“多个”是指两个及以上。术语“第一”、“第二”等用词仅用于描述目的,而不能理解为暗示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
此外,本文中的“连接”应做广义理解,例如,“连接”可以是可拆卸地连接,也可以是不可拆卸地连接;可以是直接连接,也可以通过中间媒介间接连接。本文中的“固定”也应做广义理解,例如,“固定”可以是直接固定,也可以通过中间媒介间接固定。
再者,本申请实施例中所提到的方位用语,例如,“前”、“后”、“左”、“右”、“顶”、“底”等,仅是参考附图的方向,因此,使用的方位用语是为了更好、更清楚地说明及理解本申请实施例,而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请实施例的限制。
本申请实施例提供了一种计算设备,包括但不限于交换机、路由器、微型计算机、网络传送设备、数据中心、工作站、服务器等。下文将以服务器为例进行说明。
如图1所示,本申请实施例的服务器1可以包括机箱2,机箱2内可安装主板与功能部件。
其中,主板具有电连接与承载功能部件的功能,各个功能部件均可通过主板传输信号,实现通信连接。主板可以搭载电路系统。该电路系统可以包括CPU、BIOS芯片、I/O控制芯片、键盘和面板控制开关接口、指示灯插接件、扩充插槽、主板及插卡的直流电源供电接插件等元件中的任意一种或多种。主板可以通过该电路系统实现对系统内存、存储设备和其他I/O设备的控制。
其中,该功能部件可以包括但不限于DIMM、PCH、BMC、PCIe卡、PSU、I/O接口等。其中,示意性的,PCIe卡可以包括RAID卡、网卡、HBA、IB卡、GPU卡等。
本实施例中,根据产品需要,服务器1可以具有比上文所述更多的或者更少的功能部件。各种功能部件可以在包括一个或多个信号处理和/或专用集成电路在内的硬件、软件,或硬件和软件的组合中实现。
本实施例中,机箱2内可以安装电路板组件,该电路板组件可以包括电路板及焊接在电路板上的连接器。
本实施例中,该电路板可以是布置有CPU的主板。在其他实施例中,该电路板上可以不布置CPU,该电路板组件可以包括但不限于板卡或者背板等。
一种实施例中,连接器可以是引脚密度较大的高速连接器,可以将其称为高密连接器。该连接器可以包括呈矩阵排列的多个端子,端子可以包括第一信号端子、第二信号端子和接地端子。第一信号端子与第二信号端子中的一个可以是正极信号端子,另一个为负极信号端子。端子形成的矩阵可以具有多排(排可以指矩阵的列或者行),例如三排及以上。在矩阵的每一排中,正极信号端子与负极信号端子间隔相邻,二者可以构成一个差分对,二者可以分别传输差分信号中的正信号与负信号。每个差分对的相对两侧,可以各有一个接地端子,同一排中相邻的两个差分对可以共用一个接地端子。也即每一排中,各个端子可以按照如下次序依次排列:接地端子-第一信号端子-第二信号端子-接地端子-第一信号端子-第二信号端子-接地端子……该连接器的端子具有用于焊接至电路板的引脚。其中,第一信号端子的引脚可以称为第一引脚(可以是正极引脚或者负极引脚),第二信号端子的引脚可以称为第二引脚(可以是负极引脚或者正极引脚),接地端子的引脚可以称为接地引脚。
一种实施例中,连接器可传输高速差分信号,例如PCIe信号、USB信号等串行总线信号。该连接器所传输的高速信号的速率可以为5Gbps或者10Gbps以上(例如32Gbps)。
另一种实施例中,连接器可以是除高速连接器以外的其他任意合适的连接器。示意性的,该连接器可以包括呈矩阵排列的多个端子,端子可以包括第一信号端子、第二信号端子和接地端子。在矩阵的每一排(“排”可以指矩阵的列或者行)中,各个端子可以按照如下次序依次排列:接地端子-第一信号端子-第二信号端子-接地端子-第一信号端子-第二信号端子-接地端子……与高速连接器不同的是,本实施方式中的连接器的第一信号端子与第二信号端子不形成差分对,二者不是分别传输差分信号中的正信号与负信号。该连接器的端子具有用于焊接至电路板的引脚。其中,第一信号端子的引脚可以称为第一引脚,第二信号端子的引脚可以称为第二引脚,接地端子的引脚可以称为接地引脚。
图2a-图2b以俯视图的方式示意了本申请实施例中的电路板组件的应用场景图,图中以该电路板是主板为例。可以理解的是,下文所述的应用场景仅仅是一种举例,并非是对本申请实施例的限定。
如图2a所示,一种实施例中,电路板组件3可以包括电路板31,以及布置在电路板31上的CPU 32、连接器33和板卡34。其中,CPU 32可通过电路板31的内层走线3a,与电路板31的信号过孔3b电气连接。连接器33可以焊接至电路板31,连接器33可以通过连接线3c与信号过孔3b电气连接。板卡34可以通过自身的连接器341与连接器33插接。由此,信号可以在板卡34与CPU32之间传输,实现板卡34与CPU32的通信。
如图2b所示,另一种实施例中,电路板组件4可以包括电路板41,以及布置在电路板41上的CPU 42、连接器43、连接器44和板卡45。其中,CPU 42可通过电路板41的内层走线4a,与电路板41的信号过孔4b电气连接。连接器43与连接器44均可以焊接至电路板41,连接器43可以通过连接线4c与信号过孔4b电气连接,连接器43还可以通过线缆46与连接器44电气连接。板卡45可以通过自身的连接器451与连接器44插接。由此,信号可以在板卡45与CPU42之间传输,实现板卡45与CPU42的通信。本实施例中,CPU42与板卡45之间可以设计两级连接器的信号传输架构。
如图2c所示,另一种实施例中,电路板组件5可以包括电路板51,以及布置在电路板51上的CPU 52、连接器53、连接器54、连接器55和板卡56。其中,CPU 52可通过电路板51的内层走线5a,与电路板51的信号过孔5h电气连接。连接器53、连接器54和连接器55均可以焊接至电路板51,连接器53可以通过连接线5b与信号过孔5h电气连接,连接器53还可以通过线缆57与连接器54电气连接。连接器54可通过连接线5c与信号过孔5g电气连接。信号过孔5g可通过电路板51的内层走线5d与信号过孔5f电气连接。连接器55可通过连接线5e与信号过孔5f电气连接。板卡56可以通过自身的连接器561与连接器55插接。由此,信号可以在板卡56与CPU52之间传输,实现板卡56与CPU52的通信。本实施例中,CPU52与板卡56之间可以设计三级连接器的信号传输架构。
下面将详细说明本申请实施例的电路板的设计,其中以该电路板上布置高速连接器为例。
图3以俯视视角示意了一种实施例中的电路板6的局部区域的表面布线设计。电路板6采用了表贴式设计,即电路板6的表面设有焊盘,使得连接器可以通过表面贴装技术(surface mounted technology,SMT)焊接至焊盘。
如图3所示,示意性的,电路板6的外表面可以设有四排焊盘(在图3中,一排可以是一个纵列。焊盘使用方形表示),每一排均可以包括多个焊盘,四排焊盘可以排列成矩阵。该矩阵具有纵向与横向,可以将纵向称为第一方向,将横向称为第二方向,显然第一方向与第二方向正交。在其他实施例中,电路板上的焊盘可以不限于形成标准的矩阵,而是可以根据需要按照一定形式排列形成阵列。对于此种阵列,同样可以定义第一方向与第二方向,该第一方向与该第二方向相交(可以不垂直)。下文将以电路板上的焊盘形成矩阵为例进行描述。
如图3所示,可以将该矩阵的最外侧两排分别称为第一排与第三排,将第一排与第三排之间的两排称为第二排,也即第二排为该矩阵的内排。在其他实施例中,该矩阵可以不限于为四排,例如还可以是三排或者五排以上,第一排、第二排及第三排的含义同上。
如图3所示,矩阵中的每一排均可以包括多组焊盘S与多个接地焊盘G。其中,焊盘S是信号焊盘,可以与连接器的信号端子焊接,例如可用于传输差分信号。接地焊盘G可以与连接器的接地端子焊接,可用于传输地信号。
如图3所示,相邻的两组焊盘S可以被一个接地焊盘G隔开,每组焊盘S均可以位于两个接地焊盘G之间。
如图3所示,对于第二排而言,每组焊盘S可以包括第一焊盘62与第二焊盘63,第一焊盘62例如可与差分对的第一引脚焊接,第二焊盘63例如可与差分对的第二引脚焊接。接地焊盘G可与接地引脚焊接。与第一焊盘62相邻的接地焊盘G可以称为第一接地焊盘61,与第二焊盘63相邻的接地焊盘G可以称为第二接地焊盘64。
如图3所示,对于第一排和第三排而言,每组焊盘S可以包括第三焊盘92与第四焊盘93,第三焊盘92例如可与差分对的第一引脚焊接,第四焊盘93例如可与差分对的第二引脚焊接。接地焊盘G可与接地引脚焊接。与第三焊盘92相邻的接地焊盘G可以称为第三接地焊盘91,与第四焊盘93相邻的接地焊盘G可以称为第四接地焊盘94。
如图3所示,第一排至第三排的焊盘可以大致为长方形,长方形设计能够合理利用电路板6的有限的布局空间,也可以增大焊盘面积,有利于保证焊盘与引脚的连接强度。可以理解的是,这仅仅是一种举例,并非是对本申请实施例的限定。例如根据产品需要,第一排至第三排的焊盘也可以为其他形状,例如圆形。
如图3所示,第二排的焊盘S的面积可以较小,其横向尺寸可以较小;第一排与第三排的焊盘S的面积可以较大,第一排与第三排的焊盘S的横向尺寸可以较大。此种设计的优点是:当连接器焊接至电路板6时,外侧的焊盘S(即第一排与第三排的焊盘)与引脚容易受到冲击。而使得外侧的焊盘S的面积较大,有利于增大外侧的焊盘S与引脚的连接强度,从而减小连接器的应力与所受冲击。在其他实施例中,第一排与第三排的焊盘S的面积可以与第二排的焊盘的面积基本一致,其中,第一排与第三排的焊盘S的横向尺寸可以与第二排的焊盘S的横向尺寸基本一致。
如图3所示,为了进行区分,可以在第二排定义出多个第一组焊盘A,在第三排与第一排定义出多个第二组焊盘B,第一组焊盘A与第二组焊盘B均为一组焊盘S。在其他实施例中,第二组焊盘也可以仅分布在第三排或者第一排,并非是第三排与第一排中均有分布。
下文将先说明第二排的第一组焊盘A对应的布线设计,再说明第三排的第二组焊盘B对应的布线设计。
图4为图3中的第二排的局部结构示意图。如图4所示,每个第一组焊盘A附近一定距离处均可以设置两个信号过孔,可分别称为第一过孔6g与第二过孔6h。第一过孔6g与第二过孔6h可分别位于第一组焊盘A的相对两侧。第一过孔6g与第一焊盘62或者第二焊盘63的最小间距(该间距指过孔的边缘到焊盘的边缘的距离)例如可以是0.125mm。其中,第一过孔6g可通过电路板6表面的第一连接线65与第一焊盘62电气连接,第二过孔6h可通过电路板6表面的第二连接线66与第二焊盘63电气连接。由此,对于第二排而言,第一连接线65与第二连接线66可分别从第一组焊盘A的相对两侧引出。
本实施例中,第一组焊盘A的外侧可以设置至少两个接地过孔,接地过孔与接地焊盘可以将焊盘围起来。下面将进行详细说明。
参考图4所示,第一接地焊盘61的相对两侧可以分别设置第一接地过孔6a与第一接地过孔6b,第一接地过孔6a与第一接地过孔6b可以大致沿着矩阵的横向排列。第一接地焊盘61与第一接地过孔6a、第一接地过孔6b可以近似在一条直线上,第一接地焊盘61与第一接地过孔6a、第一接地过孔6b的间距可以基本相同。示意性的,第一接地焊盘61与第一接地过孔6a或者第一接地过孔6b的最小间距(该间距指焊盘的边缘到过孔的边缘的距离)可以为0.125mm;第一接地焊盘61与第一接地过孔6a或者第一接地过孔6b的最大间距可以不超过横向上相邻两个第一接地焊盘61的间距(该间距指两个第一接地焊盘61的边缘的距离),例如该最大间距可以不超过1.92mm。第一接地焊盘61与第一接地过孔6a以及第一接地过孔6b,均可以通过电路板6的表面走线电气连接。
参考图4所示,第二接地焊盘64的相对两侧可以分别设置第一接地过孔6d与第一接地过孔6e,第一接地过孔6d与第一接地过孔6e可以大致沿着矩阵的横向排列。第二接地焊盘64与第一接地过孔6d、第一接地过孔6e可以近似在一条直线上,第二接地焊盘64与第一接地过孔6d、第一接地过孔6e的间距可以基本相同。第二接地焊盘64与第一接地过孔6d以及第一接地过孔6e,均可以通过电路板6的表面走线电气连接。
如图4所示,第一组焊盘A的相对两侧还可以设置第二接地过孔6c与第二接地过孔6f。第二接地过孔6c与第二接地过孔6f可以大致沿着矩阵的横向排列,而第一接地焊盘61与第二接地焊盘64可以大致沿着矩阵的纵向排列,因此第二接地过孔6c与第二接地过孔6f的连线,可与第一接地焊盘61与第二接地焊盘64的连线相交。
示意性的,上文所述的两个第二接地过孔可以对称分布。
上述的所有第一接地过孔与所有第二接地过孔,均可以与电路板6内层的接地面电气连接。
如图4所示,示意性的,对于每个第一组焊盘A而言,第二接地过孔、第一接地过孔和接地焊盘可以连成六边形(如图4中的虚线框所示。该六边形在电路板上并不显示,仅在图中示意),例如六边形P1、六边形P2和六边形P3。其中,第一接地过孔与第二接地过孔可以位于六边形的顶点处,接地焊盘可以位于六边形的边上。六边形将第一组焊盘A、第一连接线65、第一过孔6g、第二连接线66、第二过孔6h包围在内。
如图4所示,相邻的六边形可以共用顶点,或者共用顶点和共用边。例如,六边形P1与六边形P2可以共用顶点(该顶点对应第二接地过孔6c)。六边形P2与六边形P3可以共用顶点(该顶点对应第一接地过孔6e与第一接地过孔6d)和共用边(该边对应第二接地焊盘64)。共用是一种集约化设计,能够适应电路板6的有限布局空间,有利于减小电路板6的面积。相应的,有利于减小连接器的体积。
如图4所示,示意性的,相邻的第一接地过孔与第二接地过孔之间(例如第一接地过孔6b与第二接地过孔6i之间,或者第一接地过孔6d与第二接地过孔6i之间)的第一间距D1可以为1.0mm。相邻的信号过孔与第二接地过孔之间(例如第二过孔6h与第二接地过孔6c)的第二间距D2(指过孔的中心距)可以在0.6mm-1.5mm之间,例如第二间距D2可以为0.87mm。
图5为图3中的第三排的局部结构示意图。如图5所示,每个第二组焊盘B附近一定距离处均可以设置两个信号过孔,可分别称为第三过孔6p与第四过孔6q。第三过孔6p与第四过孔6q均可以位于第二组焊盘B背向第二排的一侧,或者第三过孔6p与第四过孔6q均可以位于第三排背向第二排的一侧。示意性的,第三过孔6p与第四过孔6q可以大致沿矩阵的横向排列。示意性的,第三过孔6p与第四过孔6q的中心距可以为0.6mm-1.5mm。
如图5所示,第三过孔6p可通过电路板6表面的第一连接线67与第一焊盘62电气连接,第四过孔6q可通过电路板6表面的第二连接线68与第二焊盘63电气连接。由此,第一连接线67与第二连接线68可分别从第二组焊盘B背向第二排的一侧引出,也即均向矩阵的外侧引出。根据布线需要,第一连接线67与第二连接线68的形状可以不一致,但是二者的长度可以一致,二者的宽度可以一致,这样可以保证差分信号时延一致。
本实施例中,与第一组焊盘A类似,第二组焊盘B的外侧也可以设置至少两个接地过孔,接地过孔与接地焊盘可以将焊盘围起来。下面将进行详细说明。
参考图5所示,每个接地焊盘(例如第三接地焊盘91或第四接地焊盘94)背向第二排的一侧,均可以设置一个第一接地过孔(例如第一接地过孔6z或第一接地过孔6n)与一个第三接地过孔(例如第三接地过孔6j或第三接地过孔6m),该第一接地过孔可位于该第三接地过孔与该接地焊盘之间,三者可以近似在一条直线上。该第一接地过孔与该接地焊盘的最小间距(指过孔的边缘到焊盘的边缘的距离)可以为0.125mm。接地焊盘与该第一接地过孔可以通过电路板6的表面走线电气连接(例如第三接地焊盘91与第一接地过孔6z可以通过电路板6的表面走线电气连接),该第一接地过孔与该第三接地过孔可以通过电路板6的表面走线电气连接(例如第一接地过孔6z与第三接地过孔6j可以通过电路板6的表面走线电气连接)。
参考图5所示,在第三过孔6p远离第二组焊盘B的一侧,且第四过孔6q远离第二组焊盘B的一侧,可以设有第二接地过孔6k。
结合图5与图4所示,第二组焊盘B朝向第二排的一侧,可以设有第一接地过孔6b与第一接地过孔6d,第一接地过孔6b可以通过电路板6的表面走线与第三接地焊盘91电气连接,第一接地过孔6d可以通过电路板6的表面走线与第四接地焊盘94电气连接。第二组焊盘B朝向第二排的一侧还可以设有第二接地过孔6i。本实施例中,第一接地过孔6b、第一接地过孔6d及第二接地过孔6i,可以为第二组焊盘B与第一组焊盘A所共用。
上述的所有第一接地过孔、所有第二接地过孔以及所有的第三接地过孔,均可以与电路板6内层的接地面电气连接。
如图5所示,示意性的,对于每个第二组焊盘B而言,第二接地过孔、第一接地过孔、第三接地过孔和接地焊盘可以连成六边形(如图5中的虚线框所示,该六边形在电路板上并不显示,仅在图中示意),例如六边形P4、六边形P5和六边形P6。其中,第二接地过孔与第三接地过孔可以位于六边形的顶点处,接地焊盘与第一接地过孔可以位于六边形的边上。六边形将第二组焊盘B、第一连接线67、第三过孔6p、第二连接线68、第四过孔6q包围在内。
如图5所示,相邻的六边形可以共用顶点和共用边。例如,六边形P4与六边形P5可以共用顶点(该顶点对应第三接地过孔6m)并共用边(该边对应第四接地焊盘94、第一接地过孔6n和第三接地过孔6m)。另外结合图5与图4所示,矩阵的同一行中的六边形可以共用顶点,例如图5中的六边形P4与图4中的六边形P2可以共用顶点(该顶点对应第二接地过孔6i)。共用是一种集约化设计,能够适应有限的电路板布局空间,有利于减小电路板6的面积。相应的,有利于减小连接器的体积。
如图5所示,示意性的,相邻的第二接地过孔之间(例如第三接地过孔6j与第二接地过孔6k之间,或者第二接地过孔6k与第三接地过孔6m之间)的第一间距D1可以最小可以为1.0mm。相邻的信号过孔与第二接地过孔之间(例如第三过孔6p与第二接地过孔6k之间)的第二间距D2(指过孔的中心距)可以在0.6mm-1.5mm之间,例如第二间距D2为0.87mm。
在第三排中,可以对每组焊盘均进行如上的布线设计(即连接线朝矩阵的外侧引出,接地焊盘与接地过孔将焊盘、连接线和信号过孔包围,第一间距与第二间距的设计等),也可以仅仅对一部分焊盘进行如上的布线设计。
上文以第三排为例,说明了矩阵的外排的布线设计。该布线设计也可以适用于第一排。
当高速连接器的引脚焊接至对应的焊盘时,高速信号可以通过信号焊盘(包括第一焊盘与第二焊盘)、连接线(包括第一连接线与第二连接线)、信号过孔(包括第一过孔与第二过孔)及电路板的内层走线传输。地信号可以通过接地焊盘(包括第一接地焊盘与第二接地焊盘)、电路板的表面走线、接地过孔(包括第一接地过孔、第二接地过孔、第三接地过孔)及接地面传输,其中,第一接地过孔可用于就近将接地焊盘与接地面电气连接。地信号起到屏蔽和隔离串扰的作用。
如上所述,接地焊盘与多个接地过孔,可以设在信号焊盘、连接线与信号过孔的外侧,例如可以围绕在信号焊盘、连接线与信号过孔的四周(例如形成上文所述的六边形)。通过此种布线设计,能够加强对高速信号区域(即信号焊盘、连接线与信号过孔所在的区域)的隔离,提升高速信号的抗干扰性,从而改善高速信号的SI问题。例如,当接地焊盘与接地过孔形成上文所述的六边形时,接地焊盘与接地过孔可将高速信号围合,这能够极大改善相邻的高速信号区域之间的串扰,从而极大提升高速信号的抗干扰性,改善高速信号的SI问题。
基于上文所述的原理可以理解,在高速信号区域的外侧设置接地焊盘与接地过孔可以起到隔离和屏蔽的作用。通过灵活设计接地过孔的数量与位置,使得接地焊盘与接地过孔不限于形成上述的六边形,同样可以实现相应程度的隔离串扰、改善SI问题的目的。下文将以第一组焊盘A为例,列举若干替代方案。可以理解的是,下文所述也适用于第二组焊盘B。
例如图6所示,在一种实施例中,第一组焊盘A的外侧可以仅设两个接地过孔(例如接地过孔7a与接地过孔7b),每个接地过孔均可以通过电路板的表面走线与两个接地焊盘(例如第一接地焊盘71与第二接地焊盘74)电气连接。该接地过孔既可用于将接地焊盘与接地面电气连接,也可用于增强隔离和屏蔽(即该接地过孔可以兼具上述实施例中的第一接地过孔与第二接地过孔的功能)。本实施例的方案,能够一定程度上隔离串扰,改善SI问题。
或者,例如图7所示,在另一种实施例中,第一组焊盘A的外侧可以仅设两个第一接地过孔(例如第一接地过孔8b与第一接地过孔8c)与一个第二接地过孔8a。其中,两个第一接地过孔可通过电路板的表面走线一一对应地与两个接地焊盘(例如第一接地焊盘81与第二接地焊盘84)电气连接;第二接地过孔8a可以位于第一组焊盘A的任一侧(例如图7所示的左侧)。本实施例的方案能够一定程度上隔离串扰,改善SI问题。
类似的,在其他实施例中,可在第一组焊盘的外侧设置其他数量的接地过孔,例如四个、五个、七个、八个等等……通过这些接地过孔,可以将接地焊盘与接地面电气连接,以及起到相应程度的隔离串扰,改善SI问题的作用。
本申请实施例中,通过使焊盘矩阵的内排(即上述的第二排)的信号过孔分布在信号焊盘的两侧,使得焊盘矩阵的外排(例如上述的第三排)的信号过孔分布在矩阵的外侧,能够在电路板的焊盘密度较大的情况下,充分利用有限布局空间设计内层走线。下面将详细说明。
图8示意了上述实施例中的电路板6的局部区域的内层走线。如图8所示,位于第二排的第一组焊盘A对应的第一过孔6g与第二过孔6h,分别位于第一组焊盘A的相对两侧。对于其中某个第一组焊盘A,电路板6的内层走线6x可以与第一过孔6g电气连接,内层走线6y可以与第二过孔6h电气连接。
如图8所示,内层走线6x与内层走线6y这一对内层走线,可以经过第二排的第二接地焊盘64所在的区域、穿过第二排的第二过孔6h与第一接地过孔6d之间以及第一接地过孔6d与第二接地过孔6i之间、经过第三排的第四接地焊盘94所在的区域、穿过第三排的第一接地过孔6n与第四过孔6q之间,并穿过第三排的第三过孔6p与第三接地过孔6m之间以及第三接地过孔6m与第二接地过孔6k之间,向第三排远离第二排的方向(或者说向矩阵的外侧)延伸。这一对内层走线可与CPU的焊盘电气连接,以将第一组焊盘A与CPU的焊盘电气连接,以便实现高速连接器与CPU之间的通信。
本实施例中,内层走线可以大致沿横向延伸。第二排的内层走线经过第三排的接地焊盘所在的区域,不易导致第二排与第三排之间产生信号串扰。
参考图8所示,对于第二排,由于第一过孔6g与第二过孔6h,分别位于第一组焊盘A的相对两侧,使得在图8中矩阵的纵向上,过孔(包括接地过孔与信号过孔,下同)排列的较为稀疏,使得第二排的第二过孔6h与第一接地过孔6d之间以及第一接地过孔6d与第二接地过孔6i之间的间距较大,便于一对内层走线从其间穿过。
参考图8所示,对于第三排,由于第四过孔6q与第三过孔6p可以沿图8中矩阵的横向排列,使得在纵向上过孔的排列较为稀疏,使得第三排的第一接地过孔6n与第四过孔6q之间、第三过孔6p与第三接地过孔6m之间,以及第三接地过孔6m与第二接地过孔6k之间的间距较大,便于一对内层走线从其间穿过。
由此可知,通过使第二排的信号过孔分布在信号焊盘的两侧,使得第三排的信号过孔分布在矩阵的外侧并沿横向排列,能够为第二排的内层走线留出足够的布线空间,从而使得内层走线的布线能够适应焊盘密度较大的场景。另外,通过使第二排的信号过孔分布在信号焊盘的两侧,能够增大过孔的纵向间距,避免纵向间距过小导致现有的电路板制造工艺难以加工,便于采用现有工艺制造出具有较高可靠性的电路板。
如图8所示,第二组焊盘B的第三过孔6p与第四过孔6q沿横向排列,二者的连线为横向线(沿图8中的横向延伸),这仅仅是一种示意。在其他实施例中,当第三排的右侧空间足够大以便布局内层走线时,第三过孔6p与第四过孔6q的连线可以与上述的横向线交叉。例如,第三过孔6p与第四过孔6q的连线可以为纵向线(沿图8中的纵向延伸)。
或者在其他实施例中,当第三排的左右两侧空间均较大以便布局内层走线时,第三过孔6p与第四过孔6q也可以分别位于第二组焊盘B的两侧。
在传统方案中,第二排的信号过孔分布在第一组焊盘的同侧,多个第一组焊盘的信号过孔大致沿图8中的纵向排列。这会使得过孔的纵向间距较小,导致第二排的内层走线无法横穿(大致沿图8中的横向穿过)。因此,传统方案导致没有足够的布线空间来布局第二排的内层走线,无法适应焊盘密度较大的场景,还导致电路板难以加工。另外在一些场景下,由于内层走线无法横穿,内层走线只能大致沿纵向延伸,这会导致部分内层走线经过信号焊盘所在区域,容易引发信号串扰。
综上所述,相较于传统方案而言,本实施例的方案可以对具有多排引脚的高密连接器实现扇出。示意性的,可以使得信号过孔的间距由原来的40mil增大到68.5mil,有利于减小信号串扰、降低加工难度、保证电路板的可靠性。本实施例的方案可以通过增加接地过孔,来有效改善因焊盘密度增加而带来的信号串扰问题。例如基于本实施例的方案,以传输32G高速信号PCIe5.0为例进行串扰仿真,在基频16GHz处,电路板内排的信号过孔的损耗为-47.98dB,外排的信号过孔的损耗为-41.64dB,两者均小于PCIe5.0规范所要求的-40dB。本实施例的方案可以通过设计接地过孔的间距,实现接地过孔之间穿过一对内层走线,提升单板的布线空间利用率。
以上描述,仅为本申请实施例的具体实施方式,但本申请实施例的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请实施例揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请实施例的保护范围之内;在不冲突的情况下,本申请实施例的实施例及实施例中的特征可以相互组合。因此,本申请实施例的保护范围应以权利要求的保护范围为准。
Claims (12)
1.一种电路板,其特征在于,
所述电路板包括多个第一组焊盘、多个第一过孔和多个第二过孔;
所述多个第一组焊盘沿第一方向排列,每个所述第一组焊盘沿第二方向的相对两侧分别设有一个所述第一过孔与一个所述第二过孔,其中,所述第二方向与所述第一方向相交;
所述第一组焊盘包括第一焊盘与第二焊盘,所述第一焊盘与一个所述第一过孔电连接,所述第二焊盘与一个所述第二过孔电连接。
2.根据权利要求1所述的电路板,其特征在于,所述电路板还包括多个第二组焊盘,所述多个第二组焊盘沿所述第一方向排列,每个所述第二组焊盘包括第三焊盘与第三焊盘;
每个所述第二组焊盘背向所述第一组焊盘的一侧设有一个所述第三过孔与一个所述第四过孔,所述第三焊盘与一个所述第三过孔电连接,所述第四焊盘与一个所述第四过孔电连接。
3.根据权利要求2所述的电路板,其特征在于,所述第三过孔与所述第四过孔沿所述第二方向排列。
4.根据权利要求1-3任一项所述的电路板,其特征在于,
所述电路板还包括多个第一接地焊盘、多个第二接地焊盘和多个接地过孔;每个所述第一接地焊盘与所述接地过孔电连接,每个所述第二接地焊盘与所述接地过孔电连接;
每个所述第一组焊盘位于一个所述第一接地焊盘与一个所述第二接地焊盘之间,所述第一接地焊盘、所述第一组焊盘及所述第二接地焊盘沿所述第一方向排列;
所述多个接地过孔中的至少一个位于所述第一过孔远离所述第一组焊盘的一侧;
所述多个接地过孔中的至少一个位于所述第二过孔远离所述第一组焊盘的一侧。
5.根据权利要求4所述的电路板,其特征在于,
所述接地过孔包括第一接地过孔和第二接地过孔,所述第一接地过孔和所述第二接地过孔电连接;
每个所述第一接地焊盘沿所述第二方向的相对两侧各设有一个所述第一接地过孔,所述第一接地焊盘与其相对两侧的所述第一接地过孔电连接;每个所述第二接地焊盘沿所述第二方向的相对两侧各设有一个所述第一接地过孔,所述第二接地焊盘与其相对两侧的所述第一接地过孔电连接;
每个所述第一组焊盘沿所述第二方向的相对两侧各设有一个所述第二接地过孔,与每个所述第一组焊盘电连接的所述第一过孔和所述第二过孔,位于所述第一组焊盘的相对两侧的所述第二接地过孔之间。
6.根据权利要求2-5任一项所述的电路板,其特征在于,
所述电路板还包括多个第三接地焊盘、多个第四接地焊盘和多个接地过孔;每个所述第三接地焊盘与所述接地过孔电连接,每个所述第四接地焊盘与所述接地过孔电连接;
每个所述第二组焊盘位于一个所述第三接地焊盘与一个所述第四接地焊盘之间,所述第三接地焊盘、所述第二组焊盘及所述第四接地焊盘沿所述第一方向排列;
所述多个接地过孔中的至少一个位于所述第二组焊盘靠近所述第一组焊盘的一侧;
所述多个接地过孔中的至少一个位于所述第三过孔及所述第四过孔远离所述第二组焊盘的一侧。
7.根据权利要求6所述的电路板,其特征在于,
所述接地过孔包括第一接地过孔、第二接地过孔和第三接地过孔,所述第一接地过孔、第二接地过孔和所述第三接地过孔电连接;
每个所述第三接地焊盘沿所述第二方向靠近所述第一接地焊盘的一侧设有一个所述第一接地过孔;每个所述第三接地焊盘沿所述第二方向远离所述第一接地焊盘的一侧设有一个所述第一接地孔和一个所述第三接地孔,其中,所述第一接地孔位于所述第三接地焊盘和所述第三接地孔之间;所述第三接地焊盘与所述第一接地过孔电连接,所述第一接地过孔与所述第三接地过孔电连接;
每个所述第四接地焊盘沿所述第二方向靠近所述第一接地焊盘的一侧设有一个所述第一接地过孔;每个所述第四接地焊盘沿所述第二方向远离所述第一接地焊盘的一侧设有一个所述第一接地孔和一个所述第三接地孔,其中,所述第一接地孔位于所述第四接地焊盘和所述第三接地孔之间;所述第四接地焊盘与所述第一接地过孔电连接,所述第一接地过孔与所述第三接地过孔电连接;
所述第二焊盘组靠近所述第一过孔或所述第二过孔的一侧设有一个所述第二接地孔;所述第三过孔及所述第四过孔远离所述第二组焊盘的一侧设有一个所述第二接地过孔。
8.根据权利要求1-7任一项所述的电路板,其特征在于,
所述电路板还包括多个第一连接线和多个第二连接线;
所述第一焊盘通过所述第一连接线与所述第一过孔连接电连接;所述第二焊盘通过所述第二连接线与所述第二过孔电连接。
9.根据权利要求8所述的电路板,其特征在于,所述第一连接线与所述第二连接线的长度相等,所述第一连接线与所述第二连接线的宽度相等。
10.一种计算设备,其特征在于,
所述计算设备包括连接器和权利要求1-9任一项所述的电路板;所述连接器包括多个差分对引脚,所述差分对引脚与所述第一焊盘组和/或所述第二焊盘组电连接。
11.根据权利要求10所述的计算设备,其特征在于,
所述差分对引脚包括正极引脚或负极引脚;其中,所述正极引脚与所述第一过孔与所述第二过孔中的一者电连接,所述负极引脚与所述第一过孔与所述第二过孔中的另一者电连接;和/或,
所述正极引脚与所述第三过孔与所述第四过孔中的一者电连接,所述负极引脚与所述第三过孔或所述第四过孔中的另一者电连接。
12.根据权利要求10或11所述的计算设备,其特征在于,
所述连接器还包括多个接地引脚;每个所述接地引脚与所述第一接地焊盘、所述第二接地焊盘、第三接地焊盘或所述第四接地焊盘电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211354634.8A CN115696737A (zh) | 2022-11-01 | 2022-11-01 | 电路板和计算设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211354634.8A CN115696737A (zh) | 2022-11-01 | 2022-11-01 | 电路板和计算设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115696737A true CN115696737A (zh) | 2023-02-03 |
Family
ID=85048268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211354634.8A Pending CN115696737A (zh) | 2022-11-01 | 2022-11-01 | 电路板和计算设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115696737A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060232301A1 (en) * | 2004-11-29 | 2006-10-19 | Fci Americas Technology, Inc. | Matched-impedance surface-mount technology footprints |
CN1993013A (zh) * | 2005-12-28 | 2007-07-04 | 富士通株式会社 | 电路板 |
CN101112135A (zh) * | 2004-11-29 | 2008-01-23 | Fci公司 | 改进的匹配阻抗表面贴装技术基底面 |
CN113225898A (zh) * | 2021-04-27 | 2021-08-06 | 加弘科技咨询(上海)有限公司 | 一种印制电路板及其走线布设方法 |
CN113573463A (zh) * | 2021-06-08 | 2021-10-29 | 华为技术有限公司 | 电路板 |
CN215345210U (zh) * | 2021-05-26 | 2021-12-28 | 长沙市全博电子科技有限公司 | 一种改善高速信号质量的压接连接器结构 |
-
2022
- 2022-11-01 CN CN202211354634.8A patent/CN115696737A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060232301A1 (en) * | 2004-11-29 | 2006-10-19 | Fci Americas Technology, Inc. | Matched-impedance surface-mount technology footprints |
CN101112135A (zh) * | 2004-11-29 | 2008-01-23 | Fci公司 | 改进的匹配阻抗表面贴装技术基底面 |
CN1993013A (zh) * | 2005-12-28 | 2007-07-04 | 富士通株式会社 | 电路板 |
CN113225898A (zh) * | 2021-04-27 | 2021-08-06 | 加弘科技咨询(上海)有限公司 | 一种印制电路板及其走线布设方法 |
CN215345210U (zh) * | 2021-05-26 | 2021-12-28 | 长沙市全博电子科技有限公司 | 一种改善高速信号质量的压接连接器结构 |
CN113573463A (zh) * | 2021-06-08 | 2021-10-29 | 华为技术有限公司 | 电路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5812797A (en) | Computer having a high density connector system | |
US7255573B2 (en) | Data signal interconnection with reduced crosstalk | |
US20190045634A1 (en) | Modular motherboard for a computer system and method thereof | |
US9954295B2 (en) | Midplane interconnect system with conductor twist mitigation | |
CN206961822U (zh) | 芯片的封装结构及印刷电路板 | |
JP4771372B2 (ja) | 電子装置用コネクタ、システムおよび取り付け方法(pciエクスプレス・コネクタ) | |
CN108874711B (zh) | 一种优化散热的硬盘背板系统 | |
WO2018086314A1 (zh) | 一种连接器及通信设备 | |
CN115481068B (zh) | 服务器及数据中心 | |
CN112218425A (zh) | 接点排列、线路板及电子总成 | |
CN115696737A (zh) | 电路板和计算设备 | |
CN101653049A (zh) | 印刷板组件和方法 | |
CN113741642B (zh) | 一种高密度gpu服务器 | |
CN210428236U (zh) | 一种高密度八路服务器 | |
TWM589383U (zh) | 連接器結構 | |
TWI737970B (zh) | 伺服器機櫃 | |
US20230369791A1 (en) | Connector for an electronic device having a grid of connection points | |
CN103677153A (zh) | 服务器及服务器机架系统 | |
CN214256754U (zh) | 一种用于容错计算机数据同步的pcb连接板模块 | |
CN210038774U (zh) | 计算集群 | |
US20240072463A1 (en) | Circuit board, contact arrangment, and electronic assembly | |
CN217847021U (zh) | 一种高性能计算力的ai边缘服务器系统架构 | |
WO2022242190A1 (zh) | 电子组件、交换机及计算机系统 | |
US20190008031A1 (en) | Printed circuit boards | |
TWI706609B (zh) | 連接器結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |