JP2006100710A - 電子部品の実装構造及び、該実装構造を備えた記録装置 - Google Patents

Abstract

【課題】 パッドの接着強度を弱くすること無く、及び、配線幅を小さくすること無く、パッド間の配線数を複数に増やすことができる電子部品の実装構造及び、その実施構造を備えた記録装置を提供する。
【解決手段】実装面の一部に複数のパッド１３が所定のピッチＰで形成されると共に、パッド１３間に配線１６が伸長された基板１１上に、パッド１３に対応する位置に複数の半田ボール１２が形成された電子部品が面実装される電子部品の実装構造において、
基板１１の複数のパッド１３の少なくとも一部を配線１６の伸長方向に長軸を有する長円形状に形成した。これにより、パッド１３の接着強度を弱くすること無く、及び、基板１１の配線密度を高くすること無く、パッド１３間の配線数を複数に増やすことができる。
【選択図】 図２

Description

本発明は、記録装置等の主制御基板等に設けられる電子部品の実装構造に関する。

従来、半導体素子のリード端子のファインピッチ化や多ピン化に対応した実装方法として、プリント配線基板上に、ＱＦＰ（クアッド・フラット・パッケージ）を搭載する方法が広く実施されている。これは、パッケージの４辺に多数のガルウィング型のリード端子を持つフラットパッケージであるＱＦＰを、通常、樹脂等からなるプリント配線基板に実装するとともに、プリント配線基板の導体部との電気的接続が図られた状態で使用されるものである。しかしながら、ＱＦＰは、さらなるファインピッチ化や多ピン化に伴い、実装時における半田半田ブリッジによる短絡や、半田不足などによって、接続信頼性が低下するという問題が指摘されている。また、ＱＦＰは、リード端子がパッケージより外側に突出している分、プリント配線基板上における実装面積が増大するという問題も見られた。

そこで、半導体素子のさらなるファインピッチ化や多ピン化に対応するために、ＢＧＡ（ボールグリッドアレイ）や、ＣＳＰ（チップサイズパッケージ）を用いた実装方法や、それらを実装するプリント配線基板が提案されている。従来、ＢＧＡを備えた電子部品（以下、ＢＧＡパッケージ）を実装するため、プリント配線基板には、パッドと呼ばれる円形のパターンを形成し、このパッドとＢＧＡのバンプが半田材料により半田付けされている（図１参照）。上記のパッドからは、配線パターン、グラウンドパターン及び電源パターン等の各種配線が接続されている。上記の配線は、各パッド間に形成されているため、各パッド間が狭い状態で上記の配線を形成した場合、上記の配線と半田材料が接触し、機能不良を起こすことがある。そこで、上記のパッド形状を、従来の円形から他の形状に変更したプリント配線基板も提案されている（例えば、特許文献１参照）。

特開２００４−１３４６４７号公報

上述したＢＧＡを用いた実装方法では、ＢＧＡパッケージのピン数が増え、パッド間の配線数を複数に増やす場合、又は、電源配線及び／又はグラウンド配線の幅を広げたい場合は、パッド間の配線のレジストの幅及び／又は、パッド−配線間のクリアランスを狭くするか、配線幅を細くするか、パッド径を小さくする必要がある。しかし、上記のレジストの幅もパッド−配線間のクリアランスも狭くするにも限度がある。また、上記のレジストの幅又は、パッド−配線間のクリアランスを狭くすると、配線密度が高くなり、高密度配線仕様の基板にする必要があった。また、配線幅を細くしても、同様に配線密度が高くなり、高密度配線仕様の基板にする必要があった。高密度配線仕様の基板は、製造できるメーカーが少なく、特殊仕様によって高価になり、そのため、生産コストが割高になるといった問題があった。また、パッド径を小さくすると半田接触面積が小さくなり、ＢＧＡパッケージとパッドの接着強度が弱くなるといった問題もあった。
また、上述した特許文献１では、パッドの形状を従来の円形でなく、他のいろいろの形状としているが、同様に半田接触面積が小さくなり、ＢＧＡパッケージとの接着強度が弱くなるといった問題があった。
本発明は、上記のような種々の課題に鑑みなされたものであり、その目的は、ＢＧＡパッケージとの接着強度を弱くすること無く、及び、基板の配線密度を高くすること無く、パッド間の配線数を複数に増やすこと、又は、電源配線及び／又はグラウンド配線の幅を広げることができる電子部品の実装構造及び、その実施構造を備えた記録装置を提供することにある。
また、本発明の他の目的は、上記の電子部品の実装構造を実施しつつ、作業工数が増加せず、生産コストが割高になることを防止することができる実施方法を提供することにある。

上記目的達成のため、本発明の電子部品の実装構造では、実装面の一部に複数のパッドが所定のピッチで形成されると共に、該パッド間に配線が伸長された基板上に、前記パッドに対応する位置に複数の半田ボールが形成された電子部品が面実装される電子部品の実装構造において、前記基板の複数のパッドの少なくとも一部を前記配線の伸長方向に長軸を有する長円形状に形成したことを特徴としている。

これにより、パッドの接着強度を弱くすること無く、及び、基板の配線密度を高くすること無く、パッド間の配線数を複数に増やすことができる。また、電源配線及び／又はグラウンド配線の幅を広げることもできる。更に、基板の配線密度を高くすること無いので、高密度配線仕様の基板を使用する必要が無く、生産コストが割高になることを防止することができる。また、接触強度を従来の円形パッドと略等しくできるので、電子部品の接続信頼性を維持することができる。また、電源配線及び／又はグラウンド配線の幅を広げることができるので、基板の低ノイズ化および高速化することもできる。
また、本発明の電子部品の実装構造では、前記長円形状に形成されたパッドの面積は、他のパッドの面積に略等しいことを特徴としている。これにより、半田接触面積が、従来の円形のパッドの半田接触面積と略等しく、よって、接着強度を弱くすること無く、パッド間の配線数を複数に増やすことができる。

また、本発明の電子部品の実装構造では、前記電子部品は、ＡＳＩＣであることを特徴としている。これにより、ピン数が多いＡＳＩＣもＢＧＡパッケージ化することができる。更に、ＡＳＩＣのＢＧＡパッケージを、パッドの接着強度を弱くすること無く、及び、配線密度を高くすること無く、基板に実装することができる。

また、本発明の電子機器では、上記の基板を備えたことを特徴としている。これにより、上記のパッド間の配線数を増加した基板を備えた電子機器を提供することができる。
また、本発明の記録装置では、記録媒体に記録する記録装置であって、上記に記載の基板を備えたことを特徴としている。これにより、上記のパッド間の配線数を増加した基板を備えた記録装置を提供することができる。

また、本発明の記録装置では、前記基板には、前記電子部品と共に、他の複数の種類の電子部品が配設され、前記記録装置の主制御基板として用いられることを特徴としている。これにより、主制御基板にも、ＢＧＡパッケージと半田付けされるパッドを形成することができる。また、パッドの接着強度を弱くすること無く、及び、基板の配線密度を高くすること無く、パッド間の配線数を複数に増やすことができ、電源配線及び／又はグラウンド配線の幅を広げることもできる。よって、主制御基板を基板の低ノイズ化および高速化することもできる。

また、本発明の電子部品の実装方法では、実装面の一部に複数のパッドを所定のピッチで形成し、該パッド間に配線が伸長される基板上に、前記パッドに対応する位置に複数の半田ボールが形成された電子部品が面実装される電子部品の実装方法において、前記基板の所定の場所に貫通穴を形成する工程と、前記基板を銅メッキする工程と、前記配線のパターンを前記基板上に形成する工程と、前記基板の所定の場所に絶縁材のパターンを形成する工程と、を有することを特徴としている。

これにより、基板上のパッドを形成する工程で、従来の円形パッドと共に、長円形のパッドを形成できるので、基板上の一部を長円形のパッドに変更し、パッド間の配線数を複数に増やしても、又は、電源配線及び／又はグラウンド配線の幅を広げても、作業工数は増加せず、生産コストが割高になることを防止することができる。

本発明の実施形態について、図面を参照して説明する。なお、以下に説明する実施形態は特許請求の範囲にかかる発明を限定するものではなく、また、本実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

はじめに、本発明の実施形態に係る記録装置に配置される基板１１について図２乃至図６を参照して説明する。

図２は、本発明の実施形態に係るパッドを配置した基板１１の平面図である。図２に示す基板１１は、ＢＧＡパッケージの電子部品を実装するために、多数のパッド１３が形成されている。本実施形態では、ＢＧＡパッケージの電子部品はＡＳＩＣ１０である（図３参照）。図２に示した基板１１は、外周より４列のパッド１３が形成されている。また、本実施形態の基板１１は主制御基板に用いられており、両面に配線のパターンが形成されている。本実施形態のパッド１３に接続されている配線１６は、データバス、アドレスバス、センサ信号、電源及びグラウンド用の配線等に用いられている。

４列のパッド１３の内、第４列（最奥列）にあるパッド１３も、図示しない配線に接続されている。基板１１の第４列の更に奥には、図示しない多数の貫通穴１７（図７参照）が形成されている。上記の貫通穴１７はスルーホールであり、基板１１の表面、すなわちパッド１３が形成され、ＡＳＩＣ１０の実装される面と、その裏面が導通している。上述した第４列のパッド１３と接続されている図示しない配線は、上記の貫通穴１７と接続されている。また、貫通穴１７は、裏面に形成された配線と接続されている。よって、第４列のパッド１３は、表面の図示しない配線から、貫通穴１７を通過して、裏面の配線と接続されている。第３列の一部のパッド１３も同様にして、基板１１の裏面に形成された配線と接続されている。

第２列及び第３列の一部のパッド１３は、パッド１３間に形成された配線１６と接続されている。ＡＳＩＣ１０等のＢＧＡパッケージに設けられた半田ボール１２（図３参照）が球状のため、パッド１３の形状は円形が用いられている。また、配線１６を基板１１上に形成し易くする目的、及び、機能不良を少なくする目的で、パッド１３の形状を円形とは異なった形状に変更した基板もある。そこで、本実施形態の第２列及び第３列の一部のパッド１３は、形状を円形にし、パッド１３間に１本の配線１６を形成している。しかし、第１列のパッド１３間には、図２のように、配線１６を２本形成する必要がある。円形パッド１３ａは、パッド１３間に形成される配線１６が複数になると形成し難いといった問題や、形成できても機能不良を起こし易いといった問題があった。

そのため、円形パッド１３ａのパッド径ΦＰｄ（図４参照）を小さくするか、レジスト幅ＲＷ及び／又は、レジストクリアランスＲＳを狭くするか、配線幅Ｌを細くするといった対応が採用されていた（図４参照）。しかし、レジスト幅ＲＷを狭くすると、後述するが、レジスト１５を印刷しても、配線１６を完全に覆うことができない可能性を否定できなかった。更に、基板１１の配線密度が高くなり、これにより、基板１１の生産コストが割高になるといった問題もあった。また、レジストクリアランスＲＳを狭くすると、後述する半田ブリッジが発生し、パッド１３間が導通し、機能不良を起こすといった問題もあった。更に、基板１１の配線密度が高くなるといった問題もあった。また、配線幅Ｌを細くすると、同様に、基板１１の配線密度が高くなるといった問題もあった。

また、円形パッド１３ａのパッド径ΦＰｄを小さくすると、ＡＳＩＣ１０の半田ボール１２と円形パッド１３ａの半田接触面積が小さくなり、ＡＳＩＣ１０の半田ボール１２と円形パッド１３ａの接着強度が弱まり、ＡＳＩＣ１０が剥がれ易くなるといった問題もあった。また、配線１６を基板１１上に形成し易くする目的、及び、機能不良を少なくする目的で、パッド１３の形状を円形とは異なった形状に変更した基板もあったが、上記と同様に、ＡＳＩＣ１０の半田ボール１２とパッド１３の半田接触面積が小さくなるといった問題があった。

そこで、図２の基板１１では、パッド１３間に複数の配線１６を形成する場合は、本発明の特徴部分である長円形パッド１３ｂを形成している。ここで、本発明の特徴部分である長円形パッド１３ｂについて説明する前に、ＢＧＡパッケージであるＡＳＩＣ１０を実装した基板１１について説明する。

図３は、ＢＧＡパッケージを実装した基板１１の断面図である。図３は、ＢＧＡパッケージであるＡＳＩＣ１０と、ＡＳＩＣ１０が実装される基板１１と、ＡＳＩＣ１０が備える半田ボール１２と、基板１１上に形成されるパッド１３と、半田ボール１２とパッド１３を半田付けする半田１４と、基板１１に形成される配線１６とが示されている。ＡＳＩＣ１０と基板１１に実装したときの、各々の位置関係は、図３のようになる。ここで、配線１６は、パッド１３間に形成され、図示しない他のパッドと接続されている。更に、配線１６は、レジスト１５で覆われている。配線１６とパッド１３及び半田ボール１２は、接近して形成されているので、半田ブリッジ等の発生を否定できない。そこで、配線１６をレジスト１５で覆って、半田ブリッジ等の発生を抑制している。よって、レジスト１５は、配線１６とパッド１３及び半田ボール１２間を絶縁している。同様に、パッド１３間も接近して形成されているので、パッド１３の周辺はレジスト１５により覆われ、他のパッド１３と絶縁されている。

レジスト１５とパッド１３間には、レジストクリアランスＲＳと呼ばれるスペースが存在する。このレジストクリアランスＲＳには、配線１６、パッド１３及びレジスト１５等のどれも形成されて無い。基板１１の基材１９（図７参照）がそのまま現れている。このレジストクリアランスＲＳは、パッド１３と半田ボール１２が半田付けされる際に、半田１４が流出することを抑制している。このレジストクリアランスＲＳが狭いと、ＡＳＩＣ１０とパッド１３を半田付けする際、半田１４が流出し、パッド１３間で流出した半田１４同士がつながり、半田ブリッジを発生させる恐れを否定できない。上記の半田ブリッジによって、パッド１３間が導通し、機能不良を起こす場合もある。そこで、レジスト１５とパッド１３は、予め決められた距離すなわち、レジストクリアランスＲＳ、離されて形成されている。そのため、ＡＳＩＣ１０等のように多ピン化されたＢＧＡパッケージを基板１１に実装する場合、基板１１上に形成されたパッド１３間に、複数の配線１６を形成する必要があるものの、レジストクリアランスＲＳは予め決められた距離より狭くすることができない。更に、レジストクリアランスＲＳを予め決められた距離まで狭くすることができても、基板１１の配線密度は高くなり、基板１１の生産コストは割高になる。

図４は、基板１１に配置された円形パッド１３ａの平面図、図５は、基板１１に配置された本発明の特徴部分に係る長円形パッド１３ｂの平面図、図６は、矢視ＡＡから見た断面図である。図４には、パッド１３間の距離であるパッド間隔Ｐと、配線幅Ｌと、配線１６間の距離である配線間隔Ｓと、上述したレジストクリアランスＲＳと、レジスト幅ＲＷと、パッド１３のレジストクリアランス径ΦＲと、パッド径ΦＰｄとが示されている。図４では、基板１１上に円形パッド１３ａを形成し、パッド１３ａ間に配線１６を２本形成している。配線１６とパッド１３間には、上述したように絶縁のため、配線１６を覆うように、レジスト１５が印刷されている。配線１６とパッド１３間に印刷されるレジスト１５の幅、すなわち、レジスト幅ＲＷが狭いと、図６のように、レジスト１５を印刷しても、配線１６を完全に覆うことができない可能性を否定できない。逆に、レジスト幅ＲＷを広くすると、パッド間隔Ｐが決まっていることから、レジストクリアランスＲＳが狭くなる。レジストクリアランスＲＳが狭くなることによって、ＡＳＩＣ１０とパッド１３を半田付けする際、半田１４が流出し、パッド１３間で流出した半田１４同士がつながり、半田ブリッジを発生させ、パッド１３間が導通し、機能不良を起こす場合もある。

また、図６に示すように、配線１６間にも絶縁用にレジスト１５が印刷されている。そのため、配線間隔Ｓが狭いと、図６のように、レジスト１５を印刷しても、配線１６を完全に覆うことができない可能性を否定できない。逆に、配線間隔Ｓを広くすると、パッド間隔Ｐが決まっていることから、レジストクリアランスＲＳとレジスト幅ＲＷが狭くなる。そのため、パッド１３間に複数の配線１６を形成させる場合でも、レジストクリアランスＲＳと同様に、レジスト幅ＲＷ及び配線間隔Ｓを予め決められた距離より、狭くすることができない。更に、レジスト幅ＲＷを予め決められた距離まで狭くすることができても、基板１１の配線密度は高くなり、基板１１の生産コストは割高になる。

従来は、パッド径ΦＰｄを小さくするか又は、レジスト幅ＲＷ及び／又はレジストクリアランスＲＳを狭くするか、配線幅Ｌを細くしている。レジスト幅ＲＷ及び／又はレジストクリアランスＲＳを狭くしたか、配線幅Ｌを細くした場合は、基板１１の配線密度を高くなり、基板１１の生産コストは割高になる。そこで、本実施形態では、本発明の特徴部分である長円形パッド１３ｂを形成することで、半田接触面積を小さくすること無しに、基板１１の配線密度を高くすること無しに、パッド１３間に配線１６を複数に増やすことを実現している。なお、図４では、レジストクリアランス径ΦＲの外には、レジスト１５のパターンが印刷されている。

図５には、図４同様、パッド間隔Ｐと、配線幅Ｌと、配線間隔Ｓと、レジストクリアランスＲＳと、レジスト幅ＲＷとが示されている。更に、図５では、基板１１上に本発明に係る長円形パッド１３ｂを形成し、パッド１３ｂ間に配線１６を２本形成している。長円形パッド１３ｂのレジストクリアランス寸法（長）ＲＬと、レジストクリアランス寸法（短）Ｒｓ及び、パッド寸法（長）Ｐｄｌとパッド寸法（短）Ｐｄｓが示されている。本発明に係る長円形パッド１３ｂでは、パッド１３間に複数の配線１６が形成される場合に、図５に示したように、配線１６の延長方向に長い長円形パッド１３ｂを形成している。よって、長円形パッド１３ｂのパッド寸法（短）Ｐｄｓは、円形パッド１３ａのパッド径ΦＰｄよりも短いので、後述するように、ＡＳＩＣ１０との接着強度を弱くすること無く、及び、基板１１の配線密度を高くすること無く、パッド１３間の配線数を複数に増やすことができる。

図６は、図５を矢視ＡＡから見ており、長円形パッド１３ｂと、レジスト１５と、配線１６と、配線幅Ｌと、配線間隔Ｓと、レジストクリアランスＲＳと、レジスト幅ＲＷと、パッド１３ｂのパッド寸法（短）Ｐｄｓを示している。

ここで、各条件において、パッド形状が、円形から長円形に変化することで、レジストクリアランスＲＳ、レジスト幅ＲＷとパッド寸法がいかように変化するか実際例を挙げて説明する。表１に、各条件における実際の各寸法の一例を示す。

表１．パッド形状と配線仕様例
（単位：ｍｍ）

条件１は、従来の基板に形成されていた円形パッド１３ａにおいて、パッド間隔Ｐが１．０ｍｍの場合に、パッド１３間に１本の配線を形成したときの各寸法を示している。この条件では、パッド径ΦＰｄは０．６ｍｍであり、レジスト幅ＲＷ及び、レジストクリアランスＲＳは、０．０７５ｍｍとなり、配線密度は通常である。

条件２では、パッド間隔Ｐが１．０ｍｍの場合に、円形パッド１３ａ間に２本の配線を形成したときの各寸法を示している。条件２のように、パッド１３間に配線１６を２本形成すると配線密度はやや高くなる。条件２では、配線密度を高くしないように、パッド径ΦＰｄを０．４５ｍｍに変更している。これによって、半田ボール１２とパッド１３の半田接触面積の減少により、接着強度が減少している。しかし、パッド径ΦＰｄを変更しても、レジスト幅ＲＷは、０．０６ｍｍ、レジストクリアランスＲＳは０．０６５ｍｍとなり、配線密度はやや高くなる。よって、基板１１を高密度配線仕様にする必要があり、生産コストが高くなってしまう。なお、表１では、各条件とも、パッド径ΦＰｄ、レジスト幅ＲＷとレジストクリアランスＲＳを変更しているが、パッド径ΦＰｄを変更せず、配線幅Ｌを変更しても良い。この場合も、配線幅Ｌが細くなり、条件２の基板１１は高密度配線仕様となる。

条件３は、パッド間隔Ｐが１．０ｍｍの場合に、本発明に係る長円形パッド１３ｂ間に２本の配線を形成したときの各寸法を示している。条件３では、レジスト幅ＲＷとレジストクリアランスＲＳを算出するため、長円形パッド１３ｂのパッド寸法（短）Ｐｄｓを示している。条件３のパッド寸法（短）Ｐｄｓは０．４ｍｍとしている。これから、レジスト幅ＲＷとレジストクリアランスＲＳを算出すると、共に０．０７５ｍｍとなり、配線密度は通常となる。なお、パッド寸法（短）Ｐｄｓは０．４ｍｍと条件２のパッド径ΦＰｄよりも短い。しかし、長円形パッド１３ｂのパッド寸法（長）Ｐｄｌが、条件１のパッド径ΦＰｄよりも長くなり、条件３の半田接触面積を、条件１の場合と略同じにしている。これによって、ＡＳＩＣ１０とパッド１３ｂの接着強度は、条件１と変わらないので、接着強度を弱くすること無く、及び、基板１１の配線密度を高くすること無く、パッド１３間の配線数を複数に増やすことができる。

条件４は、パッド間隔Ｐが０．８ｍｍの場合に、円形パッド１３ａ間に1本の配線１６を形成したときの各寸法を示している。パッド径ΦＰｄを０．４ｍｍにすることで、レジスト幅ＲＷとレジストクリアランスＲＳは０．０７５ｍｍとなり、配線密度は通常となっている。

条件５は、パッド間隔Ｐが０．８ｍｍの場合に、円形パッド１３ａ間に２本の配線１６を形成したときの各寸法を示している。表１に示すように、配線密度は高くなり、基板１１は高密度配線仕様にする必要がある。さらに、パッド径ΦＰｄが０．３５ｍｍと小さいので、接着強度が弱く、ＡＳＩＣ１０が剥がれる恐れを否定できない。

条件６は、パッド間隔Ｐが０．８ｍｍの場合に、本発明の特徴部分である長円形パッド１３ｂ間に２本の配線を形成したときの各寸法を示している。条件６のパッド寸法（短）Ｐｄｓは０．３ｍｍとしている。これから、レジスト幅ＲＷとレジストクリアランスＲＳを算出すると、共に０．０６５ｍｍとなり、配線密度はやや高くなった。よって、本発明の特徴部分である長円形パッド１３ｂにすると、円形パッド１３ａと比較して、配線密度を低く抑えることができる。このように、本実施形態の基板１１では、長円形パッド１３ｂを形成することで、ＡＳＩＣ１０とパッド１３の半田接触面積を減少させること無く、及び、基板１１の配線密度を高くすること無く、パッド１３間に複数の配線１６を形成している。

ここで、主制御基板に使用される両面に配線が形成された基板１１の一つの製造方法について、図７の製造工程を参照しながら説明する。

図７は、基板１１の主な製造工程を示す図である。図７では、基板１１の元になる基材１９と、基材１９に形成される銅箔１８と、基板１１に加工された貫通穴１７と、貫通穴１７を導通させるメッキ２０と、上述した絶縁材であるレジスト１５を示している。基板１１の主な製造工程を以下に記載する。

まず、基材１９に銅箔１８を全面形成する。その後、銅箔１８が形成された基材１９を所定の形状に加工し、貫通穴１７を形成する（図７（ａ）参照）。次に、貫通穴１７を導通させるため、銅メッキ２０を実施する。具体的には、貫通穴１７が形成された基材１９を溶液内に入れ、電流を流しメッキする（図７（ｂ）参照）。銅メッキ２０後、配線パターンを形成する。具体的には、感光性フィルムを全表面に密着させる。配線パターンを形成したフィルムを感光性フィルムの上から密着させる。露光し、感光性フィルムを硬化させる。次に、感光性フィルムを現像する。具体的には、配線パターンを形成したフィルムと感光性フィルムの硬化していない部分を除去する。これによって、配線パターンを形成したフィルムを反転したパターン膜が形成される。次にエッチングを実施する。具体的には、感光性フィルムの硬化していない部分、すなわち、銅メッキ２０の露出している部分について、銅箔１８と銅メッキ２０を溶解して除去する。エッチング後、感光性フィルムを除去する（図７（ｃ）参照）。次に、半田ブリッジ防止のため、レジスト１５の印刷を実施する。具体的には、感光性のレジスト１５を全表面に印刷する。その後、パターンを形成したフィルムをレジスト１５の上から密着させる。露光し、感光性のレジスト１５を硬化させる。次に、レジスト１５を現像する。具体的には、レジスト１５の硬化していない部分を溶解して除去する。これによって、パターンを形成したフィルムを反転したレジスト膜が形成される（図７（ｄ）参照）。最後に、文字印刷を実施する。具体的には、部品番号や型式の略号、シンボル等の情報を非導電性のインク等で印刷する。

以上の工程で基板１１は製造されるが、基板１１上に形成されるＡＳＩＣ１０実装用のパッド１３は、配線パターンを形成する工程で形成されている。そのため、パッド１3の仕様、例えば、大きさ又は形状等は、エッチングの前の工程、すなわち、配線パターンを形成したフィルムを密着させる工程で、変更することができる。すなわち、本発明の特徴部分である長円形パッド１３ｂを基板１１に形成する場合は、配線パターンが形成されたフィルムを予め長円形パッド１３ｂの形状で作成すれば良いので、作業工数を増加させることなく、生産コストが割高になることを防止することができる。

以上のように、本実施形態の電子部品の実装構造によれば、実装面の一部に複数のパッド１３が所定のピッチＰで形成されると共に、パッド１３間に配線１６が伸長された基板１１上に、パッド１３に対応する位置に複数の半田ボール１２が形成された電子部品１０が面実装される電子部品１０の実装構造において、基板１１の複数のパッド１３の少なくとも一部を配線１６の伸長方向に長軸を有する長円形状に形成しているので、パッド１３の接着強度を弱くすること無く、及び、基板１１の配線密度を高くすること無く、パッド１３間の配線数を複数に増やすことができる。更に、基板１１の配線密度を高くすること無いので、高密度配線仕様の基板を使用する必要が無く、生産コストが割高になることを防止することができる。また、接触強度を従来の円形パッド１３ａと略等しくできるので、電子部品１０の接続信頼性を維持することができる。

また、長円形状に形成されたパッド１３ｂの面積は、他のパッド１３ａの面積に略等しいので、半田接触面積が、従来の円形のパッド１３ａの半田接触面積と略等しく、よって、接着強度を弱くすること無く、パッド１３間の配線数を複数に増やすことができる。

また、上記の電子部品は、ＡＳＩＣ１０であるので、ピン数が多いＡＳＩＣ１０もＢＧＡパッケージ化することができる。更に、ＡＳＩＣ１０のＢＧＡパッケージを、パッド１３の接着強度を弱くすること無く、及び、配線密度を高くすること無く、基板１１に実装することができる。

また、記録媒体に記録する記録装置であって、上記に記載の基板１１を備えているので、上記のパッド１３間の配線数を増加した基板１１を備えた記録装置を提供することができる。

また、基板１１には、上記の電子部品１０と共に、他の複数の種類の電子部品が配設され、記録装置の主制御基板として用いられているので、主制御基板にも、ＢＧＡパッケージと半田付けされるパッド１３を形成することができる。また、パッド１３の接着強度を弱くすること無く、及び、基板の配線密度を高くすること無く、パッド１３間の配線数を複数に増やすことができる。

また、本実施形態の電子部品の実装方法によれば、実装面の一部に複数のパッド１３を所定のピッチＰで形成し、パッド１３間に配線１６が伸長される基板１１上に、パッド１３に対応する位置に複数の半田ボール１２が形成された電子部品が面実装される電子部品の実装方法において、基板１１の所定の場所に貫通穴１７を形成する工程と、基板１１を銅メッキする工程と、配線１６のパターンを基板１１上に形成する工程と、基板1１の所定の場所に絶縁材１５のパターンを形成する工程と、を有しているので、基板１１上のパッド１３を形成する工程で、従来の円形パッド１３ａと共に、長円形のパッド１３ｂを形成できるので、基板１１上の一部を長円形のパッド１３ｂに変更し、パッド１３間の配線数を複数に増やしても、作業工数は増加せず、生産コストが割高になることを防止することができる。

なお、本発明の範囲は上述した実施形態に限られず、特許請求の範囲の記載に反しない限り、他の様々な実施形態に適用可能である。例えば、本発明の実施形態では、ＢＧＡパッケージであるＡＳＩＣ１０を実装するために、基板１１に円形パッド１３ａと長円形パッド１３ｂを外周より４列で形成している。長円形パッド１３ｂは、４列のうち、第１列、すなわち、最外周列にのみ形成されているが、特にこれに限定されるものでなく、長円形パッド１３ｂは、基板１１のいかなる位置にも形成することができる。また、第１列と第２列の両方に長円形パッド１３ｂを形成することもできる。

また、本実施形態では、配線１６は配線パターンを示しているが、特にこれに限定されるものでなく、他のパターン、電源パターンやグラウンドパターンであっても、同様に適用可能である。

また、本実施形態では、ＢＧＡパッケージであるＡＳＩＣ１０を基板１１に実装しているが、特にこれに限定されるものでなく、他の電子部品、例えばＩＣでも適用可能である。更に、ＢＧＡパッケージだけでなく、ＣＳＰパッケージが設けられた電子部品についても、適用可能である。

また、本実施形態では、表1に示した比較表で、パッド径ΦＰｄ、レジスト幅ＲＷとレジストクリアランスＲＳについて変更しているが、特にこれに限定されるものでなく、パッド径ΦＰｄを変更せず、配線幅Ｌを変更しても良い。更に、表1に示した条件は、あくまでも一例であり、特にこれに限定されるものでなく、構造的に矛盾がなければ、各寸法を変更することもできる。

また、本実施形態では、パッド１３間に２本の配線１６を形成する場合について、本発明である長円形パッド１３ｂを実施しているが、特にこれに限定されるものでなく、３本以上でも良い。

また、本実施形態では、パッド１３間に複数の配線１６を形成する場合について、本発明である長円形パッド１３ｂを実施しているが、特にこれに限定されるものでなく、電源配線及び／又はグラウンド配線の配線幅を広くする場合に、本発明を適用することもできる。この様に長円形パッドを適用することで基板の低ノイズ化および高速化ができる。

複数のパッドに対応する位置に複数の半田ボールが形成された電子部品を有する回路基板を備えた記録装置等であれば、例えば、プリンタ、ファクシミリ装置、コピー装置等であっても適用可能である。

従来の円形パッドを配置した基板の平面図である。 本発明の実施形態に係るパッドを配置した基板の平面図である。 図２のＢＧＡパッケージを実装した回路基板の断面図である。 図２の基板に配置された円形パッドの平面図である。 図２の基板に配置された本発明の特徴部分に係る長円形パッドの平面図である。 図５の矢視ＡＡから見た断面図である。 図２の基板の主な製造工程を示す図である。

符号の説明

１０ ＡＳＩＣ、１１ 基板、１２ 半田ボール、１３ パッド、１３ａ 円形パッド、１３ｂ 長円形パッド、１４ 半田、１５ レジスト、１６ 配線、
１７ 貫通穴、１８ 銅箔、１９ 基材、２０ 銅メッキ、
Ｌ 配線幅、Ｐ パッド間隔、ＲＳ レジストクリアランス、ＲＷ レジスト幅、Ｓ スペース、ΦＲ レジストクリアランス径、ΦＰｄ パッド径、
ＲＬ レジストクリアランス寸法（長）、Ｒｓ レジストクリアランス寸法（短）、
ＰｄＬ パッド寸法（長）、Ｐｄｓ パッド寸法（短）

Claims (7)

1. 実装面の一部に複数のパッドが所定のピッチで形成されると共に、該パッド間に配線が伸長された基板上に、前記パッドに対応する位置に複数の半田ボールが形成された電子部品が面実装される電子部品の実装構造において、
   前記基板の複数のパッドの少なくとも一部を前記配線の伸長方向に長軸を有する長円形状に形成したことを特徴とする電子部品の実装構造。
2. 前記長円形状に形成されたパッドの面積は、他のパッドの面積に略等しいことを特徴とする電子部品の実装構造。
3. 前記電子部品は、ＡＳＩＣであることを特徴とする電子部品の実装構造。
4. 請求項１に記載の基板を備えたことを特徴とする電子機器。
5. 記録媒体に記録する記録装置であって、請求項１に記載の基板を備えたことを特徴とする記録装置。
6. 前記基板には、前記電子部品と共に、他の複数の種類の電子部品が配設され、前記記録装置の主制御基板として用いられることを特徴とする記録装置。
7. 実装面の一部に複数のパッドを所定のピッチで形成し、該パッド間に配線が伸長される基板上に、前記パッドに対応する位置に複数の半田ボールが形成された電子部品が面実装される電子部品の実装方法において、
   前記基板の所定の場所に貫通穴を形成する工程と、
   前記基板を銅メッキする工程と、
   前記配線のパターンを前記基板上に形成する工程と、
   前記基板の所定の場所に絶縁材のパターンを形成する工程と、を有することを特徴とする電子部品の実装方法。
   
   
   
   

Images