JP4435380B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP4435380B2 JP4435380B2 JP2000156031A JP2000156031A JP4435380B2 JP 4435380 B2 JP4435380 B2 JP 4435380B2 JP 2000156031 A JP2000156031 A JP 2000156031A JP 2000156031 A JP2000156031 A JP 2000156031A JP 4435380 B2 JP4435380 B2 JP 4435380B2
- Authority
- JP
- Japan
- Prior art keywords
- surface side
- main surface
- via conductor
- hole
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣチップを搭載するための配線基板に関し、特に、ＩＣチップを搭載する主面に露出する接続端子と、裏面に露出する接続端子とを備える配線基板の製造方法に関する。
【０００２】
【従来の技術】
従来より、ＩＣチップを搭載するための配線基板として、図７に部分拡大断面図を示す配線基板１０１が知られている。
この配線基板１０１は、主面１０２と裏面１０３を有する略板形状をなし、主面１０２側には図中に破線で示すＩＣチップ１８１を、裏面１０３側には図中に破線で示すマザーボード１９１を接続することができる。
配線基板１０１は、５層の絶縁層（主面１０２側から主面側第２絶縁層１０５、主面側第１絶縁層１０７、コア絶縁層１０９、裏面側第１絶縁層１１１、及び裏面側第２絶縁層１１３）が積層され、これらの層間には、全部で４層の導体層（主面１０２側から主面側第２導体層１１５、主面側第１導体層１１７、裏面側第１導体層１１９、及び裏面側第２導体層１２１）が形成されている。
【０００３】
このうち主面側第１絶縁層１０７には、これを貫通する主面側第１貫通孔１２３が多数形成され、その内部には、内周面に沿った形状の凹部を有する椀状の主面側ビア導体１２５がそれぞれ形成されている。同様に、裏面側第１絶縁層１１１にも、主面側第１貫通孔１２３と同径の裏面側第１貫通孔１２７が多数形成され、その内周面に沿った形状の凹部を有する椀状の裏面側ビア導体１２９が形成されている。
【０００４】
主面側ビア導体１２５の一部のビア導体（図中左側に示す主面側ビア導体１２５）は、主面側第２絶縁層１０５に覆われ、主面側第１導体層１１７に接続すると共に、主面側第２導体層１１５のうち、主面側第２絶縁層１０５を貫通する主面側第２貫通孔１３１内に露出する主面側パッド１３３に配線１３５を介して接続している。また、主面側ビア導体１２５の一部のビア導体（図中右側に示す主面側ビア導体１２５）は、主面側第１導体層１１７に接続し、主面側第２絶縁層１０５の主面側第２貫通孔１３１内にそれ自体が露出している。これら主面側第２貫通孔１３１内に露出する主面側パッド１３３及び主面側ビア導体１２５は、いずれも、ＩＣチップ１８１の接続端子１８３と対向する位置に配置された主面側接続端子である。
【０００５】
一方、裏面側ビア導体１２９は、裏面側第２絶縁層１１３に覆われ、裏面側第２導体層１２１のうち、裏面側第２絶縁層１１３を貫通する裏面側第２貫通孔１３７内に露出する裏面側パッド１３９に配線１４１を介して接続している。この裏面側パッド１３９は、マザーボード１９１の接続端子１９３と対向する位置に配置された裏面側接続端子である。
【０００６】
【発明が解決しようとする課題】
しかしながら、近年、ＩＣチップ１８１の小型化に伴い、その接続端子１８３の間隔が狭小となることにより、配線基板１０１の主面側接続端子の間隔も小さくなっている。このため、隣り合う主面側ビア導体１２５や主面側パッド１３３との絶縁間隔を確保するために、主面側ビア導体１２５の外径、即ち主面側第１貫通孔１２３の径も小さくされている。また、主面側第１貫通孔１２３の大きさに合わせて、裏面側第１貫通孔１２７の径も同様に小さくされている。
【０００７】
このように主面側第１貫通孔１２３及び裏面側第１貫通孔１２７の径が小さくなると、主面側第１絶縁層１０７及び裏面側第１絶縁層１１１に主面側第１貫通孔１２３及び裏面側第１貫通孔１２７を確実に形成することが困難となる。従って、配線基板１０１の製造時の歩留まりが低下する。また、主面側ビア導体１２５と主面側第１導体層１１７及び主面側第２導体層１１５との接続信頼性や、裏面側ビア導体１２９と裏面側第１導体層１１９及び裏面側第２導体層１２１との接続信頼性の低下も招いている。
【０００８】
本発明はかかる現状に鑑みてなされたものであって、ＩＣチップを搭載する主面に露出する接続端子と、裏面に露出する接続端子とを備える配線基板の製造方法について、配線基板の歩留まりとビア導体の接続信頼性を向上させることができる配線基板の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段、作用及び効果】
なお、配線基板としては、主面及び裏面を有する略板形状をなす配線基板であって、上記主面に搭載するＩＣチップの接続端子と対向して接続させるため上記主面に露出する主面側接続端子と、上記裏面に露出する裏面側接続端子と、上記主面側接続端子をなす主面側第１ビア導体と、上記裏面側接続端子に接続する裏面側ビア導体と、上記主面側第１ビア導体が内部に形成された主面側第１貫通孔を有する主面側絶縁層と、上記裏面側ビア導体が内部に形成された裏面側貫通孔を有する裏面側絶縁層と、を備え、上記主面側第１貫通孔よりも、上記裏面側貫通孔が径大である配線基板が挙げられる。
【００１０】
ＩＣチップの接続端子は、狭小なピッチで配置されているので、このような接続端子と対向して接続する配線基板の主面側接続端子も、同様に狭小なピッチで配置されている。従って、ビア導体自体が主面側接続端子でもある主面側第１ビア導体も、同様に狭小なピッチで配置されている。この場合、主面側第１ビア導体と隣接する他のビア導体との絶縁間隔や、主面側第１ビア導体と隣接する他の主面側接続端子との絶縁間隔を確保するため、主面側第１ビア導体の外径、即ち主面側第１貫通孔の径は、あまり大きくすることができない。
【００１１】
これに対し、配線基板の裏面側接続端子と接続する裏面側ビア導体は、上記のようなＩＣチップの接続端子との関係でピッチを狭くする制限を受けにくいので、十分広い間隔で裏面側ビア導体を配置しても問題を生じない。
そこで、この配線基板では、裏面側ビア導体の外径、即ち裏面側貫通孔の径を、主面側第１貫通孔の径とは異ならせて大きくしている。これにより、裏面側貫通孔については、より確実に裏面側絶縁層に形成することができ、歩留まりが高い。
従って、この配線基板は、主面側第１貫通孔よりも径大な裏面側貫通孔が形成されているので、その分、主面側第１貫通孔と裏面側貫通孔とが同径な従来の配線基板よりも、歩留まりを高くすることができるものである。また、裏面側貫通孔の内部に裏面側ビア導体も確実に形成されているので、裏面側ビア導体とこれと接続する配線等の導体層との接続信頼性も高い。
【００１２】
さらに、上記の配線基板であって、前記主面側絶縁層は、前記ＩＣチップ搭載の際にＩＣチップに対応するＩＣ対応部の周囲を形成するＩＣ周囲部に、主面側第２ビア導体及びこの主面側第２ビア導体が内部に形成された主面側第２貫通孔を有し、前記主面側第１貫通孔よりも、上記主面側第２貫通孔が径大である配線基板とすると良い。
【００１３】
上述したように、ビア導体自体が主面側接続端子でもある主面側第１ビア導体は、隣り合う主面側第１ビア導体同士等の絶縁間隔の問題から、その外径（主面側第１貫通孔の径）をあまり大きくすることができない。
一方、ＩＣ周囲部に形成された主面側第２ビア導体は、主面側第１ビア導体のようにピッチを狭くする制限を受けにくいので、十分広い間隔で配置することが可能である。
【００１４】
そこで、この配線基板では、主面側第２ビア導体の外径、及びこれが形成された主面側第２貫通孔の径を、主面側第１ビア導体の外径及び主面側第１貫通孔の径よりも大きくしている。これにより、主面側第２貫通孔については、より確実に形成することができ、歩留まりが高い。
従って、この配線基板は、主面側第１貫通孔よりも径大な主面側第２貫通孔が形成されているので、その分、主面側第１貫通孔と主面側第２貫通孔とが同径な従来の配線基板よりも、歩留まりを高くすることができるものである。また、主面側第２貫通孔の内部に主面側第２ビア導体も確実に形成されているので、主面側第２ビア導体とこれと接続する配線等の導体層との接続信頼性も高い。
【００１５】
前記課題に対する解決手段は、主面及び裏面を有する略板形状をなし、上記主面に搭載するＩＣチップの接続端子と対向して接続させるため上記主面に露出する主面側接続端子と、上記裏面に露出する裏面側接続端子と、を備える配線基板の製造方法であって、主面側第１貫通孔を有する主面側絶縁層を形成する主面側絶縁層形成工程と、上記主面側第１貫通孔よりも径大な裏面側貫通孔を有する裏面側絶縁層を形成する裏面側絶縁層形成工程と、上記主面側第１貫通孔内に、上記主面側接続端子をなす主面側第１ビア導体を形成する主面側ビア導体形成工程と、上記裏面側貫通孔内に、上記裏面側接続端子と接続する裏面側ビア導体を形成する裏面側ビア導体形成工程と、を備え、前記主面側ビア導体形成工程において、メッキにより、その表面側に平坦な端面を有する前記主面側第１ビア導体を形成し、前記裏面側ビア導体形成工程において、メッキにより、略中央に位置し深さが１０μｍ以下の凹部を有する前記裏面側ビア導体を形成する配線基板の製造方法である。
【００１６】
本発明では、裏面側絶縁層形成工程において、主面側第１貫通孔よりも径大な裏面側貫通孔を形成するので、その際、この裏面側貫通孔については、より確実に形成することができ、配線基板の歩留まりを高くすることができる。さらに、裏面側貫通孔が確実に形成されると、裏面側ビア導体形成工程において、その内部に裏面側ビア導体を確実に形成することができるので、裏面側ビア導体とこれと接続する配線等の導体層との接続信頼性も高くすることができる。
従って、本発明の製造方法によれば、歩留まりが高く、裏面側ビア導体の接続信頼性の高い配線基板を製造することができる。
【００１７】
【００１８】
さらに、本発明では、主面側ビア導体形成工程において、メッキにより充填して表面側に平坦な端面を有する主面側第１ビア導体を形成する。また、裏面側ビア導体形成工程において、メッキにより充填して、略中央に位置し深さが１０μｍ以下の凹部を有する裏面側ビア導体を形成する。
従って、主面側接続端子でもある主面側第１ビア導体の表面が平坦となっているので、配線基板にＩＣチップを搭載する際に、ＩＣチップの接続端子と主面側接続端子とを確実に接続させることができ、その接続信頼性を向上させることができる。
【００１９】
これと共に、裏面側ビア導体は凹部を有するが、その深さが１０μｍ以下の浅い凹部であるので、裏面側ビア導体を覆う絶縁層等を形成する際、凹部内にボイドを生じることなく、凹部内にも確実に絶縁層等を充填することができる。また、形成する絶縁層等の表面をより平坦にすることができる。
しかも、裏面側ビア導体をメッキで形成するにあたり、その表面側が平坦になるまで充填しないで、凹部を有する状態に留めているので、裏面側ビア導体を形成するためのメッキ時間を短縮することができる。
【００２０】
また、他の解決手段は、主面及び裏面を有する略板形状をなし、上記主面に搭載するＩＣチップの接続端子と対向して接続させるため上記主面に露出する主面側接続端子と、上記裏面に露出する裏面側接続端子と、を備える配線基板の製造方法であって、主面側第１貫通孔を有する主面側絶縁層を形成する主面側絶縁層形成工程と、上記主面側第１貫通孔よりも径大な裏面側貫通孔を有する裏面側絶縁層を形成する裏面側絶縁層形成工程と、上記主面側第１貫通孔内に、上記主面側接続端子をなす主面側第１ビア導体を形成する主面側ビア導体形成工程と、上記裏面側貫通孔内に、上記裏面側接続端子と接続する裏面側ビア導体を形成する裏面側ビア導体形成工程と、を備え、前記主面側絶縁層形成工程において、前記主面側第１貫通孔の他、前記ＩＣチップ搭載の際にＩＣチップに対応するＩＣ対応部の周囲を形成するＩＣ周囲部に、上記主面側第１貫通孔よりも径大な主面側第２貫通孔を有する前記主面側絶縁層を形成し、前記主面側ビア導体形成工程において、前記主面側第１ビア導体の他、上記主面側第２貫通孔内に主面側第２ビア導体を形成し、前記主面側ビア導体形成工程において、メッキにより、その表面側に平坦な端面を有する前記主面側第１ビア導体を形成すると共に、略中央に位置し深さが１０μｍ以下の凹部を有する前記主面側第２ビア導体を形成し、前記裏面側ビア導体形成工程において、メッキにより、略中央に位置し深さが１０μｍ以下の凹部を有する前記裏面側ビア導体を形成する配線基板の製造方法である。
【００２１】
本発明では、裏面側絶縁層形成工程において、主面側第１貫通孔よりも径大な裏面側貫通孔を形成するので、その際、この裏面側貫通孔については、より確実に形成することができ、配線基板の歩留まりを高くすることができる。さらに、裏面側貫通孔が確実に形成されると、裏面側ビア導体形成工程において、その内部に裏面側ビア導体を確実に形成することができるので、裏面側ビア導体とこれと接続する配線等の導体層との接続信頼性も高くすることができる。
従って、本発明の製造方法によれば、歩留まりが高く、裏面側ビア導体の接続信頼性の高い配線基板を製造することができる。
さらに、本発明では、主面側絶縁層形成工程において、主面側第１貫通孔を形成すると共に、これよりも径大な主面側第２貫通孔を形成するので、その際、主面側第２貫通孔については、より確実に形成することができ、配線基板の歩留まりを高くすることができる。さらに、主面側第２貫通孔が確実に形成されると、主面側ビア導体形成工程において、その内部に主面側第２ビア導体を確実に形成することができるので、主面側第２ビア導体とこれと接続する配線等の導体層との接続信頼性も高くすることができる。
従って、本発明の製造方法によれば、歩留まりが高く、主面側第２ビア導体の接続信頼性の高い配線基板を製造することができる。
【００２２】
【００２３】
さらに、本発明では、主面側ビア導体形成工程において、メッキで充填して、表面側に平坦な端面を有する主面側第１ビア導体を形成すると共に、略中央に位置し深さが１０μｍ以下の凹部を有する主面側第２ビア導体を形成する。また、裏面側ビア導体形成工程において、メッキで充填して、略中央に位置し深さが１０μｍ以下の凹部を有する裏面側ビア導体を形成する。
従って、配線基板にＩＣチップを搭載する際に、主面側接続端子（主面側第１ビア導体）とＩＣチップの接続端子とを確実に接続させることができ、その接続信頼性を向上させることができる。
【００２４】
これと共に、主面側第２ビア導体及び裏面側ビア導体は、いずれも凹部を有するが、その深さが１０μｍ以下の浅い凹部であるので、主面側第２ビア導体を覆う絶縁層等あるいは裏面側ビア導体を覆う絶縁層等を形成する際、これらの凹部内にボイドを生じることなく、凹部内にも確実に絶縁層等を充填することができる。また、絶縁層等の表面をより平坦に形成することができる。
しかも、主面側第２ビア導体あるいは裏面側ビア導体をメッキで形成するにあたり、その表面側を平坦にせず、凹部を有する状態に留めているので、主面側第２ビア導体あるいは裏面側ビア導体を形成するためのメッキ時間を短縮することができる。
【００２５】
【発明の実施の形態】
（実施形態）
以下、本発明の実施の形態を、図面を参照しつつ説明する。
本実施形態の配線基板１について、図１に主面２側から見た平面図を、図２に側面図を、図３に部分拡大断面図を示す。
この配線基板１は、主面２と裏面３を有する略板形状をなし、図２及び図３中に破線で示すＩＣチップ８１を主面２側に搭載すると共に、図２及び図３中に破線で示すマザーボード９１を裏面３側に接続することができる。
配線基板１は、図１〜図３中に一点鎖線による境界で示すように、平面方向略中央に、ＩＣチップ８１を搭載の際にＩＣチップ８１に対応する部位、即ち、ＩＣチップ８１を配線基板１に垂直に投影した部分に相当するＩＣ対応部５を有する。また、ＩＣ対応部５の周囲を形成する部位、即ち、配線基板１のうちＩＣ対応部５以外の部分に相当するＩＣ周囲部７を有する。
【００２６】
配線基板１は、図３に示すように、エポキシ樹脂等からなる５層の樹脂絶縁層（主面２側から主面側第２絶縁層９、主面側第１絶縁層１１、コア絶縁層１３、裏面側第１絶縁層１５、及び裏面側第２絶縁層１７）が積層されている。そして、これらの絶縁層の層間には、全部で４層の導体層（主面２側から主面側第２導体層１９、主面側第１導体層２１、裏面側第１導体層２３、及び裏面側第２導体層２５）が形成されている。
【００２７】
コア絶縁層１３には、これを貫通するスルーホール導体（図示しない）が多数形成され、主面側第１導体層２１と裏面側第２導体層２３とにそれぞれ接続している。
主面側第１絶縁層１１のうちＩＣ対応部５には、これを貫通し、径が約８５μｍである主面側第１貫通孔２７（図中右側）が多数形成されている。そして、その内部には、主面側第１導体層２１と接続する主面側第１ビア導体２９が形成されている。この主面側第１ビア導体２９は、その表面に平坦な端面３０を有するフィルドビア導体である。また、主面側ビア導体２９は、主面側第２絶縁層９を貫通する主面側第３貫通孔３１内にそれ自体が露出している。
【００２８】
また、主面側第１絶縁層１１のうちＩＣ周囲部７には、これを貫通し、径が約９５μｍと上記主面側第１貫通孔２７（径約８５μｍ）よりも径大な主面側第２貫通孔３３が多数形成されている。そして、その内部には、主面側第１導体層２１と接続し、また、主面側第２導体層１９のうち主面側第３貫通孔３１内に露出する主面側パッド３７に配線３９を介して接続する主面側第２ビア導体３５が形成されている。この主面側第２ビア導体３５は、略中央に深さが１０μｍ以下（本実施形態では８μｍ）の浅い凹部３６を有する椀状ビア導体である。また、主面側第２ビア導体３５は、主面側第２絶縁層９に覆われている。
これら主面側第３貫通孔３１内に露出する主面側第１ビア導体２９及び主面側パッド３７は、いずれも、ＩＣチップ８１の接続端子８３と対向する位置に配置された主面側接続端子４１である。
【００２９】
一方、裏面側第１絶縁層１５には、これを貫通し、径が約１００μｍと主面側第１貫通孔２７（径約８５μｍ）よりも径大な裏面側第１貫通孔４３が多数形成されている。そして、その内部には、裏面側第１導体層２３と接続し、また、裏面側第２導体層２５のうち裏面側第２絶縁層１７を貫通する裏面側第２貫通孔４７内に露出する裏面側パッド４９に配線５１を介して接続する裏面側ビア導体４５が形成されている。この裏面側ビア導体４５は、略中央に深さが１０μｍ以下（本実施形態では９μｍ）の浅い凹部４６を有する椀状ビア導体である。また、裏面側ビア導体４５は、裏面側第２絶縁層１７に覆われている。
なお、裏面側パッド４９は、マザーボード９１の接続端子９３と対向する位置に配置された裏面側接続端子４９である。
【００３０】
この配線基板１の主面側接続端子４１は、ＩＣチップ８１の狭小なピッチで配置された接続端子８３に合わせて、約２３０μｍと狭小なピッチで配置されている。従って、主面側接続端子４１をなす主面側第１ビア導体２９も、同様に狭小なピッチとなっている。このため、主面側第１ビア導体２９は、隣り合う主面側第１ビア導体２９や主面側パッド３７との絶縁間隔を考慮して、主面側第１ビア導体２９の外径（主面側第１貫通孔２７の径）が、前記のように約８５μｍと小さくされている。
【００３１】
これに対し、裏面側接続端子４９と接続する裏面側ビア導体４５や、主面側接続端子４１（主面側パッド３７）と配線３９を介して接続する主面側第２ビア導体３５は、主面側第１ビア導体２９のようなピッチを狭くする制限を受けないので、十分に広い間隔でそれぞれ配置されている。従って、裏面側ビア導体４５の外径（裏面側第１貫通孔４３の径）及び主面側第２ビア導体３５の外径（主面側第２貫通孔３３の径）が、前記のように約９５μｍと大きくされている。
【００３２】
よって、本実施形態の配線基板１は、主面側第１貫通孔２７よりも径大な裏面側第１貫通孔４３及び主面側第２貫通孔３３が形成されているので、その分、歩留まりを高くすることができる。また、裏面側第１貫通孔４３及び主面側第２貫通孔３３が確実に形成され、その内部に裏面側ビア導体４５及び主面側第２ビア導体３５が確実に形成されている。このため、裏面側ビア導体４５と接続する裏面側第１導体層２３及び裏面側第２導体層２５との接続信頼性や、主面側第２ビア導体３５と接続する主面側第１導体層２１及び主面側第２導体層１９との接続信頼性が高い。
但し、後述するように、主面側第１貫通孔２７と同じ現像処理によって、裏面側第１貫通孔４３を精度良く形成し、また、同じ露光及び現像処理で主面側第２貫通孔３３を精度良く形成するには、裏面側第１貫通孔４３や主面側第２貫通孔３３の径を、主面側第１貫通孔２７の径の１．３倍以下とするのが好ましい。これらの径が１．３倍を超えると、径に応じてそれぞれに適する露光条件が異なり、あるいは現像速度が異なることから、両者に適する条件の選択が難しくなり、同時に処理するとバラツキが大きくなり易いためである。
【００３３】
次いで、上記配線基板１の製造方法について、図４〜図６を参照しつつ説明する。
まず、図４に示すように、コア絶縁層１３に主面側第１導体層２１、裏面側第１導体層２３及びスルーホール導体（図示しない）が形成された基板６１を用意する。
この基板６１は、公知の手法で製作することができる。即ち、両面に銅箔が張られたコア絶縁層１３を用意し、所定の位置を穿孔する。そして、無電解メッキ及び電解メッキを順に施して、両面の銅箔上にメッキ層を形成すると共に、略筒状のスルーホール導体を形成する。その後、スルーホール導体内を樹脂で充填する。その後、両面のメッキ層上に所定パターンのエッチングレジスト層を形成し、このレジスト層から露出するメッキ層及び銅箔をエッチング除去して、所定パターンの主面側第１導体層２１及び裏面側第１導体層２３を形成すれば、上記基板６１ができる。
【００３４】
次に、第１絶縁層形成工程において、図５に示すように、上記基板６１に、ＩＣ対応部５内に多数の主面側第１貫通孔２７を有し、ＩＣ周囲部７内に多数の主面側第２貫通孔３３を有する主面側第１絶縁層１１を形成すると共に、多数の裏面側第１貫通孔４３を有する裏面側第１絶縁層１５を形成する。
【００３５】
具体的には、基板６１の両面に、感光性エポキシ樹脂等からなるシート状の未硬化樹脂を重ねて、加熱処理して半硬化させる。その後、主面側第１貫通孔２７及び主面側第２貫通孔３３に対応した第１のマスクを用いて、主面側の半硬化樹脂絶縁層を露光する。なお、主面側第１貫通孔２７に対応するパターン径よりも主面側第２貫通孔３３に対応するパターン径を大きくしておく。
【００３６】
また、裏面側第１貫通孔４３に対応した第２のマスクを用いて、裏面側の半硬化樹脂絶縁層を露光する。この第２のマスクの裏面側第１貫通孔４３に対応するパターン径も、上記第１のマスクの主面側第１貫通孔２７に対応するパターン径よりも大きくしておく。その後、主面側及び裏面側を同時に現像することによって、直径約８５μｍの主面側第１貫通孔２７，直径約９５μｍ第２貫通孔３３、及び同じく直径約９５μｍの裏面側第１貫通孔４３を形成する。
その後、基板６１をさらに加熱処理し、両面の半硬化樹脂絶縁層を硬化させて、主面側第１絶縁層１１及び裏面側第１絶縁層１５を形成する。
【００３７】
この工程で、主面側第２貫通孔３３及び裏面側第１貫通孔４３は、主面側第１貫通孔２７よりもそれぞれ径を大きくしているので、主面側第１貫通孔２７に合わせてすべての貫通孔の径を小さくするのに比して、これら主面側第２貫通孔３３及び裏面側第１貫通孔４３を確実に形成することができる。従って、配線基板１の歩留まりを向上させることができる。
【００３８】
次に、ビア導体・導体層形成工程（主面側ビア導体形成工程及び裏面側ビア導体形成工程）において、図６に示すように、各主面側第１貫通孔２７内に主面側第１ビア導体２９を、各主面側第２貫通孔３３内に主面側第２ビア導体３５を、及び、各裏面側第１貫通孔４３内に裏面側ビア導体４５をぞれぞれ形成する。また、主面側第１絶縁層１１上に主面側第１導体層１９を、裏面側第１絶縁層１５上に裏面側第２導体層２５を形成する。
【００３９】
具体的には、無電解メッキ及び電解メッキを順に施し、各主面側第１貫通孔２７内に主面側第１ビア導体２９を、各主面側第２貫通孔３３内に主面側第２ビア導体３５を、及び、各裏面側第１貫通孔４３内に裏面側ビア導体４５をぞれぞれ形成すると共に、主面側第１絶縁層１１上及び裏面側第１絶縁層１５上に、ぞれぞれメッキ層を形成する。
その際、電解メッキの反応条件を調整して、主面側第１貫通孔２７内をメッキで充填し、主面側第１ビア導体２９の表面が平坦な端面３０となるようにする。これとと共に、主面側第２貫通孔３３及び裏面側第１貫通孔４３をメッキで充填し、主面側第２ビア導体３５及び裏面側第２ビア導体４５が、それらの略中央に深さが１０μｍ以下（本実施形態では約８〜９μｍ）の浅い凹部３６，４６がそれぞれ形成されるようにする。
【００４０】
その後、主面側第１絶縁層１１上のメッキ層上に、所定パターンのエッチングレジスト層を形成し、このレジスト層から露出するメッキ層をエッチング除去して、主面側パッド３７や配線３９等を有する第１主面側導体層１９を形成する。同様に、裏面側第１絶縁層１５上のメッキ層上に、所定パターンのエッチングレジスト層を形成し、エッチングして、裏面側パッド４９や配線５１等を有する裏面側第２導体層２５を形成する。
【００４１】
本実施形態では、主面側第２貫通孔３３及び裏面側第１貫通孔４３の径を大きくした分、これらが確実に形成されているので、主面側第２ビア導体３５及び裏面側ビア導体４５も確実に形成することができる。よって、主面側第２ビア導体３５と主面側第１導体層２１及び主面側第２導体層１９との接続信頼性、及び、裏面側ビア導体４５と裏面側第１導体層２３及び裏面側第２導体層２５との接続信頼性を高くすることができる。
しかも、主面側第２ビア導体３５及び裏面側ビア導体４５の表面を平坦とせず、浅い凹部３６，４６を有する状態に留めているので、電解メッキのメッキ時間を短縮することができる。
【００４２】
次に、第２絶縁層形成工程において、主面側第１絶縁層１１上に、主面側第２ビア導体３５を覆い、主面側第１ビア導体２９及び主面側パッド３７（主面側接続端子４１）が露出する主面側第３貫通孔３１を有する主面側第２絶縁層９を形成する（図３参照）。また、裏面側第１絶縁層１１上に、裏面側ビア導体４５を覆い、裏面側パッド（裏面側接続端子）４９が露出する裏面側第２貫通孔４７を有する裏面側第２絶縁層１７を形成する。
【００４３】
具体的には、主面側第１絶縁層１１上及び裏面側第１絶縁層１５上に、感光性エポキシ樹脂からなるシート状の未硬化樹脂を重ねて、加熱処理して半硬化させる。その後、主面側第３貫通孔３１に対応したマスクを用いて、主面側の半硬化樹脂絶縁層を露光し、さらに現像する。また、裏面側第１貫通孔４７に対応したマスクを用いて、裏面側の半硬化樹脂絶縁層を露光し、現像する。その後、さらに加熱処理をし、両面の半硬化樹脂絶縁層を硬化させて、主面側第２絶縁層９及び裏面側第２絶縁層１７を形成する。
【００４４】
その際、本実施形態では、主面側第２ビア導体３５及び裏面側ビア導体４５が、ぞれぞれ凹部３６，４６を有しているが、凹部３６，４６の深さが１０μｍ以下と浅くなっているので、これらの凹部３６，４６内にボイドを生じることなく、主面側第２絶縁層９及び裏面側第２絶縁層１７を形成することができる。また、これらの絶縁層を平坦性を高くすることができる。
【００４５】
次に、Ｎｉ−Ａｕメッキ層形成工程において、主面側第３貫通孔３１内に露出する主面側接続端子４１上、及び、裏面側第２貫通孔４７内に露出する裏面側接続端子４９上に、公知の手法によりＮｉメッキ層及びその上にＡｕメッキ層（図示しない）を形成する。これらのメッキ層は、主面側接続端子４１及び裏面側接続端子４９の酸化防止等のために形成する。
以上のようにして、本実施形態の配線基板１が完成する。
【００４６】
このようにして製造された配線基板１は、主面側第１ビア導体２９の表面が略平坦な端面３０であるので、ＩＣチップ８１を搭載する際に、ＩＣチップ８１の接続端子８３と主面側第１ビア導体２９（主面側接続端子４１）を確実に接続させることができる。
なお、必要に応じて、主面側接続端子４１上や裏面側接続端子４９上に、ハンダバンプを形成することもできる。即ち、バンプ形成工程において、主面側第３貫通孔３１に対応したマスク、あるいは、裏面側第２貫通孔４７に対応したマスクを用いて、主面側接続端子４１上あるいは裏面側接続端子４９上に、ハンダペーストを印刷し、これをリフローしてハンダバンプを形成する。
この際、主面側第１ビア導体２９の端面３０が、主面側パッド３７と同様に略平坦であることから、これらの主面側接続端子４１に同量のハンダペーストを印刷すれば、ほぼ同じ形状のハンダバンプを形成することができる。
【００４７】
以上において、本発明を実施形態に即して説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることは言うまでもない。
例えば、上記実施形態では、主面側第２貫通孔３３は、いずれも主面側第１貫通孔２７よりも径大としているが、すべての主面側第２貫通孔３３を径大としなくても良い。一部の主面側第２貫通孔３３が径大とされれば、径大とされた主面側第２貫通孔３３については、より確実に形成することができ、その分、配線基板１の歩留まりを高くすることができるからである。
【図面の簡単な説明】
【図１】 実施形態に係る配線基板の主面側から見た平面図である。
【図２】 実施形態に係る配線基板の側面図である。
【図３】 実施形態に係る配線基板の部分拡大断面図である。
【図４】 実施形態に係る配線基板の製造方法のうち、コア絶縁層に主面側第１導体層及び裏面側第１導体層を形成した様子を示す説明図である。
【図５】 実施形態の係る配線基板の製造方法のうち、主面側第１絶縁層及び裏面側第１絶縁層を形成した様子を示す説明図である。
【図６】 実施形態の係る配線基板の製造方法のうち、主面側第１ビア導体、主面側第２ビア導体及び裏面側ビア導体等を形成した様子を示す説明図である。
【図７】 従来形態に係る配線基板の部分拡大断面図である。
【符号の説明】
１ 配線基板
２ 主面
３ 裏面
５ ＩＣ対応部
７ ＩＣ周囲部
１１ 主面側第１絶縁層
１５ 裏面側第１絶縁層
２７ 主面側第１貫通孔
２９ 主面側第１ビア導体
３０ （主面側第１ビア導体の）端面
３３ 主面側第２貫通孔
３５ 主面側第２ビア導体
３６ （主面側第２ビア導体の）凹部
３７ 主面側パッド
４１ 主面側接続端子
４３ 裏面側第１貫通孔
４５ 裏面側ビア導体
４６ （裏面側ビア導体の）端面
４９ 裏面側パッド（裏面側接続端子）
８１ ＩＣチップ
８３ （ＩＣチップの）接続端子
【発明の属する技術分野】
本発明は、ＩＣチップを搭載するための配線基板に関し、特に、ＩＣチップを搭載する主面に露出する接続端子と、裏面に露出する接続端子とを備える配線基板の製造方法に関する。
【０００２】
【従来の技術】
従来より、ＩＣチップを搭載するための配線基板として、図７に部分拡大断面図を示す配線基板１０１が知られている。
この配線基板１０１は、主面１０２と裏面１０３を有する略板形状をなし、主面１０２側には図中に破線で示すＩＣチップ１８１を、裏面１０３側には図中に破線で示すマザーボード１９１を接続することができる。
配線基板１０１は、５層の絶縁層（主面１０２側から主面側第２絶縁層１０５、主面側第１絶縁層１０７、コア絶縁層１０９、裏面側第１絶縁層１１１、及び裏面側第２絶縁層１１３）が積層され、これらの層間には、全部で４層の導体層（主面１０２側から主面側第２導体層１１５、主面側第１導体層１１７、裏面側第１導体層１１９、及び裏面側第２導体層１２１）が形成されている。
【０００３】
このうち主面側第１絶縁層１０７には、これを貫通する主面側第１貫通孔１２３が多数形成され、その内部には、内周面に沿った形状の凹部を有する椀状の主面側ビア導体１２５がそれぞれ形成されている。同様に、裏面側第１絶縁層１１１にも、主面側第１貫通孔１２３と同径の裏面側第１貫通孔１２７が多数形成され、その内周面に沿った形状の凹部を有する椀状の裏面側ビア導体１２９が形成されている。
【０００４】
主面側ビア導体１２５の一部のビア導体（図中左側に示す主面側ビア導体１２５）は、主面側第２絶縁層１０５に覆われ、主面側第１導体層１１７に接続すると共に、主面側第２導体層１１５のうち、主面側第２絶縁層１０５を貫通する主面側第２貫通孔１３１内に露出する主面側パッド１３３に配線１３５を介して接続している。また、主面側ビア導体１２５の一部のビア導体（図中右側に示す主面側ビア導体１２５）は、主面側第１導体層１１７に接続し、主面側第２絶縁層１０５の主面側第２貫通孔１３１内にそれ自体が露出している。これら主面側第２貫通孔１３１内に露出する主面側パッド１３３及び主面側ビア導体１２５は、いずれも、ＩＣチップ１８１の接続端子１８３と対向する位置に配置された主面側接続端子である。
【０００５】
一方、裏面側ビア導体１２９は、裏面側第２絶縁層１１３に覆われ、裏面側第２導体層１２１のうち、裏面側第２絶縁層１１３を貫通する裏面側第２貫通孔１３７内に露出する裏面側パッド１３９に配線１４１を介して接続している。この裏面側パッド１３９は、マザーボード１９１の接続端子１９３と対向する位置に配置された裏面側接続端子である。
【０００６】
【発明が解決しようとする課題】
しかしながら、近年、ＩＣチップ１８１の小型化に伴い、その接続端子１８３の間隔が狭小となることにより、配線基板１０１の主面側接続端子の間隔も小さくなっている。このため、隣り合う主面側ビア導体１２５や主面側パッド１３３との絶縁間隔を確保するために、主面側ビア導体１２５の外径、即ち主面側第１貫通孔１２３の径も小さくされている。また、主面側第１貫通孔１２３の大きさに合わせて、裏面側第１貫通孔１２７の径も同様に小さくされている。
【０００７】
このように主面側第１貫通孔１２３及び裏面側第１貫通孔１２７の径が小さくなると、主面側第１絶縁層１０７及び裏面側第１絶縁層１１１に主面側第１貫通孔１２３及び裏面側第１貫通孔１２７を確実に形成することが困難となる。従って、配線基板１０１の製造時の歩留まりが低下する。また、主面側ビア導体１２５と主面側第１導体層１１７及び主面側第２導体層１１５との接続信頼性や、裏面側ビア導体１２９と裏面側第１導体層１１９及び裏面側第２導体層１２１との接続信頼性の低下も招いている。
【０００８】
本発明はかかる現状に鑑みてなされたものであって、ＩＣチップを搭載する主面に露出する接続端子と、裏面に露出する接続端子とを備える配線基板の製造方法について、配線基板の歩留まりとビア導体の接続信頼性を向上させることができる配線基板の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段、作用及び効果】
なお、配線基板としては、主面及び裏面を有する略板形状をなす配線基板であって、上記主面に搭載するＩＣチップの接続端子と対向して接続させるため上記主面に露出する主面側接続端子と、上記裏面に露出する裏面側接続端子と、上記主面側接続端子をなす主面側第１ビア導体と、上記裏面側接続端子に接続する裏面側ビア導体と、上記主面側第１ビア導体が内部に形成された主面側第１貫通孔を有する主面側絶縁層と、上記裏面側ビア導体が内部に形成された裏面側貫通孔を有する裏面側絶縁層と、を備え、上記主面側第１貫通孔よりも、上記裏面側貫通孔が径大である配線基板が挙げられる。
【００１０】
ＩＣチップの接続端子は、狭小なピッチで配置されているので、このような接続端子と対向して接続する配線基板の主面側接続端子も、同様に狭小なピッチで配置されている。従って、ビア導体自体が主面側接続端子でもある主面側第１ビア導体も、同様に狭小なピッチで配置されている。この場合、主面側第１ビア導体と隣接する他のビア導体との絶縁間隔や、主面側第１ビア導体と隣接する他の主面側接続端子との絶縁間隔を確保するため、主面側第１ビア導体の外径、即ち主面側第１貫通孔の径は、あまり大きくすることができない。
【００１１】
これに対し、配線基板の裏面側接続端子と接続する裏面側ビア導体は、上記のようなＩＣチップの接続端子との関係でピッチを狭くする制限を受けにくいので、十分広い間隔で裏面側ビア導体を配置しても問題を生じない。
そこで、この配線基板では、裏面側ビア導体の外径、即ち裏面側貫通孔の径を、主面側第１貫通孔の径とは異ならせて大きくしている。これにより、裏面側貫通孔については、より確実に裏面側絶縁層に形成することができ、歩留まりが高い。
従って、この配線基板は、主面側第１貫通孔よりも径大な裏面側貫通孔が形成されているので、その分、主面側第１貫通孔と裏面側貫通孔とが同径な従来の配線基板よりも、歩留まりを高くすることができるものである。また、裏面側貫通孔の内部に裏面側ビア導体も確実に形成されているので、裏面側ビア導体とこれと接続する配線等の導体層との接続信頼性も高い。
【００１２】
さらに、上記の配線基板であって、前記主面側絶縁層は、前記ＩＣチップ搭載の際にＩＣチップに対応するＩＣ対応部の周囲を形成するＩＣ周囲部に、主面側第２ビア導体及びこの主面側第２ビア導体が内部に形成された主面側第２貫通孔を有し、前記主面側第１貫通孔よりも、上記主面側第２貫通孔が径大である配線基板とすると良い。
【００１３】
上述したように、ビア導体自体が主面側接続端子でもある主面側第１ビア導体は、隣り合う主面側第１ビア導体同士等の絶縁間隔の問題から、その外径（主面側第１貫通孔の径）をあまり大きくすることができない。
一方、ＩＣ周囲部に形成された主面側第２ビア導体は、主面側第１ビア導体のようにピッチを狭くする制限を受けにくいので、十分広い間隔で配置することが可能である。
【００１４】
そこで、この配線基板では、主面側第２ビア導体の外径、及びこれが形成された主面側第２貫通孔の径を、主面側第１ビア導体の外径及び主面側第１貫通孔の径よりも大きくしている。これにより、主面側第２貫通孔については、より確実に形成することができ、歩留まりが高い。
従って、この配線基板は、主面側第１貫通孔よりも径大な主面側第２貫通孔が形成されているので、その分、主面側第１貫通孔と主面側第２貫通孔とが同径な従来の配線基板よりも、歩留まりを高くすることができるものである。また、主面側第２貫通孔の内部に主面側第２ビア導体も確実に形成されているので、主面側第２ビア導体とこれと接続する配線等の導体層との接続信頼性も高い。
【００１５】
前記課題に対する解決手段は、主面及び裏面を有する略板形状をなし、上記主面に搭載するＩＣチップの接続端子と対向して接続させるため上記主面に露出する主面側接続端子と、上記裏面に露出する裏面側接続端子と、を備える配線基板の製造方法であって、主面側第１貫通孔を有する主面側絶縁層を形成する主面側絶縁層形成工程と、上記主面側第１貫通孔よりも径大な裏面側貫通孔を有する裏面側絶縁層を形成する裏面側絶縁層形成工程と、上記主面側第１貫通孔内に、上記主面側接続端子をなす主面側第１ビア導体を形成する主面側ビア導体形成工程と、上記裏面側貫通孔内に、上記裏面側接続端子と接続する裏面側ビア導体を形成する裏面側ビア導体形成工程と、を備え、前記主面側ビア導体形成工程において、メッキにより、その表面側に平坦な端面を有する前記主面側第１ビア導体を形成し、前記裏面側ビア導体形成工程において、メッキにより、略中央に位置し深さが１０μｍ以下の凹部を有する前記裏面側ビア導体を形成する配線基板の製造方法である。
【００１６】
本発明では、裏面側絶縁層形成工程において、主面側第１貫通孔よりも径大な裏面側貫通孔を形成するので、その際、この裏面側貫通孔については、より確実に形成することができ、配線基板の歩留まりを高くすることができる。さらに、裏面側貫通孔が確実に形成されると、裏面側ビア導体形成工程において、その内部に裏面側ビア導体を確実に形成することができるので、裏面側ビア導体とこれと接続する配線等の導体層との接続信頼性も高くすることができる。
従って、本発明の製造方法によれば、歩留まりが高く、裏面側ビア導体の接続信頼性の高い配線基板を製造することができる。
【００１７】
【００１８】
さらに、本発明では、主面側ビア導体形成工程において、メッキにより充填して表面側に平坦な端面を有する主面側第１ビア導体を形成する。また、裏面側ビア導体形成工程において、メッキにより充填して、略中央に位置し深さが１０μｍ以下の凹部を有する裏面側ビア導体を形成する。
従って、主面側接続端子でもある主面側第１ビア導体の表面が平坦となっているので、配線基板にＩＣチップを搭載する際に、ＩＣチップの接続端子と主面側接続端子とを確実に接続させることができ、その接続信頼性を向上させることができる。
【００１９】
これと共に、裏面側ビア導体は凹部を有するが、その深さが１０μｍ以下の浅い凹部であるので、裏面側ビア導体を覆う絶縁層等を形成する際、凹部内にボイドを生じることなく、凹部内にも確実に絶縁層等を充填することができる。また、形成する絶縁層等の表面をより平坦にすることができる。
しかも、裏面側ビア導体をメッキで形成するにあたり、その表面側が平坦になるまで充填しないで、凹部を有する状態に留めているので、裏面側ビア導体を形成するためのメッキ時間を短縮することができる。
【００２０】
また、他の解決手段は、主面及び裏面を有する略板形状をなし、上記主面に搭載するＩＣチップの接続端子と対向して接続させるため上記主面に露出する主面側接続端子と、上記裏面に露出する裏面側接続端子と、を備える配線基板の製造方法であって、主面側第１貫通孔を有する主面側絶縁層を形成する主面側絶縁層形成工程と、上記主面側第１貫通孔よりも径大な裏面側貫通孔を有する裏面側絶縁層を形成する裏面側絶縁層形成工程と、上記主面側第１貫通孔内に、上記主面側接続端子をなす主面側第１ビア導体を形成する主面側ビア導体形成工程と、上記裏面側貫通孔内に、上記裏面側接続端子と接続する裏面側ビア導体を形成する裏面側ビア導体形成工程と、を備え、前記主面側絶縁層形成工程において、前記主面側第１貫通孔の他、前記ＩＣチップ搭載の際にＩＣチップに対応するＩＣ対応部の周囲を形成するＩＣ周囲部に、上記主面側第１貫通孔よりも径大な主面側第２貫通孔を有する前記主面側絶縁層を形成し、前記主面側ビア導体形成工程において、前記主面側第１ビア導体の他、上記主面側第２貫通孔内に主面側第２ビア導体を形成し、前記主面側ビア導体形成工程において、メッキにより、その表面側に平坦な端面を有する前記主面側第１ビア導体を形成すると共に、略中央に位置し深さが１０μｍ以下の凹部を有する前記主面側第２ビア導体を形成し、前記裏面側ビア導体形成工程において、メッキにより、略中央に位置し深さが１０μｍ以下の凹部を有する前記裏面側ビア導体を形成する配線基板の製造方法である。
【００２１】
本発明では、裏面側絶縁層形成工程において、主面側第１貫通孔よりも径大な裏面側貫通孔を形成するので、その際、この裏面側貫通孔については、より確実に形成することができ、配線基板の歩留まりを高くすることができる。さらに、裏面側貫通孔が確実に形成されると、裏面側ビア導体形成工程において、その内部に裏面側ビア導体を確実に形成することができるので、裏面側ビア導体とこれと接続する配線等の導体層との接続信頼性も高くすることができる。
従って、本発明の製造方法によれば、歩留まりが高く、裏面側ビア導体の接続信頼性の高い配線基板を製造することができる。
さらに、本発明では、主面側絶縁層形成工程において、主面側第１貫通孔を形成すると共に、これよりも径大な主面側第２貫通孔を形成するので、その際、主面側第２貫通孔については、より確実に形成することができ、配線基板の歩留まりを高くすることができる。さらに、主面側第２貫通孔が確実に形成されると、主面側ビア導体形成工程において、その内部に主面側第２ビア導体を確実に形成することができるので、主面側第２ビア導体とこれと接続する配線等の導体層との接続信頼性も高くすることができる。
従って、本発明の製造方法によれば、歩留まりが高く、主面側第２ビア導体の接続信頼性の高い配線基板を製造することができる。
【００２２】
【００２３】
さらに、本発明では、主面側ビア導体形成工程において、メッキで充填して、表面側に平坦な端面を有する主面側第１ビア導体を形成すると共に、略中央に位置し深さが１０μｍ以下の凹部を有する主面側第２ビア導体を形成する。また、裏面側ビア導体形成工程において、メッキで充填して、略中央に位置し深さが１０μｍ以下の凹部を有する裏面側ビア導体を形成する。
従って、配線基板にＩＣチップを搭載する際に、主面側接続端子（主面側第１ビア導体）とＩＣチップの接続端子とを確実に接続させることができ、その接続信頼性を向上させることができる。
【００２４】
これと共に、主面側第２ビア導体及び裏面側ビア導体は、いずれも凹部を有するが、その深さが１０μｍ以下の浅い凹部であるので、主面側第２ビア導体を覆う絶縁層等あるいは裏面側ビア導体を覆う絶縁層等を形成する際、これらの凹部内にボイドを生じることなく、凹部内にも確実に絶縁層等を充填することができる。また、絶縁層等の表面をより平坦に形成することができる。
しかも、主面側第２ビア導体あるいは裏面側ビア導体をメッキで形成するにあたり、その表面側を平坦にせず、凹部を有する状態に留めているので、主面側第２ビア導体あるいは裏面側ビア導体を形成するためのメッキ時間を短縮することができる。
【００２５】
【発明の実施の形態】
（実施形態）
以下、本発明の実施の形態を、図面を参照しつつ説明する。
本実施形態の配線基板１について、図１に主面２側から見た平面図を、図２に側面図を、図３に部分拡大断面図を示す。
この配線基板１は、主面２と裏面３を有する略板形状をなし、図２及び図３中に破線で示すＩＣチップ８１を主面２側に搭載すると共に、図２及び図３中に破線で示すマザーボード９１を裏面３側に接続することができる。
配線基板１は、図１〜図３中に一点鎖線による境界で示すように、平面方向略中央に、ＩＣチップ８１を搭載の際にＩＣチップ８１に対応する部位、即ち、ＩＣチップ８１を配線基板１に垂直に投影した部分に相当するＩＣ対応部５を有する。また、ＩＣ対応部５の周囲を形成する部位、即ち、配線基板１のうちＩＣ対応部５以外の部分に相当するＩＣ周囲部７を有する。
【００２６】
配線基板１は、図３に示すように、エポキシ樹脂等からなる５層の樹脂絶縁層（主面２側から主面側第２絶縁層９、主面側第１絶縁層１１、コア絶縁層１３、裏面側第１絶縁層１５、及び裏面側第２絶縁層１７）が積層されている。そして、これらの絶縁層の層間には、全部で４層の導体層（主面２側から主面側第２導体層１９、主面側第１導体層２１、裏面側第１導体層２３、及び裏面側第２導体層２５）が形成されている。
【００２７】
コア絶縁層１３には、これを貫通するスルーホール導体（図示しない）が多数形成され、主面側第１導体層２１と裏面側第２導体層２３とにそれぞれ接続している。
主面側第１絶縁層１１のうちＩＣ対応部５には、これを貫通し、径が約８５μｍである主面側第１貫通孔２７（図中右側）が多数形成されている。そして、その内部には、主面側第１導体層２１と接続する主面側第１ビア導体２９が形成されている。この主面側第１ビア導体２９は、その表面に平坦な端面３０を有するフィルドビア導体である。また、主面側ビア導体２９は、主面側第２絶縁層９を貫通する主面側第３貫通孔３１内にそれ自体が露出している。
【００２８】
また、主面側第１絶縁層１１のうちＩＣ周囲部７には、これを貫通し、径が約９５μｍと上記主面側第１貫通孔２７（径約８５μｍ）よりも径大な主面側第２貫通孔３３が多数形成されている。そして、その内部には、主面側第１導体層２１と接続し、また、主面側第２導体層１９のうち主面側第３貫通孔３１内に露出する主面側パッド３７に配線３９を介して接続する主面側第２ビア導体３５が形成されている。この主面側第２ビア導体３５は、略中央に深さが１０μｍ以下（本実施形態では８μｍ）の浅い凹部３６を有する椀状ビア導体である。また、主面側第２ビア導体３５は、主面側第２絶縁層９に覆われている。
これら主面側第３貫通孔３１内に露出する主面側第１ビア導体２９及び主面側パッド３７は、いずれも、ＩＣチップ８１の接続端子８３と対向する位置に配置された主面側接続端子４１である。
【００２９】
一方、裏面側第１絶縁層１５には、これを貫通し、径が約１００μｍと主面側第１貫通孔２７（径約８５μｍ）よりも径大な裏面側第１貫通孔４３が多数形成されている。そして、その内部には、裏面側第１導体層２３と接続し、また、裏面側第２導体層２５のうち裏面側第２絶縁層１７を貫通する裏面側第２貫通孔４７内に露出する裏面側パッド４９に配線５１を介して接続する裏面側ビア導体４５が形成されている。この裏面側ビア導体４５は、略中央に深さが１０μｍ以下（本実施形態では９μｍ）の浅い凹部４６を有する椀状ビア導体である。また、裏面側ビア導体４５は、裏面側第２絶縁層１７に覆われている。
なお、裏面側パッド４９は、マザーボード９１の接続端子９３と対向する位置に配置された裏面側接続端子４９である。
【００３０】
この配線基板１の主面側接続端子４１は、ＩＣチップ８１の狭小なピッチで配置された接続端子８３に合わせて、約２３０μｍと狭小なピッチで配置されている。従って、主面側接続端子４１をなす主面側第１ビア導体２９も、同様に狭小なピッチとなっている。このため、主面側第１ビア導体２９は、隣り合う主面側第１ビア導体２９や主面側パッド３７との絶縁間隔を考慮して、主面側第１ビア導体２９の外径（主面側第１貫通孔２７の径）が、前記のように約８５μｍと小さくされている。
【００３１】
これに対し、裏面側接続端子４９と接続する裏面側ビア導体４５や、主面側接続端子４１（主面側パッド３７）と配線３９を介して接続する主面側第２ビア導体３５は、主面側第１ビア導体２９のようなピッチを狭くする制限を受けないので、十分に広い間隔でそれぞれ配置されている。従って、裏面側ビア導体４５の外径（裏面側第１貫通孔４３の径）及び主面側第２ビア導体３５の外径（主面側第２貫通孔３３の径）が、前記のように約９５μｍと大きくされている。
【００３２】
よって、本実施形態の配線基板１は、主面側第１貫通孔２７よりも径大な裏面側第１貫通孔４３及び主面側第２貫通孔３３が形成されているので、その分、歩留まりを高くすることができる。また、裏面側第１貫通孔４３及び主面側第２貫通孔３３が確実に形成され、その内部に裏面側ビア導体４５及び主面側第２ビア導体３５が確実に形成されている。このため、裏面側ビア導体４５と接続する裏面側第１導体層２３及び裏面側第２導体層２５との接続信頼性や、主面側第２ビア導体３５と接続する主面側第１導体層２１及び主面側第２導体層１９との接続信頼性が高い。
但し、後述するように、主面側第１貫通孔２７と同じ現像処理によって、裏面側第１貫通孔４３を精度良く形成し、また、同じ露光及び現像処理で主面側第２貫通孔３３を精度良く形成するには、裏面側第１貫通孔４３や主面側第２貫通孔３３の径を、主面側第１貫通孔２７の径の１．３倍以下とするのが好ましい。これらの径が１．３倍を超えると、径に応じてそれぞれに適する露光条件が異なり、あるいは現像速度が異なることから、両者に適する条件の選択が難しくなり、同時に処理するとバラツキが大きくなり易いためである。
【００３３】
次いで、上記配線基板１の製造方法について、図４〜図６を参照しつつ説明する。
まず、図４に示すように、コア絶縁層１３に主面側第１導体層２１、裏面側第１導体層２３及びスルーホール導体（図示しない）が形成された基板６１を用意する。
この基板６１は、公知の手法で製作することができる。即ち、両面に銅箔が張られたコア絶縁層１３を用意し、所定の位置を穿孔する。そして、無電解メッキ及び電解メッキを順に施して、両面の銅箔上にメッキ層を形成すると共に、略筒状のスルーホール導体を形成する。その後、スルーホール導体内を樹脂で充填する。その後、両面のメッキ層上に所定パターンのエッチングレジスト層を形成し、このレジスト層から露出するメッキ層及び銅箔をエッチング除去して、所定パターンの主面側第１導体層２１及び裏面側第１導体層２３を形成すれば、上記基板６１ができる。
【００３４】
次に、第１絶縁層形成工程において、図５に示すように、上記基板６１に、ＩＣ対応部５内に多数の主面側第１貫通孔２７を有し、ＩＣ周囲部７内に多数の主面側第２貫通孔３３を有する主面側第１絶縁層１１を形成すると共に、多数の裏面側第１貫通孔４３を有する裏面側第１絶縁層１５を形成する。
【００３５】
具体的には、基板６１の両面に、感光性エポキシ樹脂等からなるシート状の未硬化樹脂を重ねて、加熱処理して半硬化させる。その後、主面側第１貫通孔２７及び主面側第２貫通孔３３に対応した第１のマスクを用いて、主面側の半硬化樹脂絶縁層を露光する。なお、主面側第１貫通孔２７に対応するパターン径よりも主面側第２貫通孔３３に対応するパターン径を大きくしておく。
【００３６】
また、裏面側第１貫通孔４３に対応した第２のマスクを用いて、裏面側の半硬化樹脂絶縁層を露光する。この第２のマスクの裏面側第１貫通孔４３に対応するパターン径も、上記第１のマスクの主面側第１貫通孔２７に対応するパターン径よりも大きくしておく。その後、主面側及び裏面側を同時に現像することによって、直径約８５μｍの主面側第１貫通孔２７，直径約９５μｍ第２貫通孔３３、及び同じく直径約９５μｍの裏面側第１貫通孔４３を形成する。
その後、基板６１をさらに加熱処理し、両面の半硬化樹脂絶縁層を硬化させて、主面側第１絶縁層１１及び裏面側第１絶縁層１５を形成する。
【００３７】
この工程で、主面側第２貫通孔３３及び裏面側第１貫通孔４３は、主面側第１貫通孔２７よりもそれぞれ径を大きくしているので、主面側第１貫通孔２７に合わせてすべての貫通孔の径を小さくするのに比して、これら主面側第２貫通孔３３及び裏面側第１貫通孔４３を確実に形成することができる。従って、配線基板１の歩留まりを向上させることができる。
【００３８】
次に、ビア導体・導体層形成工程（主面側ビア導体形成工程及び裏面側ビア導体形成工程）において、図６に示すように、各主面側第１貫通孔２７内に主面側第１ビア導体２９を、各主面側第２貫通孔３３内に主面側第２ビア導体３５を、及び、各裏面側第１貫通孔４３内に裏面側ビア導体４５をぞれぞれ形成する。また、主面側第１絶縁層１１上に主面側第１導体層１９を、裏面側第１絶縁層１５上に裏面側第２導体層２５を形成する。
【００３９】
具体的には、無電解メッキ及び電解メッキを順に施し、各主面側第１貫通孔２７内に主面側第１ビア導体２９を、各主面側第２貫通孔３３内に主面側第２ビア導体３５を、及び、各裏面側第１貫通孔４３内に裏面側ビア導体４５をぞれぞれ形成すると共に、主面側第１絶縁層１１上及び裏面側第１絶縁層１５上に、ぞれぞれメッキ層を形成する。
その際、電解メッキの反応条件を調整して、主面側第１貫通孔２７内をメッキで充填し、主面側第１ビア導体２９の表面が平坦な端面３０となるようにする。これとと共に、主面側第２貫通孔３３及び裏面側第１貫通孔４３をメッキで充填し、主面側第２ビア導体３５及び裏面側第２ビア導体４５が、それらの略中央に深さが１０μｍ以下（本実施形態では約８〜９μｍ）の浅い凹部３６，４６がそれぞれ形成されるようにする。
【００４０】
その後、主面側第１絶縁層１１上のメッキ層上に、所定パターンのエッチングレジスト層を形成し、このレジスト層から露出するメッキ層をエッチング除去して、主面側パッド３７や配線３９等を有する第１主面側導体層１９を形成する。同様に、裏面側第１絶縁層１５上のメッキ層上に、所定パターンのエッチングレジスト層を形成し、エッチングして、裏面側パッド４９や配線５１等を有する裏面側第２導体層２５を形成する。
【００４１】
本実施形態では、主面側第２貫通孔３３及び裏面側第１貫通孔４３の径を大きくした分、これらが確実に形成されているので、主面側第２ビア導体３５及び裏面側ビア導体４５も確実に形成することができる。よって、主面側第２ビア導体３５と主面側第１導体層２１及び主面側第２導体層１９との接続信頼性、及び、裏面側ビア導体４５と裏面側第１導体層２３及び裏面側第２導体層２５との接続信頼性を高くすることができる。
しかも、主面側第２ビア導体３５及び裏面側ビア導体４５の表面を平坦とせず、浅い凹部３６，４６を有する状態に留めているので、電解メッキのメッキ時間を短縮することができる。
【００４２】
次に、第２絶縁層形成工程において、主面側第１絶縁層１１上に、主面側第２ビア導体３５を覆い、主面側第１ビア導体２９及び主面側パッド３７（主面側接続端子４１）が露出する主面側第３貫通孔３１を有する主面側第２絶縁層９を形成する（図３参照）。また、裏面側第１絶縁層１１上に、裏面側ビア導体４５を覆い、裏面側パッド（裏面側接続端子）４９が露出する裏面側第２貫通孔４７を有する裏面側第２絶縁層１７を形成する。
【００４３】
具体的には、主面側第１絶縁層１１上及び裏面側第１絶縁層１５上に、感光性エポキシ樹脂からなるシート状の未硬化樹脂を重ねて、加熱処理して半硬化させる。その後、主面側第３貫通孔３１に対応したマスクを用いて、主面側の半硬化樹脂絶縁層を露光し、さらに現像する。また、裏面側第１貫通孔４７に対応したマスクを用いて、裏面側の半硬化樹脂絶縁層を露光し、現像する。その後、さらに加熱処理をし、両面の半硬化樹脂絶縁層を硬化させて、主面側第２絶縁層９及び裏面側第２絶縁層１７を形成する。
【００４４】
その際、本実施形態では、主面側第２ビア導体３５及び裏面側ビア導体４５が、ぞれぞれ凹部３６，４６を有しているが、凹部３６，４６の深さが１０μｍ以下と浅くなっているので、これらの凹部３６，４６内にボイドを生じることなく、主面側第２絶縁層９及び裏面側第２絶縁層１７を形成することができる。また、これらの絶縁層を平坦性を高くすることができる。
【００４５】
次に、Ｎｉ−Ａｕメッキ層形成工程において、主面側第３貫通孔３１内に露出する主面側接続端子４１上、及び、裏面側第２貫通孔４７内に露出する裏面側接続端子４９上に、公知の手法によりＮｉメッキ層及びその上にＡｕメッキ層（図示しない）を形成する。これらのメッキ層は、主面側接続端子４１及び裏面側接続端子４９の酸化防止等のために形成する。
以上のようにして、本実施形態の配線基板１が完成する。
【００４６】
このようにして製造された配線基板１は、主面側第１ビア導体２９の表面が略平坦な端面３０であるので、ＩＣチップ８１を搭載する際に、ＩＣチップ８１の接続端子８３と主面側第１ビア導体２９（主面側接続端子４１）を確実に接続させることができる。
なお、必要に応じて、主面側接続端子４１上や裏面側接続端子４９上に、ハンダバンプを形成することもできる。即ち、バンプ形成工程において、主面側第３貫通孔３１に対応したマスク、あるいは、裏面側第２貫通孔４７に対応したマスクを用いて、主面側接続端子４１上あるいは裏面側接続端子４９上に、ハンダペーストを印刷し、これをリフローしてハンダバンプを形成する。
この際、主面側第１ビア導体２９の端面３０が、主面側パッド３７と同様に略平坦であることから、これらの主面側接続端子４１に同量のハンダペーストを印刷すれば、ほぼ同じ形状のハンダバンプを形成することができる。
【００４７】
以上において、本発明を実施形態に即して説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることは言うまでもない。
例えば、上記実施形態では、主面側第２貫通孔３３は、いずれも主面側第１貫通孔２７よりも径大としているが、すべての主面側第２貫通孔３３を径大としなくても良い。一部の主面側第２貫通孔３３が径大とされれば、径大とされた主面側第２貫通孔３３については、より確実に形成することができ、その分、配線基板１の歩留まりを高くすることができるからである。
【図面の簡単な説明】
【図１】 実施形態に係る配線基板の主面側から見た平面図である。
【図２】 実施形態に係る配線基板の側面図である。
【図３】 実施形態に係る配線基板の部分拡大断面図である。
【図４】 実施形態に係る配線基板の製造方法のうち、コア絶縁層に主面側第１導体層及び裏面側第１導体層を形成した様子を示す説明図である。
【図５】 実施形態の係る配線基板の製造方法のうち、主面側第１絶縁層及び裏面側第１絶縁層を形成した様子を示す説明図である。
【図６】 実施形態の係る配線基板の製造方法のうち、主面側第１ビア導体、主面側第２ビア導体及び裏面側ビア導体等を形成した様子を示す説明図である。
【図７】 従来形態に係る配線基板の部分拡大断面図である。
【符号の説明】
１ 配線基板
２ 主面
３ 裏面
５ ＩＣ対応部
７ ＩＣ周囲部
１１ 主面側第１絶縁層
１５ 裏面側第１絶縁層
２７ 主面側第１貫通孔
２９ 主面側第１ビア導体
３０ （主面側第１ビア導体の）端面
３３ 主面側第２貫通孔
３５ 主面側第２ビア導体
３６ （主面側第２ビア導体の）凹部
３７ 主面側パッド
４１ 主面側接続端子
４３ 裏面側第１貫通孔
４５ 裏面側ビア導体
４６ （裏面側ビア導体の）端面
４９ 裏面側パッド（裏面側接続端子）
８１ ＩＣチップ
８３ （ＩＣチップの）接続端子
Claims (2)
- 主面及び裏面を有する略板形状をなし、上記主面に搭載するＩＣチップの接続端子と対向して接続させるため上記主面に露出する主面側接続端子と、上記裏面に露出する裏面側接続端子と、を備える配線基板の製造方法であって、
主面側第１貫通孔を有する主面側絶縁層を形成する主面側絶縁層形成工程と、
上記主面側第１貫通孔よりも径大な裏面側貫通孔を有する裏面側絶縁層を形成する裏面側絶縁層形成工程と、
上記主面側第１貫通孔内に、上記主面側接続端子をなす主面側第１ビア導体を形成する主面側ビア導体形成工程と、
上記裏面側貫通孔内に、上記裏面側接続端子と接続する裏面側ビア導体を形成する裏面側ビア導体形成工程と、を備え、
前記主面側ビア導体形成工程において、メッキにより、その表面側に平坦な端面を有する前記主面側第１ビア導体を形成し、
前記裏面側ビア導体形成工程において、メッキにより、略中央に位置し深さが１０μｍ以下の凹部を有する前記裏面側ビア導体を形成する
配線基板の製造方法。 - 主面及び裏面を有する略板形状をなし、上記主面に搭載するＩＣチップの接続端子と対向して接続させるため上記主面に露出する主面側接続端子と、上記裏面に露出する裏面側接続端子と、を備える配線基板の製造方法であって、
主面側第１貫通孔を有する主面側絶縁層を形成する主面側絶縁層形成工程と、
上記主面側第１貫通孔よりも径大な裏面側貫通孔を有する裏面側絶縁層を形成する裏面側絶縁層形成工程と、
上記主面側第１貫通孔内に、上記主面側接続端子をなす主面側第１ビア導体を形成する主面側ビア導体形成工程と、
上記裏面側貫通孔内に、上記裏面側接続端子と接続する裏面側ビア導体を形成する裏面側ビア導体形成工程と、を備え、
前記主面側絶縁層形成工程において、前記主面側第１貫通孔の他、前記ＩＣチップ搭載の際にＩＣチップに対応するＩＣ対応部の周囲を形成するＩＣ周囲部に、上記主面側第１貫通孔よりも径大な主面側第２貫通孔を有する前記主面側絶縁層を形成し、
前記主面側ビア導体形成工程において、前記主面側第１ビア導体の他、上記主面側第２貫通孔内に主面側第２ビア導体を形成し、
前記主面側ビア導体形成工程において、メッキにより、その表面側に平坦な端面を有する前記主面側第１ビア導体を形成すると共に、略中央に位置し深さが１０μｍ以下の凹部を有する前記主面側第２ビア導体を形成し、
前記裏面側ビア導体形成工程において、メッキにより、略中央に位置し深さが１０μｍ以下の凹部を有する前記裏面側ビア導体を形成する
配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000156031A JP4435380B2 (ja) | 2000-05-26 | 2000-05-26 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000156031A JP4435380B2 (ja) | 2000-05-26 | 2000-05-26 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001339010A JP2001339010A (ja) | 2001-12-07 |
| JP4435380B2 true JP4435380B2 (ja) | 2010-03-17 |
Family
ID=18660876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000156031A Expired - Lifetime JP4435380B2 (ja) | 2000-05-26 | 2000-05-26 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4435380B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112021005888T5 (de) * | 2020-12-16 | 2023-08-31 | Rohm Co., Ltd. | Halbleiterbauteil |
-
2000
- 2000-05-26 JP JP2000156031A patent/JP4435380B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001339010A (ja) | 2001-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7185429B2 (en) | Manufacture method of a flexible multilayer wiring board | |
| US8609998B2 (en) | Wiring board and method of manufacturing the same | |
| JP5101451B2 (ja) | 配線基板及びその製造方法 | |
| TWI446847B (zh) | 佈線板，其製造方法及半導體封裝 | |
| JP4769056B2 (ja) | 配線基板及びその製法方法 | |
| JP5254406B2 (ja) | 配線基板、及び半導体装置 | |
| JP2008300507A (ja) | 配線基板とその製造方法 | |
| JP2011211194A (ja) | 配線板及びその製造方法 | |
| JP2009004772A (ja) | 実装基板及びその製造方法 | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| JP3210881B2 (ja) | Ｂｇａパッケージ基板 | |
| US7347949B2 (en) | Method of manufacturing a wiring board by utilizing electro plating | |
| JP3606785B2 (ja) | 配線基板の製造方法 | |
| JP4435380B2 (ja) | 配線基板の製造方法 | |
| JP3874669B2 (ja) | 配線基板の製造方法 | |
| KR102141102B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
| US11749596B2 (en) | Wiring substrate | |
| JPH10284846A (ja) | ボールグリッドアレイパッケージ形半導体部品の実装構造 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 | |
| JP4390908B2 (ja) | 配線部材の製造方法 | |
| JP2002076240A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2004040032A (ja) | 配線基板及び配線基板の製造方法 | |
| JP2001203295A (ja) | 配線基板及び配線基板の製造方法 | |
| JP4137295B2 (ja) | Ｃｓｐ用テープキャリアの製造方法 | |
| JP4591098B2 (ja) | 半導体素子搭載用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070321 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091224 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4435380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |