CN114400214B - 一种改善Flip chip晶圆电路层裂纹的方法 - Google Patents

一种改善Flip chip晶圆电路层裂纹的方法 Download PDF

Info

Publication number
CN114400214B
CN114400214B CN202210012117.6A CN202210012117A CN114400214B CN 114400214 B CN114400214 B CN 114400214B CN 202210012117 A CN202210012117 A CN 202210012117A CN 114400214 B CN114400214 B CN 114400214B
Authority
CN
China
Prior art keywords
bump
circuit layer
chip
substrate
reduced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210012117.6A
Other languages
English (en)
Other versions
CN114400214A (zh
Inventor
陈勇
梁大钟
饶锡林
张怡
程浪
蔡择贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Chippacking Technology Co ltd
Original Assignee
Guangdong Chippacking Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Chippacking Technology Co ltd filed Critical Guangdong Chippacking Technology Co ltd
Priority to CN202210012117.6A priority Critical patent/CN114400214B/zh
Publication of CN114400214A publication Critical patent/CN114400214A/zh
Application granted granted Critical
Publication of CN114400214B publication Critical patent/CN114400214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Abstract

本发明公开了一种改善Flip chip晶圆电路层裂纹的方法，包括：基板改进和FC bump的工艺改进。本发明可以分为主动回避和被动降压两种方法，其中关于主动回避采用的是在对基板的unit设计时，主动加大pad之间的距离，从而使得芯片在进行bump的过程中，金球之间的距离增大，散热面积加大，从而使得电路层散热加快，进而使得电路层出现裂纹的几率减少，关于被动降压则是在芯片的制程中，被动降低芯片对于低介电常数材料的压力，在保证连接稳定性和电路连通的前提下，对于低介电常数材料的压力减小，使得金球受压变形后与电路层之间的接触面积减小，从而降低电路层的受热面积和压力，进而降低电路层出现裂纹的几率，以达到提高产品封装良率和可靠性的效果。

Description

一种改善Flip chip晶圆电路层裂纹的方法
技术领域
本发明涉及芯片封装技术领域，更具体地说，本发明涉及一种改善Flip chip晶圆电路层裂纹的方法。
背景技术
由于芯片小型化的趋势，要求芯片中不同层导线之间的距离越来减小，传统的导线之间绝缘层的二氧化硅(SiO2)材料，由于厚度的不断缩小使得自身电容增大。已经不能满足芯片小型化设计的要求，为了降低导线之间的电容效应，降低集成电路的漏电电流，降低集成电路发热等，提高电路的可靠性，Flip chip晶圆电路层引用了低介电常数材料或称low-K材料，由于低介电材料比较脆，上芯片制程中，容易发生裂纹，所以改善封装上芯片过程中Flip chip晶圆电路层裂纹，提高产品封装良率和可靠性，一直是封装厂需要解决的问题。因此，有必要提出一种改善Flip chip晶圆电路层裂纹的方法，以至少部分地解决现有技术中存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为至少部分地解决上述问题，本发明提供了一种改善Flip chip晶圆电路层裂纹的方法，包括：基板改进和FC bump的工艺改进；通过基板改进可以主动增加pad之间的距离从而减少电路层出现裂纹的几率；通过FC bump的工艺改进可以被动减少对低介电常数材料的压力，从而减少电路层出现裂纹的几率。
优选的是，所述基板改进方法包括：在出现低介电常数材料的bump周围增加dummybump的设计。
优选的是，所述基板改进方法包括：改变基板unit设计中的bump pad走线方式，通过连接bump pad的trace改变走线方向，增大走线区域。
优选的是，所述基板改进方法包括：改变整条基板unit方向的设计，将芯片旋转度，使芯片长边平行于基板短边。
优选的是，所述FC bump的工艺改进方法包括：在FC晶圆bump制造时增加PIcoating的厚度。
优选的是，所述FC bump的工艺改进方法包括：在FC晶圆bump制造时减小PI的开窗值。
优选的是，所述FC bump的工艺改进方法包括：在FC晶圆bump制造时，通过加热器进行bump，然后在焊接芯片的过程中，通过压片机保证芯片可以平面焊接不会倾斜和受力不均的情况。
优选的是，在通过加热器进行bump的时候首先需要在基板上涂覆绝缘脂类，然后通过加热器对基板进行加热，当焊料受热融化后会在绝缘脂类和自身张力的作用下变为球状，然后停止加热器将固定在压片机上的芯片向下进行按压焊接。
优选的是，所述加热器包括：底座、操作台和旋转件；所述底座上设置有升降电机，所述升降电机可伸长至所述操作台的底面并与所述操作台抵接，所述旋转件为矩形框架，所述旋转件的两侧对称设置有旋转电机，所述旋转件通过所述旋转电机与所述底座连接，所述旋转件的中心旋转轴线与所述升降电机的升降路径呈法向设置，所述操作台设置在所述旋转件的内部并与所述旋转件轴连接，所述操作台的两端分别与两个所述旋转电机相对应，所述旋转件的中心旋转轴线贯穿所述操作台的两端，所述旋转件内缠绕有若干圈线圈，所述旋转件内还设置热风组件，所述热风组件通过所述旋转件内壁的通风孔吹送热风。
优选的是，所述压片机包括连接座、夹持件、密封片、旋转轴、轴承组、竖直压力组件、水平压力组件和调整电机；所述连接座设置在机械臂上，
所述竖直压力组件包括套接管、连接板、滑块、第一弹性件和第一限位螺钉；所述套接管套设在所述水平压力组件的外部，所述连接板设置在所述套接管的底部，所述滑块设置在所述连接板的底部，所述连接座上设置有滑槽，所述滑块与所述滑槽插接，所述连接座通过所述第一限位螺钉与所述连接板的底部连接，所述第一弹性件设置在所述第一限位螺钉上并位于所述连接板和所述连接座之间；
所述水平压力组件包括固定管、限位板、第二弹性件和第二限位螺钉；所述固定管设置在所述限位板上，并且所述固定管与所述套接管插接，所述限位板通过所述第二限位螺钉与所述套接管连接，所述第二弹性件设置在所述套接管和所述限位板之间，所述限位板上设置有贯穿孔，所述旋转轴的一端穿过所述贯穿孔与所述调整电机连接，所述调整电机内设置有陀螺仪，所述轴承组设置在所述旋转轴上并位于所述固定管内，所述密封片设置在所述固定管的端部，所述旋转轴的另一端穿过所述密封片与所述夹持件连接。
相比现有技术，本发明至少包括以下有益效果：
1、本发明所述的改善Flip chip晶圆电路层裂纹的方法可以分为主动回避和被动降压两种方法，其中关于主动回避采用的是在对基板的unit设计时，主动加大pad之间的距离，从而使得芯片在进行bump的过程中，金球之间的距离增大，从而减少了金球之间短接的可能性，同时由于距离加大，散热面积加大，从而使得电路层散热加快，进而使得电路层出现裂纹的几率减少，关于被动降压则是在芯片的制程中，被动降低芯片对于低介电常数材料的压力，在保证连接稳定性和电路连通的前提下，对于低介电常数材料的压力减小，使得金球受压变形后与电路层之间的接触面积减小，从而降低电路层的受热面积和压力，进而降低电路层出现裂纹的几率，以达到提高产品封装良率和可靠性的效果。
本发明所述的改善Flip chip晶圆电路层裂纹的方法，本发明的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本发明的研究和实践而为本领域的技术人员所理解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明所述的改善Flip chip晶圆电路层裂纹的方法的工艺示意图。
图2为本发明所述的改善Flip chip晶圆电路层裂纹的方法中增加dummy bump的设计改进前、后的对比图。
图3为本发明所述的改善Flip chip晶圆电路层裂纹的方法中改变bump pad走线方式的改进前、后的对比图。
图4为本发明所述的改善Flip chip晶圆电路层裂纹的方法中将芯片旋转90度的改进前、后的对比图。
图5为本发明所述的改善Flip chip晶圆电路层裂纹的方法中FC bump的工艺改进的示意图。
图6为本发明所述的改善Flip chip晶圆电路层裂纹的方法中加热器的结构示意图。
图7为图6中底座的爆炸图。
图8为图6中旋转件的爆炸图。
图9为本发明所述的改善Flip chip晶圆电路层裂纹的方法中压片机的结构示意图。
图10为图9的爆炸图。
图中：1底座、2操作台、3旋转件、4升降电机、5旋转电机、6连接座、61滑槽、7夹持件、8密封片、9旋转轴、10轴承组、11竖直压力组件、111套接管、112连接板、113滑块、114第一弹性件、115第一限位螺钉、12水平压力组件、121固定管、122限位板、1221贯穿孔、123第二弹性件、124第二限位螺钉、13调整电机。
具体实施方式
下面结合附图以及实施例对本发明做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。
应当理解，本文所使用的诸如“具有”、“包含”以及“包括”术语并不排除一个或多个其它元件或其组合的存在或添加。
如图1-图10所示，本发明提供了一种改善Flip chip晶圆电路层裂纹的方法，包括：基板改进和FC bump的工艺改进；通过基板改进可以主动增加pad之间的距离从而减少电路层出现裂纹的几率；通过FC bump的工艺改进可以被动减少对低介电常数材料的压力，从而减少电路层出现裂纹的几率。
上述技术方案的工作原理及有益效果：针对晶圆电路层容易出现裂纹的改进方法可以分为主动回避和被动降压两种方法，其中关于主动回避采用的是在对基板的unit设计时，主动加大pad之间的距离，从而使得芯片在进行bump的过程中，金球之间的距离增大，从而减少了金球之间短接的可能性，同时由于距离加大，散热面积加大，从而使得电路层散热加快，进而使得电路层出现裂纹的几率减少，关于被动降压则是在芯片的制程中，被动降低芯片对于低介电常数材料的压力，在保证连接稳定性和电路连通的前提下，对于低介电常数材料的压力减小，使得金球受压变形后与电路层之间的接触面积减小，从而降低电路层的受热面积和压力，进而降低电路层出现裂纹的几率，以达到提高产品封装良率和可靠性的效果。
在一个实施例中，所述基板改进方法包括：1、在出现低介电常数材料的bump周围增加dummy bump的设计；2、改变基板unit设计中的bump pad走线方式，通过连接bump pad的trace改变走线方向，增大走线区域；3、改变整条基板unit方向的设计，将芯片旋转90度，使芯片长边平行于基板短边。
上述技术方案的工作原理及有益效果：1、在基板设计阶段，在出现低介电常数材料bump周围增加dummy bump的设计，增加的dummy bump可以吸收金球的热量并帮助金球进行热量发散，也使得芯片的pad之间的距离可以加大，进而使得金球之间的位置加大，从而减少金球之间相互短接的概率，同时由于金球之间的距离加大使得金球周围的散热区域增大，在进行上芯片制程中，可以加快电路层的散热，从而减少上芯片制程中电路层出现裂纹的几率；2、在基板设计阶段改变基板unit设计中的bump pad的走线方式，通过改变连接bump pad的trace的走线方向，来增加走线的区域，从而使金球的热量沿trace进行传递的时候，可以有更长的的路径进行散热，由于走线路径和区域增加，进而减少了相邻的trace之间的热量传递，由于发热源的减少从而降低了电路层出现裂纹的几率；3、在基板设计阶段，调整芯片的安装方向，使芯片的长边平行于基板的短边，这样在上芯片时，可以缓和应力，从而减少电路层出现裂纹的几率。
在一个实施例中，所述FC bump的工艺改进方法包括：1、在FC晶圆bump制造时增加PI coating的厚度；2、在FC晶圆bump制造时，减小PI的开窗值。
上述技术方案的工作原理及有益效果：对于FC bump的工艺进行的改进：1、在FC晶圆bump制造时增加PI coating的厚度，可以在进行焊接的过程中减少机械应力，缓解芯片电路层受力，这样在封装上芯片时，可以减少因为应力造成的裂纹；2、在FC晶圆bump制造时，减小PI的开窗值，进而减少金球与电路层的接触面积，从而降低电路层出现裂纹的几率。
在一个实施例中，所述FC bump的工艺改进方法包括：在FC晶圆bump制造时，通过加热器进行bump，然后在焊接芯片的过程中，通过压片机保证芯片可以平面焊接不会倾斜和受力不均的情况。在通过加热器进行bump的时候首先需要在基板上涂覆绝缘脂类，然后通过加热器对基板进行加热，当焊料受热融化后会在绝缘脂类和自身张力的作用下变为球状，然后停止加热器将固定在压片机上的芯片向下进行按压焊接。
上述技术方案的工作原理及有益效果：在本实施例中提供了对于FC bump的工艺进行的改进的第三种方法，该方法通过机械对上芯片制程进行控制，在制程中通过加热器进行bump，然后在通过压片机控制芯片进行flip chip，在flip chip的过程中通过压片机提供压力和支持力，避免芯片损坏，同时在金球凝固的过程中可以通过压片机对芯片的平面度进行调节，从而使芯片可以平行于基板，并保证焊接牢固，电路连通。
在一个实施例中，所述加热器包括：底座1、操作台2和旋转件3；所述底座1上设置有升降电机4，所述升降电机4可伸长至所述操作台2的底面并与所述操作台2抵接，所述旋转件3为矩形框架，所述旋转件3的两侧对称设置有旋转电机5，所述旋转件3通过所述旋转电机5与所述底座1连接，所述旋转件3的中心旋转轴9线与所述升降电机4的升降路径呈法向设置，所述操作台2设置在所述旋转件3的内部并与所述旋转件3轴连接，所述操作台2的两端分别与两个所述旋转电机5相对应，所述旋转件3的中心旋转轴9线贯穿所述操作台2的两端，所述旋转件3内缠绕有若干圈线圈，所述旋转件3内还设置热风组件，所述热风组件通过所述旋转件3内壁的通风孔吹送热风。
上述技术方案的工作原理：在进行bump的时候，将基板设置在操作台2上，然后开启加热器，旋转电机5会驱动旋转件3以操作台2为中线旋转轴线进行转动，操作台2与旋转件3之间进行轴连接，因此可以保证操作台2不动，旋转件3的内部缠绕有若干圈线圈并在进行加热时会有电流流经线圈，线圈内通过电流后会在矩形框架的旋转件3上形成闭合的电流环，通过电磁感应对bump进行加热并使金球融化，同时配合旋转件3内的热风组件进行热风烘烤，在旋转的热风的烘烤下可以使基板的温度更加均匀。
上述技术方案的有益效果：通过上述结构的设计，旋转件3在旋转的过程中可以全方位的对基板进行热风烘烤，从而避免因基板温度不均，在上芯片的时候导致芯片受热不均，而出现电路层开裂的情况，线圈在通电后可以形成闭合的电流回路，从而对基板上的trace和bump进行隔空加热，对trace进行加热并配合热风的全面覆盖可以避免基板升温不均匀、受热不均匀的问题，同时在电磁感应的作用下可以使金球融化用于芯片的焊接，当准备进行焊接的时候旋转件3停止运行并处于水平位置，升降电机4上升并与操作台2的底面抵接，以对其进行固定，防止在进行上芯片的时候发生翻转。
在一个实施例中，所述压片机包括连接座6、夹持件7、密封片8、旋转轴9、轴承组10、竖直压力组件11、水平压力组件12和调整电机13；所述连接座6设置在机械臂上，
所述竖直压力组件11包括套接管111、连接板112、滑块113、第一弹性件114和第一限位螺钉115；所述套接管111套设在所述水平压力组件12的外部，所述连接板112设置在所述套接管111的底部，所述滑块113设置在所述连接板112的底部，所述连接座6上设置有滑槽61，所述滑块113与所述滑槽61插接，所述连接座6通过所述第一限位螺钉115与所述连接板112的底部连接，所述第一弹性件114设置在所述第一限位螺钉115上并位于所述连接板112和所述连接座6之间；
所述水平压力组件12包括固定管121、限位板122、第二弹性件123和第二限位螺钉124；所述固定管121设置在所述限位板122上，并且所述固定管121与所述套接管111插接，所述限位板122通过所述第二限位螺钉124与所述套接管111连接，所述第二弹性件123设置在所述套接管111和所述限位板122之间，所述限位板122上设置有贯穿孔1221，所述旋转轴9的一端穿过所述贯穿孔1221与所述调整电机13连接，所述调整电机13内设置有陀螺仪，所述轴承组10设置在所述旋转轴9上并位于所述固定管121内，所述密封片8设置在所述固定管121的端部，所述旋转轴9的另一端穿过所述密封片8与所述夹持件7连接。
上述技术方案的工作原理：在通过加热器将金球融化之后，机械臂会通过两个压片机的夹持件7从相对的位置夹紧芯片的两侧，然后将芯片移至基板上方，此时调整电机13会配合其内部的陀螺仪对夹持的芯片进行检测，判断其是否处于水平状态，如果芯片未处于水平状态，则由于重心偏移的影响夹持件7会发生转动，从而使调整电机13内的陀螺仪发生倾斜，并触发调整电机13对芯片的水平度进行调节，然后通过调整电机13带动旋转轴9旋转，从而调整夹持件7上芯片的水平度，然后机械臂带动压片机向下运动，使芯片与基板进行flip chip焊接，待金球凝固之后，机械臂带动芯片向下进行微动以验证金球是否凝固，在压片机向下运动的时候，由于金球已经凝固，芯片已经焊接完毕并具有一定的牢固性，所以机械臂会带动连接座6向下移动，同时滑块113相对于滑槽61向上移动，第一弹性件114处于拉伸的状态，机械臂检测第一弹性件114提供的向上的拉力之后便会停止下压并复位，然后调整夹持件7的位置，使夹持件7可以对基板和芯片同时进行夹紧，然后将flip chip好的芯片取下，完成整个的压片流程。
上述技术方案的有益效果：通过上述结构的设计，压片机通过调整电机13可以对夹持件7上的芯片进行调平，从而可以保证芯片在下压的过程中pad和金球全部连接，然后可以通过调整芯片和基板之间的焊接高度，来调整pad和金球的焊接面积，从而减少融化的金球和电路层的接触面积，进而减少电路层出现裂纹的几率，水平压力组件12可以在对芯片和基板进行夹持的时候起到缓冲的作用避免刚性外力导致电路层出现裂纹，竖直压力组件11可以在进行芯片是否焊接牢固的验证时，减少芯片和基板之间的压力，从而减少电路层出现裂纹的几率。
在一个实施例中，夹持件7在夹起芯片之后，如果芯片未处于水平状态，则其重心会发生偏移，然后便会发生转动，此时调整电机13会检测到旋转轴9正在加速旋转，此时调整电机13内的陀螺仪会发生偏转，调整电机13会通过如下公式对芯片相对于水平面的夹角进行计算，
因为
Figure BDA0003459383970000071
以及
Figure BDA0003459383970000072
所以
Figure BDA0003459383970000081
然后可得
Figure BDA0003459383970000082
结合上面四个计算公式可以得出旋转轴9转动的加速度的值为
Figure BDA0003459383970000083
然后通过角度转换公式计算出陀螺仪的倾角(即芯片相对于水平面的夹角)
a＝g sinθ
最后结合上述公式便可以计算出芯片相对于水平面的夹角
Figure BDA0003459383970000084
其中，θ为芯片被夹持件7夹持之后的倾斜角度；g为重力加速度；
Figure BDA0003459383970000085
为旋转轴9的切向速度矢量；Vr为旋转轴9的实际切向速度值；V为旋转轴9的切向速度值；
Figure BDA0003459383970000086
为旋转轴9的径向速度；r为旋转轴9的实际径向速度值；
Figure BDA0003459383970000087
为旋转轴9的实际径向速度；
Figure BDA0003459383970000088
为旋转轴9的转速矢量；
Figure BDA0003459383970000089
为旋转轴9的实际转速矢量；a为计算所得的科里奥利加速度；t为转动时间；
计算出芯片相对于水平面的夹角之后，便可以通过调整电机13带动旋转轴9进行逆向转动，从而使倾角θ变化至额定范围内为止，上述公式可以适用于0≤θ≤60°，因为芯片在夹取过程中θ误差均小于1°，因此上述公式完全适用于本压片机。
上述技术方案的工作原理及有益效果：通过自动化进行flip chip制程中，芯片均由夹持件7从平面夹取，所以芯片相对于水平面的夹角不会大于1°，同时由于芯片体积过小，质量较小，所以不能单单只依靠传统的角速度进行角度计算，需要通过陀螺仪对各个方向进行矢量标记，然后通过公式计算陀螺仪的倾角，并藉由陀螺仪的倾角进行反向运动补偿，从而实现芯片倾斜角度的补偿，通过对芯片进行倾斜角度的补偿，可以使芯片的水平度维持在额定范围内，从而使金球在和芯片进行焊接的时候，不会因为芯片和基板存在夹角，而出现部分焊点焊接面积较大，部分点焊或虚焊的情况，进而避免了出现因为芯片存在倾角，导致焊接的时候金球的焊接面积较大，出现相邻pad短接的情况，同时还可以大幅降低因焊点面积过大导致电路层散热不畅出现裂纹的几率。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或彼此可通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节与这里示出与描述的图例。

Claims (4)

1.一种改善Flip chip晶圆电路层裂纹的方法，其特征在于，包括：基板改进和FC bump的工艺改进；通过基板改进可以主动增加pad之间的距离从而减少电路层出现裂纹的几率；通过FC bump的工艺改进可以被动减少对低介电常数材料的压力，从而减少电路层出现裂纹的几率；
所述基板改进方法包括：在出现低介电常数材料的bump周围增加dummy bump的设计；
改变基板unit设计中的bump pad走线方式，通过连接bump pad的trace改变走线方向，增大走线区域；
改变整条基板unit方向的设计，将芯片旋转90度，使芯片长边平行于基板短边；
所述FC bump的工艺改进方法包括：在FC晶圆bump制造时增加PI coating的厚度；
在FC晶圆bump制造时减小PI的开窗值。
2.根据权利要求1所述的改善Flip chip晶圆电路层裂纹的方法，其特征在于，所述FCbump的工艺改进方法包括：在FC晶圆bump制造时，通过加热器进行bump，然后在焊接芯片的过程中，通过压片机保证芯片可以平面焊接不会倾斜和受力不均的情况；
所述压片机包括连接座(6)、夹持件(7)、密封片(8)、旋转轴(9)、轴承组(10)、竖直压力组件(11)、水平压力组件(12)和调整电机(13)；所述连接座(6)设置在机械臂上，
所述竖直压力组件(11)包括套接管(111)、连接板(112)、滑块(113)、第一弹性件(114)和第一限位螺钉(115)；所述套接管(111)套设在所述水平压力组件(12)的外部，所述连接板(112)设置在所述套接管(111)的底部，所述滑块(113)设置在所述连接板(112)的底部，所述连接座(6)上设置有滑槽(61)，所述滑块(113)与所述滑槽(61)插接，所述连接座(6)通过所述第一限位螺钉(115)与所述连接板(112)的底部连接，所述第一弹性件(114)设置在所述第一限位螺钉(115)上并位于所述连接板(112)和所述连接座(6)之间；
所述水平压力组件(12)包括固定管(121)、限位板(122)、第二弹性件(123)和第二限位螺钉(124)；所述固定管(121)设置在所述限位板(122)上，并且所述固定管(121)与所述套接管(111)插接，所述限位板(122)通过所述第二限位螺钉(124)与所述套接管(111)连接，所述第二弹性件(123)设置在所述套接管(111)和所述限位板(122)之间，所述限位板(122)上设置有贯穿孔(1221)，所述旋转轴(9)的一端穿过所述贯穿孔(1221)与所述调整电机(13)连接，所述调整电机(13)内设置有陀螺仪，所述轴承组(10)设置在所述旋转轴(9)上并位于所述固定管(121)内，所述密封片(8)设置在所述固定管(121)的端部，所述旋转轴(9)的另一端穿过所述密封片(8)与所述夹持件(7)连接。
3.根据权利要求2所述的改善Flip chip晶圆电路层裂纹的方法，其特征在于，在通过加热器进行bump的时候首先需要在基板上涂覆绝缘脂类，然后通过加热器对基板进行加热，当焊料受热融化后会在绝缘脂类和自身张力的作用下变为球状，然后停止加热器将固定在压片机上的芯片向下进行按压焊接。
4.根据权利要求2所述的改善Flip chip晶圆电路层裂纹的方法，其特征在于，所述加热器包括：底座(1)、操作台(2)和旋转件(3)；所述底座(1)上设置有升降电机(4)，所述升降电机(4)可伸长至所述操作台(2)的底面并与所述操作台(2)抵接，所述旋转件(3)为矩形框架，所述旋转件(3)的两侧对称设置有旋转电机(5)，所述旋转件(3)通过所述旋转电机(5)与所述底座(1)连接，所述旋转件(3)的中心旋转轴(9)线与所述升降电机(4)的升降路径呈法向设置，所述操作台(2)设置在所述旋转件(3)的内部并与所述旋转件(3)轴连接，所述操作台(2)的两端分别与两个所述旋转电机(5)相对应，所述旋转件(3)的中心旋转轴(9)线贯穿所述操作台(2)的两端，所述旋转件(3)内缠绕有若干圈线圈，所述旋转件(3)内还设置热风组件，所述热风组件通过所述旋转件(3)内壁的通风孔吹送热风。
CN202210012117.6A 2022-01-07 2022-01-07 一种改善Flip chip晶圆电路层裂纹的方法 Active CN114400214B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210012117.6A CN114400214B (zh) 2022-01-07 2022-01-07 一种改善Flip chip晶圆电路层裂纹的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210012117.6A CN114400214B (zh) 2022-01-07 2022-01-07 一种改善Flip chip晶圆电路层裂纹的方法

Publications (2)

Publication Number Publication Date
CN114400214A CN114400214A (zh) 2022-04-26
CN114400214B true CN114400214B (zh) 2023-02-10

Family

ID=81229528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210012117.6A Active CN114400214B (zh) 2022-01-07 2022-01-07 一种改善Flip chip晶圆电路层裂纹的方法

Country Status (1)

Country Link
CN (1) CN114400214B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101836289A (zh) * 2007-10-22 2010-09-15 日本电气株式会社 半导体装置
CN102842547A (zh) * 2011-06-24 2012-12-26 台湾积体电路制造股份有限公司 用于改善布线和减小封装应力的接合焊盘设计
CN106847772A (zh) * 2016-12-20 2017-06-13 中国电子科技集团公司第五十八研究所 用于陶瓷外壳的无助焊剂倒装焊方法
CN111739807A (zh) * 2020-08-06 2020-10-02 上海肇观电子科技有限公司 布线设计方法、布线结构以及倒装芯片

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367315A (zh) * 2013-07-08 2013-10-23 日月光半导体制造股份有限公司 晶圆级封装构造
DE102017007585A1 (de) * 2017-08-11 2019-02-14 Siltectra Gmbh Vorrichtung und Verfahren zum Beaufschlagen von Spannungserzeugungsschichten mit Druck zum verbesserten Führen eines Abtrennrisses

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101836289A (zh) * 2007-10-22 2010-09-15 日本电气株式会社 半导体装置
CN102842547A (zh) * 2011-06-24 2012-12-26 台湾积体电路制造股份有限公司 用于改善布线和减小封装应力的接合焊盘设计
CN106847772A (zh) * 2016-12-20 2017-06-13 中国电子科技集团公司第五十八研究所 用于陶瓷外壳的无助焊剂倒装焊方法
CN111739807A (zh) * 2020-08-06 2020-10-02 上海肇观电子科技有限公司 布线设计方法、布线结构以及倒装芯片

Also Published As

Publication number Publication date
CN114400214A (zh) 2022-04-26

Similar Documents

Publication Publication Date Title
CN110444498B (zh) 一种长距离、精准快速取装芯片装置
JP4167790B2 (ja) チップ実装装置
US9385098B2 (en) Variable-size solder bump structures for integrated circuit packaging
CN103367208A (zh) 一种用于高密度芯片的倒装键合平台
WO2014141514A1 (ja) フリップチップボンダおよびフリップチップボンディング方法
WO2014098174A1 (ja) フリップチップボンダ及びボンディングステージの平坦度並びに変形量補正方法
KR102454462B1 (ko) 척 플레이트, 상기 척 플레이트를 갖는 척 구조물 및 척 구조물을 갖는 본딩 장치
JP5040746B2 (ja) 電子部品及びその製造方法
TW200828473A (en) Semiconductor device and method of manufacturing the same
CN114400214B (zh) 一种改善Flip chip晶圆电路层裂纹的方法
JP2004103923A (ja) 電子部品の実装装置および実装方法
CN108565241B (zh) 一种芯片倒装式微组装机
TW201521142A (zh) 定位半導體晶片及接合頭之系統與方法、熱接合系統與方法
US20220208722A1 (en) Die bonding method with corner or side contact without impact force
TWI480968B (zh) 用於提供大鍵合力的晶粒鍵合機
JP5104127B2 (ja) ウェハ移載装置と、これを有する半導体製造装置
TWI704637B (zh) 翹曲片的預對準裝置及方法
JP5995047B2 (ja) 実装装置
JP6115617B2 (ja) 実装装置
KR102229187B1 (ko) Led 열압 본딩 시스템
CN204696104U (zh) 一种系统级mems双载体芯片封装件
JP5851719B2 (ja) マスクを用いてワークに導電性ボールを搭載する方法
WO2019105422A1 (zh) 一种加热装置及加热方法
CN220106467U (zh) 一种晶圆键合系统
JP2013021362A (ja) ウェハ貼り合わせ方法、位置決め方法と、これを有する半導体製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant