CN101836289A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101836289A
CN101836289A CN200880112660A CN200880112660A CN101836289A CN 101836289 A CN101836289 A CN 101836289A CN 200880112660 A CN200880112660 A CN 200880112660A CN 200880112660 A CN200880112660 A CN 200880112660A CN 101836289 A CN101836289 A CN 101836289A
Authority
CN
China
Prior art keywords
wiring
semiconductor device
semiconductor element
rib
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880112660A
Other languages
English (en)
Other versions
CN101836289B (zh
Inventor
山道新太郎
森健太郎
村井秀哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Godo Kaisha IP Bridge 1
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101836289A publication Critical patent/CN101836289A/zh
Application granted granted Critical
Publication of CN101836289B publication Critical patent/CN101836289B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

提供一种半导体装置，消除由于最终的半导体装置中的内部应力集中造成的可靠性不良，并实现更高密度、薄型、低成本。半导体装置具有：半导体元件；支撑基板，被配置在半导体元件的设置有焊盘的面的相反面上，并且该支撑基板的面积大于半导体元件的面积；埋设绝缘层，用于将半导体元件埋设在支撑基板上；扇出布线，从焊盘被引出到埋设绝缘层上且半导体元件的外周侧的区域；和布线厚度加强部，被配置在半导体元件的外周部的上方的预定区域，并且加强埋设绝缘层和扇出布线的机械强度。

Description

半导体装置
技术领域
对相关申请的说明
本发明以在先的日本专利申请第2007-273929号(2007年10月22日申请)为基础并对其主张优先权，并且该在先申请的全部内容通过引用被记述在本说明书中。
本发明涉及一种内置有半导体元件的半导体装置。
背景技术
随着电子设备持续轻薄小型化，半导体元件本身的细微化、集成化、以及在半导体封装体中的高密度安装技术在日益进步。以往，在半导体元件的封装中，封装体的布线基板与半导体元件的连接方法有使用金线等的引线接合连接、使用焊锡球等的倒装芯片连接。
引线接合连接虽然在半导体元件的焊盘数量少的情况下，具有能够低成本封装的优点，但随着半导体元件的焊盘的间距狭小化，需要减小引线直径，存在引线切割等装配工艺中的成品率降低的问题。
倒装芯片连接虽然与引线接合连接相比能够实现半导体元件与布线基板之间的快速信号传输，但随着半导体元件的焊盘数量的增加和间距狭小化，焊锡凸块的连接强度减弱，所以连接部位产生裂纹等不良情况较多。
因此，近年来关于高密度安装技术，提出了将半导体元件内置在包括支撑基板的布线基板中的封装体，即所谓半导体元件内置技术，所述高密度安装技术具有许多优点，例如实现半导体装置的进一步高度集成化和高功能化，以及封装体的薄型化、低成本化、应对高频、采用镀覆连接的低应力连接、电迁移特性改善等(例如参照专利文献1～3)。
例如，在专利文献1中公开了下述技术，埋设电子部件的基板是树脂薄膜与金属箔的层叠基板，在树脂薄膜中设置部件埋设凹部，将电子部件埋设在凹部中并固定粘接，通过加热压接形成(冲压)、加热辊层压形成，形成导体布线。
另外，在专利文献2中公开了下述结构，在埋设有半导体芯片等电子部件的绝缘树脂基板中内置电子电路，并形成与电子电路连接的凸块，将凸块与第1布线连接。
另外，在专利文献3中公开了下述结构，在抑制因受热而产生的翘曲的半导体元件容纳用封装体中，形成有用于放置半导体元件的基体，在外周部形成有由环氧树脂等构成的框体，在框体的内表面形成有多个引线端子，引线端子形成有随着朝向框体的外侧宽度逐渐变宽的扩宽部。
专利文献1：日本特开2002-141636号公报
专利文献2：日本特开2007-134569号公报
专利文献3：日本特开2004-200243号公报
发明内容
将上述专利文献1～3的各公开内容通过引用记述到本说明书中。下面说明本发明的关联技术的分析。
但是，在与上述的半导体元件内置技术相关的专利文献1～3中，对于实际批量生产中使用面积较大的支撑基板(例如510mm×610mm)的情况下内置半导体元件时的问题及其解决对策，都没有进行记述。
这里，本申请发明者们通过认真研究的结果发现，在面积较大的支撑基板上将硅半导体元件配置成设有焊盘的面朝向支撑基板的相反侧，并用埋设绝缘层内置该硅半导体元件的情况下，使埋设绝缘层固化时，在从固化温度降温到室温的过程中，由于支撑基板、半导体元件、埋设绝缘层的热膨胀系数差异，支撑基板整体成为向下凸的翘曲形状，只有安装了半导体元件的区域相反在局部产生向上凸的翘曲形状。
在将支撑基板单片化来作为半导体装置的情况下，由于支撑基板整体的翘曲与半导体元件的局部翘曲的方向相反，所以内部应力集中在半导体元件的外周部，在温度循环试验等可靠性评价试验中发现，在规定循环数量以下时，在外周部周边产生绝缘层的裂纹，发生封装体布线的断路不良。
本发明的第1课题是提供一种半导体装置，解决使用大面积支撑基板的半导体元件内置结构中新发现的翘曲形状的相关问题，消除由于最终的半导体装置中的内部应力集中造成的可靠性不良，并实现更高密度、薄型、低成本。
在本发明的第一方面中，半导体装置的特征在于，具有：半导体元件；支撑基板，被配置在所述半导体元件的设置有焊盘的面的相反面上，并且该支撑基板的面积大于所述半导体元件的面积；埋设绝缘层，用于将所述半导体元件埋设在所述支撑基板上；扇出布线，被从所述焊盘引出到所述埋设绝缘层上且所述半导体元件的外周侧的区域；和加强部，被配置在所述半导体元件的外周部的上方的预定区域，并且加强所述埋设绝缘层和所述扇出布线的机械强度。
在本发明的第二方面中，半导体装置的特征在于，具有：半导体元件；支撑基板，被配置在所述半导体元件的设置有焊盘的面的相反面上，并且该支撑基板的面积大于所述半导体元件的面积；埋设绝缘层，用于将所述半导体元件埋设在所述支撑基板上；扇出布线，被从所述焊盘引出到所述埋设绝缘层上且所述半导体元件的外周侧的区域；和加强通孔布线，与所述半导体元件的至少一个以上的端部连接，并且不与所述扇出布线连接。
根据本发明的半导体装置，能够实现一种高可靠性的半导体装置，内置有间距狭小且焊盘数量多的半导体元件。尤其能够改善温度循环试验特性。并且，由于从半导体元件的焊盘直接引出布线，所以能够实现半导体装置的小型化及薄型化，并且能够改善电迁移特性。另外，由于搭载半导体元件的支撑基板比较大，所以生产效率高，能够实现半导体装置的低成本化。
附图说明
图1是示意表示本发明的实施例1的半导体装置的结构的剖视图。
图2是示意表示本发明的实施例2的半导体装置的结构的剖视图。
图3是示意表示本发明的实施例3的半导体装置的结构的俯视图。
图4是示意表示本发明的实施例4的半导体装置的结构的(a)俯视图、(b)区域D的放大俯视图。
图5是示意表示本发明的实施例5的半导体装置的结构的剖视图。
图6是示意表示本发明的实施例5的半导体装置的应用示例的结构的剖视图。
图7是示意表示本发明的实施例6的半导体装置的结构的剖视图。
图8是示意表示本发明的实施例6的半导体装置的应用示例的结构的剖视图。
图9是示意表示现有例的半导体装置的埋设绝缘层的固化温度附近的状态的剖视图。
图10是示意表示现有例的半导体装置的室温附近的状态的剖视图。
图11是表示现有例的半导体装置的图10所示区域A的放大剖视图。
图12是在现有例的半导体装置上形成有扇出布线的状态的剖视图。
图13是在现有例的半导体装置的埋设绝缘层上产生裂纹的状态的剖视图。
标号说明
1半导体装置
11、111支撑基板
12、112半导体元件
12a焊盘
13、113埋设绝缘层
14、114扇出布线
15布线厚度加强部
16绝缘层厚度加强部
17加强通孔布线
18布线宽度加强部
19覆盖膜(绝缘层)
20外部端子
21第2布线层
22第2绝缘层
23第3布线层
130绝缘层裂纹
具体实施方式
在本发明的实施方式1中，半导体装置具有：半导体元件(图1中的12)；支撑基板(图1中的11)，被配置在所述半导体元件(图1中的12)的设置有焊盘的面的相反面上，并且该支撑基板(图1中的11)的面积大于所述半导体元件(图1中的12)的面积；埋设绝缘层(图1中的13)，用于将所述半导体元件(图1中的12)埋设在所述支撑基板(图1中的11)上；扇出布线(图1中的14)，被从所述焊盘引出到所述埋设绝缘层(图1中的13)上且所述半导体元件(图1中的12)的外周侧的区域；和加强部(例如，图1中的布线厚度加强部15)，被配置在所述半导体元件(图1中的12)的外周部的上方的预定区域，并且加强所述埋设绝缘层(图1中的13)和所述扇出布线(图1中的14)的机械强度(方式1)。
另外，也可以是下述方式。
优选所述加强部是加强所述扇出布线的厚度的布线厚度加强部(方式1-1)。
优选所述布线厚度加强部的材料与所述扇出布线的材料相同(方式1-2)。
优选所述布线厚度加强部的弹性模量大于所述扇出布线的弹性模量(方式1-3)。
优选所述布线厚度加强部的膜厚小于所述扇出布线的膜厚(方式1-4)。
优选所述加强部是加强所述埋设绝缘层的厚度的绝缘层厚度加强部(方式1-5)。
优选所述绝缘层厚度加强部的材料与所述埋设绝缘层的材料相同(方式1-6)。
优选所述绝缘层厚度加强部的弹性模量大于所述埋设绝缘层的弹性模量(方式1-7)。
优选所述绝缘层厚度加强部的膜厚小于所述埋设绝缘层的膜厚(方式1-8)。
优选所述加强部是加强所述扇出布线的宽度的布线宽度加强部(方式1-9)。
优选所述布线宽度加强部的材料与所述扇出布线的材料相同(方式1-10)。
优选所述布线宽度加强部的弹性模量大于所述扇出布线的弹性模量(方式1-11)。
优选所述布线宽度加强部的布线宽度大于所述扇出布线的布线宽度(方式1-12)。
在本发明的实施方式2中，半导体装置具有：半导体元件(图3中的12)；支撑基板(图3中的11)，被配置在所述半导体元件(图3中的12)的设置有焊盘的面的相反面上，并且该支撑基板(图3中的11)的面积大于所述半导体元件(图3中的12)的面积；埋设绝缘层(图3中的13)，用于将所述半导体元件(图3中的12)埋设在所述支撑基板(图3中的11)上；扇出布线(图3中的14)，被从所述焊盘引出到所述埋设绝缘层(图3中的13)上且所述半导体元件(图3中的12)的外周侧的区域；和加强通孔布线(图3中的17)，与所述半导体元件(图3中的12)的至少一个以上的端部连接，并且不与所述扇出布线(图3中的14)连接(方式2)。
另外，也可以是下述方式。
优选所述加强通孔布线的材料与所述扇出布线的材料相同(方式2-1)。
优选所述加强通孔布线的弹性模量大于所述扇出布线的弹性模量(方式2-2)。
优选在所述扇出布线上具有至少一层以上的绝缘层(方式2-3)。
优选在所述扇出布线上层叠有至少一层以上的绝缘层和布线层(方式2-4)。
优选还具有外部端子，被设置在所述绝缘层的最上层的开口部上，并且与所述扇出布线电连接(方式2-5)。
优选具有多个所述半导体元件(方式2-6)。
优选还内置有除所述半导体元件之外的无源部件(方式2-7)。
实施例1
使用附图说明本发明的实施例1的半导体装置。图1是示意表示本发明的实施例1的半导体装置的结构的剖视图。
实施例1的半导体装置1是在布线基板(支撑基板11、埋设绝缘层13、扇出布线(Fan out wiring)14)中内置了半导体元件12的封装体。半导体装置1在半导体元件12的外周部的上方的预定区域具有布线厚度加强部15，用于防止半导体元件12的外周部上的埋设绝缘层13发生裂纹。
半导体元件12是半导体芯片(例如硅半导体元件等)，在一面设有多个焊盘(未图示)。半导体元件12被安装在支撑基板11上的预定区域中，并使焊盘侧的一面朝向支撑基板11的相反侧。半导体元件12在支撑基板11上以被埋设绝缘层13覆盖的方式被埋设。半导体元件12的焊盘(未图示)通过形成于埋设绝缘层13的导孔(Pilot hole)与扇出布线14电连接。半导体元件12能够根据半导体装置的厚度来调整其厚度。在实施例1中，半导体元件12的厚度是50μm，芯片尺寸为10mm方形。所内置的半导体元件12的数量也可以是多个。
支撑基板11是支撑半导体元件12的基板。支撑基板11被配置在半导体元件12的焊盘侧面的相反面上。支撑基板11大于半导体元件12的面积。从半导体装置的散热性和包括制造成本的生产性方面考虑，优选支撑基板11是金属，尤其优选是铜。在实施例1中，支撑基板11采用大小为510mm×610mm、厚度为250μm的铜合金。
埋设绝缘层13是在支撑基板11上埋设半导体元件12的绝缘层。埋设绝缘层13在与半导体元件12的焊盘(未图示)对应的位置具有导孔，用于将扇出布线14和半导体元件12的焊盘(未图示)电连接。在埋设绝缘层13上形成有与半导体元件12的焊盘(未图示)电连接的扇出布线14。埋设绝缘层13例如可以由感光性或非感光性的有机材料形成，作为有机材料，例如可以使用环氧树脂、环氧丙烯酸树脂、聚氨酯丙烯酸树脂、聚酯树脂、酚醛树脂、聚酰亚胺树脂、BCB(benzocyclobutene：苯并环丁烯)、PBO(polybenzoxazole：聚苯并噁唑)、聚降冰片烯树脂等，以及在由玻璃布、芳族聚酯胺纤维等形成的纺织布或无纺布中浸渍环氧树脂、环氧丙烯酸树脂、聚氨酯丙烯酸树脂、聚酯树脂、酚醛树脂、聚酰亚胺树脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)、聚降冰片烯树脂等而成的材料。在实施例1中，埋设绝缘层13采用环氧树脂。
扇出布线14是从半导体元件12的焊盘引出到埋设绝缘层13上且半导体元件12的外周侧区域的布线。扇出布线14通过形成于埋设绝缘层13的导孔与半导体元件12的焊盘电连接。扇出布线14可以采用例如从包括铜、银、金、镍、铝、钛、钼、钨和钯的组中选择的至少一种金属、或者以它们为主要成分的合金。尤其在从电阻值和成本方面考虑时，优选扇出布线14由铜形成。在实施例1中，扇出布线14采用铜。另外，扇出布线14被从半导体元件12的焊盘(未图示)引出到埋设绝缘层13的上方，但扇出布线14与半导体元件12的焊盘的连接也可以是保形通孔(Conformal via)或填充通孔(Filled via)。在实施例1中，采用铜的填充通孔。
布线厚度加强部15是通过加强扇出布线14的厚度，加强埋设绝缘层13和扇出布线14的机械强度的加强部，用于防止半导体元件12的外周部上的埋设绝缘层13和扇出布线14产生裂纹。布线厚度加强部15被配置在扇出布线14上且半导体元件12的外周部的垂直上方的预定区域。布线厚度加强部15由与扇出布线14一起制作布线的导电材料形成，例如，可以采用从包括铜、银、金、镍、铝、钛、钼、钨和钯的组中选择的至少一种金属、或者以它们为主要成分的合金。尤其在从电阻值和成本方面考虑时，优选由铜形成。另一方面，为了获得更大的加强效果，布线厚度加强部15也可以使用具有比铜的弹性模量高的弹性模量的金属(例如钼等)。在实施例1中，布线厚度加强部15采用铜。从装置的薄型化方面考虑，优选布线厚度加强部15的膜厚小于扇出布线14的膜厚。
下面，与现有例对比说明本发明的实施例1的半导体装置的可靠性。图9～图13是说明现有例的半导体装置的剖视图。
将较薄的硅半导体元件112面朝上地安装在510×610mm的大型支撑基板111上，然后利用埋设绝缘层113密封。图9表示此时埋设绝缘层113的固化工艺的固化温度附近(最高温度附近)的剖视图。在固化温度附近成为几乎扁平的剖面形状。但是，在降低温度并返回到室温时，由于支撑基板111与埋设绝缘层113的热膨胀系数差异(例如，在支撑基板111为铜、埋设绝缘层113为环氧树脂的情况下，热膨胀系数分别是约17ppm/K、约60ppm/K)，埋设绝缘层113横向收缩，所以支撑基板111整体上呈现“向下凸”的翘曲形状。另一方面，内置的半导体元件112是硅时，热膨胀系数约为3.5ppm/K，在局部呈现如图10所示只有热膨胀系数最小的半导体元件12的部分向下凹(向上凸)的形状。
图11是图10所示的区域A的放大图。B部分是半导体元件112的外周部的垂直上方的部位。在半导体元件112的外周部的垂直上方附近，存在埋设绝缘层113的翘曲形状从向上凸变为向下凸的拐点。图12是形成有扇出布线114的半导体装置的剖视图。在现有例中，与实施例1(参照图1)相比，埋设绝缘层113上的扇出布线114的膜厚基本均匀，没有设置像图1所示的布线厚度加强部15那样的加强部。
将图12所示的现有例的半导体装置置入温度循环试验中(例如，-55℃、10分钟→+125℃、10分钟)，如图13所示，在图11所示的B部附近，在埋设绝缘层113产生裂纹，作为半导体装置产生扇出布线114的断路不良。
另一方面，将实施例1的半导体装置置入可靠性试验中进行了对比评价，直到2000循环都没有产生不良。这认为是由于在埋设绝缘层13上的芯片外周部垂直上方(B部)，利用布线厚度加强部15增加了布线的实质厚度，机械强度提高。
根据实施例1，能够实现内置有间距狭小且焊盘数量多的半导体元件的高可靠性的半导体装置。尤其能够改善温度循环试验特性。并且，由于从半导体元件的焊盘直接引出布线，所以能够实现半导体装置的小型化及薄型化，并且能够改善电迁移(Electromigration)特性。另外，由于搭载半导体元件的支撑基板比较大，所以生产效率高，能够实现半导体装置的低成本化。
实施例2
使用附图说明本发明的实施例2的半导体装置。图2是示意表示本发明的实施例2的半导体装置的结构的剖视图。
在实施例2的半导体装置中，在半导体元件12的外周部的上方的预定区域，形成有取代实施例1的布线厚度加强部(图1中的15)的绝缘层厚度加强部16，用于防止半导体元件12的外周部上的埋设绝缘层13产生裂纹。绝缘层厚度加强部16配置在埋设绝缘层13和扇出布线14之间。其他结构与实施例1相同。
绝缘层厚度加强部16设置在半导体元件12的外周部的垂直上方，在实施例2中可以由与埋设绝缘层13一起制作绝缘层的绝缘材料形成。绝缘层厚度加强部16在与半导体元件12的焊盘(未图示)对应的位置具有导孔，用于将扇出布线14和半导体元件12的焊盘(未图示)电连接。绝缘层厚度加强部16例如可以由感光性或非感光性的有机材料形成，作为有机材料，例如可以使用环氧树脂、环氧丙烯酸树脂、聚氨酯丙烯酸树脂、聚酯树脂、酚醛树脂、聚酰亚胺树脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)、聚降冰片烯树脂等，以及在由玻璃布、芳族聚酯胺纤维等形成的纺织布或无纺布中浸渍环氧树脂、环氧丙烯酸树脂、聚氨酯丙烯酸树脂、聚酯树脂、酚醛树脂、聚酰亚胺树脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)、聚降冰片烯树脂等而成的材料。尤其在从成本方面考虑时，优选绝缘层厚度加强部16的材料与埋设绝缘层13相同。另一方面，为了获得更大的加强效果，绝缘层厚度加强部16也可以使用具有比埋设绝缘层13的弹性模量高的弹性模量的材料，例如采用通过玻璃布加强的环氧树脂等加强树脂。在实施例2中是采用环氧树脂。从装置的薄型化方面考虑，优选绝缘层厚度加强部16的膜厚小于扇出布线14的膜厚。
下面，说明本发明的实施例2的半导体装置的可靠性。与实施例1的半导体装置相同，将实施例2的半导体装置置入可靠性试验中，与现有技术进行了对比评价，直到2000循环都没有产生不良，得知具有高可靠性。这认为是由于利用绝缘层厚度加强部16增加了埋设绝缘层13的实质厚度，机械强度提高。
根据实施例2，可获得与实施例1相同的效果。
实施例3
使用附图说明本发明的实施例3的半导体装置。图3是示意表示本发明的实施例3的半导体装置的结构的剖视图。
实施例3的半导体装置是在布线基板(支撑基板11、埋设绝缘层13、扇出布线14)中内置有半导体元件12的封装体。半导体装置1为了防止半导体元件12的外周部上的埋设绝缘层13发生裂纹，具有加强通孔布线17，其与半导体元件12的至少一个以上的端部(角部)连接，并且不与扇出布线14连接。
半导体元件12是半导体芯片(例如硅半导体元件等)，在一面设有多个焊盘(未图示)。半导体元件12被安装在支撑基板11上的预定区域中，并使焊盘侧的一面朝向支撑基板11的相反侧。半导体元件12在支撑基板11上以被埋设绝缘层13覆盖的方式被埋设。半导体元件12的焊盘(未图示)通过形成于埋设绝缘层13的导孔，与扇出布线14电连接。半导体元件12能够根据半导体装置的厚度来调整其厚度。在实施例3中，半导体元件12的厚度是50μm，芯片尺寸为10mm方形。所内置的半导体元件12的数量也可以是多个。
支撑基板11是支撑半导体元件12的基板。支撑基板11被配置在半导体元件12的焊盘侧面的相反面上。支撑基板11大于半导体元件12的面积。从半导体装置的散热性和包括制造成本的生产性方面考虑，优选支撑基板11是金属，尤其优选是铜。在实施例3中，支撑基板11采用大小为510mm×610mm、厚度为250μm的铜合金。
埋设绝缘层13是在支撑基板11上埋设半导体元件12的绝缘层。埋设绝缘层13在与半导体元件12的焊盘(未图示)对应的位置具有导孔，用于将扇出布线14和半导体元件12的焊盘(未图示)电连接。在埋设绝缘层13上形成有与半导体元件12的焊盘(未图示)电连接的扇出布线14。埋设绝缘层13例如可以由感光性或非感光性的有机材料形成，作为有机材料，例如可以使用环氧树脂、环氧丙烯酸树脂、聚氨酯丙烯酸树脂、聚酯树脂、酚醛树脂、聚酰亚胺树脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)、聚降冰片烯树脂等，以及在由玻璃布、芳族聚酯胺纤维等形成的纺织布或无纺布中浸渍环氧树脂、环氧丙烯酸树脂、聚氨酯丙烯酸树脂、聚酯树脂、酚醛树脂、聚酰亚胺树脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)、聚降冰片烯树脂等而成的材料。在实施例3中，埋设绝缘层13采用环氧树脂。
扇出布线14是从半导体元件12的焊盘引出到埋设绝缘层13上且半导体元件12的外周侧区域的布线。扇出布线14通过形成于埋设绝缘层13的导孔与半导体元件12的焊盘电连接。扇出布线14可以采用例如从包括铜、银、金、镍、铝、钛、钼、钨和钯的组中选择的至少一种金属、或者以它们为主要成分的合金。尤其在从电阻值和成本方面考虑时，优选扇出布线14由铜形成。在实施例3中，扇出布线14采用铜。另外，扇出布线14被从半导体元件12的焊盘(未图示)引出到埋设绝缘层13的上方，但扇出布线14与半导体元件12的焊盘的连接也可以是保形通孔或填充通孔。在实施例3中，采用铜的填充通孔。
加强通孔布线17是与半导体元件12的至少一个以上的端部(角部)连接，并且不与扇出布线14连接的通孔布线。加强通孔布线17被埋设在形成于埋设绝缘层13的导孔中，并与半导体元件12的角部连接。加强通孔布线17可以采用例如从包括铜、银、金、镍、铝、钛、钼、钨和钯的组中选择的至少一种金属、或者以它们为主要成分的合金。尤其在从成本方面考虑时，优选由铜形成。在实施例3中采用铜。另外，加强通孔布线17不需要配置在半导体元件12的所有4个端部(角部)，也可以是3个以下。
下面，说明本发明的实施例3的半导体装置的可靠性。与实施例1的半导体装置相同，将实施例3的半导体装置置入可靠性试验中，与现有技术进行了对比评价，直到2000循环都没有产生不良，得知具有高可靠性。这认为是由于利用加强通孔布线17缓和了在温度循环试验时产生的应力，尤其能够抑制产生以半导体元件12的端部为基点的绝缘层裂纹。
根据实施例3，可获得与实施例1相同的效果。
实施例4
使用附图说明本发明的实施例4的半导体装置。图4是示意表示本发明的实施例4的半导体装置的结构的(a)俯视图、(b)区域D的放大俯视图。
在实施例4的半导体装置中，在半导体元件12的外周部的上方的预定区域，设有取代实施例1的布线厚度加强部(图1中的15)的布线宽度加强部18，用于防止半导体元件12的外周部上的埋设绝缘层13产生裂纹。其他结构与实施例1相同。
布线宽度加强部18是加强扇出布线14的宽度的加强部，在横穿B部的区域扩大。布线宽度加强部18可以采用例如从包括铜、银、金、镍、铝、钛、钼、钨和钯的组中选择的至少一种金属、或者以它们为主要成分的合金。尤其在从成本方面考虑时，优选布线宽度加强部18由铜形成。另一方面，为了获得更大的加强效果，布线宽度加强部18也可以使用具有比铜的弹性模量高的弹性模量的金属，例如可以采用钼等金属。在实施例4中采用铜。
下面，说明本发明的实施例4的半导体装置的可靠性。与实施例1的半导体装置相同，将实施例4的半导体装置置入可靠性试验中，与现有技术进行了对比评价，直到2000循环都没有产生不良，得知具有高可靠性。这认为是由于利用布线宽度加强部18缓和了在温度循环试验时产生的应力，尤其能够抑制以半导体元件12的周边部为基点的绝缘层裂纹。
实施例5
使用附图说明本发明的实施例5的半导体装置。图5是示意表示本发明的实施例5的半导体装置的结构的剖视图。图6是示意表示本发明的实施例5的半导体装置的应用示例的结构的剖视图。
实施例5的半导体装置1是在实施例1(参照图1)的半导体装置的埋设绝缘层13的表面形成覆盖膜(Cover film)19而成(参照图5)。覆盖膜19是绝缘层，在扇出布线14及布线厚度加强部15上的预定部分具有开口部。也可以在覆盖膜19的开口部形成球状的外部端子20(参照图6)。
覆盖膜19可以使用环氧树脂、环氧丙烯酸树脂、聚氨酯丙烯酸树脂、聚酯树脂、酚醛树脂、聚酰亚胺树脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)、聚降冰片烯树脂等，以及在由玻璃布、芳族聚酯胺纤维等形成的纺织布或无纺布中浸渍环氧树脂、环氧丙烯酸树脂、聚氨酯丙烯酸树脂、聚酯树脂、酚醛树脂、聚酰亚胺树脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)、聚降冰片烯树脂等而成的材料，或者可以采用感光性抗蚀油墨(Resist ink)。在实施例1中，覆盖膜19采用感光性抗蚀油墨。
外部端子20可以采用例如从包括金、银、铜、锡及焊锡材料的组中选择的至少一种金属或者合金。在实施例5中，依次层叠有3μm的镍和0.5μm的金。
根据实施例5，可获得与实施例1相同的效果，并且扇出布线14的大部分被覆盖膜19覆盖，能够防止因机械接触造成布线和绝缘层损伤，并减小因湿度造成的布线腐蚀的影响。因此，能够将半导体装置直接安装在母板上。
另外，在实施例5中，只对利用布线厚度加强部15加强的方式进行了说明，但不限于这种结构，对于具有绝缘层厚度加强部(图2中的16)、加强通孔布线(图3中的17)、布线宽度加强部(图4(b)中的18)的结构，通过设计为相同的结构，也能够获得相同的效果。
实施例6
使用附图说明本发明的实施例6的半导体装置。图7是示意表示本发明的实施例6的半导体装置的结构的剖视图。图8是示意表示本发明的实施例6的半导体装置的应用示例的结构的剖视图。
实施例6的半导体装置1是在实施例5(参照图5)的半导体装置的覆盖膜19上，形成依次层叠了第2布线层21、第2绝缘层22、第3布线层23的多层布线结构体而成(参照图7)。第2布线层21通过形成于覆盖膜19的开口部与扇出布线14及布线厚度加强部15电连接。第3布线层23通过形成于第2绝缘层22的开口部与第2布线层21电连接。也可以在第3布线层23的预定部分形成球状的外部端子20(参照图8)。
第2绝缘层22例如可以使用环氧树脂、环氧丙烯酸树脂、聚氨酯丙烯酸树脂、聚酯树脂、酚醛树脂、聚酰亚胺树脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)、聚降冰片烯树脂等，以及在由玻璃布、芳族聚酯胺纤维等形成的纺织布或无纺布中浸渍环氧树脂、环氧丙烯酸树脂、聚氨酯丙烯酸树脂、聚酯树脂、酚醛树脂、聚酰亚胺树脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)、聚降冰片烯树脂等而成的材料。
第2布线层21、第3布线层23可以使用与扇出布线14所使用的材料相同的材料。
根据实施例6，可获得与实施例1相同的效果，并且确保长期可靠性，并能够通过多层布线来强化电源及接地，实现多引脚信号(Pinsignal)的引出。
另外，在实施例6中，示出了布线层数为3层、绝缘层数包括覆盖膜19在内为2层的示例，但本发明的效果不限于上述层数，也可以设计为所需的布线层数。
另外，在实施例6中，只对利用布线厚度加强部15加强的方式进行了说明，但不限于这种结构，对于具有绝缘层厚度加强部(图2中的16)、加强通孔布线(图3中的17)、布线宽度加强部(图4(b)中的18)的结构，通过设计为相同的结构，也能够获得相同的效果。
并且，本发明的半导体装置也可以在多层布线体的期望的位置设置LCR元件，用于发挥电路的噪声滤波器的效果。尤其是作为构成电容器的电介质材料，优选氧化钛、氧化钽、Al2O3、SiO2、ZrO2、HfO2或Nb2O5等金属氧化物，BST(BaxSr1-xTiO3)、PZT(PbZrxTi1-xO3)或PLZT(Pb1-yLayZrxTi1-xO3)等钙钛矿类材料，或者SrBi2Ta2O9等铋类层状化合物。其中，0≤x≤1、0＜y＜1。并且，作为构成电容器的电介质材料，也可以使用混合了无机材料和磁性材料的有机材料等。
并且，本发明的半导体装置所内置的半导体元件的数量也可以是两个以上的多个，也可以内置除半导体元件之外的无源部件，例如LCR部件、MEMS部件、传感器等。
并且，本发明的半导体装置的加强部(布线厚度加强部、绝缘层厚度加强部)，被配置在半导体元件的外周部的上方的预定区域(半导体元件的周缘部的正上方及其横向周边区域)，但优选配置成为至少包括半导体元件的周边部的正上方外侧的区域。这是因为，能够有效加强扇出布线的机械强度最弱的、处于半导体元件的周边部的正上方外侧的区域中的扇出布线部分。尤其是从半导体元件的周边部的正上方到距该正上方的长度为半导体元件的厚度的2倍以下的区域，机械强度尤其薄弱，所以最优选加强该区域。
如上所述，根据本发明的半导体装置，能够将制造工艺中的应力集中抑制在最低限度。结果，能够实现翘曲及弯曲较小的半导体装置，能够提高可靠性。
在本发明的全部公开内容(包括权利要求书)的范围内，可进一步根据其基本技术思想进行实施方式及实施例的变更、调整。并且，在本发明的权利要求范围内，可进行各种公开要素的多种组合及选择。即，本发明当然包括包含权利要求范围在内的所有公开内容及本领域技术人员可根据其技术思想获得的各种变形、修改。

Claims (23)

1.一种半导体装置，其特征在于，具有：
半导体元件；
支撑基板，被配置在所述半导体元件的设置有焊盘的面的相反面上，并且该支撑基板的面积大于所述半导体元件的面积；
埋设绝缘层，用于将所述半导体元件埋设在所述支撑基板上；
扇出布线，被从所述焊盘引出到所述埋设绝缘层上且所述半导体元件的外周侧的区域；和
加强部，被配置在所述半导体元件的外周部的上方的预定区域，并且加强所述埋设绝缘层和所述扇出布线的机械强度。
2.根据权利要求1所述的半导体装置，其特征在于，
所述加强部是加强所述扇出布线的厚度的布线厚度加强部。
3.根据权利要求2所述的半导体装置，其特征在于，
所述布线厚度加强部的材料与所述扇出布线的材料相同。
4.根据权利要求2所述的半导体装置，其特征在于，
所述布线厚度加强部的弹性模量大于所述扇出布线的弹性模量。
5.根据权利要求2～4中任一项所述的半导体装置，其特征在于，
所述布线厚度加强部的膜厚小于所述扇出布线的膜厚。
6.根据权利要求1所述的半导体装置，其特征在于，
所述加强部是加强所述埋设绝缘层的厚度的绝缘层厚度加强部。
7.根据权利要求6所述的半导体装置，其特征在于，
所述绝缘层厚度加强部的材料与所述埋设绝缘层的材料相同。
8.根据权利要求6所述的半导体装置，其特征在于，
所述绝缘层厚度加强部的弹性模量大于所述埋设绝缘层的弹性模量。
9.根据权利要求6～8中任一项所述的半导体装置，其特征在于，
所述绝缘层厚度加强部的膜厚小于所述埋设绝缘层的膜厚。
10.根据权利要求1所述的半导体装置，其特征在于，
所述加强部是加强所述扇出布线的宽度的布线宽度加强部。
11.根据权利要求10所述的半导体装置，其特征在于，
所述布线宽度加强部的材料与所述扇出布线的材料相同。
12.根据权利要求10所述的半导体装置，其特征在于，
所述布线宽度加强部的弹性模量大于所述扇出布线的弹性模量。
13.根据权利要求10～12中任一项所述的半导体装置，其特征在于，
所述布线宽度加强部的布线宽度大于所述扇出布线的布线宽度。
14.一种半导体装置，其特征在于，具有：
半导体元件；
支撑基板，被配置在所述半导体元件的设置有焊盘的面的相反面上，并且该支撑基板的面积大于所述半导体元件的面积；
埋设绝缘层，用于将所述半导体元件埋设在所述支撑基板上；
扇出布线，被从所述焊盘引出到所述埋设绝缘层上且所述半导体元件的外周侧的区域；和
加强通孔布线，与所述半导体元件的至少一个以上的端部连接，并且不与所述扇出布线连接。
15.根据权利要求14所述的半导体装置，其特征在于，
所述加强通孔布线的材料与所述扇出布线的材料相同。
16.根据权利要求14所述的半导体装置，其特征在于，
所述加强通孔布线的弹性模量大于所述扇出布线的弹性模量。
17.根据权利要求1～16中任一项所述的半导体装置，其特征在于，
在所述扇出布线上具有至少一层以上的绝缘层。
18.根据权利要求1～16中任一项所述的半导体装置，其特征在于，
在所述扇出布线上层叠有至少一层以上的绝缘层和布线层。
19.根据权利要求1～18中任一项所述的半导体装置，其特征在于，
还具有外部端子，被设置在所述绝缘层的最上层的开口部上，并且与所述扇出布线电连接。
20.根据权利要求1～19中任一项所述的半导体装置，其特征在于，
具有多个所述半导体元件。
21.根据权利要求1～20中任一项所述的半导体装置，其特征在于，
还内置有除所述半导体元件之外的无源部件。
22.根据权利要求1～21中任一项所述的半导体装置，其特征在于，
所述加强部位于从所述半导体元件的周边部的正上方到该正上方的外侧的区域。
23.根据权利要求1～21中任一项所述的半导体装置，其特征在于，
所述加强部位于从所述半导体元件的周边部的正上方到距该正上方的长度为所述半导体元件的厚度的2倍以下的区域。
CN2008801126601A 2007-10-22 2008-10-22 半导体装置 Active CN101836289B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007273929 2007-10-22
JP2007-273929 2007-10-22
PCT/JP2008/069149 WO2009054414A1 (ja) 2007-10-22 2008-10-22 半導体装置

Publications (2)

Publication Number Publication Date
CN101836289A true CN101836289A (zh) 2010-09-15
CN101836289B CN101836289B (zh) 2012-07-18

Family

ID=40579518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801126601A Active CN101836289B (zh) 2007-10-22 2008-10-22 半导体装置

Country Status (4)

Country Link
US (3) US8344498B2 (zh)
JP (1) JP5644107B2 (zh)
CN (1) CN101836289B (zh)
WO (1) WO2009054414A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102981326A (zh) * 2012-06-21 2013-03-20 友达光电股份有限公司 扇出线路
CN112652573A (zh) * 2020-12-07 2021-04-13 海光信息技术股份有限公司 一种封装方法及芯片
CN114400214A (zh) * 2022-01-07 2022-04-26 广东气派科技有限公司 一种改善Flip chip晶圆电路层裂纹的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6132769B2 (ja) * 2011-10-21 2017-05-24 パナソニック株式会社 半導体装置
KR102284652B1 (ko) * 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지
FI130299B (en) * 2017-12-28 2023-06-09 Ledfoil Finland Oy DISPLAY STRUCTURE SUITABLE FOR ICE AND OUTDOOR USE
KR20210044055A (ko) * 2019-10-14 2021-04-22 삼성전자주식회사 발광 다이오드 모듈 및 이를 포함하는 디스플레이 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
JPH11126951A (ja) * 1997-10-24 1999-05-11 Murata Mach Ltd 印刷回路基板およびその製造方法
KR100315030B1 (ko) * 1998-12-29 2002-04-24 박종섭 반도체패키지의제조방법
JP3277997B2 (ja) 1999-06-29 2002-04-22 日本電気株式会社 ボールグリッドアレイパッケージとその製造方法
US6239489B1 (en) * 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
JP2002141636A (ja) 2000-11-06 2002-05-17 Toray Eng Co Ltd 電子部品埋込み実装用基板及びその製造方法
JP4321980B2 (ja) * 2001-07-27 2009-08-26 イビデン株式会社 多層プリント配線板の製造方法
JP2004200243A (ja) 2002-12-16 2004-07-15 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
JP3904541B2 (ja) * 2003-09-26 2007-04-11 沖電気工業株式会社 半導体装置内蔵基板の製造方法
JP2006245076A (ja) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置
JP2007134569A (ja) 2005-11-11 2007-05-31 Sony Corp 電子部品内蔵基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102981326A (zh) * 2012-06-21 2013-03-20 友达光电股份有限公司 扇出线路
CN102981326B (zh) * 2012-06-21 2015-06-10 友达光电股份有限公司 扇出线路
CN112652573A (zh) * 2020-12-07 2021-04-13 海光信息技术股份有限公司 一种封装方法及芯片
CN114400214A (zh) * 2022-01-07 2022-04-26 广东气派科技有限公司 一种改善Flip chip晶圆电路层裂纹的方法
CN114400214B (zh) * 2022-01-07 2023-02-10 广东气派科技有限公司 一种改善Flip chip晶圆电路层裂纹的方法

Also Published As

Publication number Publication date
US20140367863A1 (en) 2014-12-18
JPWO2009054414A1 (ja) 2011-03-03
CN101836289B (zh) 2012-07-18
US20100244231A1 (en) 2010-09-30
WO2009054414A1 (ja) 2009-04-30
US20130087927A1 (en) 2013-04-11
JP5644107B2 (ja) 2014-12-24
US8344498B2 (en) 2013-01-01

Similar Documents

Publication Publication Date Title
US8710669B2 (en) Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer
CN101836289B (zh) 半导体装置
US8004074B2 (en) Semiconductor device and fabrication method
US8569892B2 (en) Semiconductor device and manufacturing method thereof
TWI402017B (zh) 半導體裝置及其製造方法
JP3591524B2 (ja) 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
US7821795B2 (en) Multilayer wiring board
JP5510323B2 (ja) コアレス配線基板、半導体装置及びそれらの製造方法
US7927999B2 (en) Method of forming metal interconnect layers for flip chip device
WO2011114774A1 (ja) 半導体素子内蔵基板およびその製造方法
WO2010101163A1 (ja) 機能素子内蔵基板及びそれを用いた電子デバイス
JP5589601B2 (ja) 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子
JP5548855B2 (ja) 配線基板及びその製造方法
US20060046464A1 (en) Wiring substrate and semiconductor device using the same
JP5310103B2 (ja) 半導体装置及びその製造方法
WO2011118572A1 (ja) 半導体装置の製造方法
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP2006080356A (ja) 半導体装置及びその製造方法
KR20230172403A (ko) 모듈형 반도체 디바이스들 및 이를 포함하는 전자 디바이스들

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTELLECTUAL PROPERTY BRIDGE NO. 1 CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20150312

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150312

Address after: Tokyo, Japan

Patentee after: GODO KAISHA IP BRIDGE 1

Address before: Tokyo, Japan

Patentee before: NEC Corp.