JP6840269B2 - 電子構成素子を機械的に接続させる方法及び電子構成素子アセンブリ - Google Patents

電子構成素子を機械的に接続させる方法及び電子構成素子アセンブリ Download PDF

Info

Publication number
JP6840269B2
JP6840269B2 JP2019560460A JP2019560460A JP6840269B2 JP 6840269 B2 JP6840269 B2 JP 6840269B2 JP 2019560460 A JP2019560460 A JP 2019560460A JP 2019560460 A JP2019560460 A JP 2019560460A JP 6840269 B2 JP6840269 B2 JP 6840269B2
Authority
JP
Japan
Prior art keywords
electronic component
opening
blind hole
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019560460A
Other languages
English (en)
Other versions
JP2020505791A (ja
JP2020505791A5 (ja
Inventor
ケス ウード
ケス ウード
ウーヴェ リスコフ
リスコフ ウーヴェ
ヴァイス マークス
ヴァイス マークス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2020505791A publication Critical patent/JP2020505791A/ja
Publication of JP2020505791A5 publication Critical patent/JP2020505791A5/ja
Application granted granted Critical
Publication of JP6840269B2 publication Critical patent/JP6840269B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/041Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/042Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/066Heatsink mounted on the surface of the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09054Raised area or protrusion of metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072Anchoring, i.e. one structure gripping into another
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1316Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、第1の電子構成素子、特にプリント回路基板素子を、第2の電子構成素子、特に第2のプリント回路基板素子に機械的に接続させる方法、及び、電子構成素子アセンブリに関する。
背景技術
例えばプリント回路基板素子などの電子構成素子、フレックスフィルム、直接接合銅(DBC)要素及び/又はセンサドームは、機械的及び電気的に相互に接続されなければならない。電気的接続に対しては、ケーブルコネクタ、ジャンパなどが頻繁に使用される。2つの電子構成素子の機械的接続に対しては、ねじ、リベットなどが頻繁に使用される。ねじ、リベットなどの使用は、接続過程中の電子構成素子の機械的負荷につながる。機械的接続のためにねじ、リベットなどを使用するにあたっては、それらが通常は、電子構成素子から突出することも欠点になる。また、金属製のねじ、リベットなどが不都合な条件下で使用されると、金属くずを生じる可能性があり、それらは短絡を引き起こしかねない。その上さらに、2つの電子構成素子が異なる高さレベルに位置する場合、機械的応力が生じる可能性がある。
発明の開示
発明の利点
本発明の実施形態は、好適には、2つの電子構成素子を、技術的に容易にかつ機械的応力なしで相互に接続させることを可能にする。
本発明の第1の態様によれば、第1の電子構成素子、特にプリント回路基板素子を、第2の電子構成素子、特に第2のプリント回路基板素子に機械的に接続させる方法が提案され、この場合、第1の電子構成素子は、第1の方向で第1の貫通開口部を有し、第2の電子構成素子は、第1の方向で第2の貫通開口部又は盲孔を有し、この場合、本方法は、以下のステップ、即ち、第1の電子構成素子を、第1の方向で、第2の貫通開口部又は盲孔が第1の方向で少なくとも部分的に第1の貫通開口部の下方に配置されるように、第2の電子構成素子の上方に配置して位置決めするステップと、第1の貫通開口部と第2の貫通開口部とに、又は、第1の貫通開口部と盲孔とに、注封材料を導入するステップと、第2の電子構成素子に対する第1の電子構成素子のロックのために、注封材料を硬化させるステップと、を含む。
これによる1つの利点は、2つの電子構成素子が、典型的には技術的に容易にかつ機械的応力なしで相互に接続されることにある。ここでは、2つの電子構成素子の機械的接続のために、ねじ、リベットなどは使用されないので、通常は、機械的接続中に機械的応力が電子構成素子内に生じることはない。
本発明の第2の態様によれば、第1の電子構成素子、特に第1のプリント回路基板素子と、第2の電子構成素子、特に第2のプリント回路基板素子とを含む電子構成素子アセンブリが提案される。このアセンブリは、第1の電子構成素子が、第1の方向で第1の貫通開口部を有し、第2の電子構成素子は、第1の方向で第2の貫通開口部又は盲孔を有し、この場合、第2の電子構成素子は、第1の方向で、第2の貫通開口部又は盲孔が第1の方向で少なくとも部分的に第1の貫通開口部の下方に配置されるように、第1の電子構成素子の下方に配置されており、この場合、第1の電子構成素子を第2の電子構成素子に接続させる一体型注封材料が、第1の貫通開口部と、第2の貫通開口部又は盲孔とに配置されていることを特徴としている。
これによる1つの利点は、2つの電子構成素子が、典型的には技術的に容易にかつ機械的応力なしで相互に接続されることにある。ここでは、2つの電子構成素子の機械的接続のために、ねじ、リベットなどが使用されなかったので、通常、機械的接続中に機械的応力が電子構成素子内に生じることはない。
本発明の実施形態に対する発想は、特に、以下において説明する考察と知識とに基づくものとしてみなすことができる。
一実施形態によれば、第1の電子構成素子は、第1の方向で、
第2の貫通開口部若しくは盲孔が第1の方向で完全に第1の貫通開口部の下方に配置されるように、
又は、
第1の貫通開口部が第1の方向で完全に第2の貫通開口部若しくは盲孔の上方に配置されるように、
第2の電子構成素子の上方に配置される。これによる1つの利点は、通常、注封材料が、特に容易に、第1の貫通開口部と第2の貫通開口部若しくは盲孔とに達することにある。これにより、通常、2つの電子構成素子の間で特に堅固な機械的接続が達成される。
一実施形態によれば、第1の貫通開口部と第2の貫通開口部又は盲孔とは、それぞれ第1の方向に対して垂直な断面で見て楕円形状、特に円形形状を有し、この場合、第1の電子構成素子は、第2の電子構成素子に対して、第1の貫通開口部が第2の貫通開口部に対して同軸に位置決めされるように又は盲孔に対して同軸に位置決めされるように、位置決めされる。これにより、好適には、注封材料が、技術的に特に容易に、第1の貫通開口部と第2の貫通開口部又は盲孔とに達する。さらに、これにより、通常は、2つの電子構成素子の相互の一義的な又は所定の位置が達成される。
一実施形態によれば、本方法は、さらに以下のステップ、即ち、第1の電子構成素子を、第1の貫通開口部、第2の貫通開口部及び/又は盲孔から最大で約0.75mm、特に最大で約0.55mmのところに位置する箇所において、第2の電子構成素子に電気的に接続させるステップを含む。これによる1つの利点は、2つの電気構成素子の熱膨張係数が相互に異なっている場合であっても、通常、機械的応力が電気的接続箇所に実質的に全く作用しないか又はごくわずかしか作用しないことにある。
一実施形態によれば、本方法はさらに以下のステップ、即ち、第1の貫通開口部を取り囲むダム材料を、第1の電子構成素子の、第2の電子構成素子とは反対側の第1の側に被着させるステップと、注封材料としての充填材料を、第1の電子構成素子の第1の側の、ダム材料によって取り囲まれた部分に、充填材料が第1の貫通開口部と、第2の貫通開口部又は盲孔とに導入されるように被着させるステップと、を含む。これによる1つの利点は、注封材料が典型的には技術的に容易に第1の貫通開口部と、第2の貫通開口部又は盲孔とに導入され得ることにある。さらに、通常は、注封材料がさらなる要素、例えば2つの電子構成素子のうちの1つに配置されている別の電子構成素子を覆って、それらを周辺環境(例えばオイル環境)から絶縁することができる。ダム材料は、通常は、高粘性又は揺変性であり得るので、ダム材料は、硬化の前又は硬化の際中に溶け出すことはない。充填材料は、通常は、凹部や間隙を確実に充填するために低粘性であり得る。
一実施形態によれば、第2の貫通開口部又は盲孔は、第1の方向で完全に第1の貫通開口部の下方に配置されている、又は、第1の貫通開口部は、第1の方向で完全に第2の貫通開口部又は盲孔の上方に配置されている。これによる1つの利点は、通常、注封材料が、特に容易に、第1の貫通開口部と第2の貫通開口部又は盲孔とに達することにある。これにより、通常、2つの電子構成素子の間で特に堅固な機械的接続が存在する。
一実施形態によれば、第2の電子構成素子の、第1の電子構成素子とは反対側に、注封材料の一部が配置されている。これによる1つの利点は、通常、注封材料を用いて技術的に容易に高さの違いを補償調整することができることにある。さらに、これにより、典型的には2つの電子構成素子の間で実質的に機械的応力が発生しない。また、ここでは、2つの電子構成素子が、通常、注封材料によって同時に相互に機械的に接続され、別の要素(例えば冷却体70又は冷却プレート)に固定され得ることも好適である。これにより、通常、製造コストが低減する。
一実施形態によれば、第1の貫通開口部と第2の貫通開口部又は盲孔とは、それぞれ第1の方向に対して垂直な断面で見て楕円形状、特に円形形状を有し、この場合、第1の貫通開口部は、第2の貫通開口部と同軸に、又は、盲孔と同軸に位置決めされている。ここでは、注封材料が、技術的に特に容易に、第1の貫通開口部と第2の貫通開口部又は盲孔とに達することが好適である。さらに、これにより、2つの電子構成素子は、通常、一義的な又は所定の位置において相互にロック又は相互に固定されている。
一実施形態によれば、注封材料は、第1の電子構成素子を第2の電子構成素子に面状に接続させるために、第1の電子構成素子と、第2の電子構成素子との間に部分的に配置されている。これにより、2つの電子構成素子の間で特に確実な面状の接続が成り立つ。
第1の電子構成素子と第2の電子構成素子とは、それぞれ、通常、特にプリント回路基板素子であってもよいし、プリント回路基板素子上に配置又は固定される要素であってもよい。
また、通常、2つより多い(例えば、3つ、4つ、若しくは、4つより多い)電子構成素子又はプリント回路基板素子を、説明した方法によって相互に接続させることも可能である。
ここでは、本発明の可能な特徴及び利点のいくつかは、本明細書においては、電子構成素子アセンブリ又は機械的に接続させる方法の異なる実施形態を参照して説明されていることに留意されたい。当業者であるならば、本発明のさらなる実施形態に到達するために、これらの特徴が適切な方法により組み合わせられ、整合させられ、又は、置き換えられ得ることを認識するであろう。
以下においては、本発明の実施形態を添付の図面を参照しながら説明するが、ここでは、これらの図面も説明も、本発明を限定するものとして解釈されるべきではない。
本発明に係る電子構成素子アセンブリの第1の実施形態の断面図。 本発明に係る電子構成素子アセンブリの第2の実施形態の断面図。 本発明に係る電子構成素子アセンブリの第3の実施形態の断面図。 本発明に係る電子構成素子アセンブリの第4の実施形態の断面図。
図面は、単に概略的なものであり、縮尺通りではない。図中、同一の参照番号は、同一の特徴、又は、機能が同等の特徴を示している。
発明の実施形態
図1は、本発明に係る電子構成素子20,30アセンブリ10の第1の実施形態の断面図を示している。このアセンブリ10は、第1の電子構成素子20、具体的には第1のプリント回路基板素子と、第2の電子構成素子30、具体的には第2のプリント回路基板素子とを含んでいる。この第1又は第2のプリント回路基板素子は、それぞれ、リジッドプリント回路基板(PCB)、フレキシブルプリント回路基板(PCB)、フレックスフィルム、直接接合銅(DBC)、フレキシブルプリント回路基板(FPC)、センサ又はセンサドームなどであってもよい。
第1のプリント回路基板は、2つのはんだ付け箇所80,81を介して第2のプリント回路基板に電気的に接続されている。また、2つのプリント回路基板素子が、1つのはんだ付け箇所、3つのはんだ付け箇所、又は、3つよりも多いはんだ付け箇所のみを介して相互に電気的に接続されていることも想定可能である。第1のプリント回路基板は、第1の貫通開口部25を有する。この第1の貫通開口部25は、第1の方向90で延在している。この第1の方向90は、図1中、下方から上方に延在している。第2のプリント回路基板は、第2の貫通開口部35を有する。この第2の貫通開口部35も、同様に第1の方向90で延在している。これらの2つの貫通開口部25,35は、第1の方向90に対して垂直な等しい大きさの断面を有している。ここでは、これらの断面が異なる大きさであることも想定可能である。この第1の方向90に対して垂直な断面は、楕円形、特に円形、矩形、特に正方形であってもよい。また他の断面も想定可能である。
第1のプリント回路基板素子は、第1の方向90で第2のプリント回路基板素子の上方に配置されている。第1のプリント回路基板素子は、冷却体70の中央に配置された突起(いわゆる冷却張出部75)に配置されている。第2のプリント回路基板素子は、部分的に冷却体70の上にも位置する注封材料50の一部に位置している。
プリント回路基板素子は、第1の貫通開口部25が第2の貫通開口部35の上方に位置するように相互に位置決めされている。ここで重要なことは、第2の貫通開口部35が少なくとも部分的に第1の貫通開口部25の下方に位置することであり、それによって、注封材料50は、第1の貫通開口部25から第1の方向90に沿って第2の貫通開口部35に到達することができる。
重力は、通常、図1中の上方から下方に向かってかかる。
注封材料は、第1のプリント回路基板素子の第1の側21の一部に被着される。第1のプリント回路基板素子の第1の側21は、第2のプリント回路基板素子とは反対側である。図2においては、第1の回路基板素子の第1の側21は上側である。
注封材料は流動性である。従って、この注封材料は、第1の貫通開口部25内へ侵入し、又は、第1の貫通開口部25内へ導入され、続いて第2の貫通開口部35内へ導入される。図1に示されている実施形態においては、注封材料50は、第1のプリント回路基板素子の第1の側21を完全に覆っている。第1のプリント回路基板素子の第1の側21に配置された別の要素は、この注封材料50により周辺環境から絶縁されている。2つのプリント回路基板素子を電気的に接続するための、第1のプリント回路基板素子の外側金属化部85と第2のプリント回路基板素子との間のはんだ付け箇所80も、注封材料50によって完全に覆われる。注封材料50も同様に部分的に第2のプリント回路基板素子と冷却体70との間に位置する。これにより、第2のプリント回路基板素子と冷却体70との間の高さの違いが補償調整される。さらに、この第2のプリント回路基板素子は、これによって冷却体70に固定される。
ここでは、特定用途向けプリント回路基板素子を選択して相互に組み合わせることが可能であり、例えば、局所的に必要とされるプリント回路基板は8層を備え、それに対してメインのプリント回路基板は4層しか有していないならば、結果的により安価となる。
プリント回路基板素子の異なる厚さも、注封材料50によって補償調整することができる。それにより、プリント回路基板素子は、通常、約1.6mm±0.15mmの厚さを有する。
銅製導体路の異なる高さも、注封材料50によって補償調整することができる。例えば、メインのプリント回路基板は35μmの銅製導体路を有し、被着された大電流用プリント回路基板は105μmの銅製導体路を有することができる。同様に、第1のプリント回路基板素子と、第2のプリント回路基板素子との間の間隙を注封材料50によって充填することができる。
注封材料50は、エポキシ樹脂、ポリウレタン、アクリレート、及び/又は、シリコーンであってもよいし、それらを含んでいてもよい。
注封材料50が第2の貫通開口部35内で別の所望の位置に達した後は、この注封材料50が硬化される。このことは、例えば暖め又は加熱によって行われる。
第1の貫通開口部25は、第2の貫通開口部35と面一に位置決めされている。また、第1の貫通開口部25が第2の貫通開口部35に対して(小さな)オフセットを有することも想定可能である。第1の貫通開口部25と第2の貫通開口部35とは、それぞれ、注封材料50で完全に充填されている。
図2は、本発明に係る電子構成素子20,30アセンブリ10の第2の実施形態の断面図を示している。ここでは、第1の電子構成素子20、具体的には第1のプリント回路基板素子は、第2の電子構成素子30、具体的には第2のプリント回路基板素子よりも短い幅(図2中では、左方から右方に延在する)を有する。2つのプリント回路基板素子は、2つの第1の貫通開口部25,26と、2つの第2の貫通開口部35,36とを介して相互に接続されている。全ての貫通開口部25,26,35,36内には、連続した注封材料50が存在している。これらの全ての貫通開口部25,26,35,36は、注封材料50又は注型材料で完全に充填されている。第2のプリント回路基板素子は、直接に即ち直に冷却体70上に載置されるのではなく、注封材料50の一部がそれらの間に位置している。
第1のプリント回路基板素子の第1の側21には、まず、部分的に、2つの第1の貫通開口25,26又は2つの第1の貫通開口25,26の2つの上部出口を取り囲むダム材料60からなる層が被着される。このダム材料60は、実質的に流動性ではなく、この被着箇所に留まる。続いて、硬化前は流動性である充填材料が、注封材料として、第1のプリント回路基板素子の第1の側21のダム材料60によって取り囲まれている部分に被着される。この流動性の充填材料は、第1の貫通開口部25,26内と(ここでは、代替的に直接これらに導入され得る)、第2の貫通開口部35,36内とに流れ込む。部分的にここでは、第1のプリント回路基板素子と第2のプリント回路基板素子との間の領域にも流れ込む。同様にここでは、第2のプリント回路基板素子と冷却体70との間の領域にも流れ込む。
図2には、第1のプリント回路基板素子の第1の側21のダム材料60を除いて、充填材料又は注封材料が図2に示されているのよりもさらに拡張する又は流れ込むのを防止する流出制限装置は示されていない。
2つの第1の貫通開口部の間又は2つの第2の貫通開口部の間には、2つのプリント回路基板素子を相互に電気的に接続する2つのはんだ付け箇所80,81が配置されている。第1の貫通開口部25,26は、それぞれ、各第2の貫通開口部35,36と面一に位置決めされている。
図3は、本発明に係る電子構成素子20,30アセンブリ10の第3の実施形態の断面図を示している。ここでは、2つの電子構成素子20,30又はプリント回路基板素子は、等幅にかつ第1の方向90で相互にずらされて上下に配置されている。第1の貫通開口部25は、第1の方向90に対して垂直な断面で見て、第2の貫通開口部35の第1の方向90に対して垂直な断面で見た直径と同等の直径を有している。第1の貫通開口部25は、第2の貫通開口部35と面一に位置決めされている。
2つのプリント回路基板素子の間の重畳領域において、注封材料50の一部は、2つのプリント回路基板素子の間に配置されている。さらに、第2のプリント回路基板素子と冷却体70との間の全領域に注封材料50の一部が配置されている。
図3には、第1のプリント回路基板素子の第1の側21のダム材料60を除いて、充填材料又は注封材料が図3に示されているのよりもさらに拡張する又は流れ込むのを防止する流出制限装置は示されていない。
図4は、本発明に係る電子構成素子20,30アセンブリ10の第4の実施形態の断面図を示している。第1の電子構成素子20は、ここではセンサドームである。第2の電子構成素子30は、第2のプリント回路基板素子である。センサドームは、第2のプリント回路基板素子に差し込まれているはんだ付けピン97を有する。このはんだ付けピン97は、はんだ付け箇所80,81を介して第2のプリント回路基板素子(ここでは、プリント回路基板;PCB)に電気的に接続されている。
第2のプリント回路基板素子と冷却体70との間には、注封材料50の一部が配置されている。ダム材料60は、第1の貫通開口部25の入口開口部の周りで第2のプリント回路基板素子とは反対側にある、センサドームの第1の側21に被着される。その後、注封材料50又は充填材料が、ダム材料60によって取り囲まれているセンサドームの第1の側21の一部に被着される。充填材料は、第1の貫通開口部25を通って第2の貫通開口部35内へ流れ込み、さらに第2のプリント回路基板素子の、センサドームとは反対側21に流れ込む。
図4には、第1のプリント回路基板素子の第1の側21のダム材料60を除いて、充填材料又は注封材料が図4に示されているのよりもさらに拡張する又は流れ込むのを防止する流出制限装置は示されていない。
センサドーム又は当該センサドームの電気的接続は、第2のプリント回路基板素子の下方の注封材料50によって冷却体70から電気的に絶縁されている。
第2の貫通開口部35,36の代わりに、図示の全ての実施形態において、第2の電子構成素子30又は第2のプリント回路基板は、盲孔を有し得る。この盲孔は、上方に向かって、又は、第1の電子構成素子20若しくは第1のプリント回路基板素子若しくは第1の貫通開口部25の方向に開口している。
最後に、「有する」、「含む」などの用語は、他の要素又はステップを排除するものではなく、単数などを表す表現の用語は多数を排除するものではないことに留意されたい。特許請求の範囲における参照符号は、限定するものとみなされるべきではない。

Claims (15)

  1. 第1の電子構成素子(20)を、第2の電子構成素子(30)に機械的に接続させる方法であって、
    前記第1の電子構成素子(20)は、第1の方向(90)で第1の貫通開口部(25,26)を有し、前記第2の電子構成素子(30)は、前記第1の方向(90)で第2の貫通開口部(35,36)又は盲孔を有する、方法において、
    前記第2の貫通開口部(35,36)又は前記盲孔が前記第1の方向(90)で少なくとも部分的に前記第1の貫通開口部(25,26)の下方に配置されるように、前記第1の電子構成素子(20)を前記第1の方向(90)で前記第2の電子構成素子(30)の上方に配置して位置決めするステップと、
    前記第1の貫通開口部(25,26)と前記第2の貫通開口部(35,36)とに、又は、前記第1の貫通開口部(25,26)と前記盲孔とに、注封材料(50)を導入するステップと、
    前記第2の電子構成素子(30)に対する前記第1の電子構成素子(20)のロックのために前記注封材料(50)を硬化させるステップと、
    を含み、
    前記注封材料(50)を硬化させるステップの後には、前記注封材料(50)が、前記第2の電子構成素子(30)の、前記第1の電子構成素子(20)とは反対側の冷却体(70)との間に、前記第2の電子構成素子(30)と前記冷却体(70)との間の高さの違いを補償調整するように配置されている、
    方法。
  2. 前記第1の電子構成素子(20)は、
    前記第2の貫通開口部(35,36)若しくは前記盲孔が前記第1の方向(90)で完全に前記第1の貫通開口部(25,26)の下方に配置されるように、
    又は、
    前記第1の貫通開口部(25,26)が前記第1の方向(90)で完全に前記第2の貫通開口部(35,36)若しくは前記盲孔の上方に配置されるように、
    前記第1の方向(90)で前記第2の電子構成素子(30)の上方に配置される、
    請求項1に記載の方法。
  3. 前記第1の貫通開口部(25,26)と前記第2の貫通開口部(35,36)又は前記盲孔とは、それぞれ前記第1の方向(90)に対して垂直な断面で見て楕円形状を有し、前記第1の電子構成素子(20)は、前記第2の電子構成素子(30)に対して、前記第1の貫通開口部(25,26)が前記第2の貫通開口部(35,36)と同軸に位置決めされるように又は前記盲孔と同軸に位置決めされるように、位置決めされる、
    請求項1又は2に記載の方法。
  4. 前記第1の貫通開口部(25,26)と前記第2の貫通開口部(35,36)又は前記盲孔とは、それぞれ前記第1の方向(90)に対して垂直な断面で見て円形形状を有する、
    請求項3に記載の方法。
  5. 前記第1の電子構成素子(20)を、前記第1の貫通開口部(25,26)、前記第2の貫通開口部(35,36)及び前記盲孔のうちの少なくとも1つから最大で0.75mmのところに位置する箇所において、前記第2の電子構成素子(30)に電気的に接続させるステップをさらに含む、
    請求項1乃至4のいずれか一項に記載の方法。
  6. 前記第1の電子構成素子(20)を、前記第1の貫通開口部(25,26)、前記第2の貫通開口部(35,36)及び前記盲孔のうちの少なくとも1つから最大で0.55mmのところに位置する箇所において、前記第2の電子構成素子(30)に電気的に接続させるステップをさらに含む、
    請求項1乃至4のいずれか一項に記載の方法。
  7. 前記第1の貫通開口部(25,26)を取り囲むダム材料(60)を、前記第1の電子構成素子(20)の、前記第2の電子構成素子(30)とは反対側の第1の側(21)に被着させるステップと、
    前記注封材料(50)としての充填材料を、前記第1の電子構成素子(20)の前記第1の側(21)の、前記ダム材料(60)によって取り囲まれた部分に、当該充填材料が前記第1の貫通開口部(25,26)と前記第2の貫通開口部(35,36)又は前記盲孔とに導入されるように、被着させるステップと、
    をさらに含む、
    請求項1乃至6のいずれか一項に記載の方法。
  8. 前記第1の電子構成素子(20)は、第1のプリント回路基板素子であり、前記第2の電子構成素子(30)は、第2のプリント回路基板素子である、
    請求項1乃至7のいずれか一項に記載の方法。
  9. 第1の電子構成素子(20)と、第2の電子構成素子(30)とを含む電子構成素子(20,30)アセンブリ(10)において、
    前記第1の電子構成素子(20)が、第1の方向(90)で第1の貫通開口部(25,26)を有し、前記第2の電子構成素子(30)は、前記第1の方向(90)で第2の貫通開口部(35,36)又は盲孔を有し、
    前記第2の貫通開口部(35,36)又は前記盲孔が前記第1の方向(90)で少なくとも部分的に前記第1の貫通開口部(25,26)の下方に配置されるように、前記第2の電子構成素子(30)は、前記第1の方向(90)で前記第1の電子構成素子(20)の下方に配置されており、
    前記第1の電子構成素子(20)を前記第2の電子構成素子(30)に接続させる一体型注封材料(50)が、前記第1の貫通開口部(25,26)と前記第2の貫通開口部(35,36)又は前記盲孔とに配置されており、
    前記一体型注封材料(50)は、前記第2の電子構成素子(30)の、前記第1の電子構成素子(20)とは反対側の冷却体(70)との間にも、前記第2の電子構成素子(30)と前記冷却体(70)との間の高さの違いを補償調整するように配置されている、
    ことを特徴とするアセンブリ(10)。
  10. 前記第2の貫通開口部(35,36)若しくは前記盲孔は、前記第1の方向(90)で完全に前記第1の貫通開口部(25,26)の下方に配置されている、
    又は、
    前記第1の貫通開口部(25,26)は、前記第1の方向(90)で完全に前記第2の貫通開口部(35,36)若しくは前記盲孔の上方に配置されている、
    請求項9に記載のアセンブリ(10)。
  11. 前記第2の電子構成素子(30)の、前記第1の電子構成素子(20)とは反対側に、前記注封材料(50)の一部が配置されている、
    請求項9又は10に記載のアセンブリ(10)。
  12. 前記第1の貫通開口部(25,26)と前記第2の貫通開口部(35,36)又は前記盲孔とは、それぞれ前記第1の方向(90)に対して垂直な断面で見て楕円形状を有し、前記第1の貫通開口部(25,26)は、前記第2の貫通開口部(35,36)と同軸に又は前記盲孔と同軸に位置決めされている、
    請求項9乃至11のいずれか一項に記載のアセンブリ(10)。
  13. 前記第1の貫通開口部(25,26)と前記第2の貫通開口部(35,36)又は前記盲孔とは、それぞれ前記第1の方向(90)に対して垂直な断面で見て円形形状を有する、
    請求項12に記載のアセンブリ(10)。
  14. 前記注封材料(50)は、前記第1の電子構成素子(20)を前記第2の電子構成素子(30)に面状に接続させるために、前記第1の電子構成素子(20)と前記第2の電子構成素子(30)との間に部分的に配置されている、
    請求項9乃至13のいずれか一項に記載のアセンブリ(10)。
  15. 前記第1の電子構成素子(20)は、第1のプリント回路基板素子であり、前記第2の電子構成素子(30)は、第2のプリント回路基板素子である、
    請求項9乃至14のいずれか一項に記載のアセンブリ(10)。
JP2019560460A 2017-01-25 2017-12-07 電子構成素子を機械的に接続させる方法及び電子構成素子アセンブリ Active JP6840269B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017201135.1A DE102017201135A1 (de) 2017-01-25 2017-01-25 Verfahren zum mechanischen Verbinden und Anordnung von elektronischen Bauelementen
DE102017201135.1 2017-01-25
PCT/EP2017/081920 WO2018137827A1 (de) 2017-01-25 2017-12-07 Verfahren zum mechanischen verbinden und anordnung von elektronischen bauelementen

Publications (3)

Publication Number Publication Date
JP2020505791A JP2020505791A (ja) 2020-02-20
JP2020505791A5 JP2020505791A5 (ja) 2020-04-02
JP6840269B2 true JP6840269B2 (ja) 2021-03-10

Family

ID=60857033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019560460A Active JP6840269B2 (ja) 2017-01-25 2017-12-07 電子構成素子を機械的に接続させる方法及び電子構成素子アセンブリ

Country Status (6)

Country Link
US (1) US20210084765A1 (ja)
EP (1) EP3574723B1 (ja)
JP (1) JP6840269B2 (ja)
CN (1) CN110235532B (ja)
DE (1) DE102017201135A1 (ja)
WO (1) WO2018137827A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3105705B1 (fr) * 2019-12-19 2021-12-17 Valeo Vision Dispositif de pilotage de l’alimentation électrique d’un module lumineux de véhicule automobile

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4143456A (en) * 1976-06-28 1979-03-13 Citizen Watch Commpany Ltd. Semiconductor device insulation method
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
US6114189A (en) * 1997-09-10 2000-09-05 Lsi Logic Corp. Molded array integrated circuit package
JP3932247B2 (ja) * 2000-08-31 2007-06-20 三井金属鉱業株式会社 電子部品実装用基板の製造方法
US7658470B1 (en) * 2005-04-28 2010-02-09 Hewlett-Packard Development Company, L.P. Method of using a flexible circuit
US20060286845A1 (en) * 2005-06-20 2006-12-21 Hinze Lee R Sealed fastenerless multi-board electronic module and method of manufacture
JP2008270601A (ja) * 2007-04-23 2008-11-06 Denso Corp 半導体装置およびその製造方法
JP2009188086A (ja) * 2008-02-05 2009-08-20 Seiko Instruments Inc 回路基板、これを用いた電子機器及び回路基板の製造方法
JP2012178404A (ja) * 2011-02-25 2012-09-13 Semiconductor Components Industries Llc 回路装置およびその製造方法
KR101810940B1 (ko) * 2011-10-26 2017-12-21 삼성전자주식회사 관통 개구부가 형성된 반도체 칩을 포함하는 반도체 패키지
DE102011088969A1 (de) * 2011-12-19 2013-06-20 Robert Bosch Gmbh Getriebesteuermodul
JP2013197341A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 積層型半導体装置とその製造方法
DE102012213917A1 (de) * 2012-08-06 2014-02-20 Robert Bosch Gmbh Bauelemente-Ummantelung für ein Elektronikmodul
WO2014106879A1 (ja) * 2013-01-07 2014-07-10 パナソニック株式会社 放熱部材を備えた半導体装置
JP6421432B2 (ja) * 2014-03-31 2018-11-14 日本電気株式会社 半導体装置およびその製造方法
KR102327738B1 (ko) * 2015-06-18 2021-11-17 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Also Published As

Publication number Publication date
US20210084765A1 (en) 2021-03-18
JP2020505791A (ja) 2020-02-20
EP3574723A1 (de) 2019-12-04
WO2018137827A1 (de) 2018-08-02
CN110235532A (zh) 2019-09-13
CN110235532B (zh) 2022-07-12
EP3574723B1 (de) 2023-06-14
DE102017201135A1 (de) 2018-07-26

Similar Documents

Publication Publication Date Title
KR102332362B1 (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
US10779413B2 (en) Method of embedding a component in a printed circuit board
RU2327311C2 (ru) Способ встраивания компонента в основание
US10462915B2 (en) Electronic module and method for producing an electronic module having a fluid-tight housing
CN102119588B (zh) 元器件内置模块的制造方法及元器件内置模块
KR20060066115A (ko) 전자 모듈 제조 방법
US9637073B2 (en) Encapsulated control module for a motor vehicle
JP2006210870A (ja) 部品内蔵モジュール及びその製造方法
JP6840269B2 (ja) 電子構成素子を機械的に接続させる方法及び電子構成素子アセンブリ
CN107079583B (zh) 用于在污染的介质中使用的变速器控制模块、用于在这种变速器控制模块中使用的tcu组件和用于制造这种变速器控制模块的方法
JP4609435B2 (ja) 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法
WO2014181509A1 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP5384883B2 (ja) 電子油圧制御モジュール
KR20180054618A (ko) 특히 변속기 제어 모듈용 전자 어셈블리, 그리고 상기 전자 어셈블리의 제조 방법
US10121737B2 (en) Printed circuit board element and method for producing a printed circuit board element
JP6851471B2 (ja) 特に変速機制御モジュール用の電子アセンブリを製造する方法及び電子アセンブリ
JP5679266B2 (ja) プリント配線板の接続構造、配線板接続体及び電子機器
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2010219093A (ja) 電子回路装置
JP2012023100A (ja) 埋め込み部品具有配線板、埋め込み部品具有配線板の製造方法
JP2007067317A (ja) 半導体装置の実装構造、及び半導体装置の実装方法
JP5488749B2 (ja) 電子油圧制御モジュール
JP6805510B2 (ja) 半導体装置およびその製造方法
JP6878806B2 (ja) 電子制御装置
CN107527824B (zh) 具有散热片的封装载板及其制备方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210216

R150 Certificate of patent or registration of utility model

Ref document number: 6840269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150