JP4451238B2 - 部品内蔵基板の製造方法及び部品内蔵基板 - Google Patents

部品内蔵基板の製造方法及び部品内蔵基板 Download PDF

Info

Publication number
JP4451238B2
JP4451238B2 JP2004210988A JP2004210988A JP4451238B2 JP 4451238 B2 JP4451238 B2 JP 4451238B2 JP 2004210988 A JP2004210988 A JP 2004210988A JP 2004210988 A JP2004210988 A JP 2004210988A JP 4451238 B2 JP4451238 B2 JP 4451238B2
Authority
JP
Japan
Prior art keywords
wiring board
conductive
component
insulating layer
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004210988A
Other languages
English (en)
Other versions
JP2006032748A (ja
Inventor
聡 柴崎
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2004210988A priority Critical patent/JP4451238B2/ja
Publication of JP2006032748A publication Critical patent/JP2006032748A/ja
Application granted granted Critical
Publication of JP4451238B2 publication Critical patent/JP4451238B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電気/電子部品を内蔵した部品内蔵基板を製造する部品内蔵基板の製造方法及び電気/電子部品を内蔵した部品内蔵基板に関する。
近年、エレクトロニクス技術が進展し電子機器や通信機器が高機能化され、かつ小型化も進んでいる。このような状況で配線板への例えば半導体の実装では、実装密度を向上するためパッケージ実装によらないベアチップ実装法が実用化されてきている。また、コンデンサや抵抗などの受動部品では、チップ実装型のものが、0.6mm×0.3mm(0603)のサイズまで小型化している。
配線板自体としては、配線層間の電気的接続(層間接続)が、スルーホールの内表面に形成された導電層によるものから、COレーザやUV−YAGレーザにより各層ごとにホールを形成しその内側にめっきを形成するものや導電性ペーストを充填するものなど(いわゆるブラインドビア)に移行している。また、配線パターン形成には、その微細化のため、エッチングによる方法(サブトラクティブ工法)に代えてめっきにより配線をメタライズ形成する方法(アディティブ工法)も使用されつつある。これにより、L/S(ライン/スペース)=20μm/20μm程度まで微細形成可能となっている。
このような状況でさらに部品実装密度を向上し機器の小型化に資するには、例えば、配線板内に部品を内蔵する部品内蔵配線板を用いることができる。部品内蔵配線板には、例えば、特開2004−134424号公報に開示されたものがある。
特開2004−134424号公報
上記公報においては、部品の端子と導電層との間に半田ペーストを塗布するとともにリフロー炉内で半田ペーストをリフローさせて、部品の端子と導電層とを電気的・機械的に接続させている。ここで、上記公報においては、コア配線板には貫通孔が形成されているため、貫通孔内に部品を位置させるための支持部材が必要となる。この支持部材は、コア配線板や部品とともにリフロー炉内に収容されるために、高耐熱性の材料で形成する必要がある。
本発明は、上記した事情を考慮してなされたもので、コストの低減を図ることができる部品内蔵配線板の製造方法及び信頼性の高い部品内蔵配線板を提供することを目的とする。
本発明の部品内蔵配線板の製造方法は、第1の絶縁層の上面に凹部を形成する一方で、前記第1の絶縁層の下面側から前記凹部の内側底面の一部を開口させて連通する貫通孔を形成し、かつ前記第1の絶縁層の上下両面並びに前記凹部及び前記貫通孔の各内表面に導電層を形成し、さらに前記第1の絶縁層の上下両面の導電層の部分をパターニングして、コア配線板を製造する工程と、前記貫通孔を連通させた前記凹部の内側底面上に電気/電子部品を配置する工程と、前記配置された電気/電子部品の端子と前記凹部の内表面に形成された導電層の部分を導電部材で接続する工程と、記電気/電子部品が接続された前記コア配線板の上下両面に、絶縁性を有する一対の配線板素材を加熱しながら加圧することによって、前記コア配線板の上面の前記凹部側からと下面の前記貫通孔側からとの双方から、半硬化状態の前記配線板素材の構成部分を前記電気/電子部品の周りに充填しつつ第2の絶縁層を積層形成する工程とを具備することを特徴とする。
本発明の部品内蔵配線板の製造方法によれば、上面に凹部が形成された絶縁層を備えたコア配線板を製造しているので、電気/電子部品を凹部の内側底面で支持することができる。これにより、支持部材が不要となるので、コストの低減を図ることができる。
本発明の部品内蔵配線板は、上面側に凹部が形成されていると共に、下面側から前記凹部の内側底面の一部を開口させて連通する貫通孔が形成された第1の絶縁層と、記第1の絶縁層の上下両面並びに前記凹部及び前記貫通孔の各内表面に形成された導電層と、端子を有し、前記凹部の内表面に形成された導電層の部分に前記端子が対向しかつ前記凹部の内側底面上に支持された状態で当該凹部内に埋設された電気/電子部品と、前記凹部内に埋設された電気/電子部品の前記端子と前記凹部の内表面に形成された導電層の部分との間に設けられて前記端子と前記導電層の部分とを電気的・機械的に接続する接続部材と、記電気/電子部品が接続された前記コア配線板の上下両面に、絶縁性を有する一対の配線板素材を加熱しながら加圧して、前記コア配線板の上面の前記凹部側からと下面の前記貫通孔側からとの双方から、半硬化状態の前記配線板素材の構成部分を前記電気/電子部品の周りに充填させて固化することにより積層形成された上下2つの第2の絶縁層とを具備することを特徴とする。
本発明の部品内蔵配線板の製造方法によれば、コストの低減を図ることができる。本発明の部品内蔵配線板によれば、信頼性の高い部品内蔵配線板を提供することができる。
(第1の実施の形態)
以下では本発明の第1の実施の形態を図面を参照しながら説明する。図1は、本実施の形態に係る部品内蔵配線板の模式的な垂直断面図である。
図1に示されるように、部品内蔵配線板1は、絶縁層2〜4を有し、絶縁層2,3の境界付近、絶縁層2,4の境界付近、絶縁層3の上面、及び絶縁層4の下面に導電層5〜8をそれぞれ有する4層配線板である。導電層5,6間の電気的接続(層間接続)は、縦方向の導電層9によりなされている。また、導電層5,7間及び導電層6,8間の電気的接続は導電性バンプ10,11によりそれぞれなされている。このような導電性バンプ10,11により、配線板主面の利用効率が向上し高密度実装に適する。
絶縁層2の上面側には凹部2aが形成されており、また絶縁層2の下面側には凹部2aに連通した孔2bが形成されている。凹部2a内には、上面が導電層5の上面より上方に位置しないように電気/電子部品12(以下、「電気/電子部品」を単に「部品」という。)が内蔵されている。部品12は、その両端子が接続部材としての半田13を介して、板厚み方向に形成された導電層9に向かい合いかつ電気的、機械的に接続されている。導電層9は、図示するように、凹部2aの内表面及び孔2bの内表面に形成されており、導電層5,6と直接的な電気的接続が可能となっている。凹部2aは、部品12及び半田13ならびに上下両面の絶縁層3,4の内側へのはみ出し部により占められている。
具体的な寸法(厚さ)は、絶縁層2の厚さが0.5mm〜1.5mm程度であることが好ましい。絶縁層2の厚さを0.5mm〜1.5mmとしたのは、絶縁層2の厚さが0.5mm未満になると、部品12を支持するために必要な剛性を維持できないからであり、また絶縁層2の厚さが1.5mmを超えると、絶縁層2の厚さが厚くなり過ぎてしまい、絶縁層2内に部品12を内蔵させた意味が無くなるからである。絶縁層2は、単一の層を用いているが、2以上の層を積層したものであってもよい。
なお、各部材材料は、絶縁層2〜4には例えばエポキシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂など、導電層5〜9には例えば銅など、導電性バンプ10,11には例えば微細な金属粒(Ag、Cu、Au、半田など)を樹脂中に分散させた導電性樹脂などを用いることができる。また、半田13については、これに代えて導電性樹脂を用いることができる。
部品12としては、例えば、チップ抵抗、チップコンデンサ、チップインダクタ、チップダイオード等の受動部品及び能動部品が挙げられる。また、部品12のサイズとしては、例えば0.6mm×0.3mm(0603)や0.4mm×0.2mm(0402)等が好ましい。
次に、上記のような構造の部品内蔵配線板1を製造するプロセスの例を図2(a)〜図6(b)を参照して説明する。図2(a)〜図5(c)は、本実施の形態に係る部品内蔵配線板を製造するプロセスを模式的に示した図であり、図6(a)及び図6(b)は、本実施の形態に係る配線板素材を製造するプロセスを模式的に示した図である。これらの図において、同一相当の部分には同一符号を付してある。また、図1に示す部品内蔵配線板と対応する部分にも同一符号を付してある。
まず、絶縁層2及び導電層5,6,9から構成されたコア配線板を作成する。このコア配線板は、例えば次のようにして作成することができる。例えば厚さ0.15mm程度の平板状のCu板21を用意し、図2(a)に示されるようにこのCu板21に例えばフォトリソグラフィ技術を利用してエッチングにより凸部21aを形成する。具体的には、例えば、Cu板21の表面を化学研磨してレジスト用のドライフィルムとの密着性を向上したうえで、レジスト用ドライフィルムをCu板21に積層する。そして、フォトマスクを介して例えば超高圧水銀灯を有するアライメント露光機でドライフィルムを露光し、さらに炭酸ナトリウムによってスプレー現像する。この現像パターンのドライフィルムをCu板21上に残すことにより、パターニングされたレジストがCu板21上に形成される。レジストがCu層21上に形成されたら、これをマスクにエッチャントとして塩化第2鉄をベースとする薬液を用い、レジストパターンとして抜けた位置のCu板21をスプレーエッチングする。これにより、Cu板21に凸部21aが形成される。
Cu板21に凸部21aを形成した後、図2(b)に示されるように例えば電解めっき法によりCu板21上に例えば厚さ約0.5μmのNi層22を形成するとともにNi層22上に例えば厚さ約0.5μmのCu層23を形成する。
Cu板21上にNi層22及びCu層23を形成した後、図2(c)に示されるようにCu層22上に厚さ約0.5mm〜1.5mmの絶縁層2を積層するとともに絶縁層2上にCu箔24を積層し、加熱しながら加圧する。これにより、これらのものが一体化されるとともに、凸部21a及び凸部21a上のNi層22及びCu層23が絶縁層2に入り込み、絶縁層2に凹部2aが形成される。なお、この製造プロセスにおいては、松下電工社製の「R−1551」(商品名)を用いて形成された絶縁層2を使用した。
絶縁層2に凹部2aを形成した後、例えばエッチングにより凸部21a上に位置するCu箔24の部分を除去して、図2(d)に示されるようにCu箔24に開口24aを形成する。このエッチングはCu板21のエッチングと同様の手法により行うことができる。
Cu箔24に開口24aを形成した後、例えばCOレーザやYAGレーザのようなレーザを開口24aから露出している絶縁層2の部分に照射し、図3(a)に示されるように絶縁層2及びCu層23に孔2bを形成する。これにより、凹部2aに連通した孔2bが形成される。なお、Ni層22がストッパ層として機能するので、Ni層22には孔が形成されない。
絶縁層2等に孔2bを形成した後、図3(b)に示されるように次に説明するエッチングによりCu箔24がエッチングされないようにCu箔24に保護フィルム25を貼着する。なお、この製造プロセスにおいては、保護フィルム25として日立化成社製の「ヒタレックス」(商品名)を使用した。そして、これらのものを例えばアルカリ系のエッチング液に浸漬させて、図3(c)に示されるようにCu板21を選択的に除去する。
Cu板21を除去した後、保護フィルム25をCu箔24から引き剥がす。その後、例えばエッチングによりNi層22を選択的に除去する。これにより、図3(d)に示されるように絶縁層2の上面側にCu層23が露出する。
絶縁層2の上面側にCu層23を露出させた後、例えば無電解めっき法により孔2bの内表面にCuめっきを施し、Cu層23及びCu箔24を電気的に接続させる。その後、電解めっき法によりCu層23等上にCuめっきを施し、厚付けする。これにより、図4(a)に示されるように導電層5,6,9が一体的に形成される。
導電層5,6,9が形成された後、例えばエッチングにより導電層5,6にパターニングを施し、図4(b)に示されるように回路を形成する。これにより、コア配線板が作成される。このエッチングはCu板21のエッチングと同様の手法により行うことができる。なお、導電層5,6には、このあと積層される絶縁層3,4との密着性を向上するために黒化還元処理を施してもよい。
コア配線板を作成した後、図4(c)に示されるようにマウンタなどの実装機器により凹部2a内に部品12を位置させる。次に、図4(b)に示されるように部品12の両端子付近の所定位置に半田ペースト26(半田ペーストは、例えばSn−3.0Ag−0.5Cuの鉛フリーのもの)を塗布する。このような塗布は、例えばスクリーン印刷またはディスペンサにより行なうことができる。ここでは、0.5mm径のピットを有するスクリーン版によるスクリーン印刷を用いた。
半田ペースト26を塗布した後、これらのものを支持部材を用いずに、リフロー炉に収容し、半田ペースト26をリフローさせる。これにより、図5(a)に示されるように導電層9と部品12との間に半田ペースト26が入り込む。その後、放置することにより、半田ペースト26が硬化し、半田13となる。なお、半田ペースト26の代わりに導電性ペーストを用いることも可能であり、この場合には、例えばオーブンで乾燥させ硬化させて電気的・機械的接続を確立する。
次に、コア配線板の両面に配線板素材27を積層して、加熱しながら加圧して、図5(b)に示されるようにコア配線板と配線板素材27とを一体化させる。ここで、配線板素材27は、絶縁層3,4とすべきプリプレグ28,29、導電層7,8、及び導電性バンプ10,11から構成されており、例えば以下のようにして、作成することができる。
まず、例えばCu箔のような導電層7(8)(厚さは例えば18μm)を用意し、図6(a)に示されるようにこの導電層7(8)上の必要な位置(特定の配線板のレイアウトに従う位置)にほぼ円錐形の導電性バンプ10(11)を形成する。これには、例えばスクリーン印刷を用いて導電性ペーストを導電層7(8)上に印刷してなすことができる。
この場合のスクリーン版には、例えば0.2mmの貫通孔(ピット)が穿設されたものを用いることができる。これにより、例えば底面径として0.15mm程度以上の導電性バンプ10(11)を形成することができる。導電性ペーストとしては、例えばエポキシ樹脂のようなペースト状樹脂の中に金属粒(Ag、Au、Cu、半田など)を分散させ、加えて揮発性の溶剤を混合させたもの用いることができる。印刷されたあと、例えばオーブンで乾燥し導電性ペーストを硬化させる。
次に、専用機を用い、導電層7(8)に絶縁層3(4)とすべきプリプレグ28(29)(厚さは例えば0.06mm)に対向させて、図6(b)に示されるように導電性バンプ10(11)を半硬化状態のプリプレグ28(29)に貫通させる。これにより、配線板素材27が作成される。プリプレグ28(29)は、例えば、エポキシ樹脂のような硬化性樹脂をガラス繊維のような補強材に含浸させたものである。また、硬化する前には半硬化状態にあり、熱可塑性(熱による流動性)および熱硬化性を有する。
コア配線板と配線板素材27の積層・一体化には、例えばレイアップ装置で位置合わせを行いコア配線板と配線板素材27とを重ねて配置し、かつ真空積層熱プレス機を用いこれを所定の温度および圧力プロファイルに設定する。この積層・一体化により導電性バンプ10,11は、頭部がつぶされて塑性変形し、導電層5,6との電気的接続が確立する。また、プリプレグ28(29)が硬化して、絶縁層3,4が形成される。
ここで、導電層5,6は、プリプレグ28(29)の熱可塑性(熱による流動性)により絶縁層2側へ沈み込んで位置し、導電層5,6は、プリプレグ28(29)の熱可塑性により絶縁層側へ沈み込んで位置するようになる。さらに、プリプレグ28(29)の熱可塑性により、内蔵された部品12を覆いかつ密着するようにその周辺にも絶縁層2が絶縁層3,4と一体的に形成される。これにより部品12周りの穴埋め工程は不要であり工程の簡素化が実現するともに、間隙(ボイド)の発生を防止して信頼性を向上できる。
なお、外側に積層する配線板素材27は図6(b)に示す形態のものに代えて、さらに導電層数が多いものでもよい(例えば、図6(a)に示すもの代わりにプリプレグ28(29)の両面にパターニング後の導電層を貼り付けたものを用いれば、図6(b)の段階では導電層数は2つになる。)。また、外側に積層する配線板素材27は、必ずしも、図6(b)に示すように導電性バンプ10(11)を伴っていなくてもよい。この場合、導電性バンプ10(11)がないので、導電層5(6)と導電層7(8)との層間接続は、導電性バンプ10(11)によって行なうことはできないが、積層後の配線板にスルーホールを設けこのスルーホールによる層間接続構造を形成することはできる。
コア配線板と配線板素材27とを積層・一体化した後、例えばエッチングにより導電層7,8にパターニングを施し、図5(c)に示されるように回路を形成する。このパターニングは、導電層5,6のパターニングと同様な手法により行なうことができる。以上により本実施形態に係る部品内蔵配線板1を得ることができる。なお、以上の積層・一体化の後、さらにこの外側に同様の要領により絶縁層と導電層とを積層・一体化(ビルドアップ)してもよい。
本実施の形態では、絶縁層2の上面に凹部2aを形成しているので、凹部2aの内側底面で部品12を支持することができる。これにより、部品12を支持する支持部材が不要となるので、コストの低減を図ることができる。
本実施の形態では、絶縁層2の下面に凹部2aに連通した孔2bを形成し、かつ導電層9を凹部2aの内表面のみならず孔2bの内表面にも形成しているので、導電層5,6間の電気的接続をすることができる。
(第2の実施の形態)
次に、本発明の第2の実施形態に係る部品内蔵配線板について図7を参照して説明する。図7は、本実施の形態に係る部品内蔵配線板の模式的な垂直断面図である。図7において、すでに図1〜図6(c)において説明したものと同一の部分には同一の符合を付してある。以下重複を避けて説明する。
図7に示されるように、この実施形態では、絶縁層2に代えて絶縁層31〜33を用い、それらの境界付近には導電層34,35が設けられている。また、導電層5,34間等の層間接続には導電性バンプ36〜38が用いられている。導電層9は、導電層34,35とも直接的な電気的接続が可能となっている。なお、導電性バンプ36〜38は、その製造工程として例えば図6(a)で説明したようなスクリーン印刷を用いて形成することができる。
この実施形態の利点は、コア配線板の総厚に対して、3つの導電性バンプ36〜38で層間接続を行うことにより、すべての層間接続を導電性バンプ10,11,36〜38によりなすようにしたことである。ここで、コア配線板を3つの導電性バンプ36〜38により層間接続したのは、これより数が少ない場合には高いバンプ形成が必要となり効率的な導電性バンプの形成が難しいからである。このように3つ程度とすれば、総厚に対して必要な形成高さにはさほどの困難さは生じない。この結果、コア配線板は4層の導電層となり、全体として6層の導電層となっている。
ただし、導電性バンプ36〜38の形成高さをより高くすればより厚いプリプレグを貫通させることが可能であり、この結果、同じ部品を内蔵するとしてもコア配線板の導電層の数を少なくすることができる。逆に、導電性バンプ36〜38の形成高さをより低くすればより薄いプリプレグを用いることになり、この結果コア配線板の導電層の数を多くすることができる。
図7に示す部品内蔵配線板1を製造するには、図2(c)に示した絶縁層2に代えて絶縁層31〜33、導電層34,35、及び導電性バンプ36〜38を構成要素とする4層板を用いればよい。その後のプロセスは図2(d)から図5(c)に示したものと本質的に同様である。4層板を得るには、導電性バンプの印刷・形成、形成された導電性バンプにプリプレグを貫通(以上は図6(a)及び図6(b)を参照できる。)、貫通後に対向する側に銅箔(または配線層付きの絶縁層)を積層、というプロセスを繰り返せばよい。
この実施形態では、先の実施形態と同様に製造設備として既存のものをほとんどそのまま使用することができ、配線板の製造コストの抑制につながる。また、部品12をマウント・内蔵するための工程では部品マウントでの不良発生が極めて小さく歩留まりのよい製造が可能であることも同様である。さらに、コア配線板における導電層を4つとすることにより、コア配線板の厚さを部品内蔵空間が確保しやすい寸法とし、導電層34,35等の導電層同士の層間接続をすべて導電性バンプ10,11,36〜38で行うことにより一層の高密度実装を実現することが可能である。
なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。
図1は、第1の実施の形態に係る部品内蔵配線板の模式的な垂直断面図である。 図2(a)〜図2(d)は、第1の実施の形態に係る部品内蔵配線板を製造するプロセスを模式的に示した図である。 図3(a)〜図3(d)は、第1の実施の形態に係る部品内蔵配線板を製造するプロセスを模式的に示した図である。 図4(a)〜図4(d)は、第1の実施の形態に係る部品内蔵配線板を製造するプロセスを模式的に示した図である。 図5(a)〜図5(c)は、第1の実施の形態に係る部品内蔵配線板を製造するプロセスを模式的に示した図である。 図6(a)及び図6(b)は、第1の実施の形態に係る配線板素材を製造するプロセスを模式的に示した図である。 図7は、第2の実施の形態に係る部品内蔵配線板の模式的な垂直断面図である。
符号の説明
1…部品内蔵配線板、2〜4,31〜33…絶縁層、5〜9,34,35…導電層、10,11,36〜38…導電性バンプ、12…部品、13…半田。

Claims (6)

  1. 第1の絶縁層の上面に凹部を形成する一方で、前記第1の絶縁層の下面側から前記凹部の内側底面の一部を開口させて連通する貫通孔を形成し、かつ前記第1の絶縁層の上下両面並びに前記凹部及び前記貫通孔の各内表面に導電層を形成し、さらに前記第1の絶縁層の上下両面の導電層の部分をパターニングして、コア配線板を製造する工程と、
    前記貫通孔を連通させた前記凹部の内側底面上に電気/電子部品を配置する工程と、
    前記配置された電気/電子部品の端子と前記凹部の内表面に形成された導電層の部分を導電部材で接続する工程と、
    記電気/電子部品が接続された前記コア配線板の上下両面に、絶縁性を有する一対の配線板素材を加熱しながら加圧することによって、前記コア配線板の上面の前記凹部側からと下面の前記貫通孔側からとの双方から、半硬化状態の前記配線板素材の構成部分を前記電気/電子部品の周りに充填しつつ第2の絶縁層を積層形成する工程と
    を具備することを特徴とする部品内蔵配線板の製造方法。
  2. 前記凹部は、前記凹部に対応する凸部を有する金属体と前記第1の絶縁層とを積層し、前記金属体と前記第1の絶縁層とを加熱しながら加圧することにより形成されることを特徴とする請求項1記載の部品内蔵配線板の製造方法。
  3. 前記導電部材は、半田又は導電性樹脂であることを特徴とする請求項1又は2記載の部品内蔵配線板の製造方法。
  4. 前記コア配線板を製造する工程は、導電層を4つ有するコア配線板を製造するものであり、かつ、これらの導電層同士の電気的接続が導電性バンプでなされるように製造されることを特徴とする請求項1乃至3のいずれか1項に記載の部品内蔵配線板の製造方法。
  5. 上面側に凹部が形成されていると共に、下面側から前記凹部の内側底面の一部を開口させて連通する貫通孔が形成された第1の絶縁層と、
    記第1の絶縁層の上下両面並びに前記凹部及び前記貫通孔の各内表面に形成された導電層と、
    端子を有し、前記凹部の内表面に形成された導電層の部分に前記端子が対向しかつ前記凹部の内側底面上に支持された状態で当該凹部内に埋設された電気/電子部品と、
    前記凹部内に埋設された電気/電子部品の前記端子と前記凹部の内表面に形成された導電層の部分との間に設けられて前記端子と前記導電層の部分とを電気的・機械的に接続する接続部材と、
    記電気/電子部品が接続された前記コア配線板の上下両面に、絶縁性を有する一対の配線板素材を加熱しながら加圧して、前記コア配線板の上面の前記凹部側からと下面の前記貫通孔側からとの双方から、半硬化状態の前記配線板素材の構成部分を前記電気/電子部品の周りに充填させて固化することにより積層形成された上下2つの第2の絶縁層と
    を具備することを特徴とする部品内蔵配線板。
  6. 前記導電層に電気的に接続可能な複数の板方向導電層と、
    前記複数の板方向導電層を層間接続する導電性バンプによる層間接続体と
    をさらに具備することを特徴とする請求項記載の部品内蔵配線板。
JP2004210988A 2004-07-20 2004-07-20 部品内蔵基板の製造方法及び部品内蔵基板 Expired - Fee Related JP4451238B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004210988A JP4451238B2 (ja) 2004-07-20 2004-07-20 部品内蔵基板の製造方法及び部品内蔵基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004210988A JP4451238B2 (ja) 2004-07-20 2004-07-20 部品内蔵基板の製造方法及び部品内蔵基板

Publications (2)

Publication Number Publication Date
JP2006032748A JP2006032748A (ja) 2006-02-02
JP4451238B2 true JP4451238B2 (ja) 2010-04-14

Family

ID=35898711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004210988A Expired - Fee Related JP4451238B2 (ja) 2004-07-20 2004-07-20 部品内蔵基板の製造方法及び部品内蔵基板

Country Status (1)

Country Link
JP (1) JP4451238B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102171021B1 (ko) * 2014-03-14 2020-10-28 삼성전자주식회사 회로기판 및 반도체 패키지 제조방법
CN108282957B (zh) 2018-01-30 2019-10-15 维沃移动通信有限公司 一种印制电路板、印制电路板的制作方法及移动终端
WO2022000191A1 (zh) * 2020-06-29 2022-01-06 庆鼎精密电子(淮安)有限公司 内埋式电路板及其制作方法

Also Published As

Publication number Publication date
JP2006032748A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP4794458B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4192657B2 (ja) チップ部品内蔵ビルドアップ多層配線板の製造方法
US8347493B2 (en) Wiring board with built-in electronic component and method of manufacturing same
WO2004034759A1 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2012039090A (ja) 半導体装置及びその製造方法
WO2003067656A1 (fr) Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
JPWO2009101723A1 (ja) 電子部品内蔵基板の製造方法
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
JP4592891B2 (ja) 多層回路基板および半導体装置
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP2003188314A (ja) 素子内蔵基板の製造方法および素子内蔵基板
TWI500366B (zh) Multilayer printed wiring board and manufacturing method thereof
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
US20120152606A1 (en) Printed wiring board
JP4717316B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4451238B2 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
JP4319917B2 (ja) 部品内蔵配線板の製造方法
JP4279090B2 (ja) 部品内蔵配線板の製造方法、部品内蔵配線板
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060215

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100127

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees