TWI448216B - 多層佈線基板及其製造方法 - Google Patents
多層佈線基板及其製造方法 Download PDFInfo
- Publication number
- TWI448216B TWI448216B TW098108731A TW98108731A TWI448216B TW I448216 B TWI448216 B TW I448216B TW 098108731 A TW098108731 A TW 098108731A TW 98108731 A TW98108731 A TW 98108731A TW I448216 B TWI448216 B TW I448216B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating layer
- glass cloth
- multilayer wiring
- external connection
- wiring
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 114
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004744 fabric Substances 0.000 claims description 103
- 239000011521 glass Substances 0.000 claims description 101
- 239000002184 metal Substances 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 239000011347 resin Substances 0.000 claims description 43
- 229920005989 resin Polymers 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 235
- 238000007747 plating Methods 0.000 description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 230000003014 reinforcing effect Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000835 fiber Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 238000009940 knitting Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本申請案根據及主張2008年3月19日所提出之日本專利申請案第2008-070681號之優先權,藉此以提及方式併入該日本專利申請案之整個內容。
本揭露係有關於一種多層佈線基板及一種製造該多層佈線基板之方法,以及更特別地,是有關於一種無芯多層佈線基板及一種製造該無芯多層佈線基板之方法。
藉由以增層法之類在一由樹脂基板所形成之核心基板的兩個表面上以多層形式形成佈線層,以形成用以安裝半導體元件之多層佈線基板。該核心基板用以做為該等佈線層之支撐基部。當由該核心基板支撐該等佈線層時,可經由增層法之類以多層形式形成該等佈線層。
同時,為了縮小一像半導體裝置之類的電子零件之大小,亦需要減少該多層佈線基板之大小及厚度。該核心基板佔據該多層佈線基板之厚度的1/2。因此,在減少該多層佈線基板之厚度時,只藉由使用該等佈線層來形成該多層佈線基板而不需該核心基板係有利的。因而,正在研究該不使用核心基板之多層佈線基板(亦即,所謂無芯多層佈線基板)。
然而,在該無芯多層佈線基板中,相較於該具有核心基板之多層佈線基板,會降低保形(shape-retaining)特性。基於此理由,需要一種用以保持該佈線基板之形狀的手段,以便不使該佈線基板翹曲。有一種安裝一強化構件至該佈線基板上之方法、一種藉由提供一強化層以防止翹曲之方法、一種使用一包含玻璃布之強化樹脂材料做為絕緣層之方法及其它方法(見例如JP-A-2004-186265、JP-A-2007-266136及JP-A-2001-24338)來做為用以保持該佈線基板之形狀的方法。
從該多層佈線基板之大小及厚度的縮減之觀點來看,以與該等佈線層分開方式提供該強化層或該強化構件之方法做為形成該無芯多層佈線基板之方法未必是有效的。相反地,使用該包含玻璃布之樹脂材料做為該絕緣層的方法可維持該多層佈線基板之保形特性。並且,不需要提供該強化層做為另一層。因此,此方法可有效達成厚度之減少。
然而,依據該包含玻璃布之樹脂材料,在應該相當精細地形成佈線圖案之情況中,會有該玻璃布阻礙以高準確性形成佈線圖案之問題。再者,當使用該包含玻璃布之樹脂材料形成該無芯多層佈線基板時,需要額外用以達成厚度之減少及防止像翹曲之變形的結構。
本發明之示範性具體例對付上述缺點及其它上面未述之缺點。然而,本發明未必要克服上述缺點,以及因此,本發明之一示範性具體例可能不克服任何上述問題。
於是,本發明之一態樣提供一種使用該包含玻璃布之樹脂材料的無芯多層佈線基板,其中該包含玻璃布之樹脂材料能防止該多層佈線基板之像翹曲的變形、達成該多層佈線基板之厚度的減少及以高準確性形成佈線圖案,以及提供一種製造該無芯多層佈線基板之方法。
依據本發明之一個或多個態樣,提供一種不具有核心基板之多層佈線基板。該多層佈線基板包括一積層體,該積層體包括複數個絕緣層;及複數個佈線層。該積層體具有一上面安裝一半導體元件之安裝面;及一接合至外部連接端之接合面。該等絕緣層中之至少一絕緣層包含一玻璃布。
依據本發明之一個或多個態樣,提供一種多層佈線基板之製造方法。該方法包括:(a)黏貼兩個支撐金屬板在一起;(b)形成具有要接合外部連接端之焊墊的佈線圖案於該等支撐金屬板之每一支撐金屬板上;(c)形成一積層體於該等支撐金屬板之每一支撐金屬板上,其中該積層體包括複數個絕緣層;及複數個佈線層,以及該等絕緣層中之至少一絕緣層包含一玻璃布;(d)彼此分離該等黏貼支撐金屬板;以及(e)藉由選擇性蝕刻該等支撐金屬板之每一支撐金屬板而不影響該等佈線圖案,以從該積層體移除該等支撐金屬板之每一支撐金屬板。
以下將參考圖式以詳細說明本發明之示範性具體例。
圖1係顯示依據本發明之一示範性具體例的一多層佈線基板之配置的剖面圖。一所述之多層佈線基板10係為一無芯多層佈線基板,其中形成3一層結構之絕緣層。該多層佈線基板10之一表面係形成做為一上面要安裝一半導體元件之安裝面,以及另一表面係形成做為一要安裝至外部連接端之安裝面。
該等構成多層佈線基板10之絕緣層從該等外部連接端之接合面側起包括一第一絕緣層11、一第二絕緣層12及一第三絕緣層13。在該第一絕緣層11上形成一具有要個別接合至該等外部連接端之焊墊的第一佈線圖案14,以及在該第一絕緣層11中形成用以電性連接該第一佈線圖案14與一第二佈線圖案16之第一介層15。該第一佈線圖案14係形成從該第一絕緣層11之外表面(下表面)暴露出來,以及該等第一介層15係設置成朝厚度方向穿過該第一絕緣層11。
該第二佈線圖案16係形成於該第二絕緣層12與該第一絕緣層11間之邊界上。並且,在該第二絕緣層12中形成一用以電性連接該第二佈線圖案16與一第三佈線圖案18之第二介層17。
該第三佈線圖案18係形成於該第三絕緣層13與該第二絕緣層12間之邊界上。並且,在該第三絕緣層13中形成一用以電性連接該第三佈線圖案18至一在下一層中所形成之連接墊20的第三介層19。
該等連接墊20係為要連接至該半導體元件之電極的焊墊。以一保護膜21覆蓋上面形成有該等連接墊20之該第三絕緣層13的表面,以暴露該等連接墊20。
以上述配置,使該示範性具體例之多層佈線基板10的佈線層構成一4-層結構,其中分別是該第一佈線圖案14、該第二佈線圖案16、該第三佈線圖案18及該等連接墊20。該等第一介層15、該等第二介層17及該等第三介層19分別電性連接該等佈線層。
依據本具體例之多層佈線基板10,在構成該多層佈線基板10之該等第一至第三絕緣層11-13中,只有要接合至該等外部連接端之該第一絕緣層11係由包含一玻璃布5之樹脂材料所形成,以及該第二絕緣層12及該第三絕緣層13係由不包含該玻璃布之樹脂材料所形成。為什麼使用該包含玻璃布5之樹脂材料做為該第一絕緣層11的理由是本具體例之多層佈線基板10不包含該核心基板,及因此由該玻璃布5強化該等絕緣層,以整個確保該多層佈線基板10之保形特性。
該玻璃布被廣泛地使用做為該樹脂基板之強化材料,以及亦在做為該核心基板之該樹脂基板中被使用做為該強化材料。依據本具體例之多層佈線基板10,該包含玻璃布之樹脂材料用以做為該等絕緣層本身(該等絕緣層使在該等層間之佈線層絕緣),以及該包含玻璃布之樹脂材料只用以做為在構成該多層佈線基板10之該等絕緣層中之上面具有要連接至該等外部連接端之焊墊的該絕緣層(面對在該多層佈線基板之半導體元件安裝面的相對側上的最外表面之該絕緣層)。
可適當地設定構成該多層佈線基板10之該等第一至第三絕緣層11-13的每一厚度。然而,有利的是,該等絕緣層之厚度應該被設定成比較薄,以便該等佈線圖案可以高準確性形成為一精細圖案。例如,當設定該等佈線圖案之圖案寬度/圖案間隔的比率為30μm/30μm或更小時,必須設定該絕緣層之厚度為約30μm或更小。
圖2顯示該多層佈線基板10之翹曲量的測量結果。更詳而言之,圖2顯示該多層佈線基板10之翹曲如何相依於該第一絕緣層11之厚度。根據一測量條件,在使用該包含玻璃布5之樹脂材料做為該第一絕緣層11、使用一不包含玻璃布之增層樹脂(30μm厚)做為該第二絕緣層12及該第三絕緣層13以及使用一具有25μm厚之防焊層做為該保護膜21之狀況下形成該多層佈線基板。此外,在該第一絕緣層11中所使用之玻璃布具有16μm之厚度、19.5(g/cm3
)之比重、4μm之單纖維直徑、100(單纖維數目/紗線)及75×75(總數/吋)。
如圖2所示,當設定該第一絕緣層11之厚度為40μm(圖2中之(a))時,翹曲量為約0.87mm。當設定該第一絕緣層11之厚度為50μm時,翹曲量為約0.42mm。當設定該第一絕緣層11之厚度為55μm及60μm時,分別減少翹曲量至約0.3mm及0.25mm。
如圖3所示,當從一半導體元件30之安裝面側觀看時,本具體例之多層佈線基板10翹曲成像一支弓。翹曲量係由該弓之底面與該多層佈線基板10之端緣間的差來表示。
並且,為了參考,在圖2中顯示在由該不包含玻璃布(沒有GC)之樹脂材料做為該第一絕緣層11來形成該多層佈線基板時所獲得之測量結果。當使用此不包含玻璃布之樹脂材料時,翹曲量為約0.19mm。因此,翹曲量之減少係小於設定該第一絕緣層11之厚度為60μm之情況。可以考量為什麼使用該不包含玻璃布之樹脂材料做為該第一絕緣層11可抑制該多層佈線基板之翹曲量的理由,以便構成該多層佈線基板之該等絕緣層的材料之特性成為同質的,及結果,完全平衡在該多層佈線基板各處之應力。
在此情況中,當不使用該玻璃布做為該絕緣層時,降低該多層佈線基板之保形特性。因此,這樣的佈線基板不適合上面要安裝該半導體元件之多層佈線基板的使用。
並且,在圖2中顯示在設定該第一絕緣層11之厚度為40μm及使用該包含玻璃布之樹脂材料做為一在該多層佈線基板10之厚度方向上的中間層時之該多層佈線基板的翹曲量(圖2中之(b))。
在此,比較使用該包含玻璃布之樹脂材料做為該佈線基板之中間層的情況與使用該包含玻璃布之樹脂材料做為要接合至該等佈線層之外部連接端的最外層(該第一絕緣層)之情況。因此,縱使使用該包含玻璃布之樹脂材料做為該佈線基板之最外層,藉由設定該絕緣層之厚度至50μm或更大(55μm及60μm)所減少之翹曲量等同於使用該包含玻璃布之樹脂材料做為該中間層之情況。
因為該第二佈線圖案16係形成於該多層佈線基板10之第一絕緣層11的表面上,所以該玻璃布不應該從該包含玻璃布5之第一絕緣層11的表面暴露出來。這是因為,當該玻璃布從該絕緣層之表面暴露出來時,該絕緣層之表面變成不平坦且很難以高準確性形成精細佈線圖案、降低在該絕緣層之表面上的電絕緣性能以及無法確保該等佈線圖案間之電絕緣,以及因此妨礙這樣應該以精細間隔形成該等佈線圖案的情況。
在此方式中,為了在該絕緣層上以高準確性形成該等佈線圖案,避免該玻璃布從該絕緣層之表面暴露出來的情況係有利的。
圖4係顯示在該等絕緣層中之玻璃布的配置之一實施例的電子縮影照片。在圖4中,該玻璃布位於該等絕緣層之厚度方向上之中間附近,以及保持該絕緣層之玻璃布與表面間之間隔。
圖5顯示在由該包含玻璃布之樹脂膜形成該絕緣層之情況中該絕緣層之玻璃布與表面間之間隙的測量結果。
依據圖5之測量結果,當使該絕緣層之厚度變薄時,該絕緣層之玻璃布與表面間的間隙變窄。相反地,當使該絕緣層之厚度變厚時,該絕緣層之玻璃布與表面間的間隙變寬。
當形成該多層佈線基板時,必須憑經驗保持該絕緣層之玻璃布與表面間之間隙(分離間隔)超過約10至15μm。依據圖5所示之實驗結果,應該設定該絕緣層之厚度為約50μm或更大,以這樣的程度來確保間隙。
假設考量在該包含玻璃布之樹脂膜中該玻璃布之移位、該布之編織式樣的變化、在藉由施加壓力及熱以疊合該樹脂膜中該玻璃布之移位等,當保持約50μm或更大做為該絕緣層之厚度時,可以該等精細圖案方式形成該等佈線圖案。
如以上所述,當該絕緣層之厚度係設定為50μm或更大時,可抑制該多層佈線基板之翹曲。該絕緣層之這樣的厚度從此觀點來看係有利的。
如圖1所示,在本具體例之多層佈線基板10中,只有上面要形成該等外部連接端之該第一絕緣層11係由該包含玻璃布之樹脂材料所形成。此包含玻璃布之絕緣層在物理特性上係不同於其它絕緣層。因此,當以多層形式形成該等絕緣層時,使用該包含玻璃布之絕緣層(它的物理特性不同於其它絕緣層)做為該中間層及然後在兩側上對稱地配置其它絕緣層之方法對整個該多層佈線基板之翹曲的抑制係有利的。
相較下,依據本具體例,藉由使用該包含玻璃布之絕緣層做為該第一絕緣層11、刻意設置該等絕緣層之層配置成為非對稱配置及使該包含玻璃布之絕緣層形成較厚,以抑制整個該多層佈線基板之翹曲。
並且,依據本具體例之多層佈線基板10,因為使用該包含玻璃布之絕緣層做為該第一絕緣層11,其中該第一絕緣層11之佈線圖案的組合密度(alignment density)在該多層佈線基板10中係為最低的,所以亦可能妨礙這樣應該以高密度在該包含玻璃布之絕緣層上形成該等佈線圖案的情況。
在圖1之左側上,給予在個別佈線層中之佈線圖案的組合密度(佈線面積比(wiring area ratios))。因為每一產品在該多層佈線基板中之佈線層的佈線面積比係不同的,所以無法唯一地定義這樣的佈線面積比。通常,構成要接合至該等外部連接端之焊墊的佈線層之佈線面積比變成低於其它佈線層之佈線面積比。在圖1之實施例中,該等第一至第三佈線圖案之佈線面積比分別是15%、80%及75%,以及該等連接墊20之安裝面的佈線面積比係60%。因此,該上面形成該等外部連接端之層的佈線面積比非常低於其它層之佈線面積比。
在此方式中,該具有接合至該等外部連接端之佈線圖案的層之佈線面積比低於其它層之佈線面積比。因此,縱使使用該包含玻璃布之樹脂材料做為構成該佈線層之該絕緣層,而絕不妨礙以高密度及高準確性形成該等佈線圖案之目的。
概述上面所述之多層佈線基板10的配置之優點如下:
(1)藉由使用該包含玻璃布之樹脂材料,形成構成該多層佈線基板之該絕緣層。因此,可確保整個該多層佈線基板之強度。
(2)雖然該包含玻璃布之絕緣層變成比其它絕緣層厚,但是只有接合至該等外部連接端之佈線層係由該包含玻璃布之絕緣層所構成及其它層係由傳統絕緣層所構成。因此,可抑制整個該多層佈線板基板之厚度,因而可達成該多層佈線基板之變薄。
(3)設定該包含玻璃布之絕緣層的厚度,以便該絕緣層之玻璃布與表面間之間隙超過10μm。因此,可以高準確性形成該等佈線圖案成為該等精細圖案,同時確保該等佈線圖案間之電絕緣。
(4)將該包含玻璃布之絕緣層應用至該接合至外部連接端之佈線層。因此,可在該多層佈線基板中製造高密度佈線。
在上述具體例中,描述只使用該包含玻璃布之絕緣層做為該第一絕緣層11之實施例。在此情況中,做為抑制整個該多層佈線基板之翹曲不會使該玻璃布從該包含玻璃布之絕緣層的表面暴露出來,同時保持整個該多層佈線基板之強度的方法,可藉由使用該包含玻璃布之絕緣層做為構成該多層佈線基板之該等絕緣層中之至少一絕緣層,以及然後設定該絕緣層之厚度,以便該絕緣層之玻璃布與表面間之間隙超過10至15μm,以形成該多層佈線基板。
在此情況中,在該相關技藝中構成個別佈線層的絕緣層變成比不包含玻璃布之絕緣層厚。因此,在上述具體例中整個該多層佈線基板之厚度變成比該多層佈線基板厚,但可進一步改善整個該多層佈線基板之強度,及因此可提供使高密度佈線成為可能之該多層佈線基板。
圖6A至7B係顯示一製造上述及圖1所示之多層佈線基板的方法。
圖6A顯示下面狀態:使兩片由銅板所形成之支撐金屬板30a、30b黏貼在一起及在該等支撐金屬板30a、30b之表面上分別形成做為接合至該等外部連接端之焊墊的該第一佈線圖案14。
該第一佈線圖案14係藉由形成一鍍金層14a做為分別接觸該等支撐金屬板30a、30b之層,及然後在該鍍金層14a上依序疊合一鍍鎳層14b及一鍍銅層14c所構成。
接著,在該等支撐金屬板30a、30b之表面上形成一光阻層。然後,藉由使該光阻層曝光及顯影,形成暴露該等支撐金屬板30a、30b之表面上要分別形成該等焊墊之部分的光阻圖案。接著,藉由使用該等支撐金屬板30a、30b做為一饋電層之電解電鍍,同時使用該等光阻圖案做為一罩幕,依序堆疊該鍍金層14a、該鍍鎳層14b及該鍍銅層14c。
該鍍金層14a係為一暴露至該多層佈線基板之外表面的層及做為焊墊保護層。該鍍鎳層14b係為一使該鍍金層14a不擴散至該鍍銅層14c中之阻障層。該鍍銅層14c做為電連接用之導體部的主要部分。
當在該多層佈線基板之製造步驟中形成該等絕緣層及該等佈線層時,使用該等支撐金屬板30a、30b做為一支撐基部。使用具有約0.3mm之厚度的金屬板做為該等支撐金屬板30a、30b。
圖6B顯示下面狀態:在該等上面形成有第一佈線圖案14之支撐金屬板30a、30b的表面上配置該包含玻璃布之樹脂膜;然後,藉由施加壓力及熱,形成該第一絕緣層11;以及接著,由雷射光束加工來形成介層孔11a。
如以上所述,使用約50μm厚之樹脂膜作為該包含玻璃布之樹脂膜。藉由加熱至使該包含玻璃布之樹脂膜中的樹脂材料熔化的程度,疊合該樹脂膜。在從該加熱硬化該樹脂膜後,在該膜中形成該等介層孔11a,以形成該第一絕緣層11。
圖6C顯示下面狀態:由增層法在該第一絕緣層11之上層上依序堆疊該等佈線層。
可藉由半加成法形成個別佈線層。
例如,為了從圖6B所示之狀態形成該等第一介層15及該等第二佈線圖案16,首先,藉由無電銅電鍍、濺鍍法之類在該第一絕緣層11之表面(包括該等介層孔11a之內表面)上形成一電鍍種子層。然後,在該第一絕緣層11之表面上以與該等第二佈線圖案16一致方式形成光阻圖案。接著,藉由實施使用該電鍍種子層做為一電鍍饋電層之電解電鍍,在該光阻圖案之要形成該等第一介層15及該等第二佈線圖案16之凹部中形成一電鍍層。然後,形成成形為該等第一介層15及該等第二佈線圖案16之導體層。接著,移除該光阻圖案,以及移除從該第一絕緣層11之表面所暴露之電鍍種子層。因此,形成該等第二佈線圖案16成為獨立圖案。
同樣地,當依序堆疊該第二絕緣層12及該第三絕緣層13時,形成該等佈線層。在本具體例中,用以做為該第二絕緣層12及該第三絕緣層13之樹脂膜,該樹脂膜不包含該玻璃布及被使用於標準增層步驟中。
在該第三絕緣層13之表面上形成該等連接墊20後,藉由在該第三絕緣層13之表面上沉積一感光防焊層,以及然後使該防焊層曝光及顯影,以暴露該等連接墊20,進而形成該保護膜21。
在增長這些佈線層中,如圖6C所示,在兩個該等支撐金屬板30a、30b上對稱地形成該等佈線層。
在此,該第二絕緣層12、該第三絕緣層13及該第一絕緣層11中之至少一絕緣層可由該包含玻璃布之絕緣層所形成。在此情況中,在藉由在該第一佈線圖案14上所形成之該等支撐金屬板30a、30b上形成該等佈線層以形成該增層中,該包含玻璃布之樹脂膜(該樹脂材料)可用以做為該包含玻璃布之絕緣層。
圖7A顯示下面狀態:在該等支撐金屬板30a、30b上形成該等佈線層,及然後沿著黏貼部來分開該等支撐金屬板30a、30b(圖7A顯示該分離支撐金屬板)。當將該等支撐金屬板30a、30b分開成兩個部分時,個別獲得在該等支撐金屬板30a、30b上所支撐之增層。
圖7B顯示在藉由實施化學蝕刻來移除該支撐金屬板30a時所獲得之該多層佈線基板10。
在本具體例中,使用該銅板分別做為該等支撐金屬板30a、30b。可簡單地由蝕刻熔化該銅板及移除該銅板,以及做為該等焊墊之該第一佈線圖案14的外表面係由該鍍金層14a所形成。因此,在對該等支撐金屬板30a、30b實施該化學蝕刻時,不影響該第一佈線圖案14,以及可選擇性地只蝕刻及移除該等支撐金屬板30a、30b。
在此方式中,有利的是:應該選擇可選擇性地被蝕刻而不影響做為要接合至該等外部連接端之該等焊墊之該第一佈線圖案14的金屬做為該等支撐金屬板30a、30b。
依據該製造本具體例之多層佈線基板的方法,以多層方式形成該等佈線層,同時由該等支撐金屬板30a、30b穩固地支撐該等佈線層。因此,可製造該多層佈線基板而不使該等佈線層及該等絕緣層在該等製造步驟期間變形,以及可以高準確性形成該等佈線圖案。並且,藉由蝕刻該等支撐金屬板30a、30b所獲得之該多層佈線基板具有該包含玻璃布之絕緣層。因此,可提供該可抑制像翹曲之變形的多層佈線基板。並且,具有這樣的優點:除了使用該包含玻璃布之樹脂膜(該樹脂材料)之外,可藉由使用該傳統增層法等在一多層結構中形成該等佈線層。
在上述具體例中,描述該多層佈線基板,其中該等佈線層係形成為一4-層結構。然而,沒有特別限制構成該多層佈線基板之佈線層的數目。並且,沒有特別限制在該包含玻璃布之絕緣層中所使用之絕緣材料的特性、該玻璃布之特性、纖維直徑、編織式樣等。
雖然已參考某些示範性具體例來表示及描述本發明,但是熟習該項技藝者將了解到在不脫離所附申請專利範圍所界定之本發明的精神及範圍內在形式及細節方面可實施各種變更。因此,意欲在所附申請專利範圍內涵蓋落在本發明之精神及範圍內之所有變更及修改。
5...玻璃布
10...多層佈線基板
11...第一絕緣層
11a...介層孔
12...第二絕緣層
13...第三絕緣層
14...第一佈線圖案
14a...鍍金層
14b...鍍鎳層
14c...鍍銅層
15...第一介層
16...第二佈線圖案
17...第二介層
18...第三佈線圖案
19...第三介層
20...連接墊
21...保護膜
30...半導體元件
30a...支撐金屬板
30b...支撐金屬板
圖1係顯示依據本發明之一示範性具體例的一多層佈線基板之配置的剖面圖;
圖2係顯示依據本發明之該示範性具體例的多層佈線基板之翹曲量的測量結果之曲線圖;
圖3係顯示依據本發明之該示範性具體例的多層佈線基板之翹曲方向及翹曲量的說明圖;
圖4係顯示一絕緣層之剖面的電子縮影照片;
圖5係顯示在該絕緣層之一玻璃布與一表面間之間隙的測量結果之曲線圖;
圖6A至6C係顯示製造依據本發明之該示範性具體例的多層佈線基板之步驟的剖面圖;以及
圖7A及7B係顯示製造依據本發明之該示範性具體例的多層佈線基板之步驟的剖面圖。
5...玻璃布
10...多層佈線基板
11...第一絕緣層
12...第二絕緣層
13...第三絕緣層
14...第一佈線圖案
15...第一介層
16...第二佈線圖案
17...第二介層
18...第三佈線圖案
19...第三介層
20...連接墊
21...保護膜
Claims (11)
- 一種多層佈線基板之製造方法,該多層佈線基板係由複數層之絕緣層與佈線層堆疊而成之積層體所形成的無芯(coreless)多層佈線基板;該積層體之一面為半導體元件之安裝面,另一面為外部連接端子之接合面;如此之製造方法之特徵在於,其具備有:於支持金屬板上,形成具備接合有上述外部連接端子之外部連接端子用焊墊的佈線圖案之步驟;於上述支持金屬板上,以覆蓋上述佈線圖案之方式,形成包含玻璃布之絕緣層,並於厚度方向上穿過上述包含玻璃布之絕緣層,形成電性連接至上述佈線圖案的介層之步驟;於上述包含玻璃布之絕緣層上,形成堆疊佈線層及不含玻璃布之絕緣層的增層之步驟;以及選擇性移除上述支持金屬板,使上述外部連接端子用焊墊從包含玻璃布之絕緣層暴露之步驟;而形成於上述包含玻璃布之絕緣層上,且具備上述外部連接端子之佈線圖案之佈線面積比,相較於形成於上述不含玻璃布之絕緣層之佈線層之佈線面積比係最低的,上述包含玻璃布之絕緣層係形成為厚度大於上述不含玻璃布之絕緣層。
- 如申請專利範圍第1項之多層佈線基板之製造方法,其中,將上述包含玻璃布之絕緣層之厚度設定為50μm以上。
- 如申請專利範圍第1或2項之多層佈線基板之製造方法,其中,藉由加入玻璃布之樹脂材料形成上述包含玻璃布之絕緣層。
- 如申請專利範圍第1或2項之多層佈線基板之製造方法,其中,於上述支持金屬板上形成佈線圖案的步驟中,於上述支持金屬板上形成光阻圖案,並藉由將該光阻圖案作為罩幕且將上述支持金屬板作為饋電層之電解電鍍,形成上述佈線圖案。
- 如申請專利範圍第1或2項之多層佈線基板之製造方法,其中,於形成上述增層之步驟後,選擇性移除上述支持金屬板之步驟前,於上述積層體之一面上形成防焊膜,使用以連接上述半導體元件之連接焊墊,從上述防焊膜暴露。
- 一種多層佈線基板,係由複數層之絕緣層與佈線層堆疊而成之積層體所形成的無芯多層佈線基板,其特徵在於,形成為使上述積層體之一面為半導體元件之安裝面,另一面為外部連接端子之接合面,鄰接於上述接合面之第一絕緣層係由包含玻璃布之絕緣層所形成,且只有該第一絕緣層係由包含玻璃布之絕緣層所構成,而其他絕緣層係由不含玻璃布之絕緣層所構成,而上述第一絕緣層具備有:外部連接端子用焊墊;以及介層,其電性連接至該外部連 接端子用焊墊,並於厚度方向上穿過,上述外部連接端子用焊墊之表面係從上述第一絕緣層暴露出來,上述第一絕緣層係形成為厚度大於其他絕緣層,且該第一絕緣層之玻璃布與表面間的間隙係設為10μm以上。
- 如申請專利範圍第6項之多層佈線基板,其中,上述第一絕緣層的厚度係設為50μm以上。
- 如申請專利範圍第6項之多層佈線基板,其中,各絕緣層之佈線面積比係上述第一絕緣層為最低的。
- 一種多層佈線基板,係由複數層之絕緣層與佈線層堆疊而成之積層體所形成的無芯多層佈線基板,其特徵在於,形成為使上述積層體之一面為半導體元件之安裝面,另一面為外部連接端子之接合面,具有上述外部連接端子之接合面之絕緣層係由包含玻璃布之絕緣層所構成,堆疊於上述包含玻璃布之絕緣層上之其他絕緣層係由不含玻璃布之絕緣層所構成,上述包含玻璃布之絕緣層具備有:外部連接端子用焊墊;以及介層,其電性連接至該外部連接端子用焊墊,並於厚度方向上穿過,上述外部連接端子用焊墊具有:從上述包含玻璃布之絕緣層暴露出來之面;以及與上述暴露出來之面為相反側之面及 側面;且上述相反側之面及側面係由上述包含玻璃布之絕緣層所覆蓋,各佈線層之佈線面積比係形成於上述包含玻璃布之絕緣層上之包含上述外部連接端子用焊墊之佈線層為最低的,上述包含玻璃布之絕緣層係形成為厚度大於上述其他絕緣層。
- 如申請專利範圍第9項之多層佈線基板,其中,上述包含玻璃布之絕緣層,位於上述半導體元件之安裝面側之一面與玻璃布間的間隙係設為10μm以上。
- 如申請專利範圍第9或10項之多層佈線基板,其中,上述積層體之一面上形成有防焊膜,且用以與上述半導體元件連接之連接墊係從上述防焊膜暴露出來。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070681A JP5295596B2 (ja) | 2008-03-19 | 2008-03-19 | 多層配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200942096A TW200942096A (en) | 2009-10-01 |
TWI448216B true TWI448216B (zh) | 2014-08-01 |
Family
ID=41087768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098108731A TWI448216B (zh) | 2008-03-19 | 2009-03-18 | 多層佈線基板及其製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8129626B2 (zh) |
JP (1) | JP5295596B2 (zh) |
KR (1) | KR101479349B1 (zh) |
CN (1) | CN101540311B (zh) |
TW (1) | TWI448216B (zh) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5527585B2 (ja) * | 2009-12-15 | 2014-06-18 | 日立化成株式会社 | 多層配線基板及びその製造方法 |
JP5479233B2 (ja) * | 2010-06-04 | 2014-04-23 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP5444136B2 (ja) * | 2010-06-18 | 2014-03-19 | 新光電気工業株式会社 | 配線基板 |
JP5578962B2 (ja) | 2010-06-24 | 2014-08-27 | 新光電気工業株式会社 | 配線基板 |
EP2448380A1 (en) * | 2010-10-26 | 2012-05-02 | ATOTECH Deutschland GmbH | Composite build-up material for embedding of circuitry |
JP5715835B2 (ja) * | 2011-01-25 | 2015-05-13 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
JP2013033914A (ja) * | 2011-06-27 | 2013-02-14 | Toshiba Corp | 半導体装置 |
JP6081693B2 (ja) * | 2011-09-12 | 2017-02-15 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
JP5851211B2 (ja) * | 2011-11-11 | 2016-02-03 | 新光電気工業株式会社 | 半導体パッケージ、半導体パッケージの製造方法及び半導体装置 |
JP2013149941A (ja) * | 2011-12-22 | 2013-08-01 | Ngk Spark Plug Co Ltd | 多層配線基板及びその製造方法 |
US9288909B2 (en) * | 2012-02-01 | 2016-03-15 | Marvell World Trade Ltd. | Ball grid array package substrate with through holes and method of forming same |
JP5955102B2 (ja) * | 2012-05-29 | 2016-07-20 | 京セラ株式会社 | 配線基板およびその製造方法 |
JP5990421B2 (ja) * | 2012-07-20 | 2016-09-14 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
TWI512922B (zh) * | 2012-09-26 | 2015-12-11 | Unimicron Technology Corp | 封裝基板與封裝結構之製法 |
JP2014075515A (ja) * | 2012-10-05 | 2014-04-24 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
CN103732012B (zh) * | 2012-10-15 | 2016-11-16 | 景硕科技股份有限公司 | 线路载板的增层方法 |
CN103730436B (zh) * | 2012-10-15 | 2016-11-16 | 景硕科技股份有限公司 | 线路载板的增层结构 |
JP2014127623A (ja) | 2012-12-27 | 2014-07-07 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
JP6381432B2 (ja) | 2014-05-22 | 2018-08-29 | 新光電気工業株式会社 | インダクタ、コイル基板及びコイル基板の製造方法 |
KR20160010960A (ko) * | 2014-07-21 | 2016-01-29 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP6444651B2 (ja) * | 2014-08-12 | 2018-12-26 | 日本シイエムケイ株式会社 | 多層プリント配線板 |
KR20160127226A (ko) * | 2015-04-23 | 2016-11-03 | 에스케이하이닉스 주식회사 | 지지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법 |
US10395810B2 (en) | 2015-05-19 | 2019-08-27 | Shinko Electric Industries Co., Ltd. | Inductor |
JP6661232B2 (ja) * | 2016-03-01 | 2020-03-11 | 新光電気工業株式会社 | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 |
US10249561B2 (en) | 2016-04-28 | 2019-04-02 | Ibiden Co., Ltd. | Printed wiring board having embedded pads and method for manufacturing the same |
JP6594264B2 (ja) * | 2016-06-07 | 2019-10-23 | 新光電気工業株式会社 | 配線基板及び半導体装置、並びにそれらの製造方法 |
CN106340461B (zh) * | 2016-07-22 | 2019-01-01 | 深南电路股份有限公司 | 一种超薄无芯封装基板的加工方法和结构 |
CN106409688B (zh) * | 2016-07-22 | 2018-08-21 | 深南电路股份有限公司 | 一种超薄无芯封装基板的加工方法和结构 |
JP2018032660A (ja) | 2016-08-22 | 2018-03-01 | イビデン株式会社 | プリント配線板およびプリント配線板の製造方法 |
JP2018032657A (ja) | 2016-08-22 | 2018-03-01 | イビデン株式会社 | プリント配線板およびプリント配線板の製造方法 |
JP2018032661A (ja) | 2016-08-22 | 2018-03-01 | イビデン株式会社 | プリント配線板およびその製造方法 |
US10424547B2 (en) * | 2017-08-30 | 2019-09-24 | Advanced Semiconductor Engineering Inc. | Semiconductor device package and a method of manufacturing the same |
KR102257926B1 (ko) | 2018-09-20 | 2021-05-28 | 주식회사 엘지화학 | 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치 |
WO2020060265A1 (ko) * | 2018-09-20 | 2020-03-26 | 주식회사 엘지화학 | 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치 |
JPWO2020175476A1 (ja) * | 2019-02-27 | 2021-12-23 | 住友電工プリントサーキット株式会社 | プリント配線板及びプリント配線板の製造方法 |
WO2023157624A1 (ja) * | 2022-02-15 | 2023-08-24 | 凸版印刷株式会社 | インターポーザ、半導体パッケージ及びそれらの製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005193407A (ja) * | 2003-12-26 | 2005-07-21 | Tdk Corp | 電子部品及び多層基板 |
JP2007096260A (ja) * | 2005-08-29 | 2007-04-12 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
TW200810652A (en) * | 2005-12-21 | 2008-02-16 | Ibiden Co Ltd | Method for manufacturing a printed wiring board |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2610487B2 (ja) * | 1988-06-10 | 1997-05-14 | 株式会社日立製作所 | セラミック積層回路基板 |
DE69218319T2 (de) * | 1991-07-26 | 1997-07-10 | Nec Corp | Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung |
JP3197213B2 (ja) * | 1996-05-29 | 2001-08-13 | 松下電器産業株式会社 | プリント配線板およびその製造方法 |
JP2001024338A (ja) | 1999-07-08 | 2001-01-26 | Nippon Circuit Kogyo Kk | 多層板の貫通穴の形成方法 |
TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
JP2001217514A (ja) * | 2000-02-03 | 2001-08-10 | Denso Corp | 多層配線基板 |
EP1321980A4 (en) * | 2000-09-25 | 2007-04-04 | Ibiden Co Ltd | SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD |
JP4587576B2 (ja) * | 2001-01-30 | 2010-11-24 | 京セラ株式会社 | 多層配線基板 |
US6759600B2 (en) * | 2001-04-27 | 2004-07-06 | Shinko Electric Industries Co., Ltd. | Multilayer wiring board and method of fabrication thereof |
US6936336B2 (en) * | 2002-03-15 | 2005-08-30 | Kyocera Corporation | Transfer sheet and production method of the same and wiring board and production method of the same |
JP2004186265A (ja) | 2002-11-29 | 2004-07-02 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
TWI335195B (en) * | 2003-12-16 | 2010-12-21 | Ngk Spark Plug Co | Multilayer wiring board |
JP2005243942A (ja) * | 2004-02-26 | 2005-09-08 | Ngk Spark Plug Co Ltd | 配線基板 |
JP4016039B2 (ja) * | 2005-06-02 | 2007-12-05 | 新光電気工業株式会社 | 配線基板および配線基板の製造方法 |
US7629559B2 (en) * | 2005-12-19 | 2009-12-08 | Endicott Interconnect Technologies, Inc. | Method of improving electrical connections in circuitized substrates |
JP4929784B2 (ja) * | 2006-03-27 | 2012-05-09 | 富士通株式会社 | 多層配線基板、半導体装置およびソルダレジスト |
JP2008028302A (ja) * | 2006-07-25 | 2008-02-07 | Sumitomo Bakelite Co Ltd | 多層回路基板及び該多層回路基板を用いた半導体装置 |
JP4635033B2 (ja) * | 2007-08-21 | 2011-02-16 | 新光電気工業株式会社 | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
US8115113B2 (en) * | 2007-11-30 | 2012-02-14 | Ibiden Co., Ltd. | Multilayer printed wiring board with a built-in capacitor |
KR101098072B1 (ko) * | 2008-03-10 | 2011-12-26 | 이비덴 가부시키가이샤 | 가요성 배선판 및 그의 제조 방법 |
-
2008
- 2008-03-19 JP JP2008070681A patent/JP5295596B2/ja active Active
-
2009
- 2009-03-06 US US12/399,450 patent/US8129626B2/en active Active
- 2009-03-18 TW TW098108731A patent/TWI448216B/zh not_active IP Right Cessation
- 2009-03-18 KR KR20090022924A patent/KR101479349B1/ko active IP Right Grant
- 2009-03-19 CN CN2009101292222A patent/CN101540311B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005193407A (ja) * | 2003-12-26 | 2005-07-21 | Tdk Corp | 電子部品及び多層基板 |
JP2007096260A (ja) * | 2005-08-29 | 2007-04-12 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
TW200810652A (en) * | 2005-12-21 | 2008-02-16 | Ibiden Co Ltd | Method for manufacturing a printed wiring board |
Also Published As
Publication number | Publication date |
---|---|
JP5295596B2 (ja) | 2013-09-18 |
US8129626B2 (en) | 2012-03-06 |
JP2009224739A (ja) | 2009-10-01 |
KR20090100292A (ko) | 2009-09-23 |
CN101540311B (zh) | 2013-09-04 |
CN101540311A (zh) | 2009-09-23 |
US20090236135A1 (en) | 2009-09-24 |
TW200942096A (en) | 2009-10-01 |
KR101479349B1 (ko) | 2015-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI448216B (zh) | 多層佈線基板及其製造方法 | |
US8609997B2 (en) | Multilayer wiring substrate | |
TWI381785B (zh) | 佈線板及其製造方法,暨半導體封裝及其製造方法 | |
JP6170832B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP4452222B2 (ja) | 多層配線基板及びその製造方法 | |
US8686300B2 (en) | Printed wiring board and method for manufacturing the same | |
JP4914474B2 (ja) | 多層印刷回路基板の製造方法 | |
TWI625990B (zh) | 佈線板及其製造方法 | |
US20120186866A1 (en) | Wiring board and method for manufacturing the same | |
JP2017157666A (ja) | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 | |
JP2018032660A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP5221887B2 (ja) | 配線基盤の製造方法 | |
US10945334B2 (en) | Wiring substrate | |
TWI459879B (zh) | Method for manufacturing multilayer flexible printed wiring board | |
US11160164B2 (en) | Wiring substrate | |
JP4576480B1 (ja) | 多層配線基板 | |
US11114238B2 (en) | Multilayer substrate, structure of multilayer substrate mounted on circuit board, method for mounting multilayer substrate, and method for manufacturing multilayer substrate | |
JP4669908B2 (ja) | 多層配線基板 | |
JP2008078683A (ja) | 多層配線基板 | |
JP2015012286A (ja) | 印刷回路基板及びその製造方法 | |
TWI836628B (zh) | 電路板及其製造方法 | |
JP2006310758A (ja) | 回路配線板、及びその製造方法 | |
JP2023181069A (ja) | 配線基板 | |
JP2021012958A (ja) | プリント配線板 | |
JP2013172138A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |